JP5674304B2 - Soiウェハの製造方法 - Google Patents

Soiウェハの製造方法 Download PDF

Info

Publication number
JP5674304B2
JP5674304B2 JP2009260321A JP2009260321A JP5674304B2 JP 5674304 B2 JP5674304 B2 JP 5674304B2 JP 2009260321 A JP2009260321 A JP 2009260321A JP 2009260321 A JP2009260321 A JP 2009260321A JP 5674304 B2 JP5674304 B2 JP 5674304B2
Authority
JP
Japan
Prior art keywords
film
soi
silicon
island region
resist material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009260321A
Other languages
English (en)
Other versions
JP2011108756A (ja
Inventor
友博 岡村
友博 岡村
沖原 将生
将生 沖原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2009260321A priority Critical patent/JP5674304B2/ja
Priority to US12/926,123 priority patent/US20110117741A1/en
Publication of JP2011108756A publication Critical patent/JP2011108756A/ja
Application granted granted Critical
Publication of JP5674304B2 publication Critical patent/JP5674304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

本発明は、貼り合せSOI基板において、埋め込み酸化膜(BOX膜)にウェットエッチング処理を施す際の小片(パーティクル)の発生を抑制したSOIウェハの製造方法に関する。
貼り合せSOI基板に対し、素子間分離用のトレンチを形成することが提案されている(例えば特許文献1参照)。トレンチ形成にあたっては、貼り合せSOI基板表面に酸化膜をCVD法などにより形成し、この酸化膜にトレンチ形成領域に対応してフォトリソグラフィ処理により開口部を形成してエッチング用マスクとして利用する。そして、酸化膜により露出されたトレンチ形成領域に対して、反応性イオンエッチング(RIE)処理等によりシリコンを選択的にエッチングして、例えば10〜15μm程度の深さ寸法のトレンチを形成する。
また、貼り合せSOI基板に素子間分離用のトレンチを形成する際、支持基板に発生するブラックシリコンを抑制しエッジからの発塵をおさえるため、埋め込み酸化膜の厚さを厚くする方法が開示されている(例えば特許文献2参照)。
特開平5−109882号公報 特開平10−83986号公報
一般的に貼り合せSOI基板は、その作製工程において、埋め込み酸化膜(BOX膜)が形成された支持基板の該BOX膜上にSOI(Silicon On Insulator)膜を形成する際、円板形状の支持基板の周縁部(支持基板のエッジから1mm〜2mm程度の領域)にてSOI膜が良好に形成されず、シリコンの膜が点在している領域(シリコンアイランド領域)が存在していることが知られている。
具体的には、図1に示すように、円板形状の支持基板2の中心部ではSOI膜6が良好に形成され、一様なSOI膜6を有する。一方、円板形状の支持基板2の周縁部では、SOI膜6の形成が良好に行われないために、該SOI膜6が一様に形成されず、海に浮かぶ島のごとく点在した状態で不良シリコン膜6’が存在する(図1(A)および図1(C)参照)。この不良シリコン膜6’が点在する領域がシリコンアイランド領域8である。
上記シリコンアイランド領域8に不良シリコン膜6’が残存した状態で、BOX膜4に酸化膜ウェットエッチング処理を施すと、図1(A)の拡大図および図1(C)に示す不良シリコン膜6’がリフトオフしてしまうことにより、小片(パーティクル)が発生するとの問題を有していた。
また、当該箇所に酸化膜除去のドライエッチング処理を行うと、図1(A)の拡大図および図1(C)に示す不良シリコン膜6’がエッチングマスクの役目を果たすこととなり、意図しない段差が形成されてしまうため、上記小片(パーティクル)の発生を助長してしまう。
即ち、本発明は、シリコンアイランド領域における埋め込み酸化膜(BOX膜)にウェットエッチング処理を施す工程を有する場合であっても、小片(パーティクル)の発生を抑制することを目的とする。
上記課題は、以下の本発明によって解決される。
即ち本願請求項1に係る発明は、円板形状の支持基板上に埋め込み酸化膜およびSOI膜をこの順に有し、且つ前記支持基板の周縁部において前記SOI膜が良好に形成されていない不良なシリコン膜が点在するシリコンアイランド領域を有する貼り合せSOI基板を準備する第1の工程と、前記貼り合せSOI基板の前記SOI膜上および前記シリコンアイランド領域上にマスク用絶縁膜を形成する第2の工程と、前記マスク用絶縁膜上にレジスト材料を塗布し、且つ前記シリコンアイラインド領域上に塗布されたレジスト材料をエッジリンスにより除去する第3の工程と、前記レジスト材料をパターニングして、前記レジスト材料の前記SOI膜にトレンチを形成する箇所に相当する箇所を除去する第4の工程と、前記レジスト材料をマスクとして前記マスク用絶縁膜をエッチングし、前記マスク用絶縁膜に前記SOI膜にトレンチを形成するための開口部を形成し、且つ前記不良なシリコン膜が露出するように前記シリコンアイランド領域上の前記マスク用絶縁膜を除去する第5の工程と、前記レジスト材料を剥離する第6の工程と、前記開口部が形成されたマスク用絶縁膜をマスクとして前記SOI膜および前記シリコンアイランド領域に点在する前記不良なシリコン膜をドライエッチングし、前記SOI膜にトレンチを形成し、且つ前記不良なシリコン膜を除去する第7の工程と、前記トレンチに酸化膜を埋め込み、前記マスク用絶縁膜をウェットエッチング処理により除去する第8の工程と、を有するSOIウェハの製造方法である。
請求項1に係るSOIウェハの製造方法は、第8の工程の前に、シリコンアイランド領域において点在する不良なシリコン膜をドライエッチング処理により除去するシリコンアイランド領域不良シリコン膜エッチング工程(第7の工程)を有している。そのため、図1(A)の拡大図および図1(C)に示すシリコンアイランド領域8における埋め込み酸化膜(BOX膜)4にウェットエッチング処理を施す際には、既に小片(パーティクル)の発生源となる不良シリコン膜6’は存在しないため、小片(パーティクル)の発生が抑制される。
また、請求項に係るSOIウェハの製造方法は、シリコンアイランド領域における不良シリコン膜をドライエッチングにより除去する工程が、SOI膜にトレンチを形成するためのドライエッチングによって行われる。より具体的には、図2に示すように、貼り合せSOI基板のSOI膜6上およびシリコンアイランド領域8上にマスク用絶縁膜を形成し、更に該マスク用絶縁膜上にレジスト材料を塗布する。この際、前記シリコンアイランド領域上に塗布されたレジスト材料をエッジリンスにより除去し(例えば図2ではエッジリンスによりレジスト材料を除去する幅10’の部分をエッジリンスする)、シリコンアイランド領域8上にはレジスト材料が存在しない状態とする。次いで、前記レジスト材料をパターニングして、前記レジスト材料の前記SOI膜にトレンチを形成する箇所に相当する箇所を除去し、該レジスト材料をマスクとして前記マスク用絶縁膜をエッチングする。これにより、前記マスク用絶縁膜に前記SOI膜にトレンチを形成するための開口部が形成されると共に、前記シリコンアイランド領域上の前記マスク用絶縁膜も除去され、シリコンアイランド領域に点在する不良シリコン膜が露出した状態となる。この後レジスト材料を剥離し、更にSOI膜トレンチ形成工程兼シリコンアイランド領域不良シリコン膜エッチング工程(第7の工程)を経ることにより、SOI膜にトレンチが形成され、且つ第8の工程に移行する前に、シリコンアイランド領域に点在する不良シリコン膜が除去される。
シリコンアイランド領域における不良シリコン膜をドライエッチングにより除去する工程が、SOI膜にトレンチを形成するためのドライエッチングによって行われることにより、プロセスを増やすことなく小片(パーティクル)の発生が抑制される。
請求項に係る発明は、前記第5の工程の後、前記第7の工程の前に、前記シリコンアイランド領域に点在する前記不良なシリコン膜に露光を行うシリコンアイランド領域露光工程を有する請求項に記載のSOIウェハの製造方法である。
SOIウェハの製造においては、完全素子分離を行う場合と完全素子分離を行わない場合とが有る。例えば、完全空乏型のSOIデバイスに用いるSOIウェハなどの場合、図3に示すように、一般的に素子分離はSOI膜6の厚さ方向すべてを除去し、SOI膜6と同じ厚みのトレンチを形成し、完全素子分離を行う。一方、高耐圧向けのSOIデバイスに用いるSOIウェハなどの場合、図4に示すように、一般的に素子分離はSOI膜6の厚さの途中まで除去し、SOI膜6よりも厚さが薄いトレンチを形成し、完全素子分離を行わない。しかし、完全素子分離を行わないSOIウェハであっても、シリコンアイランド領域における不良シリコン膜はSOI膜6と同じ厚さとなるものが存在する。
その様な場合であっても、請求項3に係るSOIウェハの製造方法はシリコンアイランド領域に点在する前記不良なシリコン膜に露光を行う工程を有しており、露光された不良シリコン膜が、SOI膜トレンチ形成工程兼シリコンアイランド領域不良シリコン膜エッチング工程(第7の工程)におけるドライエッチング処理により、良好に除去される。
本発明によれば、シリコンアイランド領域における埋め込み酸化膜(BOX膜)にウェットエッチング処理を施す工程を有する場合であっても、小片(パーティクル)の発生が抑制されたSOIウェハの製造方法が提供される。
(A)〜(C)は貼り合せSOI基板におけるシリコンアイランド領域を説明するための概略図である。 レジスト材料塗布工程においてエッジリンスによりレジスト材料を除去する幅を説明するための概略図である。 完全素子分離を行った貼り合せSOI基板の一例を示す概略断面図である。 完全素子分離を行わない貼り合せSOI基板の一例を示す概略断面図である。
本発明に係るSOIウェハの製造方法は、円板形状の支持基板上に埋め込み酸化膜およびSOI膜をこの順に有し、且つ前記支持基板の周縁部において前記SOI膜が良好に形成されていない不良なシリコン膜が点在するシリコンアイランド領域を有する貼り合せSOI基板を準備する貼り合せSOI基板準備工程(第1の工程)と、前記貼り合せSOI基板の前記SOI膜上および前記シリコンアイランド領域上にマスク用絶縁膜を形成するマスク用絶縁膜形成工程(第2の工程)と、前記マスク用絶縁膜上にレジスト材料を塗布し、且つ前記シリコンアイラインド領域上に塗布されたレジスト材料をエッジリンスにより除去するレジスト材料塗布工程(第3の工程)と、前記レジスト材料をパターニングして、前記レジスト材料の前記SOI膜にトレンチを形成する箇所に相当する箇所を除去するレジスト材料パターニング工程(第4の工程)と、前記レジスト材料をマスクとして前記マスク用絶縁膜をエッチングし、前記マスク用絶縁膜に前記SOI膜にトレンチを形成するための開口部を形成し、且つ前記不良なシリコン膜が露出するように前記シリコンアイランド領域上の前記マスク用絶縁膜を除去するマスク用絶縁膜開口部形成工程(第5の工程)と、前記レジスト材料を剥離するレジスト材料剥離工程(第6の工程)と、前記開口部が形成されたマスク用絶縁膜をマスクとして前記SOI膜および前記シリコンアイランド領域に点在する前記不良なシリコン膜をドライエッチングし、前記SOI膜にトレンチを形成し、且つ前記不良なシリコン膜を除去するSOI膜トレンチ形成工程兼シリコンアイランド領域不良シリコン膜エッチング工程(第7の工程)と、前記トレンチに酸化膜を埋め込み、前記マスク用絶縁膜をウェットエッチング処理により除去する第8の工程と、を有することを特徴とする。
尚、上記シリコンアイランド領域不良シリコン膜エッチング工程(第7の工程)、SOI膜をエッチングする工程を兼ねて1度のドライエッチングによって両工程を行尚、本発明において上記のSOI膜をエッチングする工程としては、少なくともSOI膜にトレンチを形成するためのドライエッチング工程が挙げられる。
以下、シリコンアイランド領域不良シリコン膜エッチング工程とSOI膜をエッチングする工程とを兼ねて1度のドライエッチングによって両工程を行う場合、即ちSOI膜トレンチ形成工程兼シリコンアイランド領域不良シリコン膜エッチング工程を有する場合について、詳細に説明する。
(貼り合せSOI基板準備工程)
まず、円板形状の支持基板上に埋め込み酸化膜およびSOI膜をこの順に有し、且つ前記支持基板の周縁部において前記SOI膜が良好に形成されていない不良なシリコン膜が点在するシリコンアイランド領域を有する貼り合せSOI基板を準備する。具体的には、図1に示すような貼り合せSOI(silicon on insulator)基板を準備する。この貼り合せSOI基板は、支持基板2、この支持基板2の表面に形成され貼り合せSOI基板内に埋設される熱酸化膜からなる埋め込み酸化膜(BOX膜)4、およびこの貼り合せSOI基板の主表面側に埋め込み酸化膜(BOX膜)4を介した状態で貼り付けられたSOI膜6を有するものである。
貼り合せSOI基板の製造について簡単に説明する。まず、ベースとなる支持基板の表面に埋め込み酸化膜(BOX膜)となる熱酸化膜を形成するとともに、素子形成側となるSOI膜を準備し、それらの鏡面同士を清浄な雰囲気下で公知の直接接合法にて貼り合せ、アニールすることで接合する。尚、接合した後の上記SOI膜は表面側から研削して薄肉化してもよく、またエッジ欠け防止の観点から外周部を研削してもよい。また、その後BOX膜を介して接合された支持基板およびSOI膜の上面側と裏面側に各々マスキングテープを被着し、薬液によりSOI膜の外周部をウエットエッチングにより除去してもよく、さらにSOI膜の表面から仕上げの研磨を行ってもよい。このようにして、所望の厚さのSOI膜を有する貼り合せSOI基板を得る。
尚、上記貼り合せSOI基板の製造方法において不良シリコン膜6’が点在するシリコンアイラインド領域が形成される。
(マスク用絶縁膜形成工程)
ついで、前記貼り合せSOI基板の前記SOI膜上および前記シリコンアイランド領域上にマスク用絶縁膜を形成する。
貼り合せSOI基板の上面側つまりSOI膜6およびシリコンアイランド領域8が形成されている側の面にマスク用絶縁膜としてのシリコン窒化膜、マスク用酸化膜をCVD法等の方法により堆積する。なお、マスク用酸化膜を熱酸化にて形成してもよい。
(レジスト材料塗布工程)
次に、前記マスク用絶縁膜上にレジスト材料を塗布し、且つ前記シリコンアイラインド領域上に塗布されたレジスト材料をエッジリンスにより除去する。
貼り付けSOI基板のマスク用絶縁膜が形成されている面側に、レジスト材料であるフォトレジストを塗布する。この場合、フォトレジストの塗布は、一般的なスピンコータにおいて液状のフォトレジストを滴下して貼り付けSOI基板の表面全面に渡って塗布する。その塗布時あるいは塗布直後に、図2に示すように、前記シリコンアイランド領域上に塗布されたレジスト材料をエッジリンスにより除去し、シリコンアイランド領域8上にはレジスト材料が存在しない状態とする。尚、シリコンアイランド領域8上にはレジスト材料が残らないよう、シリコンアイランド領域8が存在する部分よりもやや内側の領域までエッジリンスを行う(図2ではエッジリンスによりレジスト材料を除去する幅10’の部分をエッジリンスする)ことが好ましい。このエッジリンス処理を経ることによって、貼り付けSOI基板の周縁部のシリコンアイランド領域上には、フォトレジストがない状態となる。
尚、エッジリンス処理は、塗布直後のフォトレジストの外周部分に現像液を滴下してリンス除去する処理である。これによって、周縁部から裏面側に回り込むフォトレジストも除去され、後工程における加工精度の向上も図られる。
(レジスト材料パターニング工程)
次いで、前記レジスト材料をパターニングして、前記レジスト材料の前記SOI膜にトレンチを形成する箇所に相当する箇所を除去する。
具体的には、トレンチエッチング処理を行うべき部分に対応したマスクを用いて露光を行い、フォトレジストを現像処理することにより、フォトレジストに所定のパターンを形成する。これによって形成されるフォトレジストのパターンは、次工程でマスク用絶縁膜に開口部を形成するためのものである。
(マスク用絶縁膜開口部形成工程)
次いで、前記レジスト材料をマスクとして前記マスク用絶縁膜をエッチングし、前記マスク用絶縁膜に前記SOI膜にトレンチを形成するための開口部を形成し、且つ前記シリコンアイランド領域上の前記マスク用絶縁膜を除去する。
マスク用絶縁膜に、CF4 ,CHF3 ,Ar等の混合ガスを用いたドライエッチング処理を行うことにより、トレンチ形成部分に開口部が形成される。また、前記レジスト材料塗布工程におけるエッジリンス処理によってレジスト材料が除去された貼り合せSOI基板の周縁部(シリコンアイランド領域を含む領域)のマスク用絶縁膜も除去され、シリコンアイランド領域の不良シリコン膜6’が露出する。
(レジスト材料剥離工程)
マスク用絶縁膜のパターニング処理の後に、貼り付けSOI基板上に残っているフォトレジストを剥離する。これによって、貼り付けSOI基板上にはマスク用絶縁膜にトレンチエッチング用の開口部が形成された状態となる。また、貼り付けSOI基板の周縁部においては、マスク用絶縁膜はエッチングによって除去され、シリコンアイランド領域が露出した状態となる。
(SOI膜トレンチ形成工程兼シリコンアイランド領域不良シリコン膜エッチング工程)
次いで、前記開口部が形成されたマスク用絶縁膜をマスクとして前記SOI膜および前記シリコンアイランド領域に点在する前記不良なシリコン膜をドライエッチングし、前記SOI膜にトレンチを形成し、且つ前記不良なシリコン膜を除去する。
具体的には、HBr,SiF4 ,SF6 ,He/O2 等の混合ガスからなる反応ガスを用いた反応性イオンエッチング(RIE)処理により、マスク用絶縁膜に形成された開口部部分に露出されているシリコンを選択的にドライエッチング(トレンチエッチング)する。これにより、シリコンをSOI膜の厚さ分までエッチングしてトレンチを形成する。また、前記マスク用絶縁膜開口部形成工程におけるエッチング処理によってマスク用絶縁膜が除去された貼り合せSOI基板の周縁部(シリコンアイランド領域を含む領域)においては、上記反応性イオンエッチング(RIE)処理によって、シリコンアイランド領域における不良シリコン膜6’が除去される。
(シリコンアイランド領域埋め込み酸化膜エッチング工程)
この後、HF等のエッチャントを用いてトレンチ内の側壁に堆積した反応生成物を除去した後、熱酸化処理を行ってトレンチ内のシリコン表面に酸化膜を形成する。そして、トレンチをHDP−CVD法などの方法によって酸化膜の埋め込み(STI(Shallow Trench Isolation))を行い、CMP(Chemical Mechanical Polishing)によって平坦化する。
上記CMPによって、STI埋め込み部分が平坦化された後、HF等のエッチャントを用いてSTI高さを調整する。その後、燐酸を用いて前述のシリコン窒化膜を除去し、HF等のエッチャントを用いてマスク用酸化膜の除去を行う。
このような工程を経て、貼り付けSOI基板のチップ形成領域には互いに絶縁分離された複数の区分けされたシリコン領域が形成される。
ついで、前記マスク用絶縁膜開口部形成工程の後、前記SOI膜トレンチ形成工程兼シリコンアイランド領域不良シリコン膜エッチング工程の前に、前記シリコンアイランド領域に点在する前記不良なシリコン膜に露光を行うシリコンアイランド領域露光工程を有する第2の態様について説明する。
SOIウェハの製造においては、完全素子分離を行う場合と完全素子分離を行わない場合とが有る。例えば、完全空乏型のSOIデバイスに用いるSOIウェハなどの場合、図3に示すように、一般的に素子分離はSOI膜6の厚さ方向すべてを除去し、SOI膜6と同じ厚みのトレンチ14を形成し、完全素子分離を行う。一方、高耐圧向けのSOIデバイスに用いるSOIウェハなどの場合、図4に示すように、一般的に素子分離はSOI膜6の厚さの途中まで除去し、SOI膜6よりも厚さが薄いトレンチ14を形成し、完全素子分離を行わない。しかし、完全素子分離を行わないSOIウェハであっても、シリコンアイランド領域における不良シリコン膜はSOI膜6と同じ厚さとなるものが存在する。
特に上記のように、完全素子分離を行わない場合においては、シリコンアイランド領域に点在する前記不良なシリコン膜に露光を行う工程を有することが好ましい。露光された不良シリコン膜は、SOI膜トレンチ形成工程兼シリコンアイランド領域不良シリコン膜エッチング工程におけるドライエッチング処理により、良好に除去される。
尚、上記露光は、シリコンアイランド領域を確実に照射する観点から、シリコンアイランド領域8が存在する部分よりもやや内側の領域(図2に示すエッジリンスによりレジスト材料を除去する幅10’)まで行うことが好ましい。但し、それ以上内側の領域に対しては、該露光を行わないことが好ましい。
2 支持基板
4 BOX膜
6 SOI膜
6’ 不良シリコン膜
8 シリコンアイランド領域
10 レジスト材料を塗布し残存させる領域
10’ エッジリンスによりレジスト材料を除去する幅
14 トレンチ

Claims (2)

  1. 円板形状の支持基板上に埋め込み酸化膜およびSOI膜をこの順に有し、且つ前記支持基板の周縁部において前記SOI膜が良好に形成されていない不良なシリコン膜が点在するシリコンアイランド領域を有する貼り合せSOI基板を準備する第1の工程と、
    前記貼り合せSOI基板の前記SOI膜上および前記シリコンアイランド領域上にマスク用絶縁膜を形成する第2の工程と、
    前記マスク用絶縁膜上にレジスト材料を塗布し、且つ前記シリコンアイラインド領域上に塗布されたレジスト材料をエッジリンスにより除去する第3の工程と、
    前記レジスト材料をパターニングして、前記レジスト材料の前記SOI膜にトレンチを形成する箇所に相当する箇所を除去する第4の工程と、
    前記レジスト材料をマスクとして前記マスク用絶縁膜をエッチングし、前記マスク用絶縁膜に前記SOI膜にトレンチを形成するための開口部を形成し、且つ前記不良なシリコン膜が露出するように前記シリコンアイランド領域上の前記マスク用絶縁膜を除去する第5の工程と、
    前記レジスト材料を剥離する第6の工程と、
    前記開口部が形成されたマスク用絶縁膜をマスクとして前記SOI膜および前記シリコンアイランド領域に点在する前記不良なシリコン膜をドライエッチングし、前記SOI膜にトレンチを形成し、且つ前記不良なシリコン膜を除去する第7の工程と、
    前記トレンチに酸化膜を埋め込み、前記マスク用絶縁膜をウェットエッチング処理により除去する第8の工程と、
    を有するSOIウェハの製造方法。
  2. 前記第5の工程の後、前記第7の工程の前に、前記シリコンアイランド領域に点在する前記不良なシリコン膜に露光を行うシリコンアイランド領域露光工程を有する請求項に記載のSOIウェハの製造方法。
JP2009260321A 2009-11-13 2009-11-13 Soiウェハの製造方法 Active JP5674304B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009260321A JP5674304B2 (ja) 2009-11-13 2009-11-13 Soiウェハの製造方法
US12/926,123 US20110117741A1 (en) 2009-11-13 2010-10-27 Method of fabricating SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009260321A JP5674304B2 (ja) 2009-11-13 2009-11-13 Soiウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2011108756A JP2011108756A (ja) 2011-06-02
JP5674304B2 true JP5674304B2 (ja) 2015-02-25

Family

ID=44011594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009260321A Active JP5674304B2 (ja) 2009-11-13 2009-11-13 Soiウェハの製造方法

Country Status (2)

Country Link
US (1) US20110117741A1 (ja)
JP (1) JP5674304B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812013B2 (ja) * 1991-10-14 1998-10-15 株式会社デンソー 半導体装置の製造方法
JP3267199B2 (ja) * 1996-07-11 2002-03-18 株式会社デンソー 半導体装置の製造方法
JP3496925B2 (ja) * 1998-02-04 2004-02-16 キヤノン株式会社 半導体基板とその製造方法
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
JP2006203063A (ja) * 2005-01-21 2006-08-03 Toshiba Corp 半導体基板及び半導体基板の製造方法
JP4862425B2 (ja) * 2006-02-24 2012-01-25 ソニー株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
JP2011108756A (ja) 2011-06-02
US20110117741A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
JP4598047B2 (ja) 半導体装置の製造方法
KR20070011828A (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
JPH11340317A (ja) 分離構造形成方法
KR101205066B1 (ko) 반도체 소자의 소자 분리 방법
JP3267199B2 (ja) 半導体装置の製造方法
JP5674304B2 (ja) Soiウェハの製造方法
TWI305017B (en) Semiconductor devices and methods for fabricating gate spacers
CN108632732B (zh) 麦克风及其制造方法
JP4516445B2 (ja) 半導体装置の製造方法
KR100758494B1 (ko) 반도체 장치의 소자 분리 영역 및 그 형성 방법
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US7655535B2 (en) Method for fabricating semiconductor device having trench isolation layer
KR100396792B1 (ko) 반도체소자의 격리영역 화학기계적 연마방법
KR100712983B1 (ko) 반도체 소자의 평탄화 방법
JPH1126572A (ja) 半導体装置の製造方法
KR100707592B1 (ko) 반도체 소자의 트렌치 소자 분리막 형성 방법
KR20030059465A (ko) 반도체 소자의 소자분리막 형성방법
KR20040004988A (ko) 반도체 소자의 소자분리막 형성방법
JP2000021971A (ja) 半導体装置の製造方法
KR20100032039A (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
US20070148901A1 (en) Method for manufacturing a semiconductor device
JP2004288965A (ja) Stiナノギャップ充填および堀の窒化物のプルバックを改良するための方法
JPH10284587A (ja) 半導体装置及びその製造方法
KR20060074305A (ko) 반도체 소자의 필드 산화막 형성 방법
JP2004014542A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5674304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150