JP2004014542A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004014542A JP2004014542A JP2002161352A JP2002161352A JP2004014542A JP 2004014542 A JP2004014542 A JP 2004014542A JP 2002161352 A JP2002161352 A JP 2002161352A JP 2002161352 A JP2002161352 A JP 2002161352A JP 2004014542 A JP2004014542 A JP 2004014542A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- trench
- nitride film
- film
- cmp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】酸化膜で形成されるＳＴＩにより素子分離層を形成した後、化学的機械的研磨（ＣＭＰ）により、平坦化を行う際、素子密度の低い部分（疎パターン部）と素子密度の高い部分（密パターン部）とでＳＴＩの高さに差が生じるのを防ぐ。
【解決手段】ＣＭＰを行なう前の状態において、トレンチ部における酸化膜４の上面４ｕよりも窒化膜２の上面２ｕの方が十分上方に位置するように、酸化膜４及び窒化膜２の膜厚、及びトレンチ３の深さが定められ、それにより、ＣＭＰが終わるまで、トレンチ部の酸化膜の上面の高さが、それに隣接する窒化膜の上面の高さ以下に維持される。
【選択図】 図１
【解決手段】ＣＭＰを行なう前の状態において、トレンチ部における酸化膜４の上面４ｕよりも窒化膜２の上面２ｕの方が十分上方に位置するように、酸化膜４及び窒化膜２の膜厚、及びトレンチ３の深さが定められ、それにより、ＣＭＰが終わるまで、トレンチ部の酸化膜の上面の高さが、それに隣接する窒化膜の上面の高さ以下に維持される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）により素子分離を行う構造における平坦化に関する。
【０００２】
【従来の技術】
素子領域を互いに隔離するための素子分離技術の一つとして、ＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）が用いられている。ＳＴＩは、半導体基板にトレンチを形成し絶縁物質を埋め込むことにより素子分離層を形成するものである。ＳＴＩにより素子分離層を形成した後、ＣＭＰ（化学的機械的研磨：ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）などにより、平坦化が行われる。このような平坦化が要求されるのは、素子分離層の上にフォトリソグラフィーによりさらに他の導体層を形成する場合に、位置を正確に定めるためである。
【０００３】
以下上記した処理のための従来の方法を図３を参照して説明する。最初に半導体基板例えばシリコン基板１上にシリコン窒化膜２（後にＣＭＰの際にストッパーとなる）を形成し、その上に図示しないフォトマスクを形成し、これをマスクとして、窒化膜２及びシリコン基板１をエッチングすることにより、トレンチ（素子分離溝）３を形成する（図３（ａ））。次に、フォトレジストを除去し、トレンチ３内及び窒化膜２上に素子分離酸化膜４を形成する（図３（ｂ））。ついでＣＭＰによる平坦化を行う（図３（ｃ）、（ｄ））。次に、窒化膜２を除去する（図３（ｅ）。これにより、ＳＴＩ構造が完成する。
【０００４】
【発明が解決しようとする課題】
上記の従来法では、酸化膜４でトレンチ３を埋める際、酸化膜４の膜厚が、トレンチ３の深さと窒化膜２の膜厚の和よりも大きくなるように、即ち、トレンチ３の部分において、酸化膜４の上面４ｕが、窒化膜２の上面２ｕよりも上に位置するように設定される。そしてそれに続くＣＭＰでは、窒化膜２上の酸化膜４が削り取られて、窒化膜２が全面露出された時点で研磨を停止する。
【０００５】
上記のようなＣＭＰの研磨の速度は、図３（ｃ）、（ｄ）に示すように、パターンに依存する。即ち、素子領域の密度が低い部分（疎パターンの部分）５の方が素子領域の密度が高い部分（密パターンの部分）６よりも研磨速度が大きく、ＣＭＰ終了時に、酸化膜４の上面４ｕの高さが疎パターン部５と密パターン部６とでは異なると言った問題がある。
【０００６】
この問題の対策として、これまで密度が低い部分にダミーパターンを挿入したり、逆に密度が高い部分において、素子リバースマスクを使用してフォトリソ、エッチングを行い、パターンの密度を下げるなどにより、パターンの疎密差を少なくする方法が取られていた。しかし、近年配線ルールが一段と微細化しており、また形成される回路の性質により素子パターンの密度差が大きくなる場合もあり、上記の方法では、疎密差の解消が困難になってきており、酸化膜４の上面４ｕの高さがバラつくと言う問題がより深刻となってきている。
【０００７】
本発明は、上記の問題を解決するためになされたものであり、その目的は、ＳＴＩ構造において、酸化膜４の上面４ｕの高さのバラツキを少なくすること、すなわち平坦さを向上させることにある。
【０００８】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、
素子領域と素子領域を互いに分離するための分離領域とを含む半導体基板のうちの、上記分離領域にトレンチを形成する工程と、
上記素子領域の上に窒化膜を形成する工程と、
上記トレンチ内及び上記窒化膜の上部に酸化膜を形成する工程と、
上記酸化膜に対しＣＭＰを行って平坦化を行う工程と
を有する半導体装置の製造方法において、
上記酸化膜を形成した後であって、且つ上記ＣＭＰを行なう前の状態において、上記トレンチ部における上記酸化膜の上面よりも上記窒化膜の上面の方が十分上方に位置するように、上記酸化膜及び窒化膜の膜厚、及び上記トレンチの深さが定められ、それにより、上記ＣＭＰが終わるまで、トレンチ部の酸化膜の上面の高さが、それに隣接する窒化膜の上面の高さ以下に維持されることを特徴とする。
【０００９】
上記酸化膜を形成した後であって、且つ上記ＣＭＰを行なう前の状態において、上記トレンチ部における上記酸化膜の上面よりも上記窒化膜の上面の方が少なくとも約５００Å（オングストローム）上方に位置するように、窒化膜及び酸化膜の厚さ、及び上記トレンチの深さを定めても良い。
【００１０】
上記トレンチの深さは、例えば約２０００〜４０００Åであっても良い。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態の半導体の製造方法を、図１を参照して説明する。最初に半導体基板例えばシリコン基板１上にシリコン窒化膜２（後にＣＭＰの際にストッパーとなる）を形成する。次に、窒化膜２の上に図示しないフォトマスクを形成し、これをマスクとして、窒化膜２及びシリコン基板１をエッチングすることにより、トレンチ（素子分離溝）３を形成する（図１（ａ））。次に、フォトレジストを除去し、トレンチ３内及び窒化膜２上に素子分離酸化膜４を形成する（図１（ｂ））。ついで化学的機械的研磨（ＣＭＰ）による平坦化を行う（図１（ｃ）、（ｄ））。次に、窒化膜２を除去する（図１（ｅ）。これにより、ＳＴＩ構造が完成する。
【００１２】
本発明では、上記の酸化膜４の形成の後であって、且つ上記ＣＭＰの前において、トレンチ３の深さと窒化膜２の膜厚との和が、酸化膜４の膜厚よりも十分大きく、言い変えると、トレンチ部３における酸化膜４の上面４ｕよりも窒化膜２の上面２ｕの方が十分上方に位置するように、酸化膜４及び窒化膜２の膜厚、及びトレンチの深さが定められ、それにより、ＣＭＰが終わるまで、トレンチ部の酸化膜４の上面４ｕの高さが、それに隣接する窒化膜２の上面２ｕの高さ以下に維持される。この結果、ＣＭＰにおいて、トレンチ３部の酸化膜４のみが機械的研磨を受けることがない（即ち隣接する窒化膜２が機械的研磨を受けていない時に、トレンチ部の酸化膜４が機械的研磨を受けることがない）ようになる。そのため、平坦化の結果生じる酸化膜４の平坦さの度合いが、素子領域のパターンによる影響を受けない。
【００１３】
ＣＭＰの際、疎パターン部５と密パターン部６とでは、研磨速度が異なり（図１（ｃ）、（ｄ））、密パターン部６よりも疎パターン部５の方が酸化膜４の削れ（膜厚減少）が先に進行するが、素子領域の窒化膜２上の酸化膜４がすべて除去された後は、トレンチ３の部分の酸化膜４の上面４ｕは、窒化膜２の上面２ｕよりも低い位置に存在するので、酸化膜４のみならず、窒化膜２も機械的研磨を受けることになり、その削れの速度が比較的低くなる。トレンチ３の酸化膜４は、機械的研磨のみならず、化学的研磨をも受けるが、それによる削れの速度は比較的低い。総合的には、ＣＭＰにおける酸化膜４と窒化膜２の選択比は４：１乃至２００：１程度である。このため、疎パターン部５において、トレンチ部の酸化膜４の削れはあまり進行せず、密パターン部６における酸化膜４の削れの方が速度が高い。密パターン部６においても、窒化膜２上の酸化膜４がすべて除去され、窒化膜２が全面露出されると、その時点で、ＣＭＰが停止される。
【００１４】
密パターン部６における削れが進行している間、疎パターン部５、特にトレンチ部では削れがゆっくりしか進行しないので、ＣＭＰ停止時においては、疎パターン部５でも密パターン部６でもトレンチ部の酸化膜４の膜厚は略同じとなるようにすることができる。この結果、窒化膜２を除去後（図１（ｅ））も、トレンチ３部の酸化膜４、即ちＳＴＩ高さはパターンに依存せず、均等になる。
【００１５】
一例として、酸化膜４を形成した時点（図１（ｂ））で、トレンチ３における酸化膜４の上面４ｕよりも、窒化膜２の上面２ｕが約１８００Å（オングストローム）上方に位置することになるように、窒化膜２及び酸化膜４の厚さ、及びトレンチ３の深さが定められる。
【００１６】
トレンチ３の深さは例えば、約２０００乃至４０００Åである。以下一例として、トレンチの深さが約４０００Åである場合について、酸化膜４及び窒化膜２の膜厚、ならびに疎パターン部５における、それらの膜の膜厚の変化について図２を参照して説明する。
【００１７】
図２（ａ）に示すように、窒化膜２の膜の厚さは、例えば約３０００Åであり、酸化膜４の膜厚は例えば約５２００Åである。この場合、窒化膜２の膜厚とトレンチの深さの和は、約（４０００＋３０００＝７０００Å）であり、酸化膜４の膜厚、約５２００Åよりも約１８００Å大きい。即ち、トレンチ３における酸化膜４の上面４ｕよりも、窒化膜２の上面２ｕが約１８００Å上方に位置している。
【００１８】
このようにした場合、ＣＭＰにより、疎パターン部５において窒化膜２の上の酸化膜４がすべて削り取られ後、蜜パターン部６において窒化膜２が全面露出するまでの間に、疎パターン部５においては、窒化膜２が約３００Å削り取られて約２７００Åとなる。この間に、トレンチ３の酸化膜４が約２００Å削り取られて約５０００Åとなる（図２（ｂ））。この状態でも、疎パターン部５のトレンチ部の酸化膜４の膜厚は、トレンチの深さよりも約１０００Å大きい。
【００１９】
蜜パターン部６で窒化膜２が完全に露出された時点で、ＣＭＰが停止され、この後、窒化膜２が除去される（図２（ｃ））。この状態で、トレンチ部における酸化膜４の上面４ｕは、シリコン基板１の上面１ｕよりも約１０００Å上方に位置している。
【００２０】
その後に行われる周知の工程、例えば露出した半導体基板上への犠牲酸化膜の形成及びその除去などにより、トレンチ部の酸化膜４が約１０００Å削り取られ、その結果、シリコン基板１の表面と同じ高さとなる（図２（ｄ））。なお、このとき、トレンチ部の酸化膜４の上面が、シリコン基板１の上面よりも低くならないようにすることが望ましい。
【００２１】
上記の実施の形態では、酸化膜４を形成した後であって、ＣＭＰを行なう前の状態において、トレンチ３における酸化膜４の上面４ｕよりも、窒化膜２の上面２ｕが約１８００Å上方に位置することになるように、窒化膜２及び酸化膜４の厚さ、及びトレンチ３の深さが定められているが、上記の「高さの差」としては、約１８００Åに限らず、ＣＭＰにおいて、トレンチ３部の酸化膜４のみが機械的研磨を受けることがない（トレンチ３部の酸化膜４が機械的研磨を受けるときは、同時にトレンチ３部以外の酸化膜４又は窒化膜２が機械的研磨を受ける）ような十分な値であれば良い。本発明者の検討では、上記の高さの差は約５００Å以上であれば良い。これよりも高さの差が小さくなると、酸化膜４が削られやすくなり、所望の効果が得られなくなる。
【００２２】
酸化膜４の膜厚は、トレンチ３の深さとＣＭＰ以後の削れ量（約１０００Å程度）と、ＣＭＰによる削れ量（約２００Å）との和とするのが望ましい。トレンチ３は深すぎると内部に酸化膜を形成するのが困難である。上記のようにトレンチ３の深さを約４０００Åとした場合には、酸化膜４の膜厚は約５２００Åとするのが望ましい。従って、上記のように、酸化膜４を形成した後であって、ＣＭＰを行なう前の状態において、トレンチ３における酸化膜４の上面４ｕよりも、窒化膜２の上面２ｕが少なくとも約５００Å以上上方に位置するようにするためには、窒化膜２の膜厚は、約（５２００＋５００−４０００＝１７００）Å以上であるのが望ましい。一方、窒化膜２が厚すぎると、ＣＭＰの後に窒化膜除去が困難になる。これらの点から、窒化膜２の膜厚は約５０００Å以下にするのが望ましい。
【００２３】
【発明の効果】
本発明によれば、酸化膜を形成した後であって、かつＣＭＰを行なう前の状態において、トレンチ部における酸化膜の上面よりも窒化膜の上面の方が十分上方に位置するように、酸化膜及び窒化膜の膜厚、及びトレンチの深さが定められ、それにより、上記ＣＭＰが終わるまで、トレンチ部の酸化膜の上面の高さが、それに隣接する窒化膜の上面の高さ以下に維持されるようにしたので、疎パターン部と密パターン部とで、トレンチ部の酸化膜の膜厚を略一定とすることができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｅ）は本発明の実施の形態の半導体装置の製造方法の各工程における装置の状態を示す断面図である。
【図２】（ａ）乃至（ｄ）は、ＣＭＰにより膜厚の変化の一例を示す図である。
【図３】（ａ）乃至（ｅ）は半導体装置の製造方法の各工程における装置の状態を示す断面図である。
【符号の説明】
１ 半導体基板、 ２ 窒化膜、 ３ トレンチ、 ４ 酸化膜。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）により素子分離を行う構造における平坦化に関する。
【０００２】
【従来の技術】
素子領域を互いに隔離するための素子分離技術の一つとして、ＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）が用いられている。ＳＴＩは、半導体基板にトレンチを形成し絶縁物質を埋め込むことにより素子分離層を形成するものである。ＳＴＩにより素子分離層を形成した後、ＣＭＰ（化学的機械的研磨：ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）などにより、平坦化が行われる。このような平坦化が要求されるのは、素子分離層の上にフォトリソグラフィーによりさらに他の導体層を形成する場合に、位置を正確に定めるためである。
【０００３】
以下上記した処理のための従来の方法を図３を参照して説明する。最初に半導体基板例えばシリコン基板１上にシリコン窒化膜２（後にＣＭＰの際にストッパーとなる）を形成し、その上に図示しないフォトマスクを形成し、これをマスクとして、窒化膜２及びシリコン基板１をエッチングすることにより、トレンチ（素子分離溝）３を形成する（図３（ａ））。次に、フォトレジストを除去し、トレンチ３内及び窒化膜２上に素子分離酸化膜４を形成する（図３（ｂ））。ついでＣＭＰによる平坦化を行う（図３（ｃ）、（ｄ））。次に、窒化膜２を除去する（図３（ｅ）。これにより、ＳＴＩ構造が完成する。
【０００４】
【発明が解決しようとする課題】
上記の従来法では、酸化膜４でトレンチ３を埋める際、酸化膜４の膜厚が、トレンチ３の深さと窒化膜２の膜厚の和よりも大きくなるように、即ち、トレンチ３の部分において、酸化膜４の上面４ｕが、窒化膜２の上面２ｕよりも上に位置するように設定される。そしてそれに続くＣＭＰでは、窒化膜２上の酸化膜４が削り取られて、窒化膜２が全面露出された時点で研磨を停止する。
【０００５】
上記のようなＣＭＰの研磨の速度は、図３（ｃ）、（ｄ）に示すように、パターンに依存する。即ち、素子領域の密度が低い部分（疎パターンの部分）５の方が素子領域の密度が高い部分（密パターンの部分）６よりも研磨速度が大きく、ＣＭＰ終了時に、酸化膜４の上面４ｕの高さが疎パターン部５と密パターン部６とでは異なると言った問題がある。
【０００６】
この問題の対策として、これまで密度が低い部分にダミーパターンを挿入したり、逆に密度が高い部分において、素子リバースマスクを使用してフォトリソ、エッチングを行い、パターンの密度を下げるなどにより、パターンの疎密差を少なくする方法が取られていた。しかし、近年配線ルールが一段と微細化しており、また形成される回路の性質により素子パターンの密度差が大きくなる場合もあり、上記の方法では、疎密差の解消が困難になってきており、酸化膜４の上面４ｕの高さがバラつくと言う問題がより深刻となってきている。
【０００７】
本発明は、上記の問題を解決するためになされたものであり、その目的は、ＳＴＩ構造において、酸化膜４の上面４ｕの高さのバラツキを少なくすること、すなわち平坦さを向上させることにある。
【０００８】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、
素子領域と素子領域を互いに分離するための分離領域とを含む半導体基板のうちの、上記分離領域にトレンチを形成する工程と、
上記素子領域の上に窒化膜を形成する工程と、
上記トレンチ内及び上記窒化膜の上部に酸化膜を形成する工程と、
上記酸化膜に対しＣＭＰを行って平坦化を行う工程と
を有する半導体装置の製造方法において、
上記酸化膜を形成した後であって、且つ上記ＣＭＰを行なう前の状態において、上記トレンチ部における上記酸化膜の上面よりも上記窒化膜の上面の方が十分上方に位置するように、上記酸化膜及び窒化膜の膜厚、及び上記トレンチの深さが定められ、それにより、上記ＣＭＰが終わるまで、トレンチ部の酸化膜の上面の高さが、それに隣接する窒化膜の上面の高さ以下に維持されることを特徴とする。
【０００９】
上記酸化膜を形成した後であって、且つ上記ＣＭＰを行なう前の状態において、上記トレンチ部における上記酸化膜の上面よりも上記窒化膜の上面の方が少なくとも約５００Å（オングストローム）上方に位置するように、窒化膜及び酸化膜の厚さ、及び上記トレンチの深さを定めても良い。
【００１０】
上記トレンチの深さは、例えば約２０００〜４０００Åであっても良い。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態の半導体の製造方法を、図１を参照して説明する。最初に半導体基板例えばシリコン基板１上にシリコン窒化膜２（後にＣＭＰの際にストッパーとなる）を形成する。次に、窒化膜２の上に図示しないフォトマスクを形成し、これをマスクとして、窒化膜２及びシリコン基板１をエッチングすることにより、トレンチ（素子分離溝）３を形成する（図１（ａ））。次に、フォトレジストを除去し、トレンチ３内及び窒化膜２上に素子分離酸化膜４を形成する（図１（ｂ））。ついで化学的機械的研磨（ＣＭＰ）による平坦化を行う（図１（ｃ）、（ｄ））。次に、窒化膜２を除去する（図１（ｅ）。これにより、ＳＴＩ構造が完成する。
【００１２】
本発明では、上記の酸化膜４の形成の後であって、且つ上記ＣＭＰの前において、トレンチ３の深さと窒化膜２の膜厚との和が、酸化膜４の膜厚よりも十分大きく、言い変えると、トレンチ部３における酸化膜４の上面４ｕよりも窒化膜２の上面２ｕの方が十分上方に位置するように、酸化膜４及び窒化膜２の膜厚、及びトレンチの深さが定められ、それにより、ＣＭＰが終わるまで、トレンチ部の酸化膜４の上面４ｕの高さが、それに隣接する窒化膜２の上面２ｕの高さ以下に維持される。この結果、ＣＭＰにおいて、トレンチ３部の酸化膜４のみが機械的研磨を受けることがない（即ち隣接する窒化膜２が機械的研磨を受けていない時に、トレンチ部の酸化膜４が機械的研磨を受けることがない）ようになる。そのため、平坦化の結果生じる酸化膜４の平坦さの度合いが、素子領域のパターンによる影響を受けない。
【００１３】
ＣＭＰの際、疎パターン部５と密パターン部６とでは、研磨速度が異なり（図１（ｃ）、（ｄ））、密パターン部６よりも疎パターン部５の方が酸化膜４の削れ（膜厚減少）が先に進行するが、素子領域の窒化膜２上の酸化膜４がすべて除去された後は、トレンチ３の部分の酸化膜４の上面４ｕは、窒化膜２の上面２ｕよりも低い位置に存在するので、酸化膜４のみならず、窒化膜２も機械的研磨を受けることになり、その削れの速度が比較的低くなる。トレンチ３の酸化膜４は、機械的研磨のみならず、化学的研磨をも受けるが、それによる削れの速度は比較的低い。総合的には、ＣＭＰにおける酸化膜４と窒化膜２の選択比は４：１乃至２００：１程度である。このため、疎パターン部５において、トレンチ部の酸化膜４の削れはあまり進行せず、密パターン部６における酸化膜４の削れの方が速度が高い。密パターン部６においても、窒化膜２上の酸化膜４がすべて除去され、窒化膜２が全面露出されると、その時点で、ＣＭＰが停止される。
【００１４】
密パターン部６における削れが進行している間、疎パターン部５、特にトレンチ部では削れがゆっくりしか進行しないので、ＣＭＰ停止時においては、疎パターン部５でも密パターン部６でもトレンチ部の酸化膜４の膜厚は略同じとなるようにすることができる。この結果、窒化膜２を除去後（図１（ｅ））も、トレンチ３部の酸化膜４、即ちＳＴＩ高さはパターンに依存せず、均等になる。
【００１５】
一例として、酸化膜４を形成した時点（図１（ｂ））で、トレンチ３における酸化膜４の上面４ｕよりも、窒化膜２の上面２ｕが約１８００Å（オングストローム）上方に位置することになるように、窒化膜２及び酸化膜４の厚さ、及びトレンチ３の深さが定められる。
【００１６】
トレンチ３の深さは例えば、約２０００乃至４０００Åである。以下一例として、トレンチの深さが約４０００Åである場合について、酸化膜４及び窒化膜２の膜厚、ならびに疎パターン部５における、それらの膜の膜厚の変化について図２を参照して説明する。
【００１７】
図２（ａ）に示すように、窒化膜２の膜の厚さは、例えば約３０００Åであり、酸化膜４の膜厚は例えば約５２００Åである。この場合、窒化膜２の膜厚とトレンチの深さの和は、約（４０００＋３０００＝７０００Å）であり、酸化膜４の膜厚、約５２００Åよりも約１８００Å大きい。即ち、トレンチ３における酸化膜４の上面４ｕよりも、窒化膜２の上面２ｕが約１８００Å上方に位置している。
【００１８】
このようにした場合、ＣＭＰにより、疎パターン部５において窒化膜２の上の酸化膜４がすべて削り取られ後、蜜パターン部６において窒化膜２が全面露出するまでの間に、疎パターン部５においては、窒化膜２が約３００Å削り取られて約２７００Åとなる。この間に、トレンチ３の酸化膜４が約２００Å削り取られて約５０００Åとなる（図２（ｂ））。この状態でも、疎パターン部５のトレンチ部の酸化膜４の膜厚は、トレンチの深さよりも約１０００Å大きい。
【００１９】
蜜パターン部６で窒化膜２が完全に露出された時点で、ＣＭＰが停止され、この後、窒化膜２が除去される（図２（ｃ））。この状態で、トレンチ部における酸化膜４の上面４ｕは、シリコン基板１の上面１ｕよりも約１０００Å上方に位置している。
【００２０】
その後に行われる周知の工程、例えば露出した半導体基板上への犠牲酸化膜の形成及びその除去などにより、トレンチ部の酸化膜４が約１０００Å削り取られ、その結果、シリコン基板１の表面と同じ高さとなる（図２（ｄ））。なお、このとき、トレンチ部の酸化膜４の上面が、シリコン基板１の上面よりも低くならないようにすることが望ましい。
【００２１】
上記の実施の形態では、酸化膜４を形成した後であって、ＣＭＰを行なう前の状態において、トレンチ３における酸化膜４の上面４ｕよりも、窒化膜２の上面２ｕが約１８００Å上方に位置することになるように、窒化膜２及び酸化膜４の厚さ、及びトレンチ３の深さが定められているが、上記の「高さの差」としては、約１８００Åに限らず、ＣＭＰにおいて、トレンチ３部の酸化膜４のみが機械的研磨を受けることがない（トレンチ３部の酸化膜４が機械的研磨を受けるときは、同時にトレンチ３部以外の酸化膜４又は窒化膜２が機械的研磨を受ける）ような十分な値であれば良い。本発明者の検討では、上記の高さの差は約５００Å以上であれば良い。これよりも高さの差が小さくなると、酸化膜４が削られやすくなり、所望の効果が得られなくなる。
【００２２】
酸化膜４の膜厚は、トレンチ３の深さとＣＭＰ以後の削れ量（約１０００Å程度）と、ＣＭＰによる削れ量（約２００Å）との和とするのが望ましい。トレンチ３は深すぎると内部に酸化膜を形成するのが困難である。上記のようにトレンチ３の深さを約４０００Åとした場合には、酸化膜４の膜厚は約５２００Åとするのが望ましい。従って、上記のように、酸化膜４を形成した後であって、ＣＭＰを行なう前の状態において、トレンチ３における酸化膜４の上面４ｕよりも、窒化膜２の上面２ｕが少なくとも約５００Å以上上方に位置するようにするためには、窒化膜２の膜厚は、約（５２００＋５００−４０００＝１７００）Å以上であるのが望ましい。一方、窒化膜２が厚すぎると、ＣＭＰの後に窒化膜除去が困難になる。これらの点から、窒化膜２の膜厚は約５０００Å以下にするのが望ましい。
【００２３】
【発明の効果】
本発明によれば、酸化膜を形成した後であって、かつＣＭＰを行なう前の状態において、トレンチ部における酸化膜の上面よりも窒化膜の上面の方が十分上方に位置するように、酸化膜及び窒化膜の膜厚、及びトレンチの深さが定められ、それにより、上記ＣＭＰが終わるまで、トレンチ部の酸化膜の上面の高さが、それに隣接する窒化膜の上面の高さ以下に維持されるようにしたので、疎パターン部と密パターン部とで、トレンチ部の酸化膜の膜厚を略一定とすることができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｅ）は本発明の実施の形態の半導体装置の製造方法の各工程における装置の状態を示す断面図である。
【図２】（ａ）乃至（ｄ）は、ＣＭＰにより膜厚の変化の一例を示す図である。
【図３】（ａ）乃至（ｅ）は半導体装置の製造方法の各工程における装置の状態を示す断面図である。
【符号の説明】
１ 半導体基板、 ２ 窒化膜、 ３ トレンチ、 ４ 酸化膜。
Claims (3)
- 素子領域と素子領域を互いに分離するための分離領域とを含む半導体基板のうちの、上記分離領域にトレンチを形成する工程と、
上記素子領域の上に窒化膜を形成する工程と、
上記トレンチ内及び上記窒化膜の上部に酸化膜を形成する工程と、
上記酸化膜に対しＣＭＰを行って平坦化を行う工程と
を有する半導体装置の製造方法において、
上記酸化膜を形成した後であって、且つ上記ＣＭＰを行なう前の状態において、上記トレンチ部における上記酸化膜の上面よりも上記窒化膜の上面の方が十分上方に位置するように、上記酸化膜及び窒化膜の膜厚、及び上記トレンチの深さが定められ、それにより、上記ＣＭＰが終わるまで、トレンチ部の酸化膜の上面の高さが、それに隣接する窒化膜の上面の高さ以下に維持されることを特徴とする半導体装置の製造方法。 - 上記酸化膜を形成した後であって、且つ上記ＣＭＰを行なう前の状態において、上記トレンチ部における上記酸化膜の上面よりも上記窒化膜の上面の方が少なくとも約５００Å（オングストローム）上方に位置するように、窒化膜及び酸化膜の厚さ、及び上記トレンチの深さが定められていることを特徴とする請求項１に記載の半導体装置の製造方法。
- 上記トレンチの深さが約２０００〜４０００Åであることを特徴とする請求項２に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161352A JP2004014542A (ja) | 2002-06-03 | 2002-06-03 | 半導体装置の製造方法 |
| US10/303,874 US6818527B2 (en) | 2002-06-03 | 2002-11-26 | Method of manufacturing semiconductor device with shallow trench isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161352A JP2004014542A (ja) | 2002-06-03 | 2002-06-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004014542A true JP2004014542A (ja) | 2004-01-15 |
Family
ID=29561639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002161352A Pending JP2004014542A (ja) | 2002-06-03 | 2002-06-03 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6818527B2 (ja) |
| JP (1) | JP2004014542A (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3362397B2 (ja) | 1991-03-28 | 2003-01-07 | ソニー株式会社 | ポリッシュによる平坦化工程を含む電子装置の製造方法 |
| US5721173A (en) | 1997-02-25 | 1998-02-24 | Kabushiki Kaisha Toshiba | Method of forming a shallow trench isolation structure |
| JPH11214496A (ja) | 1998-01-22 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6057210A (en) * | 1998-04-21 | 2000-05-02 | Vanguard International Semiconductor Corporation | Method of making a shallow trench isolation for ULSI formation via in-direct CMP process |
| JPH11312730A (ja) | 1998-04-28 | 1999-11-09 | Sony Corp | 半導体装置の製造方法 |
| JP2000156402A (ja) | 1998-09-18 | 2000-06-06 | Sony Corp | 半導体装置およびその製造方法 |
| US6171929B1 (en) * | 1999-06-22 | 2001-01-09 | Vanguard International Semiconductor Corporation | Shallow trench isolator via non-critical chemical mechanical polishing |
| US6541349B2 (en) * | 2001-01-18 | 2003-04-01 | International Business Machines Corporation | Shallow trench isolation using non-conformal dielectric and planarizatrion |
| KR100374301B1 (ko) * | 2001-03-24 | 2003-03-03 | 동부전자 주식회사 | 섀로우 트랜치 분리막 제조 방법 |
-
2002
- 2002-06-03 JP JP2002161352A patent/JP2004014542A/ja active Pending
- 2002-11-26 US US10/303,874 patent/US6818527B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6818527B2 (en) | 2004-11-16 |
| US20030224579A1 (en) | 2003-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100621255B1 (ko) | 얕은트랜치분리를위한갭충전및평탄화방법 | |
| KR20150101398A (ko) | 기판 내 반도체 장치의 핀 구조체 제조방법 | |
| US6413836B1 (en) | Method of making isolation trench | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| JP2009094379A (ja) | 半導体装置の製造方法 | |
| JP2009032872A (ja) | 半導体装置の製造方法 | |
| JP2006041397A (ja) | 半導体装置の製造方法 | |
| JP2008004881A (ja) | 素子分離構造部の製造方法 | |
| JP2000036533A (ja) | 半導体装置の製造方法 | |
| KR100414731B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| JP2004014542A (ja) | 半導体装置の製造方法 | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US6960411B2 (en) | Mask with extended mask clear-out window and method of dummy exposure using the same | |
| KR20050028618A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP2002208630A (ja) | 半導体装置の製造方法 | |
| CN112802796B (zh) | 浅沟槽隔离结构及其形成方法、掩膜结构 | |
| KR100967666B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100792709B1 (ko) | 반도체소자의 제조방법 | |
| KR100712983B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| JP2002050682A (ja) | 半導体装置の製造方法およびレチクルマスク | |
| JP3859470B2 (ja) | 半導体装置の製造方法 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JP2003152073A (ja) | 半導体装置の製造方法 | |
| JP5674304B2 (ja) | Ｓｏｉウェハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061018 |