CN106298556A - 一种芯片压焊块的制造方法及芯片 - Google Patents

一种芯片压焊块的制造方法及芯片 Download PDF

Info

Publication number
CN106298556A
CN106298556A CN201510257348.3A CN201510257348A CN106298556A CN 106298556 A CN106298556 A CN 106298556A CN 201510257348 A CN201510257348 A CN 201510257348A CN 106298556 A CN106298556 A CN 106298556A
Authority
CN
China
Prior art keywords
passivation layer
chip
welding block
photoresist
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510257348.3A
Other languages
English (en)
Inventor
石金成
马万里
高振杰
崔永军
汪龙强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201510257348.3A priority Critical patent/CN106298556A/zh
Publication of CN106298556A publication Critical patent/CN106298556A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive bump material, e.g. of a photosensitive conductive resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种芯片压焊块的制造方法，包括步骤：在形成导电结构的衬底上生长出第一钝化层；涂覆光刻胶，进行光刻，并刻蚀所述第一钝化层形成芯片的压焊块窗口；去除所述光刻胶；进行等离子体钝化处理，在所述压焊块窗口表面生成第二钝化层，所述第二钝化层为金属氧化物薄膜，该金属氧化物薄膜可以防止芯片压焊块暴露在空气中发生电化学腐蚀，而且不会影响后续的封装打线。本发明还公开了一种芯片，所述芯片可避免压焊块被腐蚀。

Description

一种芯片压焊块的制造方法及芯片
技术领域
本发明涉及半导体集成电路制造领域，尤其涉及一种芯片压焊块的制造方法及芯片。
背景技术
在集成电路芯片的制造过程中，完成所有的前段器件制造以及后段金属互联之后，会在芯片的表面生长一层钝化层，以防止金属线在后续的步骤被机械损伤或被腐蚀。然而芯片的压焊块部分必须暴露出来，以便测试和封装。由于压焊块窗口没有任何钝化层的保护，金属直接裸露在空气中，容易在后续的工艺步骤中与空气中的水汽及含氯含氟的杂质气体发生反应而导致表面腐蚀，因此会影响芯片性能甚至导致打线失效。如图1为正常的压焊块表面的光学显微镜图，图2为发生腐蚀的压焊块表面的光学显微镜图。
目前为防止压焊块发生电化学腐蚀的方法主要是从环境控制方面入手，通常有以下两个方法：1.芯片在FAB(Wafer Fabrication Factory)厂完成加工以后，立即进入封装厂进行切割和封装，严格控制之间的等待时间；2.由FAB厂将芯片真空包装再寄往封装公司，芯片一旦拆封，需立即置于氮气柜中。
上述两种方法可以减少压焊块发生电化学腐蚀的概率，但都不容易实现，且包装和储存成本较高。
发明内容
为改进现有技术中存在的问题，本发明提供一种芯片压焊块的制造方法，以解决芯片压焊块暴露在空气中发生电化学腐蚀的问题。
本发明提供的一种芯片压焊块的制造方法，包括：
在形成导电结构的衬底上生长出第一钝化层；
涂覆光刻胶，进行光刻，并刻蚀所述第一钝化层形成芯片的压焊块窗口；
去除所述光刻胶；
进行等离子体钝化处理，在所述压焊块窗口表面生成第二钝化层，所述第二钝化层为金属氧化物薄膜。
较佳地，所述等离子体钝化处理为将所述芯片置于通入氧气，或者氧气与惰性气体的混合气体的干法去胶设备中。
较佳地，所述去除所述光刻胶，具体包括：首先将所述芯片置于所述干法去胶设备中进行干法去胶处理；然后进行湿法去胶处理，去除残余的光刻胶和干法去胶处理时产生的副产物。
较佳地，所述湿法去胶为将芯片置于有机溶剂中进行湿法去胶，所述有机溶剂至少包括以下之一：丙酮、N-甲基吡咯烷酮、二甲基乙酰胺、二乙二醇丁醚。
较佳地，所述等离子体钝化处理时置于所述干法去胶设备中的时间比所述干法去胶处理时置于所述干法去胶设备中的时间短。
较佳地，所述第二钝化层厚度在20～200埃之间。
本发明还提供了一种芯片，包括：衬底层、第一钝化层和第二钝化层；所述衬底层包括电子元器件层和金属层；所述第一钝化层分布在所述金属层上压焊块窗口以外的表面上；所述第二钝化层分布在所述金属层上压焊块窗口的表面上，所述第二钝化层为金属氧化物薄膜。
较佳地，所述第二钝化层的厚度小于所述第一钝化层的厚度。
较佳地，所述第二钝化层厚度在20～200埃之间。
与现有技术相比，本发明所提供的技术方案，在形成导电结构的衬底上生长出第一钝化层，涂覆光刻胶，进行光刻，并刻蚀第一钝化层形成芯片的压焊块窗口，去除光刻胶，进行等离子体钝化处理，在压焊块窗口表面生成第二钝化层金属氧化物薄膜。该金属氧化物薄膜可以防止压焊块发生腐蚀，而且不会影响后续的封装打线，从而解决了芯片压焊块暴露在空气中发生电化学腐蚀的问题。
附图说明
图1为正常压焊块表面的光学显微镜图片；
图2为发生腐蚀的压焊块表面的光学显微镜图片；
图3为本发明实施例中压焊块制作工艺流程图；
图4为本发明实施例中压焊块制作过程示意图。
具体实施方式
下面结合附图及具体实施例对本发明进行详细说明。
本发明提供一种芯片压焊块的制造方法，参考附图3所示的工艺流程图，包括：步骤301，在形成导电结构的衬底上生长出第一钝化层；步骤302，涂覆光刻胶，进行光刻，并刻蚀所述第一钝化层形成芯片的压焊块窗口；步骤303，去除所述光刻胶；步骤304，进行等离子体钝化处理，在所述压焊块窗口表面生成第二钝化层，所述第二钝化层为金属氧化物薄膜。
其中，所述等离子体钝化处理为将所述芯片置于通入氧气，或者氧气与惰性气体的混合气体的干法去胶设备中。
其中，所述去除所述光刻胶，具体包括：首先将所述芯片置于所述干法去胶设备中进行干法去胶处理；然后进行湿法去胶处理，去除残余的光刻胶和干法去胶处理时产生的副产物。所述湿法去胶为将芯片置于有机溶剂中进行湿法去胶，所述有机溶剂至少包括以下之一：丙酮、N-甲基吡咯烷酮、二甲基乙酰胺、二乙二醇丁醚。
其中，所述等离子体钝化处理时置于所述干法去胶设备中的时间比所述干法去胶处理时置于所述干法去胶设备中的时间短。所述第二钝化层厚度在20～200埃之间。
上述方法最终在压焊块窗口表面生成第二钝化层金属氧化物薄膜。该金属氧化物薄膜可以防止压焊块发生腐蚀，而且不会影响后续的封装打线，从而解决了芯片压焊块暴露在空气中发生电化学腐蚀的问题。
图4为本发明实施例中压焊块制作过程示意图。参考附图4，本发明实施例中压焊块制作过程包括以下步骤：
步骤301，在形成导电结构的衬底上生长出第一钝化层，如图4中A所示。半导体衬底包括电子元器件层401和金属层402，金属层402材料可以为铜或者其它金属材料。在衬底表面生长出第一钝化层403，第一钝化层403的材料为SiN或SiO2类含硅的绝缘材料，第一钝化层403的作用是保护金属线不发生腐蚀或机械损伤。
步骤302，涂覆光刻胶404，如图4中B所示；进行光刻，并刻蚀所述第一钝化层形成芯片的压焊块窗口405，如图4中C所示。此时芯片的压焊块以外的部分覆盖有第一钝化层403和光刻胶404。
步骤303，去除所述光刻胶404。首先将所述芯片置于所述干法去胶设备中进行干法去胶处理；然后进行湿法去胶处理，去除残余的光刻胶和干法去胶处理时产生的副产物。
本步骤中，干法去胶为将芯片置于通入氧气，或者氧气与惰性气体的混合气体的干法去胶设备中。干法去胶设备通常采用灰化器(Asher)，通过高频RF射频将氧气电离成等离子体，等离子体可以在较低的温度下(150～300摄氏度)与光刻胶404发生化学反应，生成气体并排除，达到去胶的目的。干法去胶之后，芯片表面会残留一定的干法去胶副产物和残余光刻胶406，如图4中D所示。
本步骤中，湿法去胶为将芯片置于有机溶剂中进行湿法去胶，有机溶剂通常为丙酮或羟基多巴胺类有机溶剂，至少包括以下之一：丙酮、N-甲基吡咯烷酮、二甲基乙酰胺、二乙二醇丁醚。所述湿法去胶设备为酸槽，将带有光刻胶的芯片浸入装满有机溶剂的工艺酸槽中，彻底去除残余的光刻胶和干法去胶处理时产生的副产物，如图4中E所示。
步骤304，进行等离子体钝化处理，在所述压焊块窗口表面生成第二钝化层，所述第二钝化层为金属氧化物薄膜。
本步骤中，离子体钝化处理为将芯片置于通入氧气，或者氧气与惰性气体的混合气体的干法去胶设备中。干法去胶设备通常采用灰化器(Asher)，通过高频RF射频将氧气电离成等离子体，等离子体可以在较低的温度下(150～300摄氏度)与压焊块表面发生化学反应，生成金属氧化物薄膜，形成第二钝化层407，如图4中F所示。
进一步地，第二钝化层407厚度在20～200埃之间。第二钝化层金属氧化物薄膜太厚会影响后续的封装打线，太薄了会失去保护的效果。将厚度值控制在20～200埃之间，可以防止压焊块发生腐蚀，而且不会影响后续的封装打线。
进一步地，通过设定不同型号的干法去胶设备的氧化速率和去胶时间，可以达到控制第二钝化层407厚度的目的。
本发明实施例还提供了一种芯片，参考图4中F，具体包括：衬底层、第一钝化层403和第二钝化层407；衬底层包括电子元器件层401和金属层402；第一钝化层403分布在所述金属层402上压焊块窗口以外的表面上；第二钝化层407分布在所述金属层402上压焊块窗口的表面上，第二钝化层407为金属氧化物薄膜。
进一步地，第二钝化层407厚度在20～200埃之间。第二钝化层金属氧化物薄膜太厚会影响后续的封装打线，太薄了会失去保护的效果。将厚度值控制在20～200埃之间，可以防止压焊块发生腐蚀，而且不会影响后续的封装打线。
进一步地，第二钝化层407的厚度小于第一钝化层403的厚度。
本发明实施在形成导电结构的衬底上生长出第一钝化层，然后涂覆光刻胶，进行光刻后通过刻蚀第一钝化层形成芯片的压焊块窗口，对芯片进行去胶处理。其中去胶过程包括将芯片置于干法去胶设备中进行干法去胶处理，然后进行湿法去胶处理，去除残余的光刻胶和干法去胶处理时产生的副产物，将芯片进行等离子体钝化处理，最终在压焊块窗口表面生成第二钝化层金属氧化物薄膜。
本发明的芯片制造方法，最终在芯片的压焊块窗口生成一层致密的金属氧化物薄膜，能够阻止压焊块窗口与外界环境中的水汽，F离子，Cl离子等污染物发生电化学反应，而且不会影响后续的封装打线。
以上所述仅为本发明的实施例而已，并非用于限定本发明的保护范围。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种芯片压焊块的制造方法，其特征在于，该方法包括：
本发明提供的一种芯片压焊块的制造方法，包括：
在形成导电结构的衬底上生长出第一钝化层；
涂覆光刻胶，进行光刻，并刻蚀所述第一钝化层形成芯片的压焊块窗口；
去除所述光刻胶；
进行等离子体钝化处理，在所述压焊块窗口表面生成第二钝化层，所述第二钝化层为金属氧化物薄膜。
2.如权利要求1所述的方法，其特征在于，所述等离子体钝化处理为将所述芯片置于通入氧气，或者氧气与惰性气体的混合气体的干法去胶设备中。
3.如权利要求2所述的方法，其特征在于，所述去除所述光刻胶，具体包括：
首先将所述芯片置于所述干法去胶设备中进行干法去胶处理；然后进行湿法去胶处理，去除残余的光刻胶和干法去胶处理时产生的副产物。
4.如权利要求3所述的方法，其特征在于，所述湿法去胶为将芯片置于有机溶剂中进行湿法去胶，所述有机溶剂至少包括以下之一：丙酮、N－甲基吡咯烷酮、二甲基乙酰胺、二乙二醇丁醚。
5.如权利要求3所述的方法，其特征在于，所述等离子体钝化处理时置于所述干法去胶设备中的时间比所述干法去胶处理时置于所述干法去胶设备中的时间短。
6.如权利要求1至5任一项所述的方法，其特征在于，所述第二钝化层厚度在20～200埃之间。
7.一种芯片，其特征在于，包括：衬底层、第一钝化层和第二钝化层；所述衬底层包括电子元器件层和金属层；所述第一钝化层分布在所述金属层上压焊块窗口以外的表面上；所述第二钝化层分布在所述金属层上压焊块窗口的表面上，所述第二钝化层为金属氧化物薄膜。
8.如权利要求7所述的芯片，其特征在于，所述第二钝化层的厚度小于所述第一钝化层的厚度。
9.如权利要求7所述的芯片，其特征在于，所述第二钝化层厚度在20～200埃之间。
CN201510257348.3A 2015-05-19 2015-05-19 一种芯片压焊块的制造方法及芯片 Pending CN106298556A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510257348.3A CN106298556A (zh) 2015-05-19 2015-05-19 一种芯片压焊块的制造方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510257348.3A CN106298556A (zh) 2015-05-19 2015-05-19 一种芯片压焊块的制造方法及芯片

Publications (1)

Publication Number Publication Date
CN106298556A true CN106298556A (zh) 2017-01-04

Family

ID=57633837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510257348.3A Pending CN106298556A (zh) 2015-05-19 2015-05-19 一种芯片压焊块的制造方法及芯片

Country Status (1)

Country Link
CN (1) CN106298556A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109925A (zh) * 2017-12-12 2018-06-01 深圳市晶特智造科技有限公司 半导体芯片的压焊模块制作方法
CN109103152A (zh) * 2018-08-15 2018-12-28 深圳市金誉半导体有限公司 一种功率器件及其封装方法
CN114334642A (zh) * 2022-03-10 2022-04-12 绍兴中芯集成电路制造股份有限公司 膜层的图形化方法及半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383909B1 (en) * 2000-05-16 2002-05-07 Nec Corporation Semiconductor device with a corrosion resistant bonding pad and manufacturing method therefor
CN1428823A (zh) * 2001-12-26 2003-07-09 旺宏电子股份有限公司 去除焊垫窗口蚀刻后残留聚合物的方法
CN1437237A (zh) * 2002-02-08 2003-08-20 旺宏电子股份有限公司 可避免氟化半导体元件的金属接点的方法
CN102024718A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 铝焊盘的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383909B1 (en) * 2000-05-16 2002-05-07 Nec Corporation Semiconductor device with a corrosion resistant bonding pad and manufacturing method therefor
CN1428823A (zh) * 2001-12-26 2003-07-09 旺宏电子股份有限公司 去除焊垫窗口蚀刻后残留聚合物的方法
CN1437237A (zh) * 2002-02-08 2003-08-20 旺宏电子股份有限公司 可避免氟化半导体元件的金属接点的方法
CN102024718A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 铝焊盘的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109925A (zh) * 2017-12-12 2018-06-01 深圳市晶特智造科技有限公司 半导体芯片的压焊模块制作方法
CN108109925B (zh) * 2017-12-12 2020-08-14 温州曼昔维服饰有限公司 半导体芯片的压焊模块制作方法
CN109103152A (zh) * 2018-08-15 2018-12-28 深圳市金誉半导体有限公司 一种功率器件及其封装方法
CN109103152B (zh) * 2018-08-15 2024-06-04 深圳市金誉半导体股份有限公司 一种功率器件及其封装方法
CN114334642A (zh) * 2022-03-10 2022-04-12 绍兴中芯集成电路制造股份有限公司 膜层的图形化方法及半导体器件的制备方法
WO2023169041A1 (zh) * 2022-03-10 2023-09-14 绍兴中芯集成电路制造股份有限公司 膜层的图形化方法及半导体器件的制备方法

Similar Documents

Publication Publication Date Title
CN109313189B (zh) 借助硬掩模涂层图案化石墨烯
CN109313188B (zh) 在石墨烯薄片上提供临时保护层
KR102413942B1 (ko) 그래핀 시트 상의 패시베이션 층의 침착
KR102148833B1 (ko) 주입형 포토레지스트 스트리핑 공정
JP2010180458A (ja) アルミニウム表面の酸化層形成方法及び半導体装置の製造方法
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
US5744402A (en) Method of manufacturing semiconductor devices
CN106298556A (zh) 一种芯片压焊块的制造方法及芯片
CN105355566A (zh) 焊盘的表面处理方法及焊盘的制作方法
CN104134630B (zh) 一种减少超低介质常数薄膜侧壁损伤的方法
CN102543686A (zh) 半导体衬底聚酰亚胺工艺
KR101049383B1 (ko) 반도체 장치의 제조 방법
JP4917328B2 (ja) 半導体装置の製造方法
CN104752233A (zh) 一种焊垫制备方法
CN111276399B (zh) 焊盘结晶缺陷的返工方法及半导体器件
KR100613573B1 (ko) 반도체 소자의 제조방법
US11569150B2 (en) Semiconductor bonding pad device and method for forming the same
CN107293474B (zh) 集成电路金属连线及其制备方法
CN107492485B (zh) 半导体器件的制作方法
US8536062B2 (en) Chemical removal of oxide layer from chip pads
CN108493104A (zh) 等离子体刻蚀方法及等离子体刻蚀后处理方法
CN102420121B (zh) 一种针对氟基等离子体刻蚀后的氮化钛薄膜的处理方法
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
US6998347B2 (en) Method of reworking layers over substrate
KR20100077858A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170104