JP4917328B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4917328B2 JP4917328B2 JP2006052718A JP2006052718A JP4917328B2 JP 4917328 B2 JP4917328 B2 JP 4917328B2 JP 2006052718 A JP2006052718 A JP 2006052718A JP 2006052718 A JP2006052718 A JP 2006052718A JP 4917328 B2 JP4917328 B2 JP 4917328B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide layer
- semiconductor device
- film
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
半導体基板上にシリサイド層を形成する工程と、
前記シリサイド層上に絶縁膜を形成する工程と、
前記絶縁膜をドライエッチングにより選択的に除去して、前記シリサイド層に到達する開口部を形成し、前記シリサイド層表面を露出させる工程と、
前記開口部内を酸性薬液で洗浄して前記シリサイド層表面を清浄化する工程と、
前記シリサイド層表面を清浄化する工程の後に、前記開口部内で露出した前記シリサイド層表面をアルカリ薬液で洗浄することにより、前記シリサイド表面をOH基で保護する工程と、
を含む半導体装置の製造方法が提供される。
本実施の形態において、まず、半導体基板上にシリサイド層を形成する(S100)。つづいて、シリサイド層上にエッチング阻止膜を形成する(S102)。次いで、エッチング阻止膜上に絶縁膜を形成する(S104)。その後、絶縁膜上に所定パターンのレジスト層を形成し、レジスト層をマスクとして絶縁膜をエッチングしてコンタクトホール(開口部)を形成する(S106)。つづいて、アッシングによりレジスト層を除去する(S108)。
図2〜図4は、本実施の形態における半導体装置の製造手順を示す工程断面図である。
まず、図1のステップS100〜S104を実行する。シリサイド層104は、Ni、Co、またはPt等を含む構成とすることができる。シリサイド層104は、たとえばNiシリサイド層、Coシリサイド層、Ptシリサイド層、またはNiPtシリサイド層等とすることができる。
(2)BHFのみ:図3(a)の工程において高希釈BHFを用いて洗浄を行ったが、図3(b)の工程の洗浄は行わなかった。
(3)アッシングのみ:図3(a)の工程および図3(b)の工程のいずれの洗浄も行わなかった。
102 半導体基板
104 シリサイド層
106 エッチング阻止膜
108 絶縁膜
110 レジスト層
112 デポ物
114 酸化膜
116 保護表面
118 コンタクト
Claims (5)
- 半導体基板上にシリサイド層を形成する工程と、
前記シリサイド層上に絶縁膜を形成する工程と、
前記絶縁膜をドライエッチングにより選択的に除去して、前記シリサイド層に到達する開口部を形成し、前記シリサイド層表面を露出させる工程と、
前記開口部内を酸性薬液で洗浄して前記シリサイド層表面を清浄化する工程と、
前記シリサイド層表面を清浄化する工程の後に、前記開口部内で露出した前記シリサイド層表面をアルカリ薬液で洗浄することにより、前記シリサイド表面をOH基で保護する工程と、
を含み、
前記アルカリ薬液は、コリンを含む水溶液である半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記酸性薬液は、フッ酸または臭酸である半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記シリサイド層は、Ni、Co、またはPtを含む半導体装置の製造方法。 - 請求項1から3いずれかに記載の半導体装置の製造方法において、
前記絶縁膜を形成する工程は、前記シリサイド層直上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上にシリコン酸化膜を形成する工程とを含み、
前記シリサイド層表面を露出させる工程は、前記シリコン酸化膜上に前記開口部のパターンが形成されたレジスト膜を形成する工程と、当該レジスト膜をマスクとして、前記シリコン酸化膜を除去する工程と、前記シリコン窒化膜を前記シリサイド層上に残した状態で、前記レジスト膜を除去する工程と、前記シリコン酸化膜をマスクとして、ドライエッチングにより前記シリコン窒化膜を除去する工程と、
を含む半導体装置の製造方法。 - 請求項1から4いずれかに記載の半導体装置の製造方法において、
前記シリサイド層表面をOH基で保護する工程の後、成膜チャンバ内でプラズマエッチングにより、前記シリサイド層の表面のOH基を部分的に除去する工程と、
前記成膜チャンバ内で、前記シリサイド層表面上に金属膜を成膜する工程と、
をさらに含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006052718A JP4917328B2 (ja) | 2006-02-28 | 2006-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006052718A JP4917328B2 (ja) | 2006-02-28 | 2006-02-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007234760A JP2007234760A (ja) | 2007-09-13 |
JP4917328B2 true JP4917328B2 (ja) | 2012-04-18 |
Family
ID=38555060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006052718A Expired - Fee Related JP4917328B2 (ja) | 2006-02-28 | 2006-02-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4917328B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278053A (ja) * | 2008-05-19 | 2009-11-26 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010205782A (ja) | 2009-02-27 | 2010-09-16 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2010212388A (ja) | 2009-03-10 | 2010-09-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3170834B2 (ja) * | 1991-12-19 | 2001-05-28 | ソニー株式会社 | 接続孔形成方法 |
JPH08191070A (ja) * | 1995-01-10 | 1996-07-23 | Kawasaki Steel Corp | 半導体装置の接続構造の形成方法 |
JPH0964297A (ja) * | 1995-08-21 | 1997-03-07 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH09293790A (ja) * | 1996-04-25 | 1997-11-11 | Nec Corp | 半導体装置およびその製造方法 |
JP2000021977A (ja) * | 1998-06-30 | 2000-01-21 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2000068512A (ja) * | 1999-06-28 | 2000-03-03 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2001020077A (ja) * | 1999-07-07 | 2001-01-23 | Sony Corp | 無電解めっき方法及び無電解めっき液 |
JP2001185505A (ja) * | 1999-12-24 | 2001-07-06 | Sony Corp | 半導体装置の製造方法 |
-
2006
- 2006-02-28 JP JP2006052718A patent/JP4917328B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007234760A (ja) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7256137B2 (en) | Method of forming contact plug on silicide structure | |
US7402530B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP4282616B2 (ja) | 半導体装置の製造方法 | |
JPH11162916A (ja) | 基板の洗浄方法及び洗浄溶液 | |
US6458650B1 (en) | CU second electrode process with in situ ashing and oxidation process | |
JP2002353443A (ja) | 半導体装置の製造方法 | |
US8293653B2 (en) | Method of manufacturing a semiconductor device | |
JP4917328B2 (ja) | 半導体装置の製造方法 | |
JP2001210724A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2002303993A (ja) | 半導体装置およびその製造方法 | |
JP2007123548A (ja) | 半導体装置の製造方法 | |
KR100801744B1 (ko) | 반도체소자의 금속게이트 형성방법 | |
US6569784B1 (en) | Material of photoresist protect oxide | |
US7078160B2 (en) | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector | |
JP4861627B2 (ja) | 強誘電体キャパシタの製造方法 | |
JP3416320B2 (ja) | 半導体装置の製造方法 | |
WO2019191298A1 (en) | Dry etch process landing on metal oxide etch stop layer over metal layer and structure formed thereby | |
US20170170016A1 (en) | Multiple patterning method for substrate | |
JP2001217246A (ja) | 半導体装置及びその製造方法 | |
JP4471986B2 (ja) | 半導体装置の製造方法 | |
KR100756772B1 (ko) | 트랜지스터의 제조 방법 | |
KR100842676B1 (ko) | 박막 커패시터 제조 방법 | |
CN113690312A (zh) | 半导体结构及半导体结构的形成方法 | |
US20120142189A1 (en) | Method for fabricating semiconductor device | |
KR100997432B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |