JP2002303993A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002303993A
JP2002303993A JP2001105939A JP2001105939A JP2002303993A JP 2002303993 A JP2002303993 A JP 2002303993A JP 2001105939 A JP2001105939 A JP 2001105939A JP 2001105939 A JP2001105939 A JP 2001105939A JP 2002303993 A JP2002303993 A JP 2002303993A
Authority
JP
Japan
Prior art keywords
resist pattern
insulating film
semiconductor device
substrate
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001105939A
Other languages
English (en)
Inventor
Masashi Muranaka
誠志 村中
Hiroshi Tanaka
博司 田中
Naoki Yokoi
直樹 横井
Yasuhiro Asaoka
保宏 浅岡
Toshihiko Nagai
俊彦 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Panasonic Holdings Corp
Original Assignee
Mitsubishi Electric Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Matsushita Electric Industrial Co Ltd filed Critical Mitsubishi Electric Corp
Priority to JP2001105939A priority Critical patent/JP2002303993A/ja
Priority to US09/963,054 priority patent/US20020146911A1/en
Publication of JP2002303993A publication Critical patent/JP2002303993A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/423—Stripping or agents therefor using liquids only containing mineral acids or salts thereof, containing mineral oxidizing substances, e.g. peroxy compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/425—Stripping or agents therefor using liquids only containing mineral alkaline compounds; containing organic basic compounds, e.g. quaternary ammonium compounds; containing heterocyclic basic compounds containing nitrogen

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 周辺材料をエッチングしない、かつ周辺材料
にダメージを与えないように改良されたレジスト除去工
程を有する、半導体装置の製造方法を提供することを主
要な目的とする。 【解決手段】 基板の上にレジストパターン３を形成す
る。レジストパターンをマスクに用いて、基板をエッチ
ングする。レジストパターン３の表面変質層１を第１の
薬液処理によって除去する。レジストパターン３のバル
ク部分２を、第２の薬液処理によって除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、一般に半導体装
置の製造方法に関するものであり、より特定的には、周
辺材料をエッチングしない、かつ周辺材料へダメージを
与えないように改良されたレジスト除去工程を含む、半
導体装置の製造方法に関する。
【０００２】この発明は、また、そのような製造方法に
よって得られた半導体装置に関する。
【０００３】
【従来の技術】図８は、従来の半導体デバイスの製造工
程を、簡略に示した図である。
【０００４】半導体デバイスの製造工程は、必要な膜種
を成膜し、その後にレジストパターンを形成し、その
後、エッチングプロセスを経て、所望の膜パターンを形
成する工程の繰返しである。
【０００５】エッチング後のレジストパターンの除去
は、従来、酸素プラズマなどによるドライアッシング処
理を行なうことにより行なわれている。アッシング後、
エッチングおよびアッシングによって発生したレジスト
残渣およびパターン上に付着したポリマを除去するため
に、薬液処理を行なっている。このようなプロセスフロ
ーが一般的に行われている。
【０００６】このようなドライアッシングは広く一般的
に使用されているプロセスであるが、使用する材料や工
程によって、適用できない場合がある。また、アッシン
グプロセスは、周辺材料にダメージを与えるため、代替
プロセスの必要性が迫られている場合もある。
【０００７】
【発明が解決しようとする課題】アッシングプロセスが
適用できない場合の例としては、最近適用の動きが活発
化している低誘電率絶縁膜材料（以下、Ｌｏｗ−ｋ材料
という）が露出する工程が挙げられる。追加Ｌｏｗ−ｋ
材料は、例えば、無機ＳＯＧであるシリケートタイプ、
ハロゲンシロキサンタイプ、有機ＳＯＧ、ポリマー系材
料であるフロロカーボン、ポリナフタレンなどである。
【０００８】Ｌｏｗ−ｋ材料は、配線を覆う層間絶縁膜
として、配線間の容量を低減するために、近年、用いら
れている。Ｌｏｗ−ｋ材料の中には、有機ポリマ系の構
造を有する材料がある。しかし、このような材料を用い
ると、ドライアッシング時にエッチングされたり、膜構
造が変化する。そのために、通常の酸素アッシング処理
が行なえないという問題点があった。
【０００９】また、ドライアッシング時に、周辺材料に
ダメージを与えるのを防止するため、代替プロセスの必
要性が迫られている。そのような場合の例としては、ト
ランジスタゲートのエッチング後に行われるレジスト除
去工程が挙げられる。レジスト除去工程におけるアッシ
ング処理の問題点としては、ゲート絶縁膜へダメージを
与えること、ソース・ドレイン領域におけるシリコン基
板へダメージを与えること、およびゲート材料を酸化し
てしまうこと、により生じる抵抗上昇が挙げられる。こ
れが原因となって、トランジスタ特性が劣化する。
【００１０】この発明は上記のような問題点を解決する
ためになされたもので、Ｌｏｗ−ｋ材料をエッチングせ
ず、かつ膜構造を変化させないように改良されたレジス
ト除去工程を有する、半導体装置の製造方法を提供する
ことにある。
【００１１】この発明の他の目的は、周辺材料をエッチ
ングせず、かつ周辺材料へダメージを与えないレジスト
除去工程を有する半導体装置の製造方法を提供すること
になる。
【００１２】この発明のさらに他の目的は、そのような
製造方法によって得た半導体装置を提供することにあ
る。
【００１３】
【課題を解決するための手段】この発明の第１の局面に
従う半導体装置の製造方法においては、まず基板の上に
レジストパターンを形成する（第１工程）。上記レジス
トパターンをマスクに用いて、上記基板をエッチングす
る（第２工程）。上記レジストパターンの表面変質層を
除去するための、第１の薬液処理を行う（第３工程）。
上記レジストパターンのバルク部分を除去するための第
２の薬液処理を行なう（第４工程）。
【００１４】この発明の第２の局面に従う半導体装置の
製造方法においては、上記第１の薬液処理は、有機系溶
媒とＮＨ4Ｆまたはアミンを含む化合物と水とを少なく
とも含有する薬液により処理することを特徴とする。
【００１５】この発明の第３の局面に従う半導体装置の
製造方法においては、上記第２の薬液処理は、有機系溶
媒とアミンを含む化合物を含有しかつ水を含まない薬液
により処理することを特徴とする。
【００１６】この発明の第４の局面に従う半導体装置の
製造方法においては、上記基板は、金属とポリシリコン
と絶縁膜とが積層して形成された構造を有することを特
徴とする。
【００１７】この発明の第５の局面に従う半導体装置の
製造方法においては、上記基板は、下部電極用導電膜と
容量絶縁膜と上部電極用導電膜とからなる構造を有する
ことを特徴とする。
【００１８】この発明の第６の局面に従う半導体装置の
製造方法においては、上記基板は、下部電極と容量絶縁
膜と上部電極とからなるキャパシタの上層に層間絶縁膜
が形成された構造であって、前記第３工程は前記上部電
極に達する接続口を形成するための前記層間絶縁膜のエ
ッチング工程であることを特徴とする。
【００１９】この発明の第７の局面に従う半導体装置の
製造方法においては、上記第１および第２工程は、レジ
ストパターンを用いて配線を形成する工程を含む。
【００２０】この発明の第８の局面に従う半導体装置の
製造方法においては、上記第１および第２工程は、配線
を覆うように層間絶縁膜を形成する工程と、上記層間絶
縁膜中にコンタクトホールを形成する工程を含む。
【００２１】この発明の第９の局面に従う半導体装置の
製造方法においては、上記基板は、上部に保護膜が形成
された埋込み配線上に層間絶縁膜が形成された構造であ
って、上記第２工程は、前記埋込み配線上の保護膜に達
するコンタクトホールを形成するためのエッチング肯定
であることを特徴とする。
【００２２】この発明の第１０の局面に従う半導体装置
の製造方法においては、上記層間絶縁膜は有機系ポリマ
膜であることを特徴とする。
【００２３】この発明の第１１の局面に従う半導体装置
の製造方法においては、まず、基板の上にレジストパタ
ーンを形成する。上記レジストパターンをマスクに用い
て、前記基板の表面にイオンを注入する。上記レジスト
パターン上の表面変質層を除去するための、第１の薬液
処理を行う。上記レジストパターンのバルク部分を除去
するための第２の薬液処理を行なう。
【００２４】この発明の第１２の局面に従う半導体装置
は、以下の工程を経て得られたものである。
【００２５】（１） 基板の上にレジストパターンを形
成する工程。 （２） 上記レジストパターンをマスクに用いて、上記
基板をエッチングする工程。
【００２６】（３） 上記レジストパターンの表面変質
層を除去するための、第１の薬液処理を行う工程。
【００２７】（４） 上記レジストパターンのバルク部
分を除去するための、第２の薬液処理を行なう工程。
【００２８】
【実施例】以下、この発明の実施例を図について説明す
る。
【００２９】実施例１ 通常、エッチングおよびアッシング後のレジスト表面
は、ドライプロセスのダメージにより変質し、薬液によ
る除去が困難な物質へ変化している。表面層ではないレ
ジストのバルク部分は、あまり変質していない。そのた
め、表面変質層とバルク部分に対しては、それぞれの部
分に対して除去力を有している薬液処理を行なう必要が
ある。本実施例は、ドライアッシングを行なわず、薬液
のみによる処理により、レジストを除去する洗浄工程に
おいて、エッチングなどのドライプロセスにより生じた
表面変質層を除去するための残渣除去力の強い薬液処理
と、バルクレジストの除去力の強い薬液処理を連続して
行なうことを特徴としている。この２薬液の連続処理に
より、アッシング処理を用いずとも、レジストを完全に
除去することができる。
【００３０】図１は、本実施例によるレジスト除去プロ
セスを示す半導体装置の断面図である。レジスト除去プ
ロセスは、表面変質層１の除去、次に行われるバルクレ
ジスト２の除去の工程からなる。これらの工程は、それ
ぞれ別の薬液によって行われる。
【００３１】表面変質層１を除去するための、残渣除去
力の強い薬液の単独処理だけでは、レジスト３は完全に
は除去できない。また、バルクレジスト２の除去力の強
い薬液の単独処理だけでも、レジスト３は完全には除去
できない。またバルクレジスト２の除去力の強い薬液の
処理と、表面変質層１を除去するための残渣除去力の強
い薬液の処理を、この順番で連続して行なっても、レジ
スト３は完全には除去できない。
【００３２】すなわち、各薬液の単独処理だけでは、レ
ジストの除去が不十分となる。また、バルクレジスト２
の除去力の強い薬液の処理を最初に行なった場合、表面
変質層１が除去されないため、薬液が下層のバルクレジ
スト２の部分に浸透せず、薬液処理後も、バルクレジス
ト２がウエハ表面に残留してしまう。続いて、表面変質
層１を除去するための残渣除去力の強い薬液処理を連続
して行なっても、バルクレジストは完全に除去されな
い。そのため、上記した順番の連続処理ではレジストが
除去できない。
【００３３】本実施例のように、表面変質層１を除去す
るための残渣除去力の強い薬液で最初の処理をし、続い
て、バルクレジスト２の除去力の強い薬液で処理するこ
とによって、レジスト３は完全に除去できることが見出
された。
【００３４】残渣除去力の強い薬液（第１の薬液）とし
ては、有機系溶媒と、ＮＨ4Ｆまたはアミンを含む化合
物と、水とを少なくとも含有する剥離液が挙げられる。
ここで、有機系溶媒としては、エチレングリコール、ジ
メチルホルムアミド、ジメチルスルホキシド、Ｎ，Ｎ−
ジメチルイミダゾリジノン、Ｎ−メチル−２−ピロリド
ンなど、分子内分極の大きい溶媒が好ましい。分子内分
極が大きいと、無機系残渣物に対する溶解力が強くなる
ためである。また、第１の薬液は上記の他、薬液の浸透
性（いわゆる濡れ性）を高めたり、配線などに対する防
食性を高めるための添加剤をさらに含んでいてもよい。
添加剤としては、除金属作用を有するキレート剤、たと
えばカテコールなどが挙げられる。
【００３５】なお、キレート剤が除金属作用を有するメ
カニズムは、キレート剤自身が有する不対電子対が、空
洞状態の金属イオンのｄ軌道またはｆ軌道に結びつくこ
とで、見かけは金属イオンであって水などの溶媒に溶け
ていながら大きな分子構造を形成し、ハロゲン化物、水
酸化物などの生成を抑制することによる。ここで、ＮＨ
4Ｆやアミンを含む化合物は、表面変質層のような無機
系物質を除去する反応に主に寄与する物質である。
【００３６】バルクレジストの除去力の強い薬液（第２
の薬液）としては、有機系溶媒とアミンを含む化合物を
含有し、かつ水を含まない剥離液が挙げられる。水を含
んでいるとレジスト変質層に対する除去力が増大すると
ともに有機物に対する溶解力は低下する。そこで、有機
物であるバルクレジストの除去力を高めるためには水を
含まないようすればよい。もっとも、残渣除去力をわず
かに残しておくために、完全に水を含まないようにする
のではなく、前述した「残渣除去力の強い薬液（第１の
薬液）」より少量の水を含む薬液を用いてもよい。な
お、第２の薬液に用いる有機系溶媒は、第１の薬液と同
様の薬液を用いることができる。また、第２の薬液に用
いるアミンを含む化合物としては、ヒドロキシルアミ
ン、モノエタノールアミン、ジメチルアミンなどが好ま
しい。水を含まない成分の薬液を用いると、有機物であ
るバルクレジストの溶解力が高まる。
【００３７】図２は、Ｗ、ＷＮ、Ｔｉ、ＴｉＮなどの金
属材料、ポリシリコン、ＳｉＮ、ＳｉＯ2などで構成さ
れたメタルゲートの断面図である。今後のデバイスにお
いては、ゲート遅延をより短縮させるために、従来のポ
リシリコン（poly-Si)やＷＳｉ以外の、Ｗ、ＷＮ、Ｔ
ｉ、ＴｉＮなどの金属材料を使用するメタルゲートが用
いられるようになると考えられる。
【００３８】本実施例にかかる、２薬液の連続処理によ
るレジスト除去プロセスは、ゲート形状を形成するため
のエッチング工程の後や、ウエル領域やソース・ドレイ
ン領域にイオンを注入する工程の後の、レジスト除去に
好ましく適用される。本実施例に係る方法を用いれば、
ゲート絶縁膜の変質や、メタルゲート材料の酸化などに
よる変質は生じない。そのため、これらが原因となる、
酸化膜の信頼性劣化は生じず、ひいては、トランジスタ
特性の劣化を抑制することが可能となる。
【００３９】実施例２ 実施例１に示した２薬液の連続処理によるレジスト除去
プロセスは、キャパシタ絶縁膜の加工後および電極の加
工後のレジスト除去処理としても有効である。
【００４０】図３は、本発明が適用された、キャパシタ
絶縁膜の加工後および電極加工後のウエハの断面図であ
る。層間絶縁膜４の上に、下部電極５、キャパシタ絶縁
膜６および上部電極７からなるキャパシタが設けられて
いる。キャパシタ絶縁膜６は、ＳｉＯ2、ＳｉＯＮ、Ｓ
ｉＮ、Ｔａ2Ｏ5、ＢＳＴ、ＰＺＴで形成されている。電
極材料としては、はポリシリコン、ＴｉＮ、Ｗ、ＷＮ、
ＴａＮ、Ｒｕ、Ｐｔ、Ｐｔ／Ｉｒ合金などが用いられ
る。
【００４１】図３に示したキャパシタ絶縁膜および電極
加工後のレジスト残渣除去工程や、キャパシタの上層に
層間絶縁膜を堆積した後のホール開口加工後のレジスト
除去工程において、本発明のレジスト除去プロセスが有
効である。ここで、表面変質層を除去するための残渣除
去力の強い薬液およびバルクレジストの除去力の強い薬
液は、それぞれ実施例１で用いたものと同じである。
【００４２】本実施例によれば、キャパシタ絶縁膜の変
質や電極材料の酸化などによる変質が原因となる、キャ
パシタ容量の低下、リーク電流の増加および電荷保持時
間の減少などのキャパシタ特性の劣化を抑制することが
できる。
【００４３】実施例３ 実施例１に示した２薬液の連続処理によるレジスト除去
プロセスは、配線加工後およびホール開口後などのレジ
スト除去処理としても有効である。
【００４４】図４、図５および図６および図７に、適用
可能な工程を示す。図４は、Ａｌ配線を加工し、その
後、レジストを除去した後のウエハの状態を示す半導体
装置の断面図である。図４を参照して、層間絶縁膜４中
に、Ｗ配線８が設けられている。Ａｌ配線が、バリアメ
タル９を介在させて、層間絶縁膜４の上に設けられてい
る。Ａｌ配線は、Ｗ配線８に接続されている。Ａｌ配線
は、例えば、Ｔｉ、ＴｉＮ、ＡｌＣｕ、Ｔｉ、ＴｉＮを
順に成膜し、次にこれらをエッチングすることによって
形成される。
【００４５】図５を参照して、アルミ配線１０の上を、
バリアメタル１１を介在させて、層間絶縁膜１２が覆っ
ている。層間絶縁膜１２中に、レジストパターン（図示
せず）をマスクにして、コンタクトホール１３が設けら
れている。
【００４６】図６を参照して、層間絶縁膜４中に、ポリ
シリコン１３が埋込まれている。層間絶縁膜４上に、バ
リアメタル９を介在させてＷ配線１４が設けられてい
る。Ｗ配線１４は、ポリシリコン１３に接続されてい
る。
【００４７】図７を参照して、層間絶縁膜１６中に、バ
リアメタル１９で周囲を囲まれたＣｕ配線１５が設けら
れている。Ｃｕ配線１５を、Ｃｕ保護膜（ＳｉＮ）１７
が被覆している。層間絶縁膜１６の上に、Ｃｕ保護膜１
７を介在させて層間絶縁膜１８が設けられている。層間
絶縁膜１８中にコンタクトホール20が形成されている。
なお、コンタクトホール２０は、図示しないレジストパ
ターンをマスクにして形成されたものである。
【００４８】図４〜図７に示された各工程において、本
発明の２薬液の連続処理によるレジスト除去プロセスを
用いることによって、配線材料や層間絶縁膜材料のエッ
チングや酸化、変質などが防止され、これらが原因とな
る配線抵抗の増加、配線信頼性の劣化を抑制することが
可能となる。
【００４９】特に、層間絶縁膜に有機ポリマ系の構造を
有するＬｏｗ−ｋ材料を使用する場合には、酸素アッシ
ング処理が行なえない。したがって、このような場合に
は、本発明にかかる、アッシング処理が不要となる、薬
液のみによるレジスト除去およびレジスト残渣除去技術
が有効である。
【００５０】ここでも、表面変質層を除去するための残
渣除去力の強い薬液およびバルクレジストの除去力の強
い薬液は、それぞれ実施例１で用いたものと同じであ
る。
【００５１】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００５２】
【発明の効果】以上説明したとおり、この発明によれ
ば、周辺材料へのエッチングや、周辺材料へのダメージ
のないレジスト除去が可能となる。ひいては、電気的特
性のすぐれた半導体装置が得られるという効果を奏す
る。
【図面の簡単な説明】
【図１】 実施例１に係る半導体装置の製造方法の主要
工程を示した、半導体装置の断面図である。
【図２】 実施例１の他の具体例に係る半導体装置の断
面図である。
【図３】 実施例２に係る半導体装置の製造方法の主要
工程を示す半導体装置の断面図である。
【図４】 実施例３に係る半導体装置の製造方法の主要
工程を示す半導体装置の断面図である。
【図５】 実施例３の他の具体例を示す半導体装置の断
面図である。
【図６】 実施例３のさらに他の具体例を示す半導体装
置の断面図である。
【図７】 実施例３のさらに他の具体例を示す半導体装
置の断面図である。
【図８】 従来の半導体装置の製造工程を示す図であ
る。
【符号の説明】
１ 表面変質層、２ バルクレジスト、３ レジストパ
ターン。
フロントページの続き (72)発明者 田中 博司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 横井 直樹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 浅岡 保宏 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 永井 俊彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H096 AA25 LA03 5F004 AA06 EB01 EB02 FA08 5F046 MA02

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 基板の上にレジストパターンを形成する
    第１工程と、前記レジストパターンをマスクに用いて、
    前記基板をエッチングする第２工程と、 前記レジストパターンの表面変質層を除去するための、
    第１の薬液処理を行なう第３工程と、 前記レジストパターンのバルク部分を除去するための、
    第２の薬液処理を行なう第４工程と、を備えた半導体装
    置の製造方法。
  2. 【請求項２】 前記第１の薬液処理は、有機系溶媒とＮ
    Ｈ4Ｆまたはアミンを含む化合物と水とを少なくとも含
    有する薬液により処理することを特徴とする、請求項１
    に記載の半導体装置の製造方法。
  3. 【請求項３】 前記第２の薬液処理は、有機系溶媒とア
    ミンを含む化合物を含有しかつ水を含まない薬液により
    処理することを特徴とする、請求項１に記載の半導体装
    置の製造方法。
  4. 【請求項４】 前記基板は、金属とポリシリコンと絶縁
    膜とが積層して形成された構造を有することを特徴とす
    る、請求項１から３のいずれか１項に記載の半導体装置
    の製造方法。
  5. 【請求項５】 前記基板は、下部電極用導電膜と容量絶
    縁膜と上部電極用導電膜とからなる構造を有することを
    特徴とする請求項１から４のいずれか１項に記載の半導
    体装置の製造方法。
  6. 【請求項６】 前記基板は、下部電極と容量絶縁膜と上
    部電極とからなるキャパシタの上層に層間絶縁膜が形成
    された構造であって、前記第２工程は前記上部電極に達
    する接続口を形成するための前記層間絶縁膜のエッチン
    グ工程であることを特徴とする、請求項１から５のいず
    れか１項に記載の半導体装置の製造方法。
  7. 【請求項７】 前記第１および第２工程は、レジストパ
    ターンを用いて配線を形成する工程を含む、請求項１に
    記載の半導体装置の製造方法。
  8. 【請求項８】 前記第１および第２工程は、 配線を覆うように層間絶縁膜を形成する工程と、 前記層間絶縁膜中にコンタクトホールを形成する工程を
    含む、請求項４に記載の半導体装置の製造方法。
  9. 【請求項９】 前記基板は、上部に保護膜が形成された
    埋込み配線上に層間絶縁膜が形成された構造であって、
    前記第２工程は、前記埋込み配線上の保護膜に達するコ
    ンタクトホールを形成するためのエッチング工程である
    ことを特徴とする、請求項１から４のいずれか１項に記
    載の半導体装置の製造方法。
  10. 【請求項１０】 前記層間絶縁膜は有機系ポリマ膜であ
    ることを特徴とする、請求項６，８または９に記載の半
    導体装置の製造方法。
  11. 【請求項１１】 基板の上にレジストパターンを形成す
    る工程と、 前記レジストパターンをマスクに用いて、前記基板の表
    面にイオンを注入する工程と、 前記レジストパターン上の表面変質層を除去するため
    の、第１の薬液処理を行う工程と、 前記レジストパターンのバルク部分を除去するための第
    ２の薬液処理を行なう工程と、を備えた半導体装置の製
    造方法。
  12. 【請求項１２】 以下の工程を経て得た半導体装置。 （１） 基板の上にレジストパターンを形成する工程。 （２） 前記レジストパターンをマスクに用いて、前記
    基板をエッチングする工程。 （３） 前記レジストパターンの表面変質層を除去する
    ための、第１の薬液処理を行う工程。 （４） 前記レジストパターンのバルク部分を除去する
    ための、第２の薬液処理を行なう工程。
JP2001105939A 2001-04-04 2001-04-04 半導体装置およびその製造方法 Withdrawn JP2002303993A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001105939A JP2002303993A (ja) 2001-04-04 2001-04-04 半導体装置およびその製造方法
US09/963,054 US20020146911A1 (en) 2001-04-04 2001-09-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001105939A JP2002303993A (ja) 2001-04-04 2001-04-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002303993A true JP2002303993A (ja) 2002-10-18

Family

ID=18958538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001105939A Withdrawn JP2002303993A (ja) 2001-04-04 2001-04-04 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20020146911A1 (ja)
JP (1) JP2002303993A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303151A (ja) * 2004-04-14 2005-10-27 Nec Kagoshima Ltd 有機マスクの形成方法及び該有機マスクを利用したパターン形成方法
JP2006024822A (ja) * 2004-07-09 2006-01-26 Casio Comput Co Ltd レジスト除去方法
JP2006024823A (ja) * 2004-07-09 2006-01-26 Casio Comput Co Ltd レジスト除去方法
JP2007256666A (ja) * 2006-03-23 2007-10-04 Nec Lcd Technologies Ltd 基板処理方法及びそれに用いる薬液
US8663488B2 (en) 2003-09-18 2014-03-04 Gold Charm Limited Apparatus for processing substrate and method of doing the same
JP2017054969A (ja) * 2015-09-10 2017-03-16 キヤノン株式会社 除去対象物の除去方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159294A (ja) * 2003-09-18 2005-06-16 Nec Kagoshima Ltd 基板処理方法及びそれに用いる薬液
JP2005159295A (ja) * 2003-09-18 2005-06-16 Nec Kagoshima Ltd 基板処理装置及び処理方法
JP4810076B2 (ja) * 2003-09-18 2011-11-09 日本電気株式会社 基板処理方法及びそれに用いる薬液
US7538762B2 (en) 2003-09-30 2009-05-26 Intel Corporation Switching display update properties upon detecting a power management event
JP4860219B2 (ja) * 2005-02-14 2012-01-25 東京エレクトロン株式会社 基板の処理方法、電子デバイスの製造方法及びプログラム
SG161211A1 (en) * 2005-04-04 2010-05-27 Mallinckrodt Baker Inc Compositions for cleaning ion implanted photoresist in front end of line applications

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102777A (en) * 1990-02-01 1992-04-07 Ardrox Inc. Resist stripping
US5480585A (en) * 1992-04-02 1996-01-02 Nagase Electronic Chemicals, Ltd. Stripping liquid compositions
US5320709A (en) * 1993-02-24 1994-06-14 Advanced Chemical Systems International Incorporated Method for selective removal of organometallic and organosilicon residues and damaged oxides using anhydrous ammonium fluoride solution
JP2911792B2 (ja) * 1995-09-29 1999-06-23 東京応化工業株式会社 レジスト用剥離液組成物
JP3236220B2 (ja) * 1995-11-13 2001-12-10 東京応化工業株式会社 レジスト用剥離液組成物
US5665688A (en) * 1996-01-23 1997-09-09 Olin Microelectronics Chemicals, Inc. Photoresist stripping composition
US5770523A (en) * 1996-09-09 1998-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removal of photoresist residue after dry metal etch
US5709756A (en) * 1996-11-05 1998-01-20 Ashland Inc. Basic stripping and cleaning composition
US5977041A (en) * 1997-09-23 1999-11-02 Olin Microelectronic Chemicals Aqueous rinsing composition
KR100335011B1 (ko) * 1999-08-19 2002-05-02 주식회사 동진쎄미켐 레지스트 제거용 조성물
JP2001100436A (ja) * 1999-09-28 2001-04-13 Mitsubishi Gas Chem Co Inc レジスト剥離液組成物
US6413923B2 (en) * 1999-11-15 2002-07-02 Arch Specialty Chemicals, Inc. Non-corrosive cleaning composition for removing plasma etching residues
JP2001183850A (ja) * 1999-12-27 2001-07-06 Sumitomo Chem Co Ltd 剥離剤組成物
EP1138726B1 (en) * 2000-03-27 2005-01-12 Shipley Company LLC Polymer remover
WO2002004233A1 (en) * 2000-07-10 2002-01-17 Ekc Technology, Inc. Compositions for cleaning organic and plasma etched residues for semiconductor devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8663488B2 (en) 2003-09-18 2014-03-04 Gold Charm Limited Apparatus for processing substrate and method of doing the same
JP2005303151A (ja) * 2004-04-14 2005-10-27 Nec Kagoshima Ltd 有機マスクの形成方法及び該有機マスクを利用したパターン形成方法
JP4524744B2 (ja) * 2004-04-14 2010-08-18 日本電気株式会社 有機マスクの形成方法及び該有機マスクを利用したパターン形成方法
JP2006024822A (ja) * 2004-07-09 2006-01-26 Casio Comput Co Ltd レジスト除去方法
JP2006024823A (ja) * 2004-07-09 2006-01-26 Casio Comput Co Ltd レジスト除去方法
JP4613535B2 (ja) * 2004-07-09 2011-01-19 カシオ計算機株式会社 レジスト除去方法
JP2007256666A (ja) * 2006-03-23 2007-10-04 Nec Lcd Technologies Ltd 基板処理方法及びそれに用いる薬液
JP2017054969A (ja) * 2015-09-10 2017-03-16 キヤノン株式会社 除去対象物の除去方法

Also Published As

Publication number Publication date
US20020146911A1 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
US7179751B2 (en) Hydrogen plasma photoresist strip and polymeric residue cleanup process for low dielectric constant materials
JP4282616B2 (ja) 半導体装置の製造方法
US20050139233A1 (en) Cleaning solution and method of cleaning a semiconductor device using the same
US6967173B2 (en) Hydrogen plasma photoresist strip and polymeric residue cleanup processs for low dielectric constant materials
JP2004080044A (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
KR20080060376A (ko) 반도체 소자의 제조방법
JP2002303993A (ja) 半導体装置およびその製造方法
US7537987B2 (en) Semiconductor device manufacturing method
US20050101125A1 (en) Damage-free resist removal process for ultra-low-k processing
US7691741B2 (en) Method of forming bit line in semiconductor device
KR100807234B1 (ko) 포토레지스트 제거방법 및 반도체 소자의 제조 방법
TW201906001A (zh) 製造半導體結構的方法
KR100398996B1 (ko) 반도체 장치의 제조 방법
US6727185B1 (en) Dry process for post oxide etch residue removal
US20090160022A1 (en) Method of fabricating mim structure capacitor
US7557045B2 (en) Manufacture of semiconductor device with good contact holes
JP4917328B2 (ja) 半導体装置の製造方法
KR100359298B1 (ko) 반도체 장치의 금속 배선 형성방법
JP3704030B2 (ja) 半導体装置の製造方法
KR100641916B1 (ko) 반도체소자의 저장전극 형성방법
KR100329072B1 (ko) 반도체소자의캐패시터제조방법
US20070066056A1 (en) Method of removing a photoresist and method of manufacturing a semiconductor device using the same
JPH08250720A (ja) 半導体装置の製造方法
JP2003142683A (ja) 半導体装置および半導体製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701