JP4860219B2 - 基板の処理方法、電子デバイスの製造方法及びプログラム - Google Patents

基板の処理方法、電子デバイスの製造方法及びプログラム Download PDF

Info

Publication number
JP4860219B2
JP4860219B2 JP2005278843A JP2005278843A JP4860219B2 JP 4860219 B2 JP4860219 B2 JP 4860219B2 JP 2005278843 A JP2005278843 A JP 2005278843A JP 2005278843 A JP2005278843 A JP 2005278843A JP 4860219 B2 JP4860219 B2 JP 4860219B2
Authority
JP
Japan
Prior art keywords
insulating film
dielectric constant
low dielectric
layer
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005278843A
Other languages
English (en)
Other versions
JP2006253634A5 (ja
JP2006253634A (ja
Inventor
栄一 西村
賢也 岩▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005278843A priority Critical patent/JP4860219B2/ja
Priority to KR1020060013738A priority patent/KR100830736B1/ko
Priority to TW095104740A priority patent/TWI456691B/zh
Priority to EP06002925A priority patent/EP1691408A3/en
Priority to US11/353,132 priority patent/US7682517B2/en
Priority to CNB2006100074778A priority patent/CN100517602C/zh
Publication of JP2006253634A publication Critical patent/JP2006253634A/ja
Publication of JP2006253634A5 publication Critical patent/JP2006253634A5/ja
Application granted granted Critical
Publication of JP4860219B2 publication Critical patent/JP4860219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C2/00—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
    • E04C2/30—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by the shape or structure
    • E04C2/32—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by the shape or structure formed of corrugated or otherwise indented sheet-like material; composed of such layers with or without layers of flat sheet-like material
    • E04C2/322—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by the shape or structure formed of corrugated or otherwise indented sheet-like material; composed of such layers with or without layers of flat sheet-like material with parallel corrugations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
    • E04B1/38—Connections for building structures in general
    • E04B1/61—Connections for building structures in general of slab-shaped building elements with each other
    • E04B1/6108—Connections for building structures in general of slab-shaped building elements with each other the frontal surfaces of the slabs connected together
    • E04B1/612—Connections for building structures in general of slab-shaped building elements with each other the frontal surfaces of the slabs connected together by means between frontal surfaces
    • E04B1/6125—Connections for building structures in general of slab-shaped building elements with each other the frontal surfaces of the slabs connected together by means between frontal surfaces with protrusions on the one frontal surface co-operating with recesses in the other frontal surface
    • E04B1/6137—Connections for building structures in general of slab-shaped building elements with each other the frontal surfaces of the slabs connected together by means between frontal surfaces with protrusions on the one frontal surface co-operating with recesses in the other frontal surface the connection made by formlocking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、基板の処理方法、電子デバイスの製造方法及びプログラムに関し、特に、表面に低誘電率絶縁膜が成膜された電子デバイスの製造方法及びプログラムに関する。
シリコンウエハ（以下、単に「ウエハ」という。）から電子デバイスを製造する電子デバイスの製造方法では、ウエハの表面に導電膜や絶縁膜を成膜するＣＶＤ（Chemical Vapor Deposition）等の成膜工程、成膜された導電膜や絶縁膜上に所望のパターンのフォトレジスト層を形成するリソグラフィ工程、及びフォトレジスト層をマスクとして用いてプラズマによって導電膜をゲート電極に成形し、或いは絶縁膜に配線溝やコンタクトホールを成形するエッチング工程が順次繰り返して実行される。
したがって、上記電子デバイスの製造方法によって製造された電子デバイスは、電極や配線としての導電膜の間に絶縁膜が配された構成を有する。通常、このような絶縁膜を層間絶縁膜と称する。
近年、電子デバイスではより高度な集積度の実現が求められており、これに対応して、配線溝の要求加工寸法はより小さくなり、隣接する配線同士の要求間隔もより狭くなっている。配線溝の加工寸法が小さくなり、配線間隔が狭くなると、配線の寄生抵抗Ｒ及び寄生容量Ｃが増大し、これらに起因する配線遅延（ＲＣ遅延）が発生して配線を伝わる信号の伝達速度が低下する。配線遅延は寄生抵抗Ｒや寄生容量Ｃの増大に応じて増大するため、配線遅延を解消するためには寄生抵抗Ｒや寄生容量Ｃを低下させる必要がある。
ここで、寄生容量Ｃを低下させる手法としては層間絶縁膜の比誘電率を低下させることが効果的であり、そのため、数々の低比誘電率（Ｌｏｗ−κ）の層間絶縁膜が開発されて
いる。
一般に、層間絶縁膜の材料としてはＳｉＯ２が用いられる。このＳｉＯ２の比誘電率を低下させる方法としてＳｉＯ２にフッ素をドープする方法が知られているが、ドープされたフッ素がＳｉＯ２から遊離する傾向があるため、現在、フッ素の代わりに炭素をドープしたＳｉＯＣ系の低誘電率層間絶縁膜材料や有機ポリマー系の塗布型低誘電率層間絶縁膜材料、例えば、「ＳｉＬＫ（登録商標、ザ・ダウ・ケミカル・カンパニー）」等が開発されている。ここでは、３．０以下の比誘電率を低誘電率という。また、低誘電率層間絶縁膜に用いられる代表的な材料を以下の表１に示す。
Figure 0004860219
ところが、ＳｉＯＣ系の低誘電率層間絶縁膜や有機ポリマー系の塗布型低誘電率層間絶縁膜では、層間絶縁膜に配線溝等を成形する反応性イオンエッチング（Reactive Ion Etching）工程や層間絶縁膜上に形成されたフォトレジスト層を除去するアッシング工程などのプラズマ処理により、その露出した表面に炭素濃度が低下した表面損傷層（ダメージ層）が形成される（例えば、非特許文献１参照。）。この表面損傷層はＳｉＯ２（native oxide）に似た特性を有し、後工程として実行される薬液（ＨＦやＮＨ４Ｆ）を用いたウェットエッチング工程において容易に溶融し、また、熱処理工程において体積収縮を起こすため、表面損傷層を発生させないエッチング工程やアッシング工程を実行するか、発生した表面損傷層が導電膜等で覆われる前に当該表面損傷層を除去する必要がある。
表面損傷層を発生させないアッシング工程としては、Ｏ２（酸素）プラズマの代わりにＨ２Ｏ（水）プラズマを用いる工程が知られており（例えば、非特許文献２参照。）、表面損傷層の除去方法としては、有機系溶媒及びＮＨ４Ｆを用いた薬液処理による除去方法（例えば、特許文献１参照。）が知られている。
D. Shamiryan, "Comparative study of SiOCH low-k films with varied porosity interacting with etching and cleaning plasma", J. Vac. Sci. Technol. B20(5), American Vacuum Society, ２００２年９月, ｐ．１９２８ 依田, 「高性能配線技術」, 東芝レビュー Vol. 59 No. 8, ２００４年, ｐ．１８ 特開２００２−３０３９９３号公報
しかしながら、プラズマを用いる工程では、高度な集積度の電子デバイスにプラズマによって高エネルギーが付与されるため、微細な配線が損傷するおそれがある。
そこで、プラズマを使用しない薬液処理による表面損傷層除去方法を用いるのが好ましいが、薬液処理では、表面損傷層が薬液に接触する間、表面損傷層が除去され続けるため、表面損傷層の除去量の制御が困難であり、さらに薬液中の水成分により、表面損傷層除去後の低誘電率層間絶縁膜の表面にＯＨ基（水酸基）が配されて該表面が親水性となり、その結果、吸湿によって配線信頼性が低下するという問題がある。
本発明の目的は、表面損傷層の除去量の制御を容易に行うことができると共に、配線信頼性の低下を防止することができる基板の処理方法、電子デバイスの製造方法及びプログラムを提供することにある。
上記目的を達成するために、請求項１記載の基板の処理方法は、炭素を含む低誘電率絶縁膜を有し、該低誘電率絶縁膜は、炭素濃度が低下し且つＲＩＥ処理によって生成した疑似ＳｉＯ ２ 層を表面損傷層として有する基板の処理方法であって、前記表面損傷層を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露して、前記表面損傷層と前記混合気体のガス分子との化学反応による生成物を生成させる表面損傷層暴露ステップと、前記表面損傷層暴露ステップ後に、前記生成物を所定の温度に加熱して前記生成物を気化させることにより、前記生成物を前記低誘電率絶縁膜から除去する表面損傷層加熱ステップと、を有することを特徴とする。
請求項２記載の基板の処理方法は、請求項１記載の基板の処理方法において、前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比は１〜１／２であり、前記所定の圧力は６．７×１０−２〜４．０Ｐａであることを特徴とする。
請求項３記載の基板の処理方法は、請求項１又は２記載の基板の処理方法において、前記所定の温度は８０〜２００℃であることを特徴とする。
請求項４記載の基板の処理方法は、請求項１乃至３のいずれか１項に記載の基板の処理方法において、前記表面損傷層を有する低誘電率絶縁膜の形状を測定し、該測定された形状に応じて前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比、及び前記所定の圧力の少なくとも１つを決定する条件決定ステップを、さらに有することを特徴とする。
上記目的を達成するために、請求項５記載の電子デバイスの製造方法は、半導体基板上に形成された下部電極、容量絶縁膜及び上部電極からなるキャパシタ上に炭素を含む低誘電率絶縁膜を成膜する低誘電率絶縁膜成膜ステップと、前記低誘電率絶縁膜成膜ステップにより成膜された低誘電率絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成ステップと、前記フォトレジスト層形成ステップにより形成されたフォトレジスト層を用いてプラズマ処理により前記低誘電率絶縁膜において前記上部電極に達する接続孔を加工成形するプラズマ加工成形ステップと、前記プラズマ加工成形ステップにより加工成形された接続孔の表面を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露し、前記プラズマ加工成形ステップによって前記低誘電率絶縁膜において前記接続孔の表面に形成された炭素濃度の低下した表面損傷層である疑似ＳｉＯ ２ 層と前記混合気体のガス分子との化学反応による生成物を生成させる接続孔表面暴露ステップと、前記接続孔表面暴露ステップ後に、前記接続孔の表面を所定の温度に加熱して前記生成物を気化させることにより、前記生成物を前記低誘電率絶縁膜から除去する接続孔表面加熱ステップと、を有することを特徴とする。
上記目的を達成するために、請求項６記載の電子デバイスの製造方法は、半導体基板上に炭素を含む低誘電率絶縁膜を成膜し、該低誘電率絶縁膜上に前記低誘電率絶縁膜より少なくとも炭素濃度が低い他の絶縁膜を成膜して、前記低誘電率絶縁膜と前記他の絶縁膜とからなる層間絶縁膜を形成する層間絶縁膜形成ステップと、前記層間絶縁膜形成ステップにより形成された層間絶縁膜にプラズマ処理により配線溝を加工成形するプラズマ加工成形ステップと、前記プラズマ加工成形ステップにより加工形成された配線溝の少なくとも前記低誘電率絶縁膜の表面を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露し、前記プラズマ加工成形ステップによって前記低誘電率絶縁膜において前記配線溝の表面に形成された炭素濃度の低下した表面損傷層である疑似ＳｉＯ ２ 層と前記混合気体のガス分子との化学反応による生成物を生成させる配線溝表面暴露ステップと、前記配線溝表面暴露ステップ後に、前記配線溝の表面を所定の温度に加熱して前記生成物を気化させることにより、前記生成物を前記低誘電率絶縁膜から除去する配線溝表面加熱ステップと、前記配線溝表面加熱ステップ後に、前記他の絶縁膜を除去する他の絶縁膜除去ステップと、前記他の絶縁膜除去ステップ後に、前記配線溝に導電材料を導入して配線を形成する配線形成ステップと、を有することを特徴とする。
上記目的を達成するために、請求項７記載の電子デバイスの製造方法は、半導体基板上に珪素を含む導電膜を成膜する導電膜成膜ステップと、前記導電膜成膜ステップにより成膜された導電膜上に炭素を含む低誘電率絶縁膜を成膜する低誘電率絶縁膜成膜ステップと、前記低誘電率絶縁膜成膜ステップにより成膜された低誘電率絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成ステップと、前記フォトレジスト層形成ステップにより形成されたフォトレジスト層を用いてプラズマ処理により前記低誘電率絶縁膜において前記導電膜に達する接続孔を加工成形するプラズマ加工成形ステップと、前記プラズマ加工成形ステップにより加工成形された接続孔の表面を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露し、前記プラズマ加工成形ステップによって前記低誘電率絶縁膜において前記接続孔の表面に形成された炭素濃度の低下した表面損傷層である疑似ＳｉＯ ２ 層と前記混合気体のガス分子との化学反応による生成物を生成させる接続孔表面暴露ステップと、前記接続孔表面暴露ステップ後に、前記接続孔の表面を所定の温度に加熱して前記生成物を気化させることにより、前記生成物を前記低誘電率絶縁膜から除去する接続孔表面加熱ステップと、前記接続孔表面加熱ステップ後に、前記フォトレジスト層を除去するアッシングステップと、前記アッシングステップ後に、前記接続孔に導電材料を導入して配線を形成する配線形成ステップと、を有することを特徴とする。
上記目的を達成するために、請求項８記載のプログラムは、基板処理装置の動作を制御するコンピュータに請求項１乃至４のいずれか１項に記載の基板の処理方法を実行させることを特徴とする。
請求項１記載の基板の処理方法及び請求項８記載のプログラムによれば、炭素濃度が低下した表面損傷層が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された表面損傷層が所定の温度に加熱される。炭素濃度が低下した表面損傷層が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、表面損傷層及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された表面損傷層が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。すなわち、薬液を用いずに表面損傷層を除去することができる。また、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、表面損傷層の除去量の制御を容易に行うことができると共に、配線信頼性の低下を防止することができる。
請求項２記載の基板の処理方法によれば、混合気体におけるアンモニアに対する弗化水素の体積流量比は１〜１／２であり、上記所定の圧力は６．７×１０−２〜４．０Ｐａで
あるので、生成物の生成を助長することができ、もって表面損傷層を確実に除去することができる。
請求項３記載の基板の処理方法によれば、所定の温度は８０〜２００℃であるので、生成物の気化を促進することができ、もって表面損傷層を確実に除去することができる。
請求項４記載の基板の処理方法によれば、表面損傷層を有する低誘電率絶縁膜の形状が測定され、該測定された形状に応じて混合気体におけるアンモニアに対する弗化水素の体積流量比、及び上記所定の圧力の少なくとも１つが決定されるので、表面損傷層の除去量の制御を正確に行うことができ、もって基板の表面処理の効率を向上することができる。
請求項５記載の電子デバイスの製造方法によれば、低誘電率絶縁膜における接続孔の加工成形においてプラズマ処理に起因して発生する炭素濃度が低下した表面損傷層で覆われた接続孔の表面が、所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された接続孔の表面が所定の温度に加熱される。炭素濃度が低下した表面損傷層が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、表面損傷層及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された表面損傷層が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。すなわち、薬液を用いずに接続孔の表面における表面損傷層を除去することができる。また、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、接続孔の表面における表面損傷層の除去量の制御を容易に行うことができると共に、配線信頼性の低下を防止することができる。
請求項６記載の電子デバイスの製造方法によれば、層間絶縁膜における配線溝の加工成形においてプラズマ処理に起因して発生する炭素濃度が低下した表面損傷層で覆われた低誘電率絶縁膜における配線溝の表面が、所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された配線溝の表面が所定の温度に加熱される。炭素濃度が低下した表面損傷層が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、表面損傷層及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された表面損傷層が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。すなわち、薬液を用いずに低誘電率絶縁膜における配線溝の表面における表面損傷層を除去することができる。また、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、低誘電率絶縁膜における配線溝の表面における表面損傷層の除去量の制御を容易に行うことができると共に、配線信頼性の低下を防止することができる。
請求項７記載の電子デバイスの製造方法によれば、低誘電率絶縁膜における接続孔の加工成形においてプラズマ処理に起因して発生する炭素濃度が低下した表面損傷層で覆われた接続孔の表面が、所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された接続孔の表面が所定の温度に加熱される。炭素濃度が低下した表面損傷層が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、表面損傷層及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された表面損傷層が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。すなわち、薬液を用いずに接続孔の表面における表面損傷層を除去することができる。また、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、接続孔の表面における表面損傷層の除去量の制御を容易に行うことができると共に、配線信頼性の低下を防止することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の実施の形態に係る基板の処理方法について説明する。
図１は、本実施の形態に係る基板の処理方法が適用される基板処理装置の概略構成を示す平面図である。
図１において、基板処理装置１０は、電子デバイス用のウエハ（以下、単に「ウエハ」という。）（基板）Ｗに反応性イオンエッチング（以下、「ＲＩＥ」という。）処理を施す第１のプロセスシップ１１と、該第１のプロセスシップ１１と平行に配置され、第１のプロセスシップ１１においてＲＩＥ処理が施されたウエハＷに後述するＣＯＲ（Chemical Oxide Removal）処理及びＰＨＴ（Post Heat Treatment）処理を施す第２のプロセスシップ１２と、第１のプロセスシップ１１及び第２のプロセスシップ１２がそれぞれ接続された矩形状の共通搬送室としてのローダーユニット１３とを備える。
ローダーユニット１３には、上述した第１のプロセスシップ１１及び第２のプロセスシップ１２の他、２５枚のウエハＷを収容する容器としてのフープ（Front Opening Unified Pod）１４がそれぞれ載置される３つのフープ載置台１５と、フープ１４から搬出されたウエハＷの位置をプリアライメントするオリエンタ１６と、ウエハＷの表面状態を計測する第１及び第２のＩＭＳ（Integrated Metrology System、Therma-Wave, Inc.）１７，１８とが接続されている。
第１のプロセスシップ１１及び第２のプロセスシップ１２は、ローダーユニット１３の長手方向における側壁に接続されると共にローダーユニット１３を挟んで３つのフープ載置台１５と対向するように配置され、オリエンタ１６はローダーユニット１３の長手方向に関する一端に配置され、第１のＩＭＳ１７はローダーユニット１３の長手方向に関する他端に配置され、第２のＩＭＳ１８は３つのフープ載置台１５と並列に配置される。
ローダーユニット１３は、内部に配置された、ウエハＷを搬送するスカラ型デュアルアームタイプの搬送アーム機構１９と、各フープ載置台１５に対応するように側壁に配置されたウエハＷの投入口としての３つのロードポート２０とを有する。搬送アーム機構１９は、フープ載置台１５に載置されたフープ１４からウエハＷをロードポート２０経由で取り出し、該取り出したウエハＷを第１のプロセスシップ１１、第２のプロセスシップ１２、オリエンタ１６、第１のＩＭＳ１７や第２のＩＭＳ１８へ搬出入する。
第１のＩＭＳ１７は光学系のモニタであり、搬入されたウエハＷを載置する載置台２１と、該載置台２１に載置されたウエハＷを指向する光学センサ２２とを有し、ウエハＷの表面形状、例えば、表面層の膜厚、及び配線溝やゲート電極等のＣＤ（Critical Dimension）値を測定する。第２のＩＭＳ１８も光学系のモニタであり、第１のＩＭＳ１７と同様に、載置台２３と光学センサ２４とを有し、ウエハＷの表面におけるパーティクル数を計測する。
第１のプロセスシップ１１は、ウエハＷにＲＩＥ処理を施す第１の真空処理室としての第１のプロセスユニット２５と、該第１のプロセスユニット２５にウエハＷを受け渡すリンク型シングルピックタイプの第１の搬送アーム２６を内蔵する第１のロード・ロックユニット２７とを有する。
第１のプロセスユニット２５は、円筒状の処理室容器（チャンバ）と、該チャンバ内に配置された上部電極及び下部電極を有し、該上部電極及び下部電極の間の距離はウエハＷにＲＩＥ処理を施すための適切な間隔に設定されている。また、下部電極はウエハＷをクーロン力等によってチャックするＥＳＣ２８をその頂部に有する。
第１のプロセスユニット２５では、チャンバ内部に処理ガスを導入し、上部電極及び下部電極間に電界を発生させることによって導入された処理ガスをプラズマ化してイオン及びラジカルを発生させ、該イオン及びラジカルによってウエハＷにＲＩＥ処理を施す。
第１のプロセスシップ１１では、ローダーユニット１３の内部圧力は大気圧に維持される一方、第１のプロセスユニット２５の内部圧力は真空に維持される。そのため、第１のロード・ロックユニット２７は、第１のプロセスユニット２５との連結部に真空ゲートバルブ２９を備えると共に、ローダーユニット１３との連結部に大気ゲートバルブ３０を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
第１のロード・ロックユニット２７の内部には、略中央部に第１の搬送アーム２６が設置され、該第１の搬送アーム２６より第１のプロセスユニット２５側に第１のバッファ３１が設置され、第１の搬送アーム２６よりローダーユニット１３側には第２のバッファ３２が設置される。第１のバッファ３１及び第２のバッファ３２は、第１の搬送アーム２６の先端部に配置されたウエハＷを支持する支持部（ピック）３３が移動する軌道上に配置され、ＲＩＥ処理が施されたウエハＷを一時的に支持部３３の軌道の上方に待避させることにより、ＲＩＥ未処理のウエハＷとＲＩＥ処理済みのウエハＷとの第１のプロセスユニット２５における円滑な入れ換えを可能とする。
第２のプロセスシップ１２は、ウエハＷにＣＯＲ処理を施す第２の真空処理室としての第２のプロセスユニット３４と、該第２のプロセスユニット３４に真空ゲートバルブ３５を介して接続された、ウエハＷにＰＨＴ処理を施す第３の真空処理室としての第３のプロセスユニット３６と、第２のプロセスユニット３４及び第２のプロセスユニット３６にウエハＷを受け渡すリンク型シングルピックタイプの第２の搬送アーム３７を内蔵する第２のロード・ロックユニット４９とを有する。
図２は、図１における第２のプロセスユニットの断面図であり、図２（Ａ）は図１における線II−IIに沿う断面図であり、図２（Ｂ）は図２（Ａ）におけるＡ部の拡大図である。
図２（Ａ）において、第２のプロセスユニット３４は、円筒状の処理室容器（チャンバ）３８と、該チャンバ３８内に配置されたウエハＷの載置台としてのＥＳＣ３９と、チャンバ３８の上方に配置されたシャワーヘッド４０と、チャンバ３８内のガス等を排気するＴＭＰ（Turbo Molecular Pump）４１と、チャンバ３８及びＴＭＰ４１の間に配置され、チャンバ３８内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Automatic Pressure Control）バルブ４２とを有する。
ＥＳＣ３９は、内部に直流電圧が印加される電極板（図示しない）を有し、直流電圧により発生するクーロン力又はジョンソン・ラーベック(Johnsen-Rahbek)力によってウエハＷを吸着して保持する。また、ＥＳＣ３９は調温機構として冷媒室（図示しない）を有する。この冷媒室には所定温度の冷媒、例えば、冷却水やガルデン液が循環供給され、当該冷媒の温度によってＥＳＣ３９の上面に吸着保持されたウエハＷの処理温度が制御される。さらに、ＥＳＣ３９は、ＥＳＣ３９の上面とウエハの裏面との間に伝熱ガス（ヘリウムガス）を満遍なく供給する伝熱ガス供給系統（図示しない）を有する。伝熱ガスは、ＣＯＲ処理の間、冷媒によって所望の指定温度に維持されたＥＳＣ３９とウエハとの熱交換を行い、ウエハを効率よく且つ均一に冷却する。
また、ＥＳＣ３９は、その上面から突出自在なリフトピンとしての複数のプッシャーピン５６を有し、これらのプッシャーピン５６は、ウエハＷがＥＳＣ３９に吸着保持されるときにはＥＳＣ３９に収容され、ＣＯＲ処理が施されたウエハＷをチャンバ３８から搬出するときには、ＥＳＣ３９の上面から突出してウエハＷを上方へ持ち上げる。
シャワーヘッド４０は２層構造を有し、下層部４３及び上層部４４のそれぞれに第１のバッファ室４５及び第２のバッファ室４６を有する。第１のバッファ室４５及び第２のバッファ室４６はそれぞれガス通気孔４７，４８を介してチャンバ３８内に連通する。すなわち、シャワーヘッド４０は、第１のバッファ室４５及び第２のバッファ室４６にそれぞれ供給されるガスのチャンバ３８内への内部通路を有する、階層状に積み重ねられた２つの板状体（下層部４３、上層部４４）からなる。
ウエハＷにＣＯＲ処理を施す際、第１のバッファ室４５にはＮＨ３（アンモニア）ガスが後述するアンモニアガス供給管５７から供給され、該供給されたアンモニアガスはガス通気孔４７を介してチャンバ３８内へ供給されると共に、第２のバッファ室４６にはＨＦ（弗化水素）ガスが後述する弗化水素ガス供給管５８から供給され、該供給された弗化水素ガスはガス通気孔４８を介してチャンバ３８内へ供給される。
また、シャワーヘッド４０はヒータ（図示しない）、例えば、加熱素子を内蔵する。この加熱素子は、好ましくは、上層部４４上に配置されて第２のバッファ室４６内の弗化水素ガスの温度を制御する。
また、図２（Ｂ）に示すように、ガス通気孔４７，４８におけるチャンバ３８内への開口部は末広がり状に形成される。これにより、アンモニアガスや弗化水素ガスをチャンバ３８内へ効率よく拡散することができる。さらに、ガス通気孔４７，４８は断面がくびれ形状を呈するので、チャンバ３８で発生した堆積物がガス通気孔４７，４８、引いては、第１のバッファ室４５や第２のバッファ室４６へ逆流するのを防止することができる。なお、ガス通気孔４７，４８は螺旋状の通気孔であってもよい。
この第２のプロセスユニット３４は、チャンバ３８内の圧力と、アンモニアガス及び弗化水素ガスの体積流量比を調整することによってウエハＷにＣＯＲ処理を施す。また、この第２のプロセスユニット３４は、チャンバ３８内において初めてアンモニアガス及び弗化水素ガスが混合するように設計されている（ポストミックス設計）ため、チャンバ３８内に上記２種類のガスが導入されるまで、該２種類の混合ガスが混合するのを防止して、弗化水素ガスとアンモニアガスとがチャンバ３８内への導入前に反応するのを防止する。
また、第２のプロセスユニット３４では、チャンバ３８の側壁がヒータ（図示しない）、例えば、加熱素子を内蔵し、チャンバ３８内の雰囲気温度が低下するのを防止する。これにより、ＣＯＲ処理の再現性を向上することができる。また、側壁内の加熱素子は、側壁の温度を制御することによってチャンバ３８内に発生した副生成物が側壁の内側に付着するのを防止する。
図１に戻り、第３のプロセスユニット３６は、筐体状の処理室容器（チャンバ）５０と、該チャンバ５０内に配置されたウエハＷの載置台としてのステージヒータ５１と、該ステージヒータ５１の周りに配置され、ステージヒータ５１に載置されたウエハＷを上方に持ち上げるバッファアーム５２と、チャンバ内及び外部雰囲気を遮断する開閉自在な蓋としてのＰＨＴチャンバリッド（図示しない）とを有する。
ステージヒータ５１は、表面に酸化皮膜が形成されたアルミからなり、内蔵された電熱線等によって載置されたウエハＷを所定の温度まで加熱する。具体的には、ステージヒータ５１は載置したウエハＷを少なくとも１分間に亘って１００〜２００℃、好ましくは約１３５℃まで直接加熱する。
ＰＨＴチャンバリッドにはシリコンゴム製のシートヒータが配される。また、チャンバ５０の側壁にはカートリッジヒータ（図示しない）が内蔵され、該カートリッジヒータはチャンバ５０の側壁の壁面温度を２５〜８０℃に制御する。これにより、チャンバ５０の側壁に副生成物が付着するのを防止し、付着した副生成物に起因するパーティクルの発生を防止してチャンバ５０のクリーニング周期を延伸する。なお、チャンバ５０の外周は熱シールドによって覆われている。
ウエハＷを上方から加熱するヒータとして、上述したシートヒータの代わりに、紫外線放射（UV radiation）ヒータを配してもよい。紫外線放射ヒータとしては、波長１９０〜４００ｎｍの紫外線を放射する紫外線ランプ等が該当する。
バッファアーム５２は、ＣＯＲ処理が施されたウエハＷを一時的に第２の搬送アーム３７における支持部５３の軌道の上方に待避させることにより、第２のプロセスユニット３４や第３のプロセスユニット３６におけるウエハＷの円滑な入れ換えを可能とする。
この第３のプロセスユニット３６は、ウエハＷの温度を調整することによってウエハＷにＰＨＴ処理を施す。
第２のロード・ロックユニット４９は、第２の搬送アーム３７を内蔵する筐体状の搬送室（チャンバ）７０を有する。また、ローダーユニット１３の内部圧力は大気圧に維持される一方、第２のプロセスユニット３４及び第３のプロセスユニット３６の内部圧力は真空に維持される。そのため、第２のロード・ロックユニット４９は、第３のプロセスユニット３６との連結部に真空ゲートバルブ５４を備えると共に、ローダーユニット１３との連結部に大気ドアバルブ５５を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
図３は、図１における第２のプロセスシップの概略構成を示す斜視図である。
図３において、第２のプロセスユニット３４は、第１のバッファ室４５へアンモニアガスを供給するアンモニアガス供給管５７と、第２のバッファ室４６へ弗化水素ガスを供給する弗化水素ガス供給管５８と、チャンバ３８内の圧力を測定する圧力ゲージ５９と、ＥＳＣ３９内に配設された冷却系統に冷媒を供給するチラーユニット６０とを備える。
アンモニアガス供給管５７にはＭＦＣ（Mass Flow Controller）（図示しない）が設けられ、該ＭＦＣは第１のバッファ室４５へ供給するアンモニアガスの流量を調整すると共に、弗化水素ガス供給管５８にもＭＦＣ（図示しない）が設けられ、該ＭＦＣは第２のバッファ室４６へ供給する弗化水素ガスの流量を調整する。アンモニアガス供給管５７のＭＦＣと弗化水素ガス供給管５８のＭＦＣは協働して、チャンバ３８へ供給されるアンモニアガスと弗化水素ガスの体積流量比を調整する。
また、第２のプロセスユニット３４の下方には、ＤＰ（Dry Pump）（図示しない）に接続された第２のプロセスユニット排気系６１が配置される。第２のプロセスユニット排気系６１は、チャンバ３８とＡＰＣバルブ４２の間に配設された排気ダクト６２と連通する排気管６３と、ＴＭＰ４１の下方（排気側）に接続された排気管６４とを有し、チャンバ３８内のガス等を排気する。なお、排気管６４はＤＰの手前において排気管６３に接続される。
第３のプロセスユニット３６は、チャンバ５０へ窒素（Ｎ２）ガスを供給する窒素ガス供給管６５と、チャンバ５０内の圧力を測定する圧力ゲージ６６と、チャンバ５０内の窒素ガス等を排気する第３のプロセスユニット排気系６７とを備える。
窒素ガス供給管６５にはＭＦＣ（図示しない）が設けられ、該ＭＦＣはチャンバ５０へ供給される窒素ガスの流量を調整する。第３のプロセスユニット排気系６７は、チャンバ５０に連通すると共にＤＰに接続された本排気管６８と、該本排気管６８の途中に配されたＡＰＣバルブ６９と、本排気管６８からＡＰＣバルブ６９を回避するように分岐し、且つＤＰの手前において本排気管６８に接続される副排気管６８ａとを有する。ＡＰＣバルブ６９は、チャンバ５０内の圧力を制御する。
第２のロード・ロックユニット４９は、チャンバ７０へ窒素ガスを供給する窒素ガス供給管７１と、チャンバ７０内の圧力を測定する圧力ゲージ７２と、チャンバ７０内の窒素ガス等を排気する第２のロード・ロックユニット排気系７３と、チャンバ７０内を大気開放する大気連通管７４とを備える。
窒素ガス供給管７１にはＭＦＣ（図示しない）が設けられ、該ＭＦＣはチャンバ７０へ供給される窒素ガスの流量を調整する。第２のロード・ロックユニット排気系７３は１本の排気管からなり、該排気管はチャンバ７０に連通すると共に、ＤＰの手前において第３のプロセスユニット排気系６７における本排気管６８に接続される。また、第２のロード・ロックユニット排気系７３及び大気連通管７４はそれぞれ開閉自在な排気バルブ７５及びリリーフバルブ７６を有し、該排気バルブ７５及びリリーフバルブ７６は協働してチャンバ７０内の圧力を大気圧から所望の真空度までのいずれかに調整する。
図４は、図３における第２のロード・ロックユニットのユニット駆動用ドライエア供給系の概略構成を示す図である。
図４において、第２のロード・ロックユニット４９のユニット駆動用ドライエア供給系７７のドライエア供給先としては、大気ドアバルブ５５が有するスライドドア駆動用のドアバルブシリンダ、Ｎ２パージユニットとしての窒素ガス供給管７１が有するＭＦＣ、大気開放用のリリーフユニットとしての大気連通管７４が有するリリーフバルブ７６、真空引きユニットとしての第２のロード・ロックユニット排気系７３が有する排気バルブ７５、及び真空ゲートバルブ５４が有するスライドゲート駆動用のゲートバルブシリンダが該当する。
ユニット駆動用ドライエア供給系７７は、第２のプロセスシップ１２が備える本ドライエア供給管７８から分岐された副ドライエア供給管７９と、該副ドライエア供給管７９に接続された第１のソレノイドバルブ８０及び第２のソレノイドバルブ８１とを備える。
第１のソレノイドバルブ８０は、ドライエア供給管８２，８３，８４，８５の各々を介してドアバルブシリンダ、ＭＦＣ、リリーフバルブ７６及びゲートバルブシリンダに接続され、これらへのドライエアの供給量を制御することによって各部の動作を制御する。また、第２のソレノイドバルブ８１は、ドライエア供給管８６を介して排気バルブ７５に接続され、排気バルブ７５へのドライエアの供給量を制御することによって排気バルブ７５の動作を制御する。
なお、窒素ガス供給管７１におけるＭＦＣは窒素（Ｎ２）ガス供給系８７にも接続されている。
また、第２のプロセスユニット３４や第３のプロセスユニット３６も、上述した第２のロード・ロックユニット４９のユニット駆動用ドライエア供給系７７と同様の構成を有するユニット駆動用ドライエア供給系を備える。
図１に戻り、基板処理装置１０は、第１のプロセスシップ１１、第２のプロセスシップ１２及びローダーユニット１３の動作を制御するシステムコントローラと、ローダーユニット１３の長手方向に関する一端に配置されたオペレーションコントローラ８８を備える。
オペレーションコントローラ８８は、例えばＬＣＤ（Liquid Crystal Display）からなる表示部を有し、該表示部は基板処理装置１０の各構成要素の動作状況を表示する。
また、図５に示すように、システムコントローラは、ＥＣ（Equipment Controller）８９と、３つのＭＣ（Module Controller）９０，９１，９２と、ＥＣ８９及び各ＭＣを接続するスイッチングハブ９３とを備える。該システムコントローラはＥＣ８９からＬＡＮ（Local Area Network）１７０を介して、基板処理装置１０が設置されている工場全体の製造工程を管理するＭＥＳ（Manufacturing Execution System）としてのＰＣ１７１に接続されている。ＭＥＳは、システムコントローラと連携して工場における工程に関するリアルタイム情報を基幹業務システム（図示しない）にフィードバックすると共に、工場全体の負荷等を考慮して工程に関する判断を行う。
ＥＣ８９は、各ＭＣを統括して基板処理装置１０全体の動作を制御する主制御部（マスタ制御部）である。また、ＥＣ８９は、ＣＰＵ、ＲＡＭ、ＨＤＤ等を有し、オペレーションコントローラ８８においてユーザ等によって指定されたウエハＷの処理方法、すなわち、レシピに対応するプログラムに応じてＣＰＵが、各ＭＣに制御信号を送信することにより、第１のプロセスシップ１１、第２のプロセスシップ１２及びローダーユニット１３の動作を制御する。
スイッチングハブ９３は、ＥＣ８９からの制御信号に応じてＥＣ８９の接続先としてのＭＣを切り替える。
ＭＣ９０，９１，９２は、それぞれ第１のプロセスシップ１１、第２のプロセスシップ１２及びローダーユニット１３の動作を制御する副制御部（スレーブ制御部）である。各ＭＣは、ＤＩＳＴ（Distribution）ボード９６によってＧＨＯＳＴネットワーク９５を介して各Ｉ／Ｏ（入出力）モジュール９７，９８，９９にそれぞれ接続される。ＧＨＯＳＴネットワーク９５は、ＭＣが有するＭＣボードに搭載されたＧＨＯＳＴ（General High-Speed Optimum Scalable Transceiver）と称されるＬＳＩによって実現されるネットワークである。ＧＨＯＳＴネットワーク９５には、最大で３１個のＩ／Ｏモジュールを接続可能であり、ＧＨＯＳＴネットワーク９５では、ＭＣがマスタに該当し、Ｉ／Ｏモジュールがスレーブに該当する。
Ｉ／Ｏモジュール９８は、第２のプロセスシップ１２における各構成要素（以下、「エンドデバイス」という。）に接続された複数のＩ／Ｏ部１００からなり、各エンドデバイスへの制御信号及び各エンドデバイスからの出力信号の伝達を行う。Ｉ／Ｏモジュール９８においてＩ／Ｏ部１００に接続されるエンドデバイスには、例えば、第２のプロセスユニット３４におけるアンモニアガス供給管５７のＭＦＣ、弗化水素ガス供給管５８のＭＦＣ、圧力ゲージ５９及びＡＰＣバルブ４２、第３のプロセスユニット３６における窒素ガス供給管６５のＭＦＣ、圧力ゲージ６６、ＡＰＣバルブ６９、バッファアーム５２及びステージヒータ５１、第２のロード・ロックユニット４９における窒素ガス供給管７１のＭＦＣ、圧力ゲージ７２及び第２の搬送アーム３７、並びにユニット駆動用ドライエア供給系７７における第１のソレノイドバルブ８０及び第２のソレノイドバルブ８１等が該当する。
なお、Ｉ／Ｏモジュール９７，９９は、Ｉ／Ｏモジュール９８と同様の構成を有し、第１のプロセスシップ１１に対応するＭＣ９０及びＩ／Ｏモジュール９７の接続関係、並びにローダーユニット１３に対応するＭＣ９２及びＩ／Ｏモジュール９９の接続関係も、上述したＭＣ９１及びＩ／Ｏモジュール９８の接続関係と同様の構成であるため、これらの説明を省略する。
また、各ＧＨＯＳＴネットワーク９５には、Ｉ／Ｏ部１００におけるデジタル信号、アナログ信号及びシリアル信号の入出力を制御するＩ／Ｏボード（図示しない）も接続される。
基板処理装置１０において、ウエハＷにＣＯＲ処理を施す際には、ＣＯＲ処理のレシピに対応するプログラムに応じてＥＣ８９のＣＰＵが、スイッチングハブ９３、ＭＣ９１、ＧＨＯＳＴネットワーク９５及びＩ／Ｏモジュール９８におけるＩ／Ｏ部１００を介して、所望のエンドデバイスに制御信号を送信することによって第２のプロセスユニット３４においてＣＯＲ処理を実行する。
具体的には、ＣＰＵが、アンモニアガス供給管５７のＭＦＣ及び弗化水素ガス供給管５８のＭＦＣに制御信号を送信することによってチャンバ３８におけるアンモニアガス及び弗化水素ガスの体積流量比を所望の値に調整し、ＴＭＰ４１及びＡＰＣバルブ４２に制御信号を送信することによってチャンバ３８内の圧力を所望の値に調整する。また、このとき、圧力ゲージ５９がチャンバ３８内の圧力値を出力信号としてＥＣ８９のＣＰＵに送信し、該ＣＰＵは送信されたチャンバ３８内の圧力値に基づいて、アンモニアガス供給管５７のＭＦＣ、弗化水素ガス供給管５８のＭＦＣ、ＡＰＣバルブ４２やＴＭＰ４１の制御パラメータを決定する。
また、ウエハＷにＰＨＴ処理を施す際には、ＰＨＴ処理のレシピに対応するプログラムに応じてＥＣ８９のＣＰＵが、所望のエンドデバイスに制御信号を送信することによって第３のプロセスユニット３６においてＰＨＴ処理を実行する。
具体的には、ＣＰＵが、窒素ガス供給管６５のＭＦＣ及びＡＰＣバルブ６９に制御信号を送信することによってチャンバ５０内の圧力を所望の値に調整し、ステージヒータ５１に制御信号を送信することによってウエハＷの温度を所望の温度に調整する。また、このとき、圧力ゲージ６６がチャンバ５０内の圧力値を出力信号としてＥＣ８９のＣＰＵに送信し、該ＣＰＵは送信されたチャンバ５０内の圧力値に基づいて、ＡＰＣバルブ６９や窒素ガス供給管６５のＭＦＣの制御パラメータを決定する。
図５のシステムコントローラでは、複数のエンドデバイスがＥＣ８９に直接接続されることなく、該複数のエンドデバイスに接続されたＩ／Ｏ部１００がモジュール化されてＩ／Ｏモジュールを構成し、該Ｉ／ＯモジュールがＭＣ及びスイッチングハブ９３を介してＥＣ８９に接続されるため、通信系統を簡素化することができる。
また、ＥＣ８９のＣＰＵが送信する制御信号には、所望のエンドデバイスに接続されたＩ／Ｏ部１００のアドレス、及び当該Ｉ／Ｏ部１００を含むＩ／Ｏモジュールのアドレスが含まれているため、スイッチングハブ９３は制御信号におけるＩ／Ｏモジュールのアドレスを参照し、ＭＣのＧＨＯＳＴが制御信号におけるＩ／Ｏ部１００のアドレスを参照することによって、スイッチングハブ９３やＭＣがＣＰＵに制御信号の送信先の問い合わせを行う必要を無くすことができ、これにより、制御信号の円滑な伝達を実現することができる。
ところで、先に述べたように、ウエハＷ上に成膜された炭素をドープしたＳｉＯＣ系の低誘電率層間絶縁膜や有機ポリマー系の塗布型低誘電率層間絶縁膜の表面には、ＲＩＥやアッシングによって、ＳｉＯ２に似た特性を有する表面損傷層（以下、「疑似ＳｉＯ２層」という）が形成される。この疑似ＳｉＯ２層は、ウエハＷから製造される電子デバイスにおいて種々の不具合を引き起こす要因となるため、除去する必要がある。なお、この疑似ＳｉＯ２層は「変質層」や「犠牲層」とも称される。
本実施の形態に係る基板の処理方法は、これに対応して、疑似ＳｉＯ２層が表面に形成された低誘電率層間絶縁膜を有するウエハＷにＣＯＲ処理とＰＨＴ処理を施す。
ＣＯＲ処理は、被処理体の酸化膜とガス分子を化学反応させて生成物を生成する処理であり、ＰＨＴ処理は、ＣＯＲ処理が施された被処理体を加熱して、ＣＯＲ処理の化学反応によって被処理体に生成した生成物を気化・熱酸化（Thermal Oxidation）させて被処理体から除去する処理である。以上のように、ＣＯＲ処理及びＰＨＴ処理、特に、ＣＯＲ処理は、プラズマを用いず且つ水成分を用いずに被処理体の酸化膜を除去する処理であるため、プラズマレスエッチング処理及びドライクリーニング処理（乾燥洗浄処理）に該当する。
本実施の形態に係る基板の処理方法では、ガスとしてアンモニアガス及び弗化水素ガスを用いる。ここで、弗化水素ガスは疑似ＳｉＯ２層の腐食を促進し、アンモニアガスは、酸化膜と弗化水素ガスとの反応を必要に応じて制限し、最終的には停止させるための反応副生成物（By-product）を合成する。具体的には、ＣＯＲ処理及びＰＨＴ処理において以下の化学反応を利用する。
（ＣＯＲ処理）
ＳｉＯ２＋４ＨＦ → ＳｉＦ４＋２Ｈ２Ｏ↑
ＳｉＦ４＋２ＮＨ３＋２ＨＦ → （ＮＨ４）２ＳｉＦ６
（ＰＨＴ処理）
（ＮＨ４）２ＳｉＦ６ → ＳｉＦ４↑＋２ＮＨ３↑＋２ＨＦ↑
上述した化学反応を利用したＣＯＲ処理及びＰＨＴ処理は、以下の特性を有することが本発明者によって確認されている。尚、ＰＨＴ処理においては、Ｎ２及びＨ２も若干量発生する。
１）熱酸化膜の選択比（除去速度）が高い。
具体的には、ＣＯＲ処理及びＰＨＴ処理は、熱酸化膜の選択比が高い一方、シリコンの選択比が低い。したがって、熱酸化膜であるＳｉＯ２膜と同様の性質を有する疑似ＳｉＯ２層を効率よく除去することができる。
２）酸化膜が除去された低誘電率層間絶縁膜の表面における自然酸化膜の成長速度が遅い。
具体的には、ウェットエッチングによって酸化膜が除去された低誘電率層間絶縁膜の表面においては、厚さ３Åの自然酸化膜の成長時間が１０分であるのに対し、ＣＯＲ処理及びＰＨＴ処理によって酸化膜が除去された低誘電率層間絶縁膜の表面においては、厚さ３Åの自然酸化膜の成長時間は２時間以上である。したがって、電子デバイスの製造工程において不要な酸化膜が発生することがなく、電子デバイスの信頼性を向上することができる。
３）ドライ環境において反応が進行する。
具体的には、ＣＯＲ処理において水を反応に用いることはなく、また、ＣＯＲ処理によって発生した水もＰＨＴ処理によって気化されるため、酸化膜が除去された低誘電率層間絶縁膜の表面にＯＨ基が配されることがない。したがって、低誘電率層間絶縁膜の表面が親水性になることがなく、もって該表面は吸湿することがないため、電子デバイスの配線信頼性の低下を防止することができる。
４）生成物の生成量は所定時間が経過すると飽和する。
具体的には、所定時間が経過すると、それ以後、疑似ＳｉＯ２層をアンモニアガス及び弗化水素ガスの混合気体に暴露し続けても、生成物の生成量は増加しない。また、生成物の生成量は、混合気体の圧力、体積流量比等の混合気体のパラメータによって決定される。したがって、疑似ＳｉＯ２層の除去量の制御を容易に行うことができる。
５）パーティクルの発生が非常に少ない。
具体的には、第２のプロセスユニット３４及び第３のプロセスユニット３６において、２０００枚のウエハＷにおける疑似ＳｉＯ２層の除去を実行しても、チャンバ３８やチャンバ５０の内壁等にパーティクルの付着がほとんど観測されない。したがって、電子デバイスにおいてパーティクルを介した配線の短絡等が発生することがなく、電子デバイスの信頼性を向上することができる。
本実施の形態に係る基板の処理方法では、基板処理装置１０において、まず、疑似ＳｉＯ２層が表面に形成された低誘電率層間絶縁膜を有するウエハＷを第２のプロセスユニット３４のチャンバ３８に収容し、該チャンバ３８内の圧力を所定の圧力に調整し、チャンバ３８内にアンモニアガス、弗化水素ガス及び希釈ガスとしてのアルゴン（Ａｒ）ガスを導入して、チャンバ３８内をこれらから成る混合気体の雰囲気とし、疑似ＳｉＯ２層を所定の圧力下において混合気体に暴露する（表面損傷層暴露ステップ）。これにより、疑似ＳｉＯ２層、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物を生成する。

次いで、生成物が生成されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置し、該チャンバ５０内の圧力を所定の圧力に調整し、チャンバ５０内に窒素ガスを導入して粘性流を生じさせ、ステージヒータ５１によってウエハＷを所定の温度に加熱する（表面損傷層加熱ステップ）。これにより、熱によって生成物の錯体構造が分解し、生成物は四弗化珪素（ＳｉＦ４）、アンモニア、弗化水素に分離して気化する。気化したこれらの分子は粘性流に巻き込まれて第３のプロセスユニット排気系６７によってチャンバ５０から排出される。
第２のプロセスユニット３４において、弗化水素ガスは水分と反応しやすいため、チャンバ３８におけるアンモニアガスの体積を弗化水素ガスの体積より多く設定するのが好ましく、また、チャンバ３８における水分子はできるだけ除去するのが好ましい。具体的には、チャンバ３８内の混合気体におけるアンモニアガスに対する弗化水素ガスの体積流量（ＳＣＣＭ）比は１〜１／２であるのが好ましく、また、チャンバ３８内の所定の圧力は６．７×１０−２〜４．０Ｐａ（０．５〜３０ｍＴｏｒｒ）であるのが好ましい。これにより、チャンバ３８内の混合気体の流量比等が安定するため、生成物の生成を助長することができる。
また、チャンバ３８内の所定の圧力が６．７×１０−２〜４．０Ｐａ（０．５〜３０ｍＴｏｒｒ）であると、生成物の生成量を所定時間経過後に確実に飽和させることができ、これにより、エッチング深さを確実に制御することができる（セルフリミテッド）。例えば、チャンバ３８内の所定の圧力が１．３Ｐａ（１０ｍＴｏｒｒ）である場合、エッチングの進行はＣＯＲ処理開始から約３分経過後に停止する。このときのエッチング深さは略１５ｎｍである。また、チャンバ３８内の所定の圧力が２．７Ｐａ（２０ｍＴｏｒｒ）である場合、エッチングの進行はＣＯＲ処理開始から約３分経過後に停止する。このときのエッチング深さは略２４ｎｍである。
また、反応物は常温近傍で反応が促進されるため、ウエハＷを載置するＥＳＣ３９は、内蔵する調温機構（図示しない）によってその温度が２５℃に設定されるのが好ましく。さらに、温度が高いほどチャンバ３８内に発生した副生成物が付着しにくいことから、チャンバ３８内の内壁温度は、側壁に埋設されたヒータ（図示しない）によって５０℃に設定されるのが好ましい。
第３のプロセスユニット３６において、反応物は配位結合を含む錯化合物（Complex compound）であり、錯化合物は結合力が弱く、比較的低温においても熱分解が促進されるので、ウエハＷの所定の温度は８０〜２００℃であるのが好ましく、さらに、ウエハＷにＰＨＴ処理を施す時間は、６０〜１８０秒であるのが好ましい。また、チャンバ５０に粘性流を生じさせるためには、チャンバ５０内の真空度を高めるのは好ましくなく、また、一定の流量のガス流が必要である。したがって、該チャンバ５０における所定の圧力は、６．７×１０〜１．３×１０２Ｐａ（５００ｍＴｏｒｒ〜１Ｔｏｒｒ）であるのが好ましく、窒素ガスの流量は５００〜３０００ＳＣＣＭであるのが好ましい。これにより、チャンバ５０内において粘性流を確実に生じさせることができるため、生成物の熱分解によって生じた気体分子を確実に除去することができる。
また、ウエハＷにＣＯＲ処理を施す前に、第１のＩＭＳ１７によって疑似ＳｉＯ２層を有する低誘電率層間絶縁膜における配線溝やコンタクトホール（接続孔）のＣＤ値を測定し、測定されたＣＤ値に応じて、ＥＣ８９のＣＰＵが、ＣＤ値と疑似ＳｉＯ２層の除去量に関連する処理条件パラメータとの所定の関係に基づいて、ＣＯＲ処理又はＰＨＴ処理における処理条件パラメータの値を決定する（生成物生成条件決定ステップ）のが好ましい。これにより、疑似ＳｉＯ２層の除去量の制御を正確に行うことができ、もって基板の表面処理の効率を向上することができる。
上記所定の関係は、複数のウエハＷを処理するロットの初期において、第１のＩＭＳ１７によって測定されたＣＯＲ処理及びＰＨＴ処理を施す前及び施した後におけるＣＤ値の差、すなわち、ＣＯＲ処理及びＰＨＴ処理による疑似ＳｉＯ２層の除去量と、このときのＣＯＲ処理及びＰＨＴ処理における処理条件パラメータとに基づいて設定される。処理条件パラメータとしては、例えば、アンモニアガスに対する弗化水素ガスの体積流量比やチャンバ３８内の所定の圧力、ステージヒータ５１に載置されたウエハＷの加熱温度等が該当する。このようにして設定された所定の関係はＥＣ８９のＨＤＤ等に格納され、ロットの初期以降におけるウエハＷの処理において上述のようにして参照される。
また、或るウエハＷのＣＯＲ処理及びＰＨＴ処理を施す前及び施した後におけるＣＤ値
の差に基づいて、当該ウエハＷに再度ＣＯＲ処理及びＰＨＴ処理を施すか否かを決定してもよく、さらに、再度ＣＯＲ処理及びＰＨＴ処理を施す場合には、ＥＣ８９のＣＰＵが、当該ウエハＷのＣＯＲ処理及びＰＨＴ処理を施した後におけるＣＤ値に応じて、上記所定の関係に基づいてＣＯＲ処理及びＰＨＴ処理の条件パラメータを決定してもよい。
本実施の形態に係る基板の処理方法によれば、疑似ＳｉＯ２層が表面に形成された低誘電率層間絶縁膜を有するウエハＷが所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスからなる混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露されたウエハＷが所定の温度に加熱される。これにより、疑似ＳｉＯ２層、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物が生成され、該生成された生成物の錯体構造が熱によって分解し、生成物は四弗化珪素（ＳｉＦ４）、アンモニア、弗化水素に分離して気化する。すなわち、薬液を用いずに疑似ＳｉＯ２層を除去することができるため、疑似ＳｉＯ２層が除去された低誘電率層間絶縁膜の表面にＯＨ基が配されることがない。また、生成物の生成量は所定時間が経過すると飽和し、生成物の生成量は混合気体のパラメータによって決定される。したがって、疑似ＳｉＯ２層の除去量の制御を容易に行うことができると共に、ウエハＷから製造される電子デバイスの配線信頼性の低下を防止することができる。
また、本実施の形態に係る基板の処理方法によれば、ウエハＷにプラズマレスエッチング処理が施されて低誘電率層間絶縁膜の表面の疑似ＳｉＯ２層が除去されるので、ウエハＷから製造される電子デバイスにおいて、ゲート電極に電荷が蓄積されないため、ゲート酸化膜の劣化や破壊を防止することができ、エネルギー粒子が電子デバイスに照射されることがないため、半導体における結晶欠陥の発生を防止することができ、さらに、プラズマに起因する予期せぬ化学反応が起こらないため、不純物の発生を防止することができ、これにより、チャンバ３８やチャンバ５０内が汚染されるのを防止することができる。
さらに、本実施の形態に係る基板の処理方法によれば、ウエハＷにドライクリーニング処理が施されて低誘電率層間絶縁膜の表面の疑似ＳｉＯ２層が除去されるので、ウエハＷの表面の物性の変化を抑制することができ、もって、ウエハＷから製造される電子デバイスにおける配線信頼性の低下を確実に防止することができる。
次に、本発明の実施の形態に係る電子デバイスの製造方法について説明する。
本実施の形態に係る電子デバイスの製造方法においても、上述したＣＯＲ処理及びＰＨＴ処理を用いて、低誘電率層間絶縁膜の表面に形成された疑似ＳｉＯ２層を除去する。また、ＣＯＲ処理及びＰＨＴ処理は基板処理装置１０における第２のプロセスシップ１２において実行される。
図６は、本発明の実施の形態に係る電子デバイスの製造方法を示す工程図である。
図６において、まず、シリコンからなるウエハＷの表面において、熱酸化によって形成された酸化珪素（ＳｉＯ２）膜１０１上に、下部電極１０２、容量絶縁膜１０３及び上部電極１０４からなるキャパシタ１０５を形成し、さらに、キャパシタ１０５上に、ＳｉＯＣ系の低誘電率層間絶縁膜材料をＣＶＤ法によって堆積させ、若しくは、ＳＯＤ（Spin On Dielectric）法によって有機ポリマー系の塗布型低誘電率層間絶縁膜材料を堆積させて低誘電率層間絶縁膜１０６を成膜する（低誘電率絶縁膜成膜ステップ）（図６（Ａ））。

次いで、リソグラフィによって低誘電率層間絶縁膜１０６の一部を暴露する開口部１０７を有するパターンのフォトレジスト層１０８を形成し（フォトレジスト層形成ステップ）（図６（Ｂ））、該形成されたフォトレジスト層１０８をマスクとして用いて、処理ガス（例えば、所定の流量比の弗化炭素（Ｃ４Ｆ８）ガス、酸素（Ｏ２）ガス及びアルゴンガスから成る混合ガス）がプラズマ化されて発生したイオンやラジカルによって低誘電率層間絶縁膜１０６をＲＩＥ処理によってエッチングし、低誘電率層間絶縁膜１０６において上部電極１０４に達するビア（Via）ホール（接続孔）１０９を加工成形する（プラズマ加工成形ステップ）（図６（Ｃ））。このとき、低誘電率層間絶縁膜１０６におけるビアホール１０９の表面は、ＲＩＥ処理に起因して発生した疑似ＳｉＯ２層１１０によって覆われる。
その後、ウエハＷを第２のプロセスユニット３４におけるチャンバ３８に収容することによって、疑似ＳｉＯ２層１１０によって覆われたビアホール１０９の表面を、所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露し（接続孔表面暴露ステップ）、ビアホール１０９の表面において疑似ＳｉＯ２層１１０、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物１１１を生成する（図６（Ｄ））。
次いで、生成物１１１が生成されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置することによってビアホール１０９の表面、引いては生成物１１１を所定の温度に加熱し（接続孔表面加熱ステップ）、生成物１１１の錯体構造を分解し、生成物１１１を四弗化珪素、アンモニア、弗化水素に分離させて気化させる（図６（Ｅ））。これにより、ビアホール１０９の表面における疑似ＳｉＯ２層１１０が除去される（図６（Ｆ））。
本実施の形態に係る電子デバイスの製造方法によれば、ＲＩＥ処理に起因して発生する疑似ＳｉＯ２層１１０で覆われたビアホール１０９の表面が、所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露され、さらに、ビアホール１０９の表面が所定の温度に加熱される。疑似ＳｉＯ２層１１０が所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露されると、疑似ＳｉＯ２層１１０、アンモニアガス及び弗化水素ガスに基づいた生成物１１１が生成され、該生成された生成物１１１が所定の温度に加熱されると、当該生成物１１１が気化する。すなわち、薬液を用いずにビアホール１０９の表面における疑似ＳｉＯ２層１１０を除去することができる。また、生成物１１１の生成量は混合気体のパラメータによって制御することができる。したがって、ビアホール１０９の表面における疑似ＳｉＯ２層１１０の除去量の制御を容易に行うことができると共に、電子デバイスにおける配線信頼性の低下を防止することができる。
図７は、本実施の形態に係る電子デバイスの製造方法の第１の変形例を示す工程図である。
図７において、まず、シリコンからなるウエハＷの表面上に形成されたポリシリコン層１１２上にＳｉＯＣ系の低誘電率層間絶縁膜材料や、有機ポリマー系の塗布型低誘電率層間絶縁膜材料を堆積させて低誘電率層間絶縁膜１１３を成膜し、該低誘電率層間絶縁膜１１３上に酸化珪素膜１１４（他の絶縁膜）を成膜して層間絶縁膜１１５を形成する（層間絶縁膜形成ステップ）（図７（Ａ））。
次いで、リソグラフィによって層間絶縁膜１１５の一部を暴露する開口部１１６を有するパターンのフォトレジスト層１１７を形成し（（図７（Ｂ））、該形成されたフォトレジスト層１１７をマスクとして用いて、層間絶縁膜１１５をＲＩＥ処理によってエッチングし、層間絶縁膜１１５において配線溝１１８を加工成形する（プラズマ加工成形ステップ）（図７（Ｃ））。このとき、配線溝１１８の表面のうち低誘電率層間絶縁膜１１３に対応する表面は、ＲＩＥ処理に起因して発生した疑似ＳｉＯ２層１１９によって覆われる。
その後、ウエハＷを第２のプロセスユニット３４におけるチャンバ３８に収容することによって、少なくとも低誘電率層間絶縁膜１１３に対応する表面を所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露し（配線溝表面暴露ステップ）、低誘電率層間絶縁膜１１３に対応する表面において疑似ＳｉＯ２層１１９、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物１２０を生成する（図７（Ｄ））。
次いで、生成物１１１が生成されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置することによって配線溝１１８の表面、引いては生成物１２０を所定の温度に加熱し（配線溝表面加熱ステップ）、生成物１２０の錯体構造を分解し、生成物１２０を四弗化珪素、アンモニア、弗化水素に分離させて気化させる（図７（Ｅ））。これにより、配線溝１１８の表面における疑似ＳｉＯ２層１１９が除去される（図７（Ｆ））。
次いで、フォトレジスト層１１７を除去し（アッシングステップ）（図７（Ｇ））、該低誘電率層間絶縁膜１１３上の酸化珪素膜１１４をウェットエッチング等によって除去する（他の絶縁膜除去ステップ）（図７（Ｈ））。フォトレジスト層１１７を除去する際、該フォトレジスト層１１７が酸化珪素（ＳｉＯ２）からなるときは、該フォトレジスト層１１７をアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露してフォトレジスト層１１７の酸化珪素、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物を生成し（ＣＯＲ処理）、さらに、該生成物を加熱して生成物の錯体構造を分解し、該生成物を四弗化珪素、アンモニア、弗化水素に分離させて気化させる（ＰＨＴ処理）ことによって除去してもよい。これにより、薬液やプラズマを用いずにフォトレジスト層１１７を除去することができる。また、フォトレジスト層１１７の除去量は混合気体のパラメータによって制御することができるため、フォトレジスト層１１７の残渣の発生や酸化珪素膜１１４の不必要なエッチングを防止することができる。
さらに、ＣＶＤ法やＰＶＤ（Physical Vapor Deposition）法によって銅（Ｃｕ）やアルミ（Ａｌ）等の配線材料からなる導電膜をウエハＷ全体上に成膜して、該配線材料を配線溝１１８に導入し（図７（Ｉ））、これにより、配線１２１を形成する（配線形成ステップ）（図７（Ｊ））。
本実施の形態に係る電子デバイスの製造方法の第１の変形例によれば、ＲＩＥ処理に起因して発生する疑似ＳｉＯ２層１１９で覆われた低誘電率層間絶縁膜１１３における配線溝１１８の表面が、所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露され、さらに、配線溝１１８の表面が所定の温度に加熱される。疑似ＳｉＯ２層１１９が所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露されると、疑似ＳｉＯ２層１１９、アンモニアガス及び弗化水素ガスに基づいた生成物１２０が生成され、該生成された生成物１２０が所定の温度に加熱されると、当該生成物１２０が気化する。すなわち、薬液を用いずに低誘電率層間絶縁膜１１３における配線溝１１８の表面における疑似ＳｉＯ２層１１９を除去することができる。また、生成物１２０の生成量は混合気体のパラメータによって制御することができる。したがって、低誘電率層間絶縁膜１１３における配線溝１１８の表面における疑似ＳｉＯ２層１１９の除去量の制御を容易に行うことができると共に、電子デバイスにおける配線信頼性の低下を防止することができる。
図８は、本実施の形態に係る電子デバイスの製造方法の第２の変形例を示す工程図である。
図８において、まず、シリコンからなるウエハＷの表面上に導電膜としてのポリシリコン層１２２を成膜し（導電膜成膜ステップ）、該ポリシリコン層１２２上にＳｉＯＣ系の低誘電率層間絶縁膜材料や、有機ポリマー系の塗布型低誘電率層間絶縁膜材料を堆積させて低誘電率層間絶縁膜１２３を成膜する（低誘電率絶縁膜成膜ステップ）（図８（Ａ））。
次いで、リソグラフィによって低誘電率層間絶縁膜１２３の一部を暴露する開口部１２４を有するパターンのフォトレジスト層１２５を形成し（フォトレジスト層形成ステップ）（（図８（Ｂ））、該形成されたフォトレジスト層１２５をマスクとして用いて、低誘電率層間絶縁膜１２３をＲＩＥ処理によってエッチングし、低誘電率層間絶縁膜１２３においてポリシリコン層１２２に達するコンタクトホール（接続孔）１２６を加工成形する（プラズマ加工成形ステップ）（図８（Ｃ））。このとき、低誘電率層間絶縁膜１２３におけるコンタクトホール１２６の表面は、ＲＩＥ処理に起因して発生した疑似ＳｉＯ２層１２７によって覆われる。
その後、ウエハＷを第２のプロセスユニット３４におけるチャンバ３８に収容することによって、疑似ＳｉＯ２層１２７によって覆われたコンタクトホール１２６の表面を、所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露し（接続孔表面暴露ステップ）、コンタクトホール１２６の表面において疑似ＳｉＯ２層１２７、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物１２８を生成する（図８（Ｄ））。
次いで、生成物１２８が生成されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置することによってコンタクトホール１２６の表面、引いては生成物１２８を所定の温度に加熱し（接続孔表面加熱ステップ）、生成物１２８の錯体構造を分解し、生成物１２８を四弗化珪素、アンモニア、弗化水素に分離させて気化させる（図８（Ｅ））。これにより、コンタクトホール１２６の表面における疑似ＳｉＯ２層１２７が除去される（図８（Ｆ））。
次いで、フォトレジスト層１２５を除去し（アッシングステップ）（図８（Ｇ））、ＣＶＤ法やＰＶＤ法によって銅やアルミ等の配線材料からなる導電膜をウエハＷ全体上に成膜して、該配線材料をコンタクトホール１２６に導入し（図８（Ｈ））、これにより、配線１２９を形成する（配線形成ステップ）（図８（Ｉ））。
本実施の形態に係る電子デバイスの製造方法の第２の変形例によれば、ＲＩＥ処理に起因して発生する疑似ＳｉＯ２層１２７で覆われたコンタクトホール１２６の表面が、所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露され、さらに、コンタクトホール１２６の表面が所定の温度に加熱される。疑似ＳｉＯ２層１２７が所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露されると、疑似ＳｉＯ２層１２７、アンモニアガス及び弗化水素ガスに基づいた生成物１２８が生成され、該生成された生成物１２８が所定の温度に加熱されると、当該生成物１２８が気化する。すなわち、薬液を用いずにコンタクトホール１２６の表面における疑似ＳｉＯ２層１２７を除去することができる。また、生成物１２８の生成量は混合気体のパラメータによって制御することができる。したがって、コンタクトホール１２６の表面における疑似ＳｉＯ２層１２７の除去量の制御を容易に行うことができると共に、電子デバイスにおける配線信頼性の低下を防止することができる。
図９は、本実施の形態に係る電子デバイスの製造方法の第３の変形例を示す工程図である。
図９において、まず、シリコンからなるウエハＷの表面上に、下側から酸化珪素膜１３０、ポリシリコン層１３１、低誘電率層間絶縁膜材料としてのＴＥＯＳ（Ｓｉ（ＯＣＨ２ＣＨ３）４，Tetra Ethyl Ortho Silicate）ＴＥＯＳ層１３２、及び窒化物からなる反射防止膜としてのＢＡＲＣ（Bottom Anti Reflection Coating）層１３３を下側から順に形成し、さらに、リソグラフィによってＢＡＲＣ層１３３上に所望のゲート形状に対応したパターンのフォトレジスト層１３４を形成する（（図９（Ａ））。
次いで、形成されたフォトレジスト層１３４をマスクとして用いて、まず、フォトレジスト層１３４に覆われていないＢＡＲＣ層１３３をエッチング等によって除去し（図９（Ｂ））、さらに、フォトレジスト層１３４に覆われていないＴＥＯＳ層１３２をＲＩＥ処理によってエッチングして除去して、フォトレジスト層１３４の直下以外においてポリシリコン層１３１を露出させ（図９（Ｃ））、さらに、フォトレジスト層１３４を除去する（図９（Ｄ））。このとき、ＴＥＯＳ層１３２の露出面（側面）は、ＲＩＥ処理に起因して発生した疑似ＳｉＯ２層１３５によって覆われる。
その後、ウエハＷを第２のプロセスユニット３４におけるチャンバ３８に収容することによって、疑似ＳｉＯ２層１３５によって覆われたＴＥＯＳ層１３２の露出面を、所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露し、ＴＥＯＳ層１３２の露出面において疑似ＳｉＯ２層１３５、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物１３６を生成する（図９（Ｅ））。
次いで、生成物１３６が生成されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置することによってＴＥＯＳ層１３２の露出面、引いては生成物１３６を所定の温度に加熱し、生成物１３６の錯体構造を分解し、生成物１３６を四弗化珪素、アンモニア、弗化水素に分離させて気化させる（図９（Ｆ））。これにより、ＴＥＯＳ層１３２の露出面における疑似ＳｉＯ２層１３５が除去されて、ＴＥＯＳ層１３２がトリミングされる（図９（Ｇ））。
次いで、トリミングされたＴＥＯＳ層１３２上のＢＡＲＣ層１３３が除去され、さらにトリミングされたＴＥＯＳ層１３２で覆われていないポリシリコン層１３１がエッチング等によって除去される。これにより、ウエハＷ上にゲートが形成される（図９（Ｈ））
本実施の形態に係る電子デバイスの製造方法の第３の変形例によれば、ＲＩＥ処理に起因して発生する疑似ＳｉＯ２層１３５で覆われたＴＥＯＳ層１３２の露出面が、所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露され、さらに、ＴＥＯＳ層１３２の露出面が所定の温度に加熱される。疑似ＳｉＯ２層１３５が所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露されると、疑似ＳｉＯ２層１３５、アンモニアガス及び弗化水素ガスに基づいた生成物１３６が生成され、該生成された生成物１３６が所定の温度に加熱されると、当該生成物１３６が気化する。すなわち、薬液を用いずにＴＥＯＳ層１３２の露出面における疑似ＳｉＯ２層１３５を除去することができる。また、生成物１３６の生成量は混合気体のパラメータによって制御することができる。したがって、ＴＥＯＳ層１３２の露出面における疑似ＳｉＯ２層１３５の除去量の制御を容易に行うことができると共に、電子デバイスにおける配線信頼性の低下を防止することができる。
上述した本実施の形態に係る電子デバイスの製造方法及び各変形例において、疑似ＳｉＯ２層を除去する前に、ウエハＷを第１のＩＭＳ１７に搬入して、ビアホール１０９、配線溝１１８、若しくははコンタクトホール１２６の表面、又はＴＥＯＳ層１３２の露出面のＣＤ値を測定し、測定されたＣＤ値に応じて、ＥＣ８９のＣＰＵが、ＣＤ値と疑似ＳｉＯ２層の除去量に関連する処理条件パラメータとの所定の関係に基づいて、アンモニアガスに対する弗化水素ガスの体積流量比やチャンバ３８内の所定の圧力、ステージヒータ５１に載置されたウエハＷの加熱温度等の目標値を決定するのが好ましい。これにより、疑似ＳｉＯ２層の除去量の制御を正確に行うことができ、もって電子デバイスの製造効率を向上することができる。
また、疑似ＳｉＯ２層の除去前及び除去後におけるビアホール１０９の表面等のＣＤ値の差に基づいて、再度疑似ＳｉＯ２層の除去を行うか否かを決定してもよく、さらに、再度疑似ＳｉＯ２層の除去を行う場合には、ＥＣ８９のＣＰＵが、疑似ＳｉＯ２層の除去後におけるビアホール１０９の表面等のＣＤ値に応じて、上記所定の関係に基づいてアンモニアガスに対する弗化水素ガスの体積流量比等を決定してもよい。
上述した本実施の形態に係る基板の処理方法が適用される基板処理装置は、図１に示すような互いに平行に配されたプロセスシップを２つ備えるパラレルタイプの基板処理装置に限られず、図１０や図１１に示すように、ウエハＷに所定の処理を施す真空処理室としての複数のプロセスユニットが放射状に配置された基板処理装置も該当する。
図１０は、本実施の形態に係る基板の処理方法が適用される基板処理装置の第１の変形例の概略構成を示す平面図である。なお、図１０においては、図１の基板処理装置１０における構成要素と同様の構成要素には同じ符号を付し、その説明を省略する。
図１０において、基板処理装置１３７は、平面視六角形のトランスファユニット１３８と、該トランスファユニット１３８の周囲において放射状に配置された４つのプロセスユニット１３９〜１４２と、ローダーユニット１３と、トランスファユニット１３８及びローダーユニット１３の間に配置され、トランスファユニット１３８及びローダーユニット１３を連結する２つのロード・ロックユニット１４３，１４４とを備える。
トランスファユニット１３８及び各プロセスユニット１３９〜１４２は内部の圧力が真空に維持され、トランスファユニット１３８と各プロセスユニット１３９〜１４２とは、それぞれ真空ゲートバルブ１４５〜１４８を介して接続される。
基板処理装置１３７では、ローダーユニット１３の内部圧力が大気圧に維持される一方、トランスファユニット１３８の内部圧力は真空に維持される。そのため、各ロード・ロックユニット１４３，１４４は、それぞれトランスファユニット１３８との連結部に真空ゲートバルブ１４９，１５０を備えると共に、ローダーユニット１３との連結部に大気ドアバルブ１５１，１５２を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックユニット１４３，１４４はローダーユニット１３及びトランスファユニット１３８の間において受渡されるウエハＷを一時的に載置するためのウエハ載置台１５３，１５４を有する。
トランスファユニット１３８はその内部に配置された屈伸及び旋回自在になされたフロッグレッグタイプの搬送アーム１５５を有し、該搬送アーム１５５は、各プロセスユニット１３９〜１４２や各ロード・ロックユニット１４３，１４４の間においてウエハＷを搬送する。
各プロセスユニット１３９〜１４２は、それぞれ処理が施されるウエハＷを載置する載置台１５６〜１５９を有する。ここで、プロセスユニット１４０は基板処理装置１０における第１のプロセスユニット２５と同様の構成を有し、プロセスユニット１４１は第２のプロセスユニット３４と同様の構成を有し、プロセスユニット１４２は第３のプロセスユニット３６と同様の構成を有する。したがって、プロセスユニット１４０はウエハＷにＲＩＥ処理を施し、プロセスユニット１４１はウエハＷにＣＯＲ処理を施し、プロセスユニット１４２はウエハＷにＰＨＴ処理を施すことができる。
基板処理装置１３７では、表面に疑似ＳｉＯ２層が形成された低誘電率層間絶縁膜を有するウエハＷを、プロセスユニット１４１に搬入してＣＯＲ処理を施し、さらにプロセスユニット１４２に搬入してＰＨＴ処理を施すことにより、上述した本実施の形態に係る基板の処理方法を実行する。
なお、基板処理装置１３７における各構成要素の動作は、基板処理装置１０におけるシステムコントローラと同様の構成を有するシステムコントローラによって制御される。
図１１は、本実施の形態に係る基板の処理方法が適用される基板処理装置の第２の変形例の概略構成を示す平面図である。なお、図１１においては、図１の基板処理装置１０及び図１０の基板処理装置１３７における構成要素と同様の構成要素には同じ符号を付し、その説明を省略する。
図１１において、基板処理装置１６０は、図１０の基板処理装置１３７に対して、２つのプロセスユニット１６１，１６２が追加され、これに対応して、トランスファユニット１６３の形状も基板処理装置１３７におけるトランスファユニット１３８の形状と異なる。追加された２つのプロセスユニット１６１，１６２は、それぞれ真空ゲートバルブ１６４，１６５を介してトランスファユニット１６３と接続されると共に、ウエハＷの載置台１６６，１６７を有する。
また、トランスファユニット１６３は、２つのスカラアームタイプの搬送アームからなる搬送アームユニット１６８を備える。該搬送アームユニット１６８は、トランスファユニット１６３内に配設されたガイドレール１６９に沿って移動し、各プロセスユニット１３９〜１４２，１６１，１６２や各ロード・ロックユニット１４３，１４４の間においてウエハＷを搬送する。
基板処理装置１６０では、基板処理装置１３７と同様に、表面に疑似ＳｉＯ２層が形成された低誘電率層間絶縁膜を有するウエハＷを、プロセスユニット１４１に搬入してＣＯＲ処理を施し、さらにプロセスユニット１４２に搬入してＰＨＴ処理を施すことにより、上述した本実施の形態に係る基板の処理方法を実行する。
なお、基板処理装置１６０における各構成要素の動作も、基板処理装置１０におけるシステムコントローラと同様の構成を有するシステムコントローラによって制御される。
上述した本実施の形態に係る電子デバイスの製造方法及び各変形例では、低誘電率層間絶縁膜の疑似ＳｉＯ２層がＣＯＲ処理及びＰＨＴ処理によって除去されたが、除去される疑似ＳｉＯ２層はこれに限られない。疑似ＳｉＯ２層が発生する膜であればＣＯＲ処理及びＰＨＴ処理を適用することによって該疑似ＳｉＯ２層を除去することが可能である。
例えば、フォトレジスト膜や酸化珪素を用いたハードマスク膜もＲＩＥ処理によって表面が損傷（変質）し、疑似ＳｉＯ２層が発生するが、このフォトレジスト膜やハードマスク膜の疑似ＳｉＯ２層も上述したＣＯＲ処理及びＰＨＴ処理によって除去（アッシング）することが可能である。
以下、フォトレジスト膜の疑似ＳｉＯ２層をＣＯＲ処理及びＰＨＴ処理によって除去する方法が適用された電子デバイスの製造方法について説明する。
まず、ウエハＷの表面上にポリシリコン層を形成し、該ポリシリコン層上に絶縁膜を堆積させて形成し、さらに、該絶縁膜上に剥離層（酸化珪素）を形成する。
次いで、該剥離層上に所定のパターンのフォトレジスト膜を形成し、弗化炭素（Ｃ４Ｆ８）ガス等を用いたＲＩＥ処理によって絶縁膜及び剥離膜をエッチングする。このとき、フォトレジスト膜の表面上には、変質層として疑似ＳｉＯ２層が形成されると共に、残渣としての疑似ＳｉＯ２の粒隗等が堆積する。
その後、ウエハＷを第２のプロセスユニット３４におけるチャンバ３８に収容することによって、疑似ＳｉＯ２層等によって覆われたフォトレジスト膜の表面を、所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露し、フォトレジスト膜の表面において疑似ＳｉＯ２、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物を生成する。
次いで、生成物が生成されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置することによってフォトレジスト膜の表面、引いては生成物を所定の温度に加熱し、生成物の錯体構造を分解し、生成物を四弗化珪素、アンモニア、弗化水素に分離させて気化させる。これにより、フォトレジスト膜の表面における疑似ＳｉＯ２層や疑似ＳｉＯ２の粒隗が選択的に除去（アッシング）される。
上述した電子デバイスの製造方法によれば、薬液やプラズマを用いずにフォトレジスト膜の表面における疑似ＳｉＯ２層等を選択的にアッシングすることができる。また、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、フォトレジスト膜の表面における疑似ＳｉＯ２層の除去量の制御を容易に行うことができると共に、電子デバイスにおける配線信頼性の低下を防止することができる。
なお、上述した電子デバイスには、いわゆる半導体デバイスの他に、強誘電体、高誘電体等の絶縁性金属酸化物、特にペロブスカイト型結晶構造を有する物質よりなる薄膜を有する不揮発性又は大容量のメモリ素子も含む。ペロブスカイト型結晶構造を有する物質としては、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸バリウムストロンチウム（ＰＳＴ）、及びタンタル酸ニオブストロンチウムビスマス（ＳＢＴ）等が該当する。
本発明の目的は、上述した本実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、ＥＣ８９に供給し、ＥＣ８９のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した本実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記本実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した本実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した本実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
本発明の実施の形態に係る基板の処理方法が適用される基板処理装置の概略構成を示す平面図である。 図１における第２のプロセスユニットの断面図であり、図２（Ａ）は図１における線II−IIに沿う断面図であり、図２（Ｂ）は図２（Ａ）におけるＡ部の拡大図である。 図１における第２のプロセスシップの概略構成を示す斜視図である。 図３における第２のロード・ロックユニットのユニット駆動用ドライエア供給系の概略構成を示す図である。 図１の基板処理装置におけるシステムコントローラの概略構成を示す図である。 本発明の実施の形態に係る電子デバイスの製造方法を示す工程図である。 本実施の形態に係る電子デバイスの製造方法の第１の変形例を示す工程図である。 本形態に係る電子デバイスの製造方法の第２の変形例を示す工程図である。 本形態に係る電子デバイスの製造方法の第３の変形例を示す工程図である。 本実施の形態に係る基板の処理方法が適用される基板処理装置の第１の変形例の概略構成を示す平面図である。 本実施の形態に係る基板の処理方法が適用される基板処理装置の第２の変形例の概略構成を示す平面図である。
符号の説明
Ｗ ウエハ
１０，１３７，１６０ 基板処理装置
１１ 第１のプロセスシップ
１２ 第２のプロセスシップ
１３ ローダーユニット
１７ 第１のＩＭＳ
１８ 第２のＩＭＳ
２５ 第１のプロセスユニット
３４ 第２のプロセスユニット
３６ 第３のプロセスユニット
３７ 第２の搬送アーム
３８，５０，７０ チャンバ
３９ ＥＳＣ
４０ シャワーヘッド
４１ ＴＭＰ
４２，６９ ＡＰＣバルブ
４５ 第１のバッファ室
４６ 第２のバッファ室
４７，４８ ガス通気孔
４９ 第２のロード・ロック室
５１ ステージヒータ
５７ アンモニアガス供給管
５８ 弗化水素ガス供給管
５９，６６，７２ 圧力ゲージ
６１ 第２のプロセスユニット排気系
６５，７１ 窒素ガス供給管
６７ 第３のプロセスユニット排気系
７３ 第２のロード・ロックユニット排気系
７４ 大気連通管
８９ ＥＣ
９０，９１，９２ ＭＣ
９３ スイッチングハブ
９５ ＧＨＯＳＴネットワーク
９７，９８，９９ Ｉ／Ｏモジュール
１００ Ｉ／Ｏ部
１０１，１１４，１３０ 酸化珪素膜
１０５ キャパシタ
１０６，１１３，１２３ 低誘電率層間絶縁膜
１０８，１１７，１２５，１３４ フォトレジスト層
１０９ ビアホール
１１０，１１９，１２７，１３５ 疑似ＳｉＯ２層
１１１，１２０，１２８，１３６ 生成物
１１２，１２２，１３１ ポリシリコン層
１１５ 層間絶縁膜
１１８ 配線溝
１２１，１２９ 配線
１２６ コンタクトホール
１３２ ＴＥＯＳ層
１３３ ＢＡＲＣ層
１３８，１６３ トランスファユニット
１３９，１４０，１４１，１４２，１６１，１６２ プロセスユニット
１７０ ＬＡＮ
１７１ ＰＣ

Claims (8)

  1. 炭素を含む低誘電率絶縁膜を有し、該低誘電率絶縁膜は、炭素濃度が低下し且つＲＩＥ処理によって生成した疑似ＳｉＯ２層を表面損傷層として有する基板の処理方法であって、
    前記表面損傷層を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露して、前記表面損傷層と前記混合気体のガス分子との化学反応による生成物を生成させる表面損傷層暴露ステップと、
    前記表面損傷層暴露ステップ後に、前記生成物を所定の温度に加熱して前記生成物を気化させることにより、前記生成物を前記低誘電率絶縁膜から除去する表面損傷層加熱ステップと、を有することを特徴とする基板の処理方法。
  2. 前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比は１〜１／２であり、前記所定の圧力は６．７×１０−２〜４．０Ｐａであることを特徴とする請求項１記載の基板の処理方法。
  3. 前記所定の温度は８０〜２００℃であることを特徴とする請求項１又は２記載の基板の処理方法。
  4. 前記表面損傷層を有する低誘電率絶縁膜の形状を測定し、該測定された形状に応じて前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比、及び前記所定の圧力の少なくとも１つを決定する条件決定ステップを、さらに有することを特徴とする請求項１乃至３のいずれか１項に記載の基板の処理方法。
  5. 半導体基板上に形成された下部電極、容量絶縁膜及び上部電極からなるキャパシタ上に炭素を含む低誘電率絶縁膜を成膜する低誘電率絶縁膜成膜ステップと、
    前記低誘電率絶縁膜成膜ステップにより成膜された低誘電率絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成ステップと、
    前記フォトレジスト層形成ステップにより形成されたフォトレジスト層を用いてプラズマ処理により前記低誘電率絶縁膜において前記上部電極に達する接続孔を加工成形するプラズマ加工成形ステップと、
    前記プラズマ加工成形ステップにより加工成形された接続孔の表面を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露し、前記プラズマ加工成形ステップによって前記低誘電率絶縁膜において前記接続孔の表面に形成された炭素濃度の低下した表面損傷層である疑似ＳｉＯ２層と前記混合気体のガス分子との化学反応による生成物を生成させる接続孔表面暴露ステップと、
    前記接続孔表面暴露ステップ後に、前記接続孔の表面を所定の温度に加熱して前記生成物を気化させることにより、前記生成物を前記低誘電率絶縁膜から除去する接続孔表面加熱ステップと、を有することを特徴とする電子デバイスの製造方法。
  6. 半導体基板上に炭素を含む低誘電率絶縁膜を成膜し、該低誘電率絶縁膜上に前記低誘電率絶縁膜より少なくとも炭素濃度が低い他の絶縁膜を成膜して、前記低誘電率絶縁膜と前記他の絶縁膜とからなる層間絶縁膜を形成する層間絶縁膜形成ステップと、
    前記層間絶縁膜形成ステップにより形成された層間絶縁膜にプラズマ処理により配線溝を加工成形するプラズマ加工成形ステップと、
    前記プラズマ加工成形ステップにより加工形成された配線溝の少なくとも前記低誘電率絶縁膜の表面を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露し、前記プラズマ加工成形ステップによって前記低誘電率絶縁膜において前記配線溝の表面に形成された炭素濃度の低下した表面損傷層である疑似ＳｉＯ２層と前記混合気体のガス分子との化学反応による生成物を生成させる配線溝表面暴露ステップと、
    前記配線溝表面暴露ステップ後に、前記配線溝の表面を所定の温度に加熱して前記生成物を気化させることにより、前記生成物を前記低誘電率絶縁膜から除去する配線溝表面加熱ステップと、
    前記配線溝表面加熱ステップ後に、前記他の絶縁膜を除去する他の絶縁膜除去ステップと、
    前記他の絶縁膜除去ステップ後に、前記配線溝に導電材料を導入して配線を形成する配線形成ステップと、を有することを特徴とする電子デバイスの製造方法。
  7. 半導体基板上に珪素を含む導電膜を成膜する導電膜成膜ステップと、
    前記導電膜成膜ステップにより成膜された導電膜上に炭素を含む低誘電率絶縁膜を成膜する低誘電率絶縁膜成膜ステップと、
    前記低誘電率絶縁膜成膜ステップにより成膜された低誘電率絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成ステップと、
    前記フォトレジスト層形成ステップにより形成されたフォトレジスト層を用いてプラズマ処理により前記低誘電率絶縁膜において前記導電膜に達する接続孔を加工成形するプラズマ加工成形ステップと、
    前記プラズマ加工成形ステップにより加工成形された接続孔の表面を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露し、前記プラズマ加工成形ステップによって前記低誘電率絶縁膜において前記接続孔の表面に形成された炭素濃度の低下した表面損傷層である疑似ＳｉＯ２層と前記混合気体のガス分子との化学反応による生成物を生成させる接続孔表面暴露ステップと、
    前記接続孔表面暴露ステップ後に、前記接続孔の表面を所定の温度に加熱して前記生成物を気化させることにより、前記生成物を前記低誘電率絶縁膜から除去する接続孔表面加熱ステップと、
    前記接続孔表面加熱ステップ後に、前記フォトレジスト層を除去するアッシングステップと、
    前記アッシングステップ後に、前記接続孔に導電材料を導入して配線を形成する配線形成ステップと、を有することを特徴とする電子デバイスの製造方法。
  8. 基板処理装置の動作を制御するコンピュータに請求項１乃至４のいずれか１項に記載の基板の処理方法を実行させることを特徴とするプログラム。
JP2005278843A 2005-02-14 2005-09-26 基板の処理方法、電子デバイスの製造方法及びプログラム Active JP4860219B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005278843A JP4860219B2 (ja) 2005-02-14 2005-09-26 基板の処理方法、電子デバイスの製造方法及びプログラム
TW095104740A TWI456691B (zh) 2005-02-14 2006-02-13 基板之處理方法，電子裝置之製造方法及程式
KR1020060013738A KR100830736B1 (ko) 2005-02-14 2006-02-13 기판 처리 방법, 전자 디바이스 제조 방법 및 프로그램을기록한 기록 매체
US11/353,132 US7682517B2 (en) 2005-02-14 2006-02-14 Method of processing substrate, and method of and program for manufacturing electronic device
EP06002925A EP1691408A3 (en) 2005-02-14 2006-02-14 Method of and program for manufacturing an electronic device
CNB2006100074778A CN100517602C (zh) 2005-02-14 2006-02-14 基板的处理方法、电子器件的制造方法和程序

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005036716 2005-02-14
JP2005036716 2005-02-14
JP2005278843A JP4860219B2 (ja) 2005-02-14 2005-09-26 基板の処理方法、電子デバイスの製造方法及びプログラム

Publications (3)

Publication Number Publication Date
JP2006253634A JP2006253634A (ja) 2006-09-21
JP2006253634A5 JP2006253634A5 (ja) 2008-11-06
JP4860219B2 true JP4860219B2 (ja) 2012-01-25

Family

ID=36480956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005278843A Active JP4860219B2 (ja) 2005-02-14 2005-09-26 基板の処理方法、電子デバイスの製造方法及びプログラム

Country Status (6)

Country Link
US (1) US7682517B2 (ja)
EP (1) EP1691408A3 (ja)
JP (1) JP4860219B2 (ja)
KR (1) KR100830736B1 (ja)
CN (1) CN100517602C (ja)
TW (1) TWI456691B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795148B2 (en) * 2006-03-28 2010-09-14 Tokyo Electron Limited Method for removing damaged dielectric material
JP2008034736A (ja) * 2006-07-31 2008-02-14 Tokyo Electron Ltd 熱処理方法および熱処理装置
US7723237B2 (en) * 2006-12-15 2010-05-25 Tokyo Electron Limited Method for selective removal of damaged multi-stack bilayer films
JP2008192835A (ja) * 2007-02-05 2008-08-21 Tokyo Electron Ltd 成膜方法，基板処理装置，および半導体装置
KR20150038360A (ko) * 2007-05-18 2015-04-08 브룩스 오토메이션 인코퍼레이티드 빠른 교환 로봇을 가진 컴팩트 기판 운송 시스템
WO2009001774A1 (ja) * 2007-06-22 2008-12-31 Ulvac, Inc. 半導体ウェーハの保護方法及び半導体装置の製造方法
TWI459851B (zh) * 2007-09-10 2014-11-01 Ngk Insulators Ltd heating equipment
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP5084525B2 (ja) * 2008-01-22 2012-11-28 株式会社アルバック 基板処理装置、及び基板処理方法
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8696815B2 (en) 2009-09-01 2014-04-15 Samsung Display Co., Ltd. Thin film deposition apparatus
KR101732023B1 (ko) * 2010-12-23 2017-05-02 삼성전자주식회사 반도체 장치의 형성 방법
US8569158B2 (en) 2011-03-31 2013-10-29 Tokyo Electron Limited Method for forming ultra-shallow doping regions by solid phase diffusion
US8580664B2 (en) 2011-03-31 2013-11-12 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion
KR20130004830A (ko) 2011-07-04 2013-01-14 삼성디스플레이 주식회사 유기층 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
JP2013048127A (ja) * 2011-07-26 2013-03-07 Applied Materials Inc アッシュ後の側壁の回復
CN102931130A (zh) * 2011-08-11 2013-02-13 应用材料公司 灰化后侧壁修复
KR101707295B1 (ko) * 2012-05-23 2017-02-15 도쿄엘렉트론가부시키가이샤 산화물 에칭 방법
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9543163B2 (en) * 2013-08-20 2017-01-10 Applied Materials, Inc. Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9899224B2 (en) 2015-03-03 2018-02-20 Tokyo Electron Limited Method of controlling solid phase diffusion of boron dopants to form ultra-shallow doping regions
US9806252B2 (en) * 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10229837B2 (en) 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
JP6738485B2 (ja) * 2016-08-26 2020-08-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 低圧リフトピンキャビティハードウェア
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10559451B2 (en) * 2017-02-15 2020-02-11 Applied Materials, Inc. Apparatus with concentric pumping for multiple pressure regimes
JP6956551B2 (ja) * 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
EP3776636A4 (en) 2018-03-30 2021-12-22 Lam Research Corporation ATOMIC LAYER ENGRAVING AND SMOOTHING OF REFRACTORY METALS AND OTHER HIGH SURFACE BOND ENERGY MATERIALS
US11131919B2 (en) * 2018-06-22 2021-09-28 International Business Machines Corporation Extreme ultraviolet (EUV) mask stack processing
JP7349861B2 (ja) * 2019-09-24 2023-09-25 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0376252B1 (en) * 1988-12-27 1997-10-22 Kabushiki Kaisha Toshiba Method of removing an oxide film on a substrate
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
JP3869089B2 (ja) * 1996-11-14 2007-01-17 株式会社日立製作所 半導体集積回路装置の製造方法
US6074951A (en) * 1997-05-29 2000-06-13 International Business Machines Corporation Vapor phase etching of oxide masked by resist or masking material
JPH1174354A (ja) * 1997-06-30 1999-03-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6265320B1 (en) * 1999-12-21 2001-07-24 Novellus Systems, Inc. Method of minimizing reactive ion etch damage of organic insulating layers in semiconductor fabrication
US6677549B2 (en) * 2000-07-24 2004-01-13 Canon Kabushiki Kaisha Plasma processing apparatus having permeable window covered with light shielding film
KR100365641B1 (ko) * 2000-07-29 2002-12-26 삼성전자 주식회사 배선에 의한 기생 용량을 줄일 수 있는 반도체 장치 및 그형성방법
TW461051B (en) * 2000-11-10 2001-10-21 Silicon Based Tech Corp Manufacturing of shrinkable split-gate flash memory with three-sided erase electrodes
US6926843B2 (en) * 2000-11-30 2005-08-09 International Business Machines Corporation Etching of hard masks
JP2002303993A (ja) * 2001-04-04 2002-10-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
TW504799B (en) * 2001-12-28 2002-10-01 Shr Min Copper line fabrication method
US6660598B2 (en) * 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
JP3606272B2 (ja) * 2002-06-26 2005-01-05 松下電器産業株式会社 配線構造の形成方法
JP3909283B2 (ja) * 2002-10-31 2007-04-25 富士通株式会社 半導体装置の製造方法
US6838300B2 (en) * 2003-02-04 2005-01-04 Texas Instruments Incorporated Chemical treatment of low-k dielectric films
JP2004247417A (ja) * 2003-02-12 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
US6951821B2 (en) * 2003-03-17 2005-10-04 Tokyo Electron Limited Processing system and method for chemically treating a substrate
US7029536B2 (en) * 2003-03-17 2006-04-18 Tokyo Electron Limited Processing system and method for treating a substrate
US7079760B2 (en) * 2003-03-17 2006-07-18 Tokyo Electron Limited Processing system and method for thermally treating a substrate
US6905941B2 (en) * 2003-06-02 2005-06-14 International Business Machines Corporation Structure and method to fabricate ultra-thin Si channel devices
JP4833512B2 (ja) * 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
US7097779B2 (en) * 2004-07-06 2006-08-29 Tokyo Electron Limited Processing system and method for chemically treating a TERA layer

Also Published As

Publication number Publication date
KR100830736B1 (ko) 2008-05-20
TWI456691B (zh) 2014-10-11
EP1691408A3 (en) 2010-01-06
CN1822326A (zh) 2006-08-23
CN100517602C (zh) 2009-07-22
EP1691408A2 (en) 2006-08-16
TW200636914A (en) 2006-10-16
JP2006253634A (ja) 2006-09-21
KR20060018918A (ko) 2006-03-02
US7682517B2 (en) 2010-03-23
US20060194435A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
JP4860219B2 (ja) 基板の処理方法、電子デバイスの製造方法及びプログラム
US7510972B2 (en) Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
TWI389194B (zh) A substrate processing apparatus, a substrate processing method, and a memory medium
US20060196527A1 (en) Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
TWI624860B (zh) 含氧之陶瓷硬遮罩及相關濕式清潔
US8383522B2 (en) Micro pattern forming method
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
US20090001046A1 (en) Substrate processing method, substrate processing apparatus and recording medium
KR101423019B1 (ko) 미세 패턴의 형성 방법
JP2010027788A (ja) 銅の異方性ドライエッチング方法および装置
TWI398920B (zh) Surface treatment of substrates
TWI415177B (zh) A substrate processing method and a substrate processing apparatus
TW200832555A (en) Substrate processing method and substrate processing system
JP2007266455A (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2006261633A (ja) 基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置
KR102356462B1 (ko) 산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들
JP4843285B2 (ja) 電子デバイスの製造方法及びプログラム
JP2009267111A (ja) 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4860219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250