JP2004247417A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004247417A
JP2004247417A JP2003034028A JP2003034028A JP2004247417A JP 2004247417 A JP2004247417 A JP 2004247417A JP 2003034028 A JP2003034028 A JP 2003034028A JP 2003034028 A JP2003034028 A JP 2003034028A JP 2004247417 A JP2004247417 A JP 2004247417A
Authority
JP
Japan
Prior art keywords
ashing
dielectric constant
insulating film
gas
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003034028A
Other languages
English (en)
Inventor
Kenji Kawai
健治 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003034028A priority Critical patent/JP2004247417A/ja
Priority to US10/449,128 priority patent/US20040157465A1/en
Priority to TW092115657A priority patent/TW200415725A/zh
Priority to DE10332797A priority patent/DE10332797A1/de
Priority to KR1020030049348A priority patent/KR20040073252A/ko
Publication of JP2004247417A publication Critical patent/JP2004247417A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

【課題】レジストパターンのアッシング時における、低誘電率絶縁膜の膜質の変化を防止する。
【解決手段】低誘電率絶縁膜の形成された基板上に形成されたレジストパターンをマスクとして、低誘電率絶縁膜のエッチングを行い、その後、アッシングガスを用いて、レジストパターンをアッシングにより除去する半導体装置の製造方法において、アッシング後に、低誘電率絶縁膜に形成された変質層を除去する。あるいは、アッシング前に、低誘電率絶縁膜の表面あるいは側面に、酸素の透過を抑制する薄膜を形成する。あるいは、アッシングガスとして、前記低誘電率絶縁膜の酸化反応を抑制するガスを用いる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関する。更に具体的には、レジストマスクを用いてエッチング等をした後、このレジストマスクを除去するアッシング工程を含む半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
一般に、低誘電率絶縁膜等に、ホールパターンや溝パターンを形成する場合、まず、低誘電率絶縁膜を形成した後、反射防止膜を形成する。その後、反射防止膜上にレジスト膜を形成した後、所望のレジストパターンを形成する。このレジストパターンをマスクとして、エッチングを行い、低誘電率絶縁膜等に、ホールパターンや、溝パターン等を形成し、その後、レジストパターンを除去する。
【０００３】
ところで、ホールパターンや溝パターンを形成する際、Ｆ系ガスあるいは、少なくともフッ素ガスと、Ｏ系ガスとを含む混合ガスを使用すると、低誘電率絶縁膜に形成されたパターンの側壁に、フロロカーボン系ポリマー膜が形成される。しかし、このフロロカーボン系ポリマー膜が薄いと、エッチングガス中の活性状態のフッ素は、低誘電率絶縁膜内に侵入する。また、エッチング後の、アッシングによるレジスト除去の際には、アッシングガス中の活性状態の酸素が、低誘電率膜内に侵入する。
【０００４】
また、レジストを除去するアッシングでは、一般には酸素原子を含むガスが用いられる。このアッシング中に、活性状態の酸素により、低誘電率絶縁膜中のＳｉ−Ｒ（但し、Ｒは、アルキル基）、Ｓｉ−ＣＨ３結合や、Ｓｉ−Ｈ結合が切断され、Ｓｉ−ＯＨ結合、Ｓｉ−Ｏ結合等が生じてしまう場合があり、その結果、低誘電率絶縁膜にＳｉＯ２のような変質層が形成され、膜質が変化してしまう場合がある。これにより、低誘電率絶縁膜全体の誘電率が上昇し、配線容量の増大による配線の信号遅延を招き、デバイスの性能が劣化する。
【０００５】
また、膜質の変化を防止するため、酸素を含む窒素ガスによりアッシング処理を行うものがあるが、この方法では、シリコン系低誘電率絶縁膜の酸化を抑えることができず、酸化による誘電率の上昇が問題となる。
【０００６】
また、アッシングガスとして、水素原子を含むガスを用いた場合、低誘電率絶縁膜に残留するフッ素と反応して、一部にＨＦが生成される。このＨＦは、その後の成膜処理によるフッ素、酸素の拡散や、ウェット処理において、反応性が増大し、その結果、次式（１）の反応が起きる。
ＳｉＯ２ ＋ ４ＨＦ → ＳｉＦ４ ↑ ＋ ２Ｈ２Ｏ ・・・・（１）
【０００７】
ここで、低誘電率絶縁膜に、上述のＳｉＯ２のような変質層が存在する場合、上記式（１）の反応を進行させるため、低誘電率絶縁膜内に、欠陥、空孔等を生じる原因となる。また、その後に、バリアメタルや導電膜を堆積してＣＭＰによる研磨を行い、低誘電率絶縁膜の上面のバリアメタルを除去する。このとき、低誘電率絶縁膜に欠陥があれば、耐圧劣化、電気的なショートを招き、デバイスの性能が劣化する（例えば、特許文献１〜３参照。）。
【０００８】
【特許文献１】
特開平１０−２０９１１８号公報
【特許文献２】
特開２００１−１７６８５９号公報
【特許文献３】
特開２００２−１５１４７９号公報
【０００９】
【発明が解決しようとする課題】
上述のように、従来の低誘電率絶縁膜上のレジストアッシング方法では、一般に、酸素原子を含むガスを使用する。このため、Ｓｉ−ＣＨ３結合や、Ｓｉ−Ｈ結合が切断され、Ｓｉ―ＯＨ結合や、Ｓｉ−Ｏ結合が生じる。このような低誘電率絶縁膜の膜厚の変化により、誘電率上昇による配線容量の増大、低誘電率絶縁膜の欠陥による耐圧劣化や電気的なショートの発生といった問題が生じる。
【００１０】
これに対する対策として、例えば、特許文献２に記載されているように、酸素原子の量を小さくした、窒素原子を含む混合ガスを用いてアッシングを行う場合がある。しかし、このようなガスを用いて、シリコン系低誘電率絶縁膜を有する基板のアッシングを行った場合、酸化による誘電率の上昇が依然として問題となる。
【００１１】
更に、例えば特許文献３に記載されているように、酸素を含むガスを使用し、基板側にＲＦ電力を印加してレジストをアッシングすることにより膜質変化の抑制を図る場合がある。しかし、この方法では、オーバーアッシングの時間が短縮しても、逆に、酸素の活性化を強化するため、オーバーアッシング時に低誘電率絶縁膜の表面が酸化され、ダメージ層が形成されてしまう。そこで、特許文献１に記載されているように、Ｎ２と、Ｈ２との混合ガスを使うことが考えられるが、スループットが低下するという問題がある。
【００１２】
この発明は、以上のような問題を解決し、低誘電率絶縁膜のアッシングによる膜質の変化を抑えることを目的とし、改良した半導体装置の製造方法を提供するものである。
【００１３】
【課題を解決するための手段】
従って、この発明による半導体装置の製造方法は、低誘電率絶縁膜の形成された基板上に形成されたレジストパターンをマスクとして、前記低誘電率絶縁膜をエッチングするエッチング工程と、
アッシングガスを用いて、前記レジストパターンをアッシングにより除去するアッシング工程と、
前記低誘電率絶縁膜に形成され、前記低誘電率絶縁膜より誘電率の高い変質層を除去する変質層除去工程と、
を備えるものである。
【００１４】
あるいは、この発明による半導体装置の製造方法は、基板に形成された低誘電率絶縁膜上に形成されたレジストパターンをマスクとして、Ｏ系ガスを含み、かつ、Ｏ系ガスの含有率を３０％以下とするエッチングガスを用いて、前記低誘電率絶縁膜をエッチングすると共に、前記低誘電率絶縁膜の表面あるいは側面に、酸素の透過を抑制する酸素透過抑制膜を形成するエッチング工程と、
アッシングガスを用いて、前記レジストマスクをアッシングにより除去するアッシング工程と、
を備えるものである。
【００１５】
あるいは、この発明による半導体装置の製造方法は、基板に形成された低誘電率絶縁膜の表面あるいは側面に、酸素の透過を抑制する酸素透過抑制膜を形成する酸素透過抑制膜形成工程と、
前記酸素透過抑制膜形成工程の後、前記低誘電率絶縁膜上に形成されたレジストパターンをマスクとして、前記低誘電率絶縁膜及び前記膜をエッチングするエッチング工程と、
アッシングガスを用いて、前記レジストマスクをアッシングにより除去するアッシング工程と、
を備えるものである。
【００１６】
また、この発明の半導体装置の製造方法は、低誘電率絶縁膜の形成された基板上に形成されたレジストパターンをマスクとして、前記低誘電率絶縁膜をエッチングする工程と、
アッシングガスとして少なくともアルキル基（ＣｘＨ２ｘ ＋ １）、アルケニル基、アルキニル基、芳香族基のうち、少なくとも１以上を含むガスを用いて前記レジストパターンのアッシングを行うアッシング工程と、
を備えるものである。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。
【００１８】
実施の形態１．
図１は、この発明における実施の形態１の半導体装置の製造方法を説明するためのフロー図であり、図２〜図８は、実施の形態１における半導体装置の製造の各工程における状態を説明するための断面模式図である。
以下、図１〜図８を参照して、この発明の実施の形態１における半導体装置の製造方法を説明する。
【００１９】
まず、Ｓｉ基板２上に、低誘電率絶縁膜４を形成する（ステップＳ１０２）。ここで形成する低誘電率絶縁膜４は、例えば、有機絶縁膜のように、ＳｉとＯとＣを含むもの、または、これに、更にＨを含むものであり、かつ、誘電率が概ね３．５以下のものである。具体的には、例えば、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）やＳｉＯＣ等である。
【００２０】
次に、低誘電率絶縁膜４上に、反射防止膜６を形成する（ステップＳ１０４）。反射防止膜６としては、例えば、ＢＡＲＣ、ＳｉＯＮ、ＴｉＮ等がある。その後、反射防止膜６の表面にレジストを塗布し（ステップＳ１０６）、露光、現像処理により、図２に示すように、レジストパターン８を形成する（ステップＳ１０８）。
【００２１】
次に、図３に示すように、このレジストパターン８をマスクとして、低誘電率絶縁膜４のエッチングを行う（ステップＳ１１０）。ここでは、エッチング条件として、Ｆ系のガス、または、少なくともＦ系ガスと、Ｏ系ガスとを含む混合ガスを使用する。このようなガスとしては、例えば、Ｃ４Ｆ６、ＣＨ２Ｆ２、ＣＯ、Ｏ２及びＡｒからなる混合ガス、Ｃ４Ｆ８、Ｏ２、ＣＯ及びＡｒを含む混合ガス、Ｃ５Ｆ８、Ｏ２及びＡｒを含む混合ガス、あるいは、ＣＨＦ３、Ｏ２、及びＡｒを含む混合ガス等がある。このエッチング中、使用ガス中に含まれるＦ系の原子が低誘電率絶縁膜内に侵入する。
【００２２】
次に、レジストパターン８を除去する（ステップＳ１１２）。ここでは、アッシングによる除去を行い、反射防止膜６がＢＡＲＣの場合、同時に、反射防止膜６も除去される。アッシングガスとしては、例えば、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、あるいは、Ｎ２Ｏ等、酸素原子を含むガスを用いる。このアッシング中に、図４に示すように、活性な酸素により、低誘電率絶縁膜４がＳｉＯ２に近い膜に変質し、変質層１０が形成される。
【００２３】
次に、ウェットエッチングを行う（ステップＳ１１４）。このウェットエッチングでは、薄いフッ酸水溶液や、フッ化アンモニウム水溶液、あるいは、フッ酸蒸気を用いる。このウェットエッチングにより、図５に示すように、低誘電率絶縁膜４上に形成された変質層１０が選択的に除去される。
【００２４】
次に、図６に示すように、低誘電率絶縁膜４上に、バリアメタル膜１２を形成し（ステップＳ１１６）、その後、導電膜１４を堆積する（ステップＳ１１８）。ここで、バリアメタル膜１２としては、ＴａＮ、ＴｉＮ、あるいは、ＴｉＷ等を用いる。また、導電膜１４としては、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｉｎ、Ｔｉ、あるいは、Ｗ等を用いる。その後、ＣＭＰによる平坦化を行い（ステップＳ１２０）、図７に示すように、低誘電率絶縁膜４上の導電膜１４及びバリアメタル膜１２を除去する。
【００２５】
以上説明したように、実施の形態１によれば、低誘電率絶縁膜の膜質の変化した変質層１０を、ウェットエッチング（ステップＳ１１４）により除去することができる。従って、シリコン系の低誘電率絶縁膜４を有する基板のアッシング時においてＯ系ガスを用いた場合であっても、低誘電率絶縁膜４全体の誘電率の上昇を防止することができ、また、これにより、誘電率上昇による配線間の容量増大、配線の信号遅延を抑制でき、半導体装置の電気的特性の劣化を防止することができる。
【００２６】
なお、この発明は、実施の形態において説明した各膜の形成材料や、各処理工程における使用ガスに限られるものではない。
【００２７】
また、実施の形態１においては、Ｓｉ基板２に直接低誘電率絶縁膜が形成されている場合について説明した。しかし、この発明は、このような場合に限るものではなく、他の膜の上に低誘電率絶縁膜が形成されている基板のアッシングにおいても有効な方法である。
【００２８】
実施の形態２．
図８は、この発明の実施の形態２における半導体装置の製造方法を説明するためのフロー図である。また、図９〜１３は、実施の形態２における半導体装置の各製造工程における状態を説明するための断面模式図である。
以下、図８〜図１３を参照して、この発明の実施の形態２における半導体装置の製造方法について説明する。
【００２９】
まず、実施の形態１において説明したのと同様に、Ｓｉ基板２の上に、低誘電率絶縁膜４、反射防止膜６を形成し（ステップＳ２０２、Ｓ２０４）、更に、その上に、レジストパターン８を形成する（ステップＳ２０６、Ｓ２０８）。
【００３０】
次に、レジストパターン８をマスクとして、低誘電率絶縁膜４のエッチングを行う（ステップＳ２１０）。ここでは、Ｆ系ガス、あるいは、少なくともＦ系ガスと、Ｏ系ガスとを含む混合ガスを使用する。また、Ｏ系ガスが、ガス全体の体積の３０％以下になるようにする。このエッチング中、図９に示すように、低誘電率絶縁膜４には、パターンが形成されると同時に、強固なフロロカーボン系ポリマー膜２０がパターンの側壁に形成される。また、エッチング中、パターン側壁に、強固なフロロカーボン系ポリマー膜２０が同時に形成されているため、活性状態のフッ素が、側壁から低誘電率絶縁膜４中に侵入するのは低減することができる。このようにして、図１０に示すように、側壁にフロロカーボン系ポリマー膜２０が形成された状態で、エッチングを完了することができる。
【００３１】
次に、図１１に示すように、アッシングによりレジストを除去し、反射防止膜６がＢＡＲＣの場合、反射防止膜６を同時に除去する（ステップＳ２１２）。アッシングは、酸素原子を含むガスを使用する。アッシング中も低誘電率絶縁膜４のパターンの側壁が厚いフロロカーボン系ポリマー膜２０に覆われているため、活性な酸素が、側壁から低誘電率絶縁膜４中に侵入するのを抑えることができる。従って、パターンの側壁部周辺では、Ｓｉ−ＣＨ３結合の切断を抑えることができるため、ＳｉＯ２のような変質膜の形成を抑えることができる。但し、低誘電率絶縁膜４の表面は、フロロカーボン系ポリマー膜２０で覆われていないため、変質膜１０が形成される。
【００３２】
次に、予め、フロロカーボン系ポリマー膜２０に、酸素ガス及びＦ系ガスを含むガスプラズマを照射する（Ｓ２１４）。但し、ガスプラズマの照射時間が長くなると、活性状態の酸素が低誘電率膜４中に侵入してしまうので、照射は、１０〜３０秒程度の短時間にするのが好ましい。また、ここで、反応処理装置内に、ＣＦ系ポリマーが付着している場合には、このフロロカーボン系ポリマーから発生する残留Ｆを利用して、ガスプラズマとしては、Ｏ系ガスのみからなるものを使用することにより、更に、低誘電率絶縁膜４に与えるダメージを抑えることができる。
【００３３】
その後、ウェットエッチングを行う（ステップＳ２１６）。これにより、図１２に示すように、アッシング工程では除去できなかったレジストパターン８や反射防止膜６の残渣を除去する。この時、残渣をウェットエッチングに用いる溶液としては、有機アミン系溶液やフッ化アンモニウム水溶液等がある。また、フロロカーボン系ポリマー膜２０に、ガスプラズマを予め照射することにより、このウェット処理の際に、同時にフロロカーボン系ポリマー膜２０をも除去することができる。
【００３４】
次に、図１３に示すように、バリアメタル１２、導電膜１４の形成（ステップＳ２１８、Ｓ２２０）を行う。その後、ＣＭＰによる平坦化（ステップＳ２２２）を行う。ＣＭＰでは、低誘電率膜の表面にできた変質層１０をも除去する。
【００３５】
以上説明したように、実施の形態２によれば、エッチングの際に、低誘電率絶縁膜４の側壁に、強化なフロロカーボン系ポリマー膜２０を形成することができる。従って、アッシング時に活性な酸素が、側壁から、低誘電率絶縁膜４に侵入するのを抑制することができ、側壁付近での変質層１０の形成を抑えることができる。また、低誘電率絶縁膜４の表面においては、変質層１０は形成されるが、これは、ＣＭＰにより、容易に除去することができる。従って、低誘電率絶縁膜４全体の誘電率の上昇を抑え、また、誘電率上昇による配線間の容量増大、配線の信号遅延を抑制することができる。
その他の部分は、実施の形態１と同様であるから、説明を省略する。
【００３６】
実施の形態３．
図１４は、この発明の実施の形態３における半導体装置の製造方法を説明するためのフロー図である。また、図１５〜図１６は、実施の形態３における半導体装置の各製造工程における状態を説明するための断面模式図である。
以下、図１４〜図１６を用いて、この発明の実施の形態３における半導体装置の製造方法について説明する。
【００３７】
まず、Ｓｉ基板２に、低誘電率絶縁膜４を形成し（ステップＳ３０２）、その後、キャップ膜３０を形成する（ステップＳ３０４）。ここで、キャップ膜３０は、酸素透過防止膜であり、例えば、ＳｉＮや、ＳｉＯＮ等を用いる。また、ここでは、キャップ膜３０は、反射防止膜を兼用する。
【００３８】
次に、図１５に示すように、キャップ膜３０上にレジストパターン８を形成し（ステップＳ３０６、Ｓ３０８）、これをマスクとして、低誘電率絶縁膜４のエッチングを行う（ステップＳ３１０）。ここで、エッチングは、Ｆ系ガス、または、少なくともＦ系ガスと、Ｏ系ガスとを含む混合ガスを用いる。
【００３９】
次に、図１６に示すように、レジストパターンを除去する（ステップＳ３１２、Ｓ３１４）。アッシングにおいては、Ｏ原子を含むガスを用いる。Ｏ原子を含むガスを用いても、低誘電率絶縁膜４の表面には、酸素透過防止膜であるキャップ膜３０が形成されているため、表面からの酸素の侵入は抑えることができる。従って、低誘電率絶縁膜４の表面付近においては、Ｓｉ−ＣＨ３結合の切断等による、ＳｉＯ２のような変質膜の形成を抑えることができる。その後、ウェットエッチングを行い（ステップＳ３１４）、除去されずに残ったレジストパターン８の残渣を除去する。
【００４０】
次に、実施の形態１と同様に、バリアメタル膜１２、導電膜１４を形成し（ステップＳ３１６、Ｓ３１８）、ＣＭＰによる平坦化を行う（ステップＳ３２０）。この平坦化の際、キャップ膜３０も除去する。
【００４１】
以上説明したように、この発明の実施の形態３によれば、低誘電率絶縁膜４の上面に、酸素透過防止膜であるキャップ膜３０を形成する。従って、エッチングやアッシング中の活性な酸素が、表面から低誘電率絶縁膜４中に侵入するのを抑制することができる。従って、低誘電率絶縁膜４表面付近での膜質の変化を抑えることができる。このため、低誘電率絶縁膜の誘電率の上昇を抑えることができ、これにより、配線間の容量増大、配線信号の遅延を抑制することができる。
【００４２】
なお、この実施の形態３においては、キャップ膜３０が反射防止膜と兼用されるものについて説明した。しかし、この発明の製造方法においては、これに限るものではなく、キャップ膜３０上に、反射防止膜、例えば、有機ＡＲＣ（ＢＡＲＣ）等を別に設けても良い。
【００４３】
また、実施の形態３０においては、キャップ膜３０は、ＳｉＮや、ＳｉＯＮ等である場合について説明した。しかし、この発明は、これに限るものではなく、酸素透過を防止できるものであれば、他の膜を用いてもよい。
【００４４】
また、実施の形態３においては、ＣＭＰにより、キャップ膜３０をも除去する場合について説明した。これは、キャップ膜３０を除去した方が、低誘電率絶縁膜３０の誘電率を低下させることができるためである。しかし、この発明はこれに限るものではなく、キャップ膜３０を、低誘電率絶縁膜３０表面に残したまま、バリアメタル膜１２、導電膜１４を形成するものであってもよい。
【００４５】
また、実施の形態３においては、反射防止膜に代えて、キャップ膜３０を形成するため、エッチング後は、低誘電率絶縁膜４の表面部分にのみ、キャップ膜３０が残る場合について説明した。しかし、この発明は、これに限るものではなく、エッチング後に、低誘電率絶縁膜４のパターンの側壁部分にも、更に、キャップ膜を形成するものであってもよい。これにより、低誘電率絶縁膜４の側壁からの酸素等の侵入をも防止することができる。また、側壁に形成したキャップ膜も、低誘電率絶縁膜４の誘電率の上昇を抑えるため、バリアメタル膜１２形成前に除去することが好ましい。また、側壁にキャップ膜を形成しない場合、側壁部分に変質膜１０が形成されると考えられる。従って、この発明は、この変質膜１０を、例えば、実施の形態１で説明したように、ウェットエッチング（ステップＳ１１４）により除去するものであってもよい。
その他の部分は、実施の形態１、２と同様であるから説明を省略する。
【００４６】
実施の形態４．
図１７は、この発明の実施の形態４における半導体装置の製造方法を説明するためのフロー図である。
以下、図１７を用いて、この発明の実施の形態４における半導体装置の製造方法について説明する。
【００４７】
まず、実施の形態１の図２に示すように、Ｓｉ基板２に、低誘電率絶縁膜４、反射防止膜６を形成し（ステップＳ４０２、Ｓ４０４）、更に、その上に、レジストパターン８を形成する（ステップＳ４０６〜Ｓ４０８）。その後、レジストパターン８をマスクとして、低誘電率絶縁膜４のエッチングを行う（ステップＳ４１０）。ここでは、Ｆ系ガスあるいは、少なくともＦ系ガスとＯ系ガスとを含む混合ガスを用いる。このとき、活性状態のフッ素は、低誘電率絶縁膜４中に侵入する。
【００４８】
次に、アッシング装置内に、高周波電力を印加する（ステップＳ４１２）。ここで、高周波電力としては、具体的には、概ね、周波数１００ｋＨｚ以上、パワー密度０．０６〜３．１８Ｗ／ｃｍ２程度あるいはそれ以上の電力を印加する。その後、高周波電力が印加された状態で、アッシングを行う（ステップＳ４１４）。ここで、アッシングは、酸化力の弱いガスを用いる。言い換えると、例えば、Ｈ２、ＢＣｌ３、Ｈ２Ｓ、ＮＦ３、ＮＨ３、ＳｉＨ４、ＣＨ４、ＨＣＮ等、還元力の強いガスを用いる。アッシング後、ウエットエッチングにより、レジストパターン８の残渣を除去する（ステップＳ４１６）。
【００４９】
次に、実施の形態１と同様に、バリアメタル膜１２、導電膜１４の形成（ステップＳ４１８、Ｓ４２０）及び、ＣＭＰによる平坦化（ステップＳ４２２）を行う。
【００５０】
以上説明したように、実施の形態４によれば、従来の酸素ガスの使用に代えて、還元力の強いガスを用いる。従って、低誘電率絶縁膜４のＳｉ−ＣＨ３の切断等による膜質変化を抑えることができる。また、アッシング工程において、単に、酸化力の強いガスの代わりに、還元ガスを用いると、スループットが低下することが考えられる。しかし、実施の形態４によれば、アッシングの際、アッシング装置に高周波電力を印加するため、還元ガスを用いても、スループットの低下を抑えることができる。
その他の部分は、実施の形態１〜３と同様であるから説明を省略する。
【００５１】
なお、実施の形態４では、アッシングの際、還元力の強いガスを用いる場合について説明した。しかし、この発明の半導体装置の製造方法においては、Ｎ２等の化学的に不活性なガスを含めて、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ等の不活性ガスを用いるものであってもよい。このようなガスとして、Ｈ２とＨｅとを含む混合ガスや、ＮＨ３とＡｒとを含む混合ガスなどがある。このようにしても、アッシング中の低誘電率絶縁膜４の膜質変化を抑えることができる。また、この場合にも、高周波電力を印加することにより、スループットの低下を抑えることができる。
【００５２】
また、実施の形態１で説明したような、変質層を除去する工程を、アッシングの後に設けるものや、あるいは、実施の形態２で説明したように、パターン側壁にフロロカーボン系ポリマー膜２０を形成するもの、また、実施の形態３で説明したような、反射防止膜の代わりに、酸素透過防止膜３０を設けるものを併用してもよい。これによれば、更に、膜質の向上を図ることができる。
【００５３】
実施の形態５．
図１８は、この発明の実施の形態５における半導体装置の製造方法を説明するためのフロー図である。
以下、図１８を用いて、この発明の実施の形態５における半導体装置の製造方法を説明する。
【００５４】
まず、実施の形態１と同様に、Ｓｉ基板２上に、低誘電率膜４、反射防止膜６、更にその上に、レジストパターン８を形成する（ステップＳ５０２〜Ｓ５０８）。次に、レジストパターン８をマスクとして、低誘電率絶縁膜４のエッチングを行う（ステップＳ５１０）。エッチング条件としては、Ｆ系ガスあるいは、少なくともＦ系ガスとＯ系ガスとを含む混合ガスを用いる。この際、活性状態のフッ素が、低誘電率絶縁膜中に侵入する。
【００５５】
次に、アッシング装置に高周波電力を印加する（ステップＳ５１２）。その後、高周波電力が印加された状態で、レジストパターン８をアッシングにより除去する（ステップＳ５１４）。ここでは、メチル基を供給できるガス、例えば、ＣＨ４、ＣＨ３Ｘ（但し、Ｘはハロゲン。）、Ｍ−ＣＨ３（但し、Ｍは、金属。）、ＣＨ３ＣＨ２ＯＨ（エタノール）、アセトン（（ＣＨ３）２Ｃ＝Ｏ）を含むガスでアッシングを行う。その後、アッシングにより除去されなかったレジストパターン８の残渣をウェットエッチングにより除去する（ステップＳ５１６）。
【００５６】
その後、実施の形態１と同様に、バリアメタル膜１２、導電膜１４を形成し（ステップＳ５１８、Ｓ５２０）、ＣＭＰによる平坦化を行う（ステップＳ５２２）。
【００５７】
以上説明したように、実施の形態５においては、アッシングガスとして、メチル基を供給できるガスを用いる。これにより、ＳｉＣＨ３結合の切断を抑制することができる。また、例えば、アッシング装置内に、石英等の酸素を放出する部品がある場合等には、アッシング時にＯ系ガスを用いたのと同様の状況にあると考えることができる。従って、この場合には、低誘電率絶縁膜４において、Ｓｉ−ＣＨ３結合の切断等による膜質変化が起こることが考えられる。しかし、実施の形態５によれば、アッシング時にメチル基を供給できるガスを用いるため、一度切断されたＳｉ−ＣＨ３結合の復活促進を図ることができる。この状態は、次式（２）に示される。
【数１】
Figure 2004247417
従って、低誘電率絶縁膜４におけるＳｉ−ＣＨ３結合の切断を抑え、あるいは復活できるため、低誘電率絶縁膜４における膜質変化を抑えることができる。
尚、ここで、Ｍは、金属であり、Ｘは、ハロゲンである。また、ここで発生するＨ２Ｏは、除去する必要がある。
【００５８】
なお、この実施の形態においては、メチル基を用いる場合について説明したが、この発明はこれに限るものではなく、例えば、アルキル基（ＣｘＨ２ｘ＋１）、アルケニル基（二重結合のあるもの）、アルキニル基（三重結合のあるもの）、芳香族基を含むガスを用いるものであってもよい。これらのガスを用いた場合にも、同様に、Ｓｉ−ＣＨ３結合の切断を抑え、あるいは、復活させる効果を得ることができる。
【００５９】
また、実施の形態１で説明したような、変質層を除去する工程を、アッシングの後に設けるものや、あるいは、実施の形態２で説明したように、パターン側壁にフロロカーボン系ポリマー膜２０を形成するもの、また、実施の形態３で説明したような、反射防止膜の代わりに、酸素透過防止膜３０を設けるものを併用してもよい。これによれば、更に、膜質の向上を図ることができる。
【００６０】
実施の形態６．
図１９は、この発明の実施の形態６における半導体装置の製造方法を説明するためのフロー図である。
以下、図１９を用いて、この発明の実施の形態６における半導体装置の製造方法を説明する。
【００６１】
まず、実施の形態１と同様に、Ｓｉ基板２に、低誘電率絶縁膜４、反射防止膜６、更に、その上にレジストパターン８を形成する（ステップＳ６０２〜６０８）。
【００６２】
次に、レジストパターン８をマスクとして、エッチングを行う（ステップＳ６１０）。ここでは、エッチングガスとして、Ｆ系ガスあるいは、少なくともフッ素と酸素とを含む混合ガスを用いる。
【００６３】
次に、アッシング装置に、高周波電力の印加を行う（ステップＳ６１２）。その後、高周波電力が印加された状態で、まず、Ｏ系ガスを用いてアッシングを行う（ステップＳ６１４）。アッシング中、ＣＯ等の発光スペクトルの強度変化をモニターすることにより、低誘電率絶縁膜４の表面が露出するのを検出する（ステップＳ６１６）。低誘電率絶縁膜４の表面が露出した後、高周波電力の印加を停止する（ステップＳ６１８）。その後、アッシング装置内を、メチル基を供給できるガスに切り替えて（ステップＳ６２０）、再び、高周波電力の印加を行い（ステップＳ６２２）、この状態で、アッシングを行う（ステップＳ６２４）。その後、ウェットエッチングにより、レジストパターン８の残渣を除去する（ステップＳ６２６）。
【００６４】
その後、バリアメタル膜１２の形成、導電膜１４の形成（ステップＳ６２８、Ｓ６３０）、ＣＭＰによる平坦化（ステップＳ６３２）を行う。
その他の部分は、実施の形態１において説明したものと同様であるから説明を省略する。
【００６５】
以上説明したように、この実施の形態６では、Ｏ系ガスを用いたアッシングを低誘電率絶縁膜４の表面が露出するまで行う。従って、低誘電率絶縁膜４の膜質変化が少ない段階では、より処理時間を短縮することができ、これにより、スループットの向上を図ることができる。なお、低誘電率絶縁膜４が露出しない状態においては、活性酸素は、レジストとの反応に費やされるため、パターン側壁に露出する低誘電率絶縁膜４との反応もある程度抑えることができる。
【００６６】
また、メチル基を供給できるガスに切り替えた後も、アッシング装置には高周波電力が印加されている。従って、スループットを大きく低下させることなく、かつ、低誘電率絶縁膜４の膜質変化を抑えて、あるいは、一度切断されたＳｉ−ＣＨ３結合の復活促進を図りつつ、アッシングを行うことができる。
その他の部分は、実施の形態１〜５と同様であるから説明を省略する。
【００６７】
なお、実施の形態６においては、酸素ガスによるアッシングの後、メチル基を供給できるガスに切り替える場合について説明した。しかし、この発明はこれに限るものではなく、例えば、実施の形態５に説明したような、Ｓｉ−ＣＨ３結合の切断を抑えることができる、アルキル基（ＣｘＨ２ｘ＋１）、アルケニル基（二重結合のあるもの）、アルキニル基（三重結合のあるもの）、芳香族基を含むガス等を用いてもよい。また、実施の形態４において説明したような、還元ガス、あるいは、Ｎ系ガス、Ｈ系ガス等、低誘電率絶縁膜４の膜質変化を抑えられるような他のガスを用いてもよい。
【００６８】
また、ＣＯの発光スペクトルの変化をモニターすることにより、低誘電率絶縁膜４の表面の露出を検出した。しかし、この発明において、低誘電率絶縁膜４の露出の検出はこのような方法に限るのもではなく、レジストパターンの膜厚の変化をモニターすることにより検出する等、他の方法によるものであってもよい。また、レジストパターンの膜厚の変化をモニターすることにより、低誘電率絶縁膜の表面が露出する前にアッシングガスを、Ｏ系ガスからメチル基を含むガス等に切り替えることもできる。これにより、低誘電率絶縁膜４の表面の変質を更に抑制することもできる。
【００６９】
また、実施の形態１で説明したような、変質層を除去する工程を、アッシングの後に設けるものや、あるいは、実施の形態２で説明したように、パターン側壁にフロロカーボン系ポリマー膜２０を形成するもの、また、実施の形態３で説明したような、反射防止膜の代わりに、酸素透過防止膜３０を設けるものを併用してもよい。これによれば、更に、膜質の向上を図ることができる。
【００７０】
なお、例えば、実施の形態１におけるステップＳ１１０を実行することにより、この発明のエッチング工程が実行され、ステップＳ１１２を実行することにより、この発明のアッシング工程が実行され、ステップＳ１１４を実行することにより、この発明の変質層除去工程が実行される。
【００７１】
また、例えば、実施の形態２におけるステップＳ２１０を実行することにより、この発明の、エッチング工程が実行される。また、例えば、実施の形態３におけるステップＳ３０４を実行することにより、この発明の酸素透過抑制膜形成工程が実行され、例えば、実施の形態３における、ステップＳ３１０を実行することにより、この発明のエッチング工程が実行される。また、例えば、ステップＳ２１２、Ｓ３１２を実行することにより、この発明のアッシング工程が実行される。
【００７２】
また、例えば、実施の形態５、６におけるステップＳ５１２、Ｓ６２２が実行されることにより、この発明の、高周波電力印加工程が実行され、ステップＳ５１４、Ｓ６２４が実行されることにより、アッシング工程が実行される。
【００７３】
また、例えば、実施の形態６におけるステップＳ６１２を実行することにより、高周波電力印加工程が実行され、ステップＳ６１４を実行することにより、この発明の酸素ガスアッシング工程が実行される。
【００７４】
また、例えば、この発明において、酸素透過抑制膜とは、例えば、アッシング時に、低誘電率絶縁膜に酸素が透過するのを抑えることができる膜を意味し、実施の形態２のフロロカーボン系ポリマー膜２０や、実施の形態３の酸素透過防止膜３０が該当する。
【００７５】
【発明の効果】
以上説明したように、この発明によれば、アッシング時のＳｉ−ＣＨ３結合等の切断により、ＳｉＯ２のような変質膜が形成されるのを抑えることができる。従って、低誘電率絶縁膜の膜質の変化による、誘電率の上昇を抑えることができ、また、これにより、配線間の容量増大、配線信号の遅延を抑制することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置を説明するためのフロー図である。
【図２】この発明の実施の形態１における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図３】この発明の実施の形態１における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図４】この発明の実施の形態１における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図５】この発明の実施の形態１における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図６】この発明の実施の形態１における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図７】この発明の実施の形態１における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図８】この発明の実施の形態２における半導体装置を説明するためのフロー図である。
【図９】この発明の実施の形態２における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図１０】この発明の実施の形態２における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図１１】この発明の実施の形態２における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図１２】この発明の実施の形態２における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図１３】この発明の実施の形態２における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図１４】この発明の実施の形態３における半導体装置を説明するためのフロー図である。
【図１５】この発明の実施の形態３における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図１６】この発明の実施の形態３における半導体装置の各製造工程の状態を説明するための断面模式図である。
【図１７】この発明の実施の形態４における半導体装置を説明するためのフロー図である。
【図１８】この発明の実施の形態５における半導体装置を説明するためのフロー図である。
【図１９】この発明の実施の形態６における半導体装置を説明するためのフロー図である。
【符号の説明】
２ Ｓｉ基板、 ４ 低誘電率絶縁膜、 ６ 反射防止膜、 ８ レジストパターン、 １０ 変質層、 １２ バリアメタル膜、 １４ 導電膜、 ２０ フロロカーボン系ポリマー膜、 ３０ キャップ膜。

Claims (13)

  1. 低誘電率絶縁膜の形成された基板上に形成されたレジストパターンをマスクとして、前記低誘電率絶縁膜をエッチングするエッチング工程と、
    アッシングガスを用いて、前記レジストパターンをアッシングにより除去するアッシング工程と、
    前記低誘電率絶縁膜に形成され、前記低誘電率絶縁膜より誘電率の高い変質層を除去する変質層除去工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 基板に形成された低誘電率絶縁膜上に形成されたレジストパターンをマスクとして、Ｏ系ガスを含み、かつ、Ｏ系ガスの含有率を３０％以下とするエッチングガスを用いて、前記低誘電率絶縁膜をエッチングすると共に、前記低誘電率絶縁膜の表面あるいは側面に、酸素の透過を抑制する酸素透過抑制膜を形成するエッチング工程と
    アッシングガスを用いて、前記レジストマスクをアッシングにより除去するアッシング工程と、
    を備えることを特徴とする半導体装置の製造方法。
  3. 基板に形成された低誘電率絶縁膜の表面あるいは側面に、酸素の透過を抑制する酸素透過抑制膜を形成する酸素透過抑制膜形成工程と、
    前記酸素透過抑制膜形成工程の後、前記低誘電率絶縁膜上に形成されたレジストパターンをマスクとして、前記低誘電率絶縁膜及び前記酸素透過抑制膜をエッチングするエッチング工程と、
    アッシングガスを用いて、前記レジストマスクをアッシングにより除去するアッシング工程と、
    を備えることを特徴とする半導体装置の製造方法。
  4. 前記酸素透過抑制膜は、ＳｉＮまたは、ＳｉＯＮからなることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記アッシングガスは、不活性ガスあるいは還元ガスのうち、少なくとも１以上を含むガスであることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
  6. 前記アッシングガスは、窒素原子あるいは水素原子のうち少なくとも１以上の原子を含むガスであることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
  7. 前記アッシングガスは、少なくともアルキル基（ＣｘＨ２ｘ ＋ １）、アルケニル基、アルキニル基、芳香族基のうち、少なくとも１以上を含むガスであることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
  8. 低誘電率絶縁膜の形成された基板上に形成されたレジストパターンをマスクとして、前記低誘電率絶縁膜をエッチングする工程と、
    アッシングガスとして、少なくともアルキル基（ＣｘＨ２ｘ ＋ １）、アルケニル基、アルキニル基、芳香族基のうち、少なくとも１以上を含むガスを用いて前記レジストパターンのアッシングを行うアッシング工程と、
    を備えることを特徴とする半導体装置の製造方法。
  9. 前記アッシング工程に先立って、酸素ガスを含むガスを用いてアッシングを行う酸素ガスアッシング工程を備えることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記酸素ガスアッシング工程は、前記低誘電率絶縁膜の表面が露出するまで行い、
    前記アッシング工程は、前記低誘電率絶縁膜の表面が露出した後に行うことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記酸素ガスアッシング工程は、前記低誘電率絶縁膜の表面が露出する前まで行い、
    前記低誘電率絶縁膜の表面が露出する手前で、前記アッシング工程に切り替えることを特徴とする請求項９に記載の半導体装置の製造方法。
  12. 前記エッチング工程の後、前記基板の収納された処理装置内に、高周波電力を印加する高周波電力印加工程を備えることを特徴とする請求項８から１１のいずれかに記載の半導体装置の製造方法。
  13. 前記低誘電率絶縁膜は、誘電率が、概ね３．５以下の膜であることを特徴とする請求項１から１２のいずれかに記載の半導体装置の製造方法。
JP2003034028A 2003-02-12 2003-02-12 半導体装置の製造方法 Withdrawn JP2004247417A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003034028A JP2004247417A (ja) 2003-02-12 2003-02-12 半導体装置の製造方法
US10/449,128 US20040157465A1 (en) 2003-02-12 2003-06-02 Method for manufacturing an electronic device including removing a resist mask used in etching a substrate by ashing
TW092115657A TW200415725A (en) 2003-02-12 2003-06-10 Method for manufacturing an electronic device
DE10332797A DE10332797A1 (de) 2003-02-12 2003-07-18 Herstellungsverfahren für eine elektronische Einrichtung mit einem Ablöseschritt zum Entfernen der Resistmaske, die bei einem Schritt des Ätzens eines Substrats verwendet wird
KR1020030049348A KR20040073252A (ko) 2003-02-12 2003-07-18 전자 디바이스의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003034028A JP2004247417A (ja) 2003-02-12 2003-02-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004247417A true JP2004247417A (ja) 2004-09-02

Family

ID=32767670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003034028A Withdrawn JP2004247417A (ja) 2003-02-12 2003-02-12 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20040157465A1 (ja)
JP (1) JP2004247417A (ja)
KR (1) KR20040073252A (ja)
DE (1) DE10332797A1 (ja)
TW (1) TW200415725A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545253A (ja) * 2005-05-10 2008-12-11 ラム リサーチ コーポレーション 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860219B2 (ja) * 2005-02-14 2012-01-25 東京エレクトロン株式会社 基板の処理方法、電子デバイスの製造方法及びプログラム
KR100885791B1 (ko) * 2005-11-18 2009-02-26 주식회사 하이닉스반도체 낸드 플래쉬 메모리 소자의 제조방법
KR100854863B1 (ko) * 2007-06-29 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295061B1 (ko) * 1999-03-29 2001-07-12 윤종용 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법
JP2001176859A (ja) * 1999-12-20 2001-06-29 Canon Inc アッシング方法
JP3770790B2 (ja) * 2000-11-15 2006-04-26 シャープ株式会社 アッシング方法
JP2003092349A (ja) * 2001-09-18 2003-03-28 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545253A (ja) * 2005-05-10 2008-12-11 ラム リサーチ コーポレーション 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法

Also Published As

Publication number Publication date
DE10332797A1 (de) 2004-08-26
US20040157465A1 (en) 2004-08-12
TW200415725A (en) 2004-08-16
KR20040073252A (ko) 2004-08-19

Similar Documents

Publication Publication Date Title
US7232768B2 (en) Hydrogen plasma photoresist strip and polymeric residue cleanup process for low dielectric constant materials
US6967173B2 (en) Hydrogen plasma photoresist strip and polymeric residue cleanup processs for low dielectric constant materials
US6486108B1 (en) Cleaning composition useful in semiconductor integrated circuit fabrication
JP2000286257A (ja) 低比誘電率有機酸化ケイ素絶縁材料の損傷した表面を処理して吸湿を阻止するプロセス
US7569481B2 (en) Method for forming via-hole in semiconductor device
JP5579358B2 (ja) 頑丈なシャロー・トレンチ分離構造およびシャロー・トレンチ分離構造を形成する方法
US8853095B1 (en) Hybrid hard mask for damascene and dual damascene
CN1404137A (zh) 一种无突出物形成的双镶嵌制程的湿式清洗方法
JP2004247417A (ja) 半導体装置の製造方法
US20050101125A1 (en) Damage-free resist removal process for ultra-low-k processing
KR100760923B1 (ko) 불소 확산 방지막을 구비한 반도체 장치 및 그 제조방법
US7253094B1 (en) Methods for cleaning contact openings to reduce contact resistance
US11319513B2 (en) Non-aqueous tungsten compatible metal nitride selective etchants and cleaners
JP2010056574A (ja) 半導体装置の製造方法
US7192877B2 (en) Low-K dielectric etch process for dual-damascene structures
JP2006032568A (ja) ドライエッチング方法および半導体装置の製造方法
JP2008282852A (ja) 半導体装置の製造方法
JP2006165189A (ja) 半導体装置の製造方法
CN106033719B (zh) 半导体结构的形成方法
US7045464B1 (en) Via reactive ion etching process
KR100680420B1 (ko) 금속 배선 형성 방법
JP2004193621A (ja) 金属バリア接着性が改良された、シリコン−炭素−酸素誘電体を有する半導体デバイス、及びその形成方法
JP2008047821A (ja) 半導体装置の製造方法
KR20010031238A (ko) 전도성 성분 및 전도성 라인 형성방법
JP2004356178A (ja) エッチング方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509