JP2008282852A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008282852A
JP2008282852A JP2007123270A JP2007123270A JP2008282852A JP 2008282852 A JP2008282852 A JP 2008282852A JP 2007123270 A JP2007123270 A JP 2007123270A JP 2007123270 A JP2007123270 A JP 2007123270A JP 2008282852 A JP2008282852 A JP 2008282852A
Authority
JP
Japan
Prior art keywords
film
insulating film
barrier metal
via hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007123270A
Other languages
English (en)
Inventor
Hisakazu Matsumori
森 久 和 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007123270A priority Critical patent/JP2008282852A/ja
Priority to US12/113,273 priority patent/US7737030B2/en
Publication of JP2008282852A publication Critical patent/JP2008282852A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】デュアルダマシン加工プロセスにおいて、配線の信頼性を向上させ、かつ、トレンチ幅の拡大を防ぐ。
【解決手段】第１金属配線１０３上に層間絶縁膜１０５を形成し、前記層間絶縁膜１０５にビアホールをする。前記ビアホール内の側壁に第１バリアメタル１０９を形成し、前記第１バリアメタル１０９が形成されたビアホール内に有機膜を形成する。前記有機膜を所定の位置までエッチバックした後、当該エッチバックによって露出された前記第１バリアメタル１０９を有機膜をマスクとしてエッチングする。前記層間絶縁膜１０５を所定の位置までエッチングし、トレンチ溝を形成する。前記ビアホール内に残存する有機膜１１０を除去し、当該ビアホール内の前記第１バリアメタル１０９上及び前記トレンチ溝の側壁に第２バリアメタル１１３を形成する。前記第２バリアメタル１１３が形成された前記ビアホール及び前記トレンチ溝内に第２金属配線１１５を形成する。
【選択図】図１３

Description

本発明は、半導体装置の製造方法に関し、特に、デュアルダマシン加工プロセスを用いて配線を形成する半導体装置の製造方法に関する。
半導体装置の配線の形成プロセスとして、Ｌｏｗ−ｋ層間絶縁膜（低誘電率膜（Ｌｏｗ−ｋ膜））を用いたＶｉａ先作りのデュアルダマシン加工プロセスが知られている。このデュアルダマシン加工プロセスでは、絶縁膜にバリアメタルを介してシングルダマシン配線を形成し、シングルダマシン配線上に当該Ｌｏｗ−ｋ膜、例えば、ＳｉＯＣ組成膜を形成し、当該Ｌｏｗ−ｋ膜にビアホールを形成し、ビアホール上に配線溝を形成した後に、当該ビアホール及び配線溝にバリアメタルを介して配線用の金属材料を埋め込む。ここで、ビアホールを形成する工程では、レジスト加工及び反応性イオンエッチング（ＲＩＥ＝Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いてＬｏｗ−ｋ膜をエッチングし、アッシャー（Ａｓｈｅｒ）法によりレジストを除去する。
しかし、ＲＩＥ工程中において、前述のＬｏｗ−ｋ膜の表面がプラズマ雰囲気に曝されることにより、Ｌｏｗ−ｋ膜中のカーボン（Ｃ）、メチル基（ＣＨ３）、又はアリール基（ＣＨ置換基）が脱離し、ＳｉＯ膜が形成される。また、当該ＳｉＯ膜は大気に曝されることにより吸湿し、Ｌｏｗ―ｋ膜の表面にダメージ層（ＳｉＯＨ層）が形成される。当該バリアメタルはダメージ層に含まれるＯＨ基と反応するので、バリアメタルの表面に酸化膜が形成される。この酸化膜は、配線の信頼性を低下させる。なお、Ａｓｈｅｒ工程中においても、同様にダメージ層が形成される。
一方、ＨＦ系を含む薬液を用いたウェットエッチングによりダメージ層を除去する場合には、ダメージ層が除去された分だけＬｏｗ−ｋ膜の形状が変化する。その結果、トレンチ幅（特に、ビア径）が拡大し、半導体装置の微細化を妨げることになる。
すなわち、従来の半導体装置の製造プロセスでは、デュアルダマシン加工プロセスにおいて、配線の信頼性を向上させ、かつ、トレンチ幅の拡大を防ぐことは難しかった。
特開２００６−５０１０号公報
本発明の目的は、デュアルダマシン加工プロセスにおいて、配線の信頼性を向上させ、かつ、トレンチ幅の拡大を防ぐことである。
本発明の第１態様によれば、半導体基板上に形成された絶縁膜に溝を形成し、当該溝の中に第１金属配線を形成する工程と、前記絶縁膜及び前記第１金属配線上に層間絶縁膜を形成する工程と、前記層間絶縁膜をエッチングすることによってビアホールを形成する工程と、前記ビアホール内の側壁に第１バリアメタルを形成する工程と、前記第１バリアメタルが形成されたビアホール内に有機膜を形成する工程と、前記有機膜を所定の位置までエッチバックした後、当該エッチバックによって露出された前記第１バリアメタルをエッチングする工程と、前記層間絶縁膜を所定の位置までエッチングし、前記ビアホール上部と一体となるトレンチ溝を形成する工程と、前記ビアホール内に残存する有機膜を除去した後、当該ビアホール内の前記第１バリアメタル上及び前記トレンチ溝の側壁に第２バリアメタルを形成する工程と、前記第２バリアメタルが形成された前記ビアホール及び前記トレンチ溝内に第２金属配線を形成する工程と、を具備したことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、デュアルダマシン加工プロセスにおいて、配線の信頼性を向上させ、かつ、トレンチ幅の拡大を防ぎ、ひいては、信頼性の高い微細な半導体装置を製造することができる。
はじめに、シリコン基板に設けられた半導体素子上にビアが形成されるデュアルダマシン加工プロセスについて、図１〜６を参照して説明する。
図１は、デュアルダマシン加工プロセスの工程を示す工程断面図である。
はじめに、図示しない半導体素子に通じるコンタクトホール上に絶縁膜１０１を形成して、トレンチパターンのフォトリソグラフィとエッチングにより、後述する第１金属配線（Ｃｕシングルダマシン配線１０３）を埋め込むためのトレンチ溝を形成する。
続いて、スパッタリング法により、トレンチ溝の内部及び絶縁膜１０１の全面に下層配線用バリアメタル１０２を形成する。
続いて、スパッタリング法又はメッキ法により、下層配線用バリアメタル１０２の全面に配線材料（例えば、Ｃｕ）を形成してトレンチ溝の内部を充填する。続いて、化学的機械的研磨（ＣＭＰ＝Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、トレンチ溝の外側の下層配線用バリアメタル１０２及びＣｕを除去し、第１金属配線（Ｃｕシングルダマシン配線）１０３を形成する。
続いて、第１金属配線（Ｃｕシングルダマシン配線）１０３上に拡散防止膜（ＳｉＣＮ膜）１０４を形成する。
続いて、拡散防止膜（ＳｉＣＮ膜）１０４上に層間絶縁膜（Ｌｏｗ−ｋ膜）１０５、例えば、ＳｉＯＣ組成膜を形成する。
続いて、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５上にＬｏｗ−k膜Ｃａｐ材としてＴＥＯＳ膜（シリコン絶縁膜）１０６を形成する。
続いて、ＴＥＯＳ膜（シリコン絶縁膜）１０６上に第１レジスト１０７を形成して、ビアパターンのフォトリソグラフィを行う。
図２は、デュアルダマシン加工プロセスの図１に続く工程を示す工程断面図である。
ビアパターンのフォトリソグラフィを行った後に、ＲＩＥ法により、ＴＥＯＳ膜１０６及び層間絶縁膜（Ｌｏｗ−ｋ膜）１０５をエッチングしてビアホールを形成し、Ａｓｈｅｒ法により、マスクに用いられた第１レジスト１０７を剥離する。このとき、ＲＩＥ工程中において、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５はプラズマ雰囲気に曝され、ビアホールの内面上にはＳｉＯ層が形成され、ＳｉＯ層が吸湿することによりダメージ層（ＳｉＯＨ層）１０８が形成される。なお、Ａｓｈｅｒ工程中においても、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の表面のダメージ層（ＳｉＯＨ層）１０８が同様に形成される。
続いて、スピンコートにより、有機膜１１０を形成してビアホールの内部に充填させ、有機膜１１０上に無機膜１１１を形成する。
続いて、無機膜１１１上に第２レジスト１１２を形成して、トレンチパターンのフォトリソグラフィを行う。このとき、拡散防止膜（ＳｉＣＮ膜）１０４の表面から発生するアミン基(ＮＨ)が第２レジスト１１２に裾引きを発生させる（図２の破線部を参照）。アミン基(ＮＨ)は、酸化増幅型のフォトリソグラフィプロセスにおいて未解像部分を生じさせる。
図３は、デュアルダマシン加工プロセスの図２に続く工程を示す工程断面図である。
トレンチパターンのフォトリソグラフィを行った後に、ＲＩＥ法により、無機膜１１１、有機膜１１０、ＴＥＯＳ膜（シリコン絶縁膜）１０６及び層間絶縁膜（Ｌｏｗ−ｋ膜）１０５をエッチングする。ここで、ＴＥＯＳ膜（シリコン絶縁膜）１０６及び層間絶縁膜（Ｌｏｗ−ｋ膜）１０５をエッチングするときには、ビアホールに充填された有機膜１１０も同時にエッチングする。また、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５をエッチングするときには、ハーフエッチングして（エッチングを途中で止めて）、後述する第２金属配線（Ｃｕデュアルダマシン配線）１１５を埋め込むためのトレンチ溝を形成する。このとき、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の一部では、図２のダメージ層（ＳｉＯＨ層）１０８は除去されるが、上記と同様にプラズマ雰囲気及び大気等に曝された新たなダメージ層（ＳｉＯＨ層）１０８’が形成される。
図４は、デュアルダマシン加工プロセスの図３に続く工程を示す工程断面図である。
トレンチ溝を形成した後に、Ａｓｈｅｒ法により、残された有機膜１１０を剥離し、ＴＥＯＳ膜（シリコン絶縁膜）１０６をマスクに用いてＲＩＥ法により、ビアホールの内部の拡散防止膜（ＳｉＣＮ膜）１０４をエッチングする。このとき、ビアホールの下の第１金属配線（Ｃｕシングルダマシン配線）１０３が露出される。このとき、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５は、プラズマ雰囲気及び大気等に曝され、ビアホールの内部及びトレンチ溝の内部の層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の表面にＳｉＯ層が形成される。特に、ビアホールの内部は、より強いプラズマ雰囲気中に曝されるので、ビア上部角の層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の形状が極端に変形し、ＳｉＯ層が顕著に形成される。また、ビア上部角のＳｉＯ層は大気中に曝されて吸湿することにより、大きなダメージ層（ＳｉＯＨ層）１０８’’が形成される。
図５は、デュアルダマシン加工プロセスの図４に続く工程を示す工程断面図である。
拡散防止膜（ＳｉＣＮ膜）１０４をエッチングした後に、エッチングの後処理及び第１金属配線（シングルダマシン配線）１０３のＣｕ表面洗浄処理を行うために、ＨＦ系を含む薬液を用いてウェットエッチング処理を行う。このとき、トレンチ溝の内部及びビアホールの内部の層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の表面に形成されたＳｉＯ層並びにダメージ層（ＳｉＯＨ層）１０８、１０８’及び１０８’’は、ＨＦ系を含む薬液に対する薬液耐性が無いので、ウェットエッチング処理により除去されてしまう。この結果、ＳｉＯ層並びにダメージ層（ＳｉＯＨ層）１０８、１０８’及び１０８’’が除去された分だけトレンチ幅（特に、ビア径）が拡大化するので、半導体装置の微細化が困難になる。なお、ウェットエッチング処理おいてＨＦ系を含まない薬液で処理する場合、又はウェットエッチング処理を実施しない場合には、ダメージ層（ＳｉＯＨ層）１０８、１０８’及び１０８’’が残されるので、半導体装置の配線の信頼性を低下させる。
図６は、デュアルダマシン加工プロセスの図５に続く工程を示す工程断面図である。
ウェットエッチング処理を行った後に、ビアホールの内部及びトレンチ溝の内部を含む全面に第１バリアメタル１０９を形成する。このとき、ダメージ層（ＳｉＯＨ層）１０８、１０８’及び１０８’’が残された場合には、第１バリアメタル１０９を形成した後に行われる高熱プロセス処理において、ダメージ層（ＳｉＯＨ層）１０８、１０８’及び１０８’’に含まれるＯＨ基と第１バリアメタル１０９の材料が反応してバリアメタル酸化膜が形成され、配線の信頼性を低下させる原因となる。
続いて、シード層１１４を形成した後に、スパッタリング法又はメッキ法により、第１バリアメタル１０９の全面に配線材料（例えば、Ｃｕ）を形成してビアホールの内部及びトレンチ溝の内部に充填する。続いて、トレンチ配線間のショートを防ぐために、ＣＭＰ法により、トレンチ溝の外側の第１バリアメタル１０９、シード層１１４及びＣｕを除去することにより、第２金属配線（Ｃｕデュアルダマシン配線）１１５を形成する。
次に、本発明の実施例について図面を参照して説明する。なお、以下の実施例は、本発明の実施の一形態であって、本発明の範囲を限定するものではない。
はじめに、本発明の実施例１について図面を参照して説明する。本発明の実施例１では、ビアを形成した後に、ビアの側壁の層間絶縁膜にバリアメタルを形成する例について説明する。
本発明の実施例１のデュアルダマシン加工プロセスについて図１、７〜１２を参照して説明する。
はじめに、図１と同様に、半導体素子に通じるコンタクトホール上の絶縁膜１０１、下層配線用バリアメタル１０２、第１金属配線（Ｃｕシングルダマシン配線）１０３、拡散防止膜（ＳｉＣＮ膜）１０４、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５、ＴＥＯＳ膜（シリコン絶縁膜）１０６及び第１レジスト１０７を形成して、ビアパターンのフォトリソグラフィを行う。
層間絶縁膜（Ｌｏｗ−ｋ膜）１０５は、例えば、メチルシルセスキシオンサン膜（ＳｉＯＣ膜）、Ｓｉを骨格としてメチル基（ＣＨ３）で終端する絶縁膜、又はＳｉを骨格としてアリール基で（ＣＨ置換基）で終端する絶縁膜である。これらの絶縁膜がプラズマ雰囲気に曝された場合には、メチル基（ＣＨ３）又はアリール基（ＣＨ置換基）が取れ、大気中の酸素と結合してＳｉＯ層が形成され、吸湿してダメージ層（ＳｉＯＨ層）が形成される。
図７は、本発明の実施例１のデュアルダマシン加工プロセスの図１に続く工程を示す工程断面図である。
ビアパターンのフォトリソグラフィを行った後に、ＲＩＥ法により、ＴＥＯＳ膜（シリコン絶縁膜）１０６、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５及び拡散防止膜（ＳｉＣＮ膜）１０４を完全に（第１金属配線（Ｃｕシングルダマシン配線）１０３を露出させるように）エッチングしてビアホールを形成し、Ａｓｈｅｒ法により、マスクに用いられた第１レジスト１０７を剥離する。このとき、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５は、ＲＩＥ法及びＡｓｈｅｒ法においてプラズマ雰囲気に曝され、ビアホールの内面上にはＳｉＯ層が形成され、吸湿することによりダメージ層（ＳｉＯＨ層）１０８が形成される。
図８は、本発明の実施例１のデュアルダマシン加工プロセスの図７に続く工程を示す工程断面図である。
第１レジスト１０７を剥離した後に、ダメージ層（ＳｉＯＨ層）１０８を除去するために、ＨＦ系を含む薬液を用いてウェットエッチング処理を行う。
続いて、第１バリアメタル１０９をビアホールの内部を含む全面に形成する。第１バリアメタル１０９の材料は、加工安易性の観点から、Ｔｉ系の膜を用いる。
続いて、スピンコートにより、有機膜１１０形成してビアホールの内部に充填させ、有機膜１１０上に無機膜１１１を形成する。
続いて、第２レジスト１１２形成してトレンチパターンのフォトリソグラフィを行う。このとき、第１バリアメタル１０９が拡散防止膜（ＳｉＣＮ膜）１０４の表面から発生するアミン基(ＮＨ)をシールドする役目を果たすので、上記のような裾引き及び未解像部分は発生せず、酸化増幅型のフォトリソグラフィプロセスを適切に行うことができる。
図９は、本発明の実施例１のデュアルダマシン加工プロセスの図８に続く工程を示す工程断面図である。
フォトリソグラフィを行った後に、ＲＩＥ法により、無機膜１１１及び有機膜１１０をエッチングする。ここで、ビアホールに充填された有機膜１１０をエッチングするときには、第１バリアメタル１０９に対して選択的にエッチングして、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の高さの所定の位置迄（有機膜１１０の一部をビアホールに残すように）リセスを形成する。
図１０は、本発明の実施例１のデュアルダマシン加工プロセスの図９に続く工程を示す工程断面図である。
リセスを形成した後に、ＲＩＥ法又はケミカルドライエッチング（ＣＤＥ＝Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）法により、ビアホールに残された有機膜１１０に対して第１バリアメタル１０９を選択的且つ等方的に完全にエッチングする。このとき、ＲＩＥ法においてプラズマ雰囲気に曝され、ビアホールの内面上にはＳｉＯ層が形成され、吸湿することにより新たなダメージ層（ＳｉＯＨ層）１０８’となる。
図１１は、本発明の実施例１のデュアルダマシン加工プロセスの図１０に続く工程を示す工程断面図である。
第１バリアメタル１０９をエッチングした後に、有機膜１１０をマスクに用いてＲＩＥ法により、ＴＥＯＳ膜（シリコン絶縁膜）１０６、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５及びダメージ層（ＳｉＯＨ層）１０８’を所定の位置（ビアホールに残された第１バリアメタル１０９及び有機膜１１０より高い位置）までハーフエッチングする。このとき、上記と同様に、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の側壁に新たなダメージ層（ＳｉＯＨ層）１０８’’が形成される。
なお、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５をエッチングするときには、ビアホールの内部に残された第１バリアメタル１０９よりも高い位置でエッチングを止めるようにハーフエッチングする。このとき、エッチングされなかった第１バリアメタル１０９がシールドの役目を果たし、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５がプラズマ雰囲気及び大気等に曝されることがないので、ビア上部角の層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の形状が極端に変形すること及び層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の側面に新たなダメージ層（ＳｉＯＨ層）が形成されることを防ぎ、Ｃｕの埋め込み特性及び配線の信頼性に対する悪影響を低減することができる。
図１２は、本発明の実施例１のデュアルダマシン加工プロセスの図１１に続く工程を示す工程断面図である。
ＴＥＯＳ膜（シリコン絶縁膜）１０６、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５及びダメージ層（ＳｉＯＨ層）１０８’をエッチングした後に、第１バリアメタル１０９をエッチングし、ダメージ層（ＳｉＯＨ層）１０８’’を除去するために、ＨＦ系を含む薬液を用いてウェットエッチング処理を行う。
続いて、Ａｓｈｅｒ法により、残された有機膜１１０を剥離する。本発明の実施例１のデュアルダマシン加工プロセスでは、第１バリアメタル１０９がシールドの役目を果たし、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５がプラズマ雰囲気及び大気等に曝されることがないので、Ａｓｈｅｒ工程中において、ビアホールの側壁に新たなダメージ層（ＳｉＯＨ層）が発生することはない。また、本発明の実施例１のデュアルダマシン加工プロセスでは、拡散防止膜（ＳｉＣＮ膜）１０４のエッチングが不要であり、ビアホールを加工したときのビア上部角の形状を維持することができる。
続いて、ビアホールの内部及びトレンチ溝の内部を含む全面に第２バリアメタル１１３を形成する。このとき、一般的なデュアルダマシン加工プロセスでは、複雑な形状を有するデュアルダマシン構造においてビアホールの内部も含めて均一にバリアメタルを形成するのは微細化が進むにつれて困難となるが、本発明の実施例１のデュアルダマシン加工プロセスでは、ビアホールの内部には、既に第１バリアメタル１０９が形成されているので、均一に第２バリアメタル１１３を形成する必要はなく、第２バリアメタル１１３の形成工程を容易となる。
続いて、シード層１１４を第２バリアメタル１１３上を含む全面に形成した後に、スパッタリング又はメッキ法により、シード層１１４の全面にＣｕを形成してビアホールの内部及びトレンチ溝の内部に充填する。続いて、トレンチ配線間のショートを防ぐために、ＣＭＰ法により、トレンチ溝の外側の第２バリアメタル１１３、シード層１１４及びＣｕを除去することにより、第２金属配線（Ｃｕデュアルダマシン配線）１１５を形成する。
図１３は、本発明の実施例１のデュアルダマシン加工プロセスによって製造される半導体装置の概略を示す断面図である。
この半導体装置には、第２金属配線（Ｃｕデュアルダマシン配線）１１５に接続される第１金属配線（Ｃｕシングルダマシン配線）１０３と、第２金属配線（Ｃｕデュアルダマシン配線）１１５に接続されない未接続配線１０３’とが約１００ｎｍの間隔で設けられている。第１金属配線（Ｃｕシングルダマシン配線）１０３及び未接続配線１０３’の幅は約１００ｎｍである。
上記のように、配線の信頼性を向上させるためにダメージ層（ＳｉＯＨ層）を除去した場合には、ビア径が拡大し、第２金属配線（Ｃｕデュアルダマシン配線）１１５と未接続配線１０３’との距離が短くなる。例えば、ビア径が７０ｎｍ拡大した場合には、第２金属配線（Ｃｕデュアルダマシン配線）１１５と未接続配線１０３’との距離は３０ｎｍとなる。
電流リークを避けるためには、第２金属配線（Ｃｕデュアルダマシン配線）１１５と未接続配線１０３’との距離を一定以上確保する必要がある。一方、半導体装置を微細化するためには、第１金属配線（Ｃｕシングルダマシン配線）１０３と未接続配線１０３’の間隔を短くする必要がある。従って、信頼性の高い微細な半導体装置を製造するためには、デュアルダマシン加工プロセスにおける加工精度を向上させるだけでなく、ビア径の拡大を防ぐことが必要である。
本発明の実施例１によれば、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の側壁に第１バリアメタル１０９及び第２バリアメタル１１３を形成するので、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５に対するＲＩＥ法又はＡｓｈｅｒ法によるプラズマダメージを防止し、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の側壁のダメージ層（ＳｉＯＨ層）の発生を防止することができる。その結果、ビア径の拡大化を低減し、かつ、配線の信頼性を向上させることができる。特に、層間絶縁膜（Ｌｏｗ−ｋ膜）１０５の低誘電率化が進むにつれて、本発明の実施例１の効果はより顕著となる。
また、本発明の実施例１によれば、第１バリアメタル１０９がビアホールの内部を含む全面に形成されるので、拡散防止膜（ＳｉＣＮ膜）１０４及び層間絶縁膜（Ｌｏｗ−ｋ膜）１０５から発生するアミン基(ＮＨ)を抑え、酸化増幅型のフォトリソグラフィプロセスを適切に行うことができる。
また、本発明の実施例１によれば、第１金属配線（Ｃｕシングルダマシン配線）１０３の表面に後述する第１バリアメタル１０９が形成されるので、第１金属配線（Ｃｕシングルダマシン配線）１０３を露出させるようにビアホールを形成することができ、ビアホールの形成プロセスを容易化することができる。
デュアルダマシン加工プロセスの工程を示す工程断面図である。 デュアルダマシン加工プロセスの図１に続く工程を示す工程断面図である。 デュアルダマシン加工プロセスの図２に続く工程を示す工程断面図である。 デュアルダマシン加工プロセスの図３に続く工程を示す工程断面図である。 デュアルダマシン加工プロセスの図４に続く工程を示す工程断面図である。 デュアルダマシン加工プロセスの図５に続く工程を示す工程断面図である。 本発明の実施例１のデュアルダマシン加工プロセスの図１に続く工程を示す工程断面図である。 本発明の実施例１のデュアルダマシン加工プロセスの図７に続く工程を示す工程断面図である。 本発明の実施例１のデュアルダマシン加工プロセスの図８に続く工程を示す工程断面図である。 本発明の実施例１のデュアルダマシン加工プロセスの図９に続く工程を示す工程断面図である。 本発明の実施例１のデュアルダマシン加工プロセスの図１０に続く工程を示す工程断面図である。 本発明の実施例１のデュアルダマシン加工プロセスの図１１に続く工程を示す工程断面図である。 本発明の実施例１のデュアルダマシン加工プロセスによって製造される半導体装置の概略を示す断面図である。
符号の説明
１０１ 絶縁膜
１０２ 下層配線用バリアメタル
１０３ 第１金属配線（Ｃｕシングルダマシン配線）
１０３’ 未接続配線
１０４ 拡散防止膜（ＳｉＣＮ膜）
１０５ 層間絶縁膜（Ｌｏｗ−ｋ膜）
１０６ ＴＥＯＳ膜（シリコン絶縁膜）
１０９ 第１バリアメタル
１１３ 第２バリアメタル
１１４ シード層
１１５ 第２金属配線（Ｃｕデュアルダマシン配線）

Claims (5)

  1. 半導体基板上に形成された絶縁膜に溝を形成し、当該溝の中に第１金属配線を形成する工程と、
    前記絶縁膜及び前記第１金属配線上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜をエッチングすることによってビアホールを形成する工程と、
    前記ビアホール内の側壁に第１バリアメタルを形成する工程と、
    前記第１バリアメタルが形成されたビアホール内に有機膜を形成する工程と、
    前記有機膜を所定の位置までエッチバックした後、当該エッチバックによって露出された前記第１バリアメタルをエッチングする工程と、
    前記層間絶縁膜を所定の位置までエッチングし、前記ビアホール上部と一体となるトレンチ溝を形成する工程と、
    前記ビアホール内に残存する有機膜を除去した後、当該ビアホール内の前記第１バリアメタル上及び前記トレンチ溝の側壁に第２バリアメタルを形成する工程と、
    前記第２バリアメタルが形成された前記ビアホール及び前記トレンチ溝内に第２金属配線を形成する工程と、を具備したことを特徴とする半導体装置の製造方法。
  2. 前記ビアホールを形成する工程において、前記第１金属配線を露出させるように前記層間絶縁膜をエッチングする請求項１に記載の半導体装置の製造方法。
  3. 前記トレンチ溝を形成する工程において、前記第１バリアメタルをエッチングする工程の後に残された前記第１バリアメタル及び前記有機膜より高い位置まで前記層間絶縁膜をエッチングする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記層間絶縁膜を形成する工程において、メチルシルセスキシオンサン膜、Ｓｉを骨格としてメチル基で終端する絶縁膜又はＳｉを骨格としてアリール基で終端する絶縁膜を形成する請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第１バリアメタルを形成する工程において、前記ビアホール内の側壁に生じたダメージ層を除去した後、当該側壁に第１バリアメタルを形成する請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
JP2007123270A 2007-05-08 2007-05-08 半導体装置の製造方法 Pending JP2008282852A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007123270A JP2008282852A (ja) 2007-05-08 2007-05-08 半導体装置の製造方法
US12/113,273 US7737030B2 (en) 2007-05-08 2008-05-01 Method for manufacturing a semiconductor device, and said semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007123270A JP2008282852A (ja) 2007-05-08 2007-05-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008282852A true JP2008282852A (ja) 2008-11-20

Family

ID=39968776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007123270A Pending JP2008282852A (ja) 2007-05-08 2007-05-08 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7737030B2 (ja)
JP (1) JP2008282852A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156356A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275025B1 (ko) 2007-07-12 2013-06-14 삼성전자주식회사 반도체 소자용 배선 구조물 및 이의 형성방법
US10453816B2 (en) 2016-09-28 2019-10-22 Rohm Co., Ltd. Semiconductor device
CN115312454B (zh) * 2022-10-11 2023-02-24 合肥新晶集成电路有限公司 半导体结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861347B2 (en) 2001-05-17 2005-03-01 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
US6528409B1 (en) 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
JP2004119950A (ja) * 2002-09-30 2004-04-15 Sony Corp 半導体装置の製造方法
US6952052B1 (en) 2004-03-30 2005-10-04 Advanced Micro Devices, Inc. Cu interconnects with composite barrier layers for wafer-to-wafer uniformity
JP4383262B2 (ja) 2004-06-15 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7651942B2 (en) * 2005-08-15 2010-01-26 Infineon Technologies Ag Metal interconnect structure and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156356A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
US7737030B2 (en) 2010-06-15
US20080277788A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
US8093150B2 (en) Methods of manufacturing semiconductor devices and structures thereof
JP5498808B2 (ja) 半導体装置の製造方法
TWI600117B (zh) 用於互連的結構和方法
JP2008294335A (ja) 半導体装置の製造方法
JP4256347B2 (ja) 半導体装置の製造方法
JP5193542B2 (ja) 半導体装置の製造方法
JP2006128543A (ja) 電子デバイスの製造方法
US20060163730A1 (en) Electronic device and its manufacturing method
JP2010109071A (ja) 半導体装置の製造方法および半導体装置
CN106409752B (zh) 半导体结构的形成方法
US8853095B1 (en) Hybrid hard mask for damascene and dual damascene
JP2006128542A (ja) 電子デバイスの製造方法
JP2008282852A (ja) 半導体装置の製造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP2004282082A (ja) 金属埋立て方法
JP2004207712A (ja) 集積回路を製造する方法
US9018097B2 (en) Semiconductor device processing with reduced wiring puddle formation
KR20090069366A (ko) 반도체 소자의 금속 배선 형성 방법
JP2010056112A (ja) 半導体装置の製造方法
JP2006032721A (ja) 半導体装置の製造方法
TWI642087B (zh) 形成半導體元件的方法
JP2008041783A (ja) 半導体装置の製造方法
US20240087950A1 (en) Wet etch process and methods to form air gaps between metal interconnects
KR100604414B1 (ko) 반도체 소자의 금속 배선 형성 방법