KR100807234B1 - 포토레지스트 제거방법 및 반도체 소자의 제조 방법 - Google Patents

포토레지스트 제거방법 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100807234B1
KR100807234B1 KR1020060113093A KR20060113093A KR100807234B1 KR 100807234 B1 KR100807234 B1 KR 100807234B1 KR 1020060113093 A KR1020060113093 A KR 1020060113093A KR 20060113093 A KR20060113093 A KR 20060113093A KR 100807234 B1 KR100807234 B1 KR 100807234B1
Authority
KR
South Korea
Prior art keywords
photoresist
substrate
carbon dioxide
supercritical carbon
ion implantation
Prior art date
Application number
KR1020060113093A
Other languages
English (en)
Inventor
강대혁
이효산
한동균
홍창기
이근택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060113093A priority Critical patent/KR100807234B1/ko
Priority to US11/984,340 priority patent/US7959738B2/en
Application granted granted Critical
Publication of KR100807234B1 publication Critical patent/KR100807234B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/425—Stripping or agents therefor using liquids only containing mineral alkaline compounds; containing organic basic compounds, e.g. quaternary ammonium compounds; containing heterocyclic basic compounds containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

도전성 패턴의 손상 없이 포토레지스트를 제거하는 방법 및 반도체 소자의 제조 방법이 개시되어 있다. 먼저 금속을 포함하는 도전성 구조물이 형성된 기판 상에 존재하는 포토레지스트에 초임계 이산화탄소를 침투시켜 상기 포토레지스트를 후속의 세정 공정에서 제거가 용이한 상태를 갖도록 전 처리한다. 이어서, 전 처리된 포토레지스트를 알칸올아민 5 내지 25중량%, 극성 유기용매 20 내지 50중량%, 환원제 0.1 내지 5중량% 및 여분의 물을 포함하는 포토레지스트 세정액을 이용하여 상기 기판으로부터 제거한다. 상술한 포토레지스트 제거방법은 플라즈마 공정을 수행하지 않고 기판에 형성된 도전성 패턴의 손상 없이 상기 포토레지스트를 깨끗이 제거할 수 있다.

Description

포토레지스트 제거방법 및 반도체 소자의 제조 방법{METHOD OF REMOVING PHOTORESIST AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
도 1은 이온 주입 공정에 노출된 포토레지스트 패턴을 나타내는 SEM 사진이다.
도 2는 본 발명의 일 실시예에 따른 포토레지스트 제거방법을 나타내는 공정흐름도이다.
도 3 내지 6은 도 2의 포토레지스트 제거 방법이 적용되는 반도체 소자의 제조방법을 나타내는 단면도들이다.
도 7은 본 발명의 실시예 1에 따라 처리된 포토레지스트막을 나타내는 SEM 사진이다.
도 8은 본 발명의 실시예 2에 따른 포토레지스트 제거 공정이 수행된 기판을 나타내 사진이다.
도 9는 본 발명의 비교예에 따른 포토레지스트 제거 공정이 수행된 기판을 나타내 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 105 : 소자분리막
125 : 게이트 스페이서 130 : 게이트 구조물
본 발명은 포토레지스트 제거방법 및 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 이온주입 공정에 노출된 포토레지스트의 제거방법 및 이를 이용한 반도체 소자의 제조방법에 관한 것이다.
반도체 소자를 완성하기 위해서는 수회에 걸쳐 적용된 포토레지스트를 기판 표면으로부터 제거하는 공정을 실시해야 한다. 상기 포토레지스트는 식각공정에서 식각 마스크 및 이온 주입 공정에서 이온 주입 마스크로 사용된다. 상기 포토레지스트 제거는 산소(O2) 플라즈마를 이용한 에싱(ashing)과 같은 건식세정 공정과 유기 스트리퍼를 사용하는 습식세정 공정의 조합으로 이루어진다. 그러나, 상기 산소 플라즈마를 이용한 에싱 공정을 수행하여 상기 포토레지스트를 제거할 경우 노출된 기판 표면 을 손상을 초래하여 형성되는 반도체 소자의 특성을 열 화시킨다.
특히, 플라즈마를 이용한 에싱 공정시 포토레지스트 하부에 노출되어 있는 부분이 금속으로 이루어져 있는 경우 금속의 전기적 특성이 열 화된다. 또한, 유기 스트리퍼를 사용하는 공정은 다량의 유기물 사용으로 인한 고 비용, 고온 공정으로 인한 안전 사고의 발생 가능성과 설비 관리의 부하, 파티클의 발생, 건조의 어려움, 폐 유기 스트리퍼 처리를 위한 부대 비용 발생 및 환경 적인 문제 등을 안고 있다.
또한, 기판에 잔류하는 유기물의 완전한 세정을 위해서는 플라즈마를 이용한 에싱 공정이 요구되고, 에싱 공정 이후에 불화수소, 황산 등의 독성이 강한 세정 화학 물질을 고온에서 사용해야 하기 때문에 포토레지스트 제거공정과 동일한 문제점이 발생된다. 상기 기판 표면에 금속이 노출되어 있는 경우에는 세정 화학 물질에 의해 금속이 부식되거나 식각되는 문제점이 발생된다.
상술한 포토레지스트 또는 유기물을 제거하기 공정의 문제점을 최소화하기 위한 대한 대안으로 초임계 이산화탄소를 적용하는 방법이 미국등록특허 6,509,141호에 개시되어 있다. 그러나, 상기 미국공개특허에 개시되어 있는 방법은 초임계 이산화탄소와 포토레지스트 제거용 용매를 동시에 기판에 제공하여 상기 포토레지스트를 제거하는데 기술적 특징이 있기 때문에 상기 포토레지스트의 제거율이 현저하게 낮은 문제점을 갖는다. 그리고, 상기 포토레지스트의 제거율을 향상시키기 위하여 적용되는 용매 및/또는 첨가제가 기판 표면에 잔류하여 오염원으로 작용한다. 또한, 금속을 포함하는 도전성 패턴이 노출된 상태에서 상기 포토레지스트 제거하는 공정을 수행할 경우 상기 도전성 패턴이 손상되는 문제점이 발생된다.
또한, 상기 포토레지스트를 제거하기 공정의 문제점을 최소화하기 위한 대한 대안으로 오존 가스와 수증기를 사용하는 포토레지스트를 제거하는 공정이 미국공개공보 2002/0134409호에 개시되어 있다. 그러나, 이들 오존 가스와 수증기를 사용하여 상기 포토레지스트를 제거하는 공정은 이온주입공정에 노출되어 도 1에 도시된 SEM 사진에 개시된 바와 같이 변질층(20) 및 비 변질층(15)을 포함하는 포토레지스트(30)를 완전히 제거하지 못하는 문제점을 갖는다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 도전성 패턴의 손상 없이 포토레지스트를 용이하게 제거할 수 있는 포토레지스트 제거 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기 도전성 패턴의 손상 없이 포토레지스트를 용이하게 제거할 수 있는 포토레지스트 제거 방법을 적용한 반도체 소자의 제조방법을 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 포토레지스트 제거 방법에 따르면, 먼저 금속을 포함하는 도전성 구조물이 형성된 기판 상에 존재하는 포토레지스트에 초임계 이산화탄소를 침투시켜 상기 포토레지스트를 후속의 세정 공정에서 제거가 용이한 상태를 갖도록 전 처리한다. 이어서, 전 처리된 포토레지스트를 상기 금속의 손상을 방지하는 포토레지스트 세정액을 이용하여 상기 기판으로부터 제거한다.
일 예로서, 상기 전 처리된 포토레지스트는 상기 포토레지스트의 팽창된 상태 및 상기 포토레지스트를 구성하는 폴리머들의 교차결합이 절단된 상태를 가질 수 있다.
또한, 상기 이온주입 공정에 노출된 포토레지스트는 이온주입 공정에 노출되어 변질된 외부 포토레지스트 및 상기 이온주입 공정에 영향을 받지 않은 내부 포토레지스트를 포함한다. 상기 외부 포토레지스트는 약 1×1011 내지 1 ×1017atoms/ ㎠ 도우즈로 불순물을 이온 주입하는 공정에서 노출될 수 있다.
일 예로서, 상기 초임계 이산화탄소를 침투는 용매가 존재하지 않는 상태에서 상기 기판에 초임계 이산화탄소를 제공함으로서 수행될 수 있다. 상기 초임계 이산화탄소는 약 40 내지 100℃의 온도 및 약 1000 내지 3500psi 압력 조건에서 제공될 수 있다.
다른 예로서, 상기 초임계 이산화탄소의 침투는 알콜계 용매 및 아민계 용매를 포함하는 혼합 용매의 존재 하에서 상기 기판에 초임계 이산화탄소를 제공함으로서 수행될 수 있다. 상기 혼합 용매는 상기 초임계 이산화탄소의 사용량의 0.1 내지 10중량%가 사용될 수 있다.
상술한 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 제조방법에 따르면, 이온주입 공정에 노출된 포토레지스트 패턴 및 금속을 포함하는 도전성 구조물이 형성된 기판을 마련한다. 이어서, 상기 포토레지스트 패턴에 초임계 이산화탄소를 침투시켜 상기 포토레지스트 패턴의 팽창 및 상기 포토레지스트 패턴을 구성하는 폴리머들의 결합을 절단시킨다. 이어서, 상기 초임계 이산화탄소가 침투된 포토레지스트 패턴을 알칸올아민 5 내지 25중량%, 극성 유기용매 20 내지 50중량%, 환원제 0.1 내지 5중량% 및 여분의 물을 포함하는 포토레지스트 세정액을 이용하여 상기 기판을 세정한다. 그 결과 상기 포토레지스트는 기판으로부터 제거된다.
일 실시예로서, 상기 기판은 상기 도전성 구조물 및 포토레지스트 패턴을 이 온주입 마스크로 하여 상기 기판의 표면 아래로 1×1011 내지 1 ×1017atoms/㎠ 도우즈의 불순물이 이온 주입되는 공정에 노출된 기판이다.
일 예로서, 상기 도전성 구조물은 텅스텐 패턴과 폴리실리콘 패턴을 포함하는 게이트 구조물이다.
상기에서 언급한 포토레지스트 제거 방법은 이온 주입공정에 노출되어 변질된 포토레지스트에 초임계 이산화탄소를 침투시키는 전처리 공정을 통해 상기 변질된 포토레지스트가 이후 포토레지스트 세정 공정시 제거가 용이한 상태를 갖도록 할 수 있다. 따라서, 전 처리된 포토레지스트는 이후 포토레지스트 세정액을 이용한 세정 공정시 완전히 제거될 수 있다. 상기 포토레지스트 제거 방법은 기판에 형성된 금속 패턴의 과도한 손상을 초래하는 플라즈마 에싱 공정이 요구되지 않고, 황산 등을 포함하는 유독성의 세정액을 사용하지 않아도 된다. 특히, 황산을 포함하지 포토레지스트 세정액을 사용함으로써 친환경적인 공정을 수행할 수 있다. 또한, 상기 포토레지스트 제거 방법을 적용하여 반도체 소자의 트랜지스터를 제조할 경우 금속패턴 및 폴리실리콘 패턴의 손상 없이 상기 포토레지스트를 효과적으로 제거할 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 포토레지스트 제거방법 및 이를 이용한 반도체 소장의 제조 방법이 첨부된 도면을 참조하여 상세하게 설명하기로 한다. 하지만, 본 발명이 하기의 실시예에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
첨부된 도면에 있어서, 기판, 층(막), 개구부, 영역, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 개구부, 패턴들 또는 구조물들이 기판, 각 층(막), 영역 또는 패턴들의 "상에", "저면에" "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 개구부, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패턴, 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패턴 또는 구조물들이 "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 개구부, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1", "제2" 및/또는 "제3"은 각 층(막), 영역, 트랜치, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
포토레지스트 제거 방법
도 2는 본 발명의 일 실시예에 따른 포토레지스트 제거방법을 나타내는 공정흐름도이다.
도 2를 참조하면, 포토레지스트 패턴이 형성된 기판을 마련한다(단계 S110).
일 예로, 상기 기판은 미세 전자 소자들을 형성하기 위한 기판으로 금속을 포함하는 도전성 패턴을 포함할 수 있다. 상기 도전성 패턴의 금속 패턴, 금속 산 화막 패턴, 금속 질화막 패턴, 폴리실리콘막 패턴 등을 포함할 수 있다. 상기 금속의 예로서는 텅스텐, 알루미늄, 티타늄 등을 들 수 있다. 상기 도전성 패턴의 예로서는 텅스텐 금속 패턴을 포함하는 게이트 구조물 및 비트라인을 들 수 있다.
상기 포토레지스트 패턴은 반응 이온식각(Reactive Ion Etching), 이온빔 식각(Ion Beam Etching), 플라즈마 식각, 레이저 식각 공정 등을 수행하여 도전성 패턴을 형성하는데 적용되는 식각 마스크일 수 있다. 또한, 이온 주입 공정에 적용되는 이온주입 마스크일 수 있다. 또한, 상기 포토레지스트 패턴은 기판의 개구 내에 잔류하는 포토레지스트 잔류물일 수 있고, 커패시터의 실린더 형성을 갖는 하부전극을 형성하기 위한 하부 전극막의 노드분리 공정시 적용되는 희생막일 수 있다. 상기 포토레지스트 패턴이 희생막으로 적용될 경우 상기 희생막은 상기 실린더 형상을 갖고, 금속을 포함하는 하부전극 내에 매몰될 수 있다.
상기 기판 상에 형성된 포토레지스트 패턴은 I-line(365nm) 용 포토레지스트, KrF (248nm)용 포토레지스트, ArF(193nm)용 포토레지스트, F2(157㎚)용 포토레지스트 등의 다양한 종류의 포토레지스트를 사용할 수 있지만, 본 실시예서는 설명되는 포토레지스트 패턴은 주 골격이 탄소와 탄소의 단일 결합으로 이루어진 아크릴레이트 수지 또는 메타아크릴레이트 수지를 포함하는 ArF용 포토레지스트 패턴이다.
상기 포토레지스트 패턴이 식각 마스크 또는 이온주입 마스크로 사용될 경우, 상기 포토레지스트 패턴은 이온 손상에 의해 변질된 외부 포토레지스트 및 상기 이온 손상에 의해 변질되지 않은 내부 포토레지스트를 포함한다.
일 예로서, 상기 외부 포토레지스트는 약 1×1011 내지 1 ×1017atoms/㎠ 도우즈의 이온 주입 공정에 노출되어 상기 외부 포토레지스트를 구성하는 폴리머들이 서로 결합된 상태를 가질 수 있다. 특히, 상기 폴리머들은 외부 포토레지스트 내에서 3차원 적으로 교차 결합(Cross-link)된 상태를 가질 수 있다.
따라서, 상기 이온주입 공정에 노출된 포토레지스트 패턴은 종래의 유기 세정액을 이용하여 완전히 제거하기가 어려운 실정이다. 또한, 포토레지스트 패턴의 제거시 도전성 구조물의 손상을 초래할 수 있다.
이어서, 상기 초임계 이산화탄소를 기판으로 제공한다(단계 S120).
상기 초임계 이산화탄소는 약 40 내지 100℃의 임계 온도로 유지된 챔버 내에 이산화탄소를 챔버 내부의 임계 압력이 약 1000 내지 3500psi가 되도록 제공함으로써 형성될 수 있다. 특히 챔버 내의 압력은 1200 내지 3000psi 이고, 온도는 50 내지 90℃가 되도록 하는 것이 바람직하다. 상술한 방법으로 형성된 초임계 이산화탄소를 상기 기판으로 제공한다. 상기 초임계 이산화탄소의 형성 및 제공은 인-시튜로 동시에 수행된다.
이어서, 상기 포토레지스트 패턴에 초임계 이산화탄소를 침투시킨다(단계 S130).
상기 기판으로 제공된 초임계 이산화탄소는 상기 포토레지스트 패턴에 침투되어 상기 포토레지스트 패턴을 구성하는 폴리머들을 팽창(팽윤)시키는 동시에 상기 포토레지스트 패턴을 구성하는 폴리머들의 3차원적 교차 결합을 절단시킬 수 있 다. 특히, 상기 초임계 이산화탄소는 기체의 장점인 뛰어난 확산속도와 액체의 장점인 높은 밀도에서 기인하는 용해력을 갖기 때문에 이온 손상 등에 의해 경화된 외부 포토레지스트 내로 용이하게 침투될 수 있다.
일 예로서, 상기 초임계 이산화탄소를 침투는 용매가 존재하지 않는 상태에서 상기 기판에 초임계 이산화탄소를 제공하여 수행될 수 있다. 다른 예로서, 상기 초임계 이산화탄소를 침투는 알콜계 용매 및 아민계 용매를 포함하는 혼합 용매의 존재 하에서 상기 기판에 초임계 이산화탄소를 제공함으로서 수행될 수 있다.
상기 혼합 용매는 디메틸아세트아미드, 디메틸 술폭사이드(Dimethylsulfoxide), N-메틸-2-피롤리돈 등의 아민계 용매와 에틸렌 글리콜(Ethylene Glycol), 에탄올(ethanol), 메탄올(methanol), 프로판올(propanol)등의 알콜계 용매를 포함하며, 상기 초임계 이산화탄소 사용량의 0.1 내지 10중량%를 사용할 수 있고, 바람직하게는 0.5 내지 0.5중량%를 사용할 수 있다. 또한, 상기 혼합 용매는 물을 더 포함할 수 있다.
이어서, 상기 기판으로부터 초임계 이산화탄소를 제거시킨다(단계 S140).
구체적으로, 상기 챔버 내에 존재하는 초임계 이산화탄소를 배출시키는 동시에 상기 챔버 내부를 임계 압력 이하로 감압 시킨다. 그 결과 상기 챔버 내에 존재하는 초임계 이산화탄소는 기상의 이산화탄소로 전환된다. 이에 따라, 상기 기판으로부터 초임계 이산화탄소는 제거될 수 있다.
상기 초임계 이산화탄소가 제거된 포토레지스트 패턴은 폴리머들 팽창(팽윤) 과 폴리머들 결합의 절단으로 인해 외부 포토레지스트 패턴에 균열이 발생 및 외부 포토레지스트가 포토레지스트 제거용 세정액에 대하여 용이하게 용해될 수 있는 상태를 가질 수 있다.
이어서, 상기 초임계 이산화탄소에 의해 전 처리된 포토레지스트 패턴을 기판으로부터 제거한다(단계 S150).
구체적으로, 상기 전 처리된 포토레지스트 패턴을 도전성 구조물에 포함된 금속의 부식 또는 손상을 방지할 수 있는 포토레지스트 세정액을 이용한 세정공정을 수행하여 제거한다. 상기 포토레지스트 세정액은 포토레지스트의 제거능력이 우수하면서, 금속의 부식을 최소화할 수 있는 세정액이면 모두 사용할 수 있다. 일 예로서, 상기 포토레지스트 세정액은 알칸올아민 약 5 내지 25중량%, 극성 유기용매 20 내지 50중량%, 환원제 0.1 내지 5중량% 및 여분의 물을 포함할 수 있다.
상기 포토레지스트 세정액에 포함된 알칸올아민의 함량이 5중량% 미만일 경우 포토레지스트의 제거율이 낮고, 25중량%를 초과할 경우 금속의 부식이 초래되는 문제점이 발생된다. 따라서, 상기 포토레지스트 세정액은 상기 알칸올아민을 약 5 내지 25중량%를 포함하고, 바람직하게는 10 내지 20중량%를 포함할 수 있다.
상기 알칸올아민의 예로서는 모노메탄올아민(monoethanolamine: MEA) , 모노이소프로판올아민(monoisopropanolamine) 또는 이들의 혼합물등을 들 수 있다.
상기 극성 유기용매의 함량이 20중량% 미만일 경우 포토레지스의 제거율이 낮고, 50중량%를 초과할 경우 금속이 부식되는 문제점이 발생된다. 따라서, 상기 포토레지스트 세정액은 상기 극성 유기용매을 약 20 내지 50중량%를 포함하고, 바람직하게는 25 내지 40중량%를 포함할 수 있다.
상기 극성 유기용매의 예로서는 디메틸아세트아미드, 디메틸아미드, N-메틸-2-피롤리돈 및 디메틸 술폭사이드, 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜메틸에테르, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노에틸에테르, 프로필렌글리콜메틸에테르아세테이트, 프로필렌글리콜프로필에테르아세테이트, 디에틸렌글리콜디메틸에테르, 에틸락테이드 등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다.
상기 포토레지스트 세정액은 상기 환원제를 약 0.1 내지 5.0중량%를 포함하고, 바람직하게는 약 0.5 내지 3중량%를 포함할 수 있다. 상기 환원제의 예로서는 티오글리콜산, 아스콜빈산, 글루타치온, N-아세칠 시스틴(cysteine), N-아세칠메치오닌등을 들 수 있다.
그 결과 상기 포토레지스트 세정액은 상기 전 처리된 포토레지스트 패턴의 내부로 침투되어 상기 도전성 패턴의 손상 없이 상기 포토레지스트 패턴을 용해시킬 수 있다. 그 결과 상기 포토레지스트 패턴은 상기 기판의 포함된 도전성 패턴의 금속의 부식 없이 완전히 제거될 수 있다.
이후, 상기 포토레지스트 패턴의 제거공정 이후에 상기 기판에 물을 이용한 린스 공정을 수행할 수 있다. 상기 린스 공정은 기판에 잔류될 수 있는 포토레지스트 잔류물과 포토레지스트 세정액을 기판에 존재하지 않도록 세정하는 공정이다. 일 예로 상기 린스 공정은 세정조에 수용된 물에 기판을 함침시켜 수행할 수 있다. 다른 예로 상기 린스 공정은 회전하는 기판의 표면으로 물을 분사시켜 수행할 수 있다. 도시하지 않았지만, 상기 린스 공정 이후 이소프로필 알코올 증기를 이용한 건조 공정을 더 수행할 수 있다.
상술한 포토레지스트 패턴 제거 방법은 이온에 의해 변질된 포토레지스트 패턴을 플라즈마 에싱 공정 및 오존을 이용한 세정공정을 별도로 수행하지 않고, 초임계 이산화탄소와 포토레지스트 세정액을 이용한 공정을 수행함으로서, 손쉽게 제거할 수 있다. 또한, 상기 포토레지스트 제거 방법은 기판에 형성된 금속을 포함하는 도전성 패턴의 손상 및 기판의 손상 없이 상기 포토레지스트 패턴을 완전히 제거할 수 있어 반도체 제조 공정의 스루풋을 향상시킬 수 있다.
반도체 소자의 제조 방법
도 3 내지 6은 도 2의 포토레지스트 제거 방법이 적용되는 반도체 소자의 제조방법을 나타내는 단면도들이다.
도 3을 참조하면, 기판(100)에 제1 포토레지스트 패턴(미도시)들을 이온주입 마스크를 형성한 후 p형 또는 n형 불순물을 이온 주입함으로서, 기판에 다양한 종류의 웰(102)을 형성한다. 여기서, 상기 제1 포토레지스트 패턴은 제1 이온 주입 공정에 노출되어 변질되어 최 외각에 경화층(미도시)을 갖는다. 상기 경화층은 포토레지스트를 구성하는 폴리머들이 이온 손상에 의해 3차원 적으로 교차 결합(Cross-link)됨으로서 형성된다.
이어서, 상기 경화층을 갖는 제1 포토레지스트 패턴을 제거하기 위해서 상기 제1 포토레지스트 패턴에 초임계 이산화탄소를 침투시킨 이후에 포토레지스트 세정 액을 이용한 세정공정을 수행한다. 상기 포토레지스트 세정액은 알칸올아민 5 내지 25중량%, 극성 유기용매 20 내지 50중량%, 환원제 0.1 내지 5중량% 및 여분의 물을 포함하는 조성을 갖는다. 그 결과 상기 제1 포토레지스트 패턴은 상기 기판으로부터 완전히 제거될 수 있다. 상기 초임계 이산화탄소 처리 및 포토레지스트 세정액을 적용하는 본 실시예의 포토레지스트 제거 방법 및 이를 수행하기 위한 조건들은 상기 도 2에서 상세히 설명하였기에 중복을 피하기 위해 생략한다.
이후, 상기 기판에 셸로우 트렌치 소자 분리(STI) 공정을 수행하여 기판(100) 에 소자 분리막(105)을 형성한다. 그 결과 상기 기판(100)은 액티브 영역 및 필드 영역으로 구분된다.
도 4를 참조하면, 소자 분리막(105)이 형성된 기판(100) 상에 게이트 절연막을 형성한다. 상기 게이트 절연막은 실리콘 산화막(SiO2)일 수 도 있고, 상기 실리콘 산화막보다 높은 유전율을 갖는 물질로 이루어진 박막일 수 도 있다. 상기 게이트 절연막으로 사용되는 박막을 형성하기 위한 물질로는 예컨대 HfO2, ZrO2, Ta2O5, Y2O3, Nb2O5, Al2O3, TiO2, CeO2, In2O3, RuO2, MgO, SrO, B2O3, SnO2, PbO, PbO2, Pb3O4, V2O3, La2O3, Pr2O3, Sb2O3, Sb2O5, CaO등을 예를 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상기 게이트 절연막 상에 게이트 전극막, 하드 마스크막 및 제2 포토레지스트 패턴을 순차적으로 형성한다. 상기 게이트 전극막(미도시)은 불순물이 도핑된 폴리실리콘막 및 금속을 포함하는 도전막을 포함하고, 이후 게이트 전극(114)으로 패터닝된다. 일 예로서, 상기 도전막은 텅스텐막(W), 텅스텐 실시사이드막(WSi), 티타늄질화막(TiN)등을 포함할 수 있다. 한편, 상기 게이트 전극막은 폴리실리콘막, 텅스텐 실리사이드막, 티타늄질화막 및 텅스텐 실리사이드막 및 텅스텐막이 순차적으로 적층된 구조로 형성될 수 있다.
상기 하드 마스크막은 이후 하드 마스크(116)로 패터닝된다. 상기 하드 마스크막은 후속 하여 형성되는 층간절연막(미도시)에 대하여 높은 식각 선택비를 갖는 물질로 형성된다. 예를 들면, 층간절연막이 실리콘 산화물과 같은 산화물로 이루어질 경우에는, 상기 하드 마스크막은 실리콘 질화물과 같은 질화물로 이루어진다. 상기 하드 마스크는 상기 제2 포토레지스트 패턴에 노출된 하드 마스크막을 건식 식각공정을 수행함으로서 형성된다. 상기 건식 식각공정의 예로서는 반응 이온식각(Reactive Ion Etching), 이온빔 식각(Ion Beam Etching), 플라즈마 식각, 레이저 식각 공정등을 들 수 있다.
이어서, 하드 마스크를 식각마스크로 이용하여 상기 게이트 전극막 및 상기 게이트 절연막을 순차적으로 패터닝한다. 이에 따라, 기판(100) 상에는 각기 게이트 절연막 패턴(112), 금속을 포함하는 게이트 전극(114) 및 하드 마스크(116)를 포함하는 게이트 구조물(130)들로 형성된다.
이어서, 게이트 구조물(130)들을 이온 주입 마스크로 이용하여 게이트 구조물(130)들 사이에 노출되는 기판(100)에 이온 주입 공정으로 불순물을 주입한 후, 열처리 공정을 수행함으로써 기판(100)에 예비 소오스/드레인 영역에 해당되는 제1 콘택 영역(135a) 및 제2 콘택 영역(140a)이 형성된다.
상기 예비 소오스/드레인 영역은 기판의 표면 아래로 약 1×1011 내지 1 ×1017atoms/㎠ 도우즈의 불순물이 도핑되어 형성될 수 있다. 이때, 상기 기판에는 Pmos 영역과 Nmos 영역이 존재하기 때문에 상기 기판에 이온주입 마스크인 제3 포토레지스트 패턴을 형성한 이후 예비 소오스/드레인 영역을 형성하기 위한 제2 이온주입 공정을 수행할 수 있다.
상기 제2 이온주입 공정에 의해 노출된 상기 제3 포토레지스트 패턴은 이온 손상에 의해 변질된 외부 포토레지스트 및 상기 이온 손상에 의해 변질되지 않은 내부 포토레지스트를 포함한다. 상기 변질된 외부 포토레지스트는 포토레지스트를 구성하는 폴리머들이 이온 손상에 의해 3차원 적으로 교차 결합(Cross-link)됨으로서 형성된다. 따라서, 상기 제3 포토레지스트 패턴을 게이트 전극(114)의 손상 없이 제거하기 위해서는 상기 제3 포토레지스트 패턴에 초임계 이산화탄소를 침투시킨 이후 포토레지스트 세정액을 이용한 세정공정을 수행해야 한다.
그 결과 상기 제3 포토레지스트 패턴은 상기 게이트 구조물에 포함된 금속의 손상없이 기판으로부터 완전히 제거될 수 있다. 상기 초임계 이산화탄소 처리 및 포토레지스트 세정액을 적용하는 본 실시예의 포토레지스트 제거 방법 및 이를 수행하기 위한 조건들은 상기 도 2에서 상세히 설명하였기에 중복을 피하기 위해 생략한다.
이어서, 게이트 구조물(130)들이 형성된 기판(100) 상에 실리콘 질화막을 형성한 후, 이를 이방성 식각하여 각 게이트 구조물(130)들의 양 측벽에 게이트 스페 이서(125)를 형성한다. 이후, 게이트 스페이서(125) 형성 후 이온주입 공정을 더 수행하여 LDD 구조의 완전한 소오스 영역(135) 및 드레인 영역(140)을 형성한다. 일 예로서, 상기 소오스 영역(135)은 제1 패드(미도시)가 접촉되는 커패시터 콘택 영역에 해당되며, 드레인 영역(140)은 제2 패드(미도시)가 접속되는 비트 라인 콘택 영역에 해당된다. 이에 따라, 기판(100) 상에는 각기 게이트 구조물(130), 게이트 스페이서(125) 및 콘택 영역들(135, 140)을 포함하는 트랜지스터들이 형성된다.
도 6을 참조하면, 게이트 구조물(130)들을 덮으면서 기판(100)의 전면에 산화물로 이루어진 층간절연막(145)을 형성한다. 상기 층간절연막(145)은 BPSG, PSG, SOG, PE-TEOS, USG 또는 HDP-CVD 산화물을 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 또는 원자층 적층 공정을 사용하여 형성한다.
상술한 방법으로 형성된 반도체 소자의 트랜지스터는 포토레지스트 패턴의 제거 공정시 플라즈마 에싱 공정 및 오존을 이용한 세정 공정이 요구되지 않아 게이트 구조물에 포함된 금속 및 폴리실리콘의 손상이 방지될 수 있다.
포토레지스트 제거능력 평가
초임계 이산화탄소 처리 및 포토레지스트 세정액이 적용되는 포토레지스트의 제거 능력을 평가하였다. 상기 포토레지스트 제거 능력을 평가하기 위해 반도체 공정에서 널리 사용되는 ArF용 포토레지스트를 복수의 실리콘 기판들에 코팅하여 약 800Å의 두께를 갖는 포토레지스트막을 형성하였다. 이후, 기판에 형성된 포토레지 스트막들에 비소이온(As+)을 약 1×1011 내지 1 ×1017atoms/㎠ 도우즈로 이온 주입 공정에 노출시켰다.
실시예 1
상기 이온 주입공정에 노출된 포토레지스트막이 형성된 기판을 공정 챔버의 플레이트에 위치시킨 후 공정 챔버의 온도 90℃로 하고, 압력을 2175psi로 하여 상기 포토레지스트막에 약 5분 동안 초임계 이산화탄소를 제공함으로서 상기 포토레지스트막을 전처리 하였다. 그 결과가 도 7에 도시된 SEM 사진에 개시되어 있다.
도 7에 도시된 SEM 사진에서 알 수 있듯이 초임계 이산화탄소를 이용하여 상기 포토레지스트막을 전처리 할 경우 이온 주입공정 의해 변질된 포토레지스트에는 균열이 발생함을 확인할 수 있었다. 특히, 상기 포토레지스트는 초임계 이산화탄소에 용해되지는 않지만, 초임계 이산화탄소의 높은 침투력으로 인하여 변질된 포토레지스트의 표면이 팽장 및 균열이 발생되었음을 확인할 수 있다.
실시예 2
상기 실시예 1과 동일한 방법으로 포토레지스트막을 전 처리한 후 알칸올아민 10중량%, 디메틸아세트아미드 35중량%, 환원제 1중량% 및 여분의 물을 포함하는 조성을 갖는 포토레지스트 세정액을 이용한 세정공정을 약 5분 동안 수행하였다. 계속해서, 순수를 이용하여 상기 기판을 린스한 후, IPA로 건조한 후, 기판을 검사 해본 결과 도 8에 도시된 사진과 같이 상기 포토레지스트가 90%이상 제거되었음을 알 수 있었다. 도 8은 본 발명의 실시예 2에 따른 포토레지스트 제거 공정이 수행된 기판을 나타내 사진이다.
비교예
상기 이온 주입공정에 노출된 포토레지스트막이 형성된 기판을 초임계 이산화탄소의 전처리 공정 없이 알칸올아민 10중량%, 디메틸아세트아미드 35중량%, 환원제 1중량% 및 여분의 물을 포함하는 조성을 갖는 포토레지스트 세정액을 이용한 세정공정을 약 5분 동안 수행하였다. 계속해서, 순수를 이용하여 상기 기판을 린스한 후, IPA로 건조한 후, 기판을 검사해본 결과 도 9에 개시된 사진과 같이 상기 포토레지스트가 약 60% 정도 제거되었음을 알 수 있었다. 도 9는 본 발명의 비교예에 따른 포토레지스트 제거 공정이 수행된 기판을 나타내 사진이다.
상기 실시예 1, 실시예 2 및 비교예의 결과에서 알 수 있듯이 이온주입 공정에 노출된 포토레지스트막은 초임계 이산화탄소를 이용한 전처리 공정 및 포토레지스트 세정공정만으로 손쉽게 제거될 수 있는 것을 확인할 수 있었다.
상기에서 언급한 포토레지스트 제거 방법은 이온 주입공정에 노출되어 변질된 포토레지스트에 초임계 이산화탄소를 침투시키는 전처리 공정을 통해 상기 변질된 포토레지스트가 이후 포토레지스트 세정 공정시 제거가 용이한 상태를 갖도록 할 수 있다. 따라서, 전 처리된 포토레지스트는 이후 포토레지스트 세정액을 이용 한 세정 공정시 완전히 제거될 수 있다.
또한, 상기 포토레지스트 제거 방법은 기판에 형성된 금속 패턴의 과도한 손상을 초래하는 플라즈마 에싱 공정이 요구되지 않고, 황산 등을 포함하는 유독성의 세정액을 사용하지 않아도 된다.
특히, 상기 포토레지스트 제거 방법은 초임계 이산화탄소 및 황산을 포함하지 포토레지스트 세정액을 사용함으로써 친환경적인 공정을 수행할 수 있다. 또한, 상기 포토레지스트 제거 방법을 적용하여 반도체 소자를 제조할 경우 공정 시간의 연장 없이 포토레지스트를 효과적으로 제거할 수 있어 때문에 반도체 소자 제조 공정의 속도를 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 금속을 포함하는 도전성 구조물이 형성된 기판 상에 존재하는 포토레지스트에 초임계 이산화탄소를 침투시켜 상기 포토레지스트를 후속의 세정 공정에서 제거가 용이한 상태를 갖도록 전 처리하는 단계; 및
    상기 전 처리된 포토레지스트를 상기 금속의 부식을 방지하는 알칸올아민 8 내지 20중량%, 극성 유기용매 25 내지 40중량%, 환원제 0.5 내지 3중량% 및 여분의 물을 포함하는 포토레지스트 세정액을 이용하여 상기 기판으로부터 제거하는 단계를 포함하는 포토레지스트 제거방법.
  2. 제1항에 있어서, 상기 포토레지스트는 이온주입 마스크로 사용된 포토레지스트 패턴, 식각 마스크로 사용된 포토레지스트 패턴 및 잔류 포토레지스트를 포함하는 것을 특징으로 하는 포토레지스트 제거 방법.
  3. 제1항에 있어서, 상기 포토레지스트는 이온주입 공정에 의해 변질된 외부 포토레지스트 및 상기 이온 주입공정에 의해 변질되지 않은 내부 포토레지스트를 포함하는 것을 특징으로 하는 포토레지스트 제거방법.
  4. 제1항에 있어서, 상기 포토레지스트는 1×1011 내지 1 ×1017atoms/㎠ 도우즈로 불순물을 이온 주입하는 공정에 노출된 것을 특징으로 하는 포토레지스트 제거 방법.
  5. 제1항에 있어서, 상기 초임계 이산화탄소를 침투는 알콜계 용매 및 아민계 용매를 포함하는 혼합 용매가 존재하지 않는 상태에서 상기 기판에 초임계 이산화탄소를 제공하여 수행되는 것을 특징으로 하는 포토레지스트 제거방법.
  6. 제5항에 있어서, 상기 초임계 이산화탄소의 제공은 40 내지 100℃의 온도 및 1000 내지 3500psi 압력조건 하에서 수행되는 것을 특징으로 하는 포토레지스트 제거방법.
  7. 제1항에 있어서, 상기 초임계 이산화탄소를 침투는 알콜계 용매 및 아민계 용매를 포함하는 혼합 용매의 존재 하에서 상기 기판에 초임계 이산화탄소를 제공함으로서 수행되는 것을 특징으로 하는 포토레지스트 제거방법.
  8. 제7항에 있어서, 상기 혼합 용매는 상기 초임계 이산화탄소의 사용량의 0.1 내지 10중량%를 사용하는 것을 특징으로 하는 포토레지스트 제거방법.
  9. 삭제
  10. 이온주입 공정에 노출된 포토레지스트 패턴 및 금속을 포함하는 도전성 구조물이 형성된 기판을 마련하는 단계;
    상기 포토레지스트 패턴에 초임계 이산화탄소를 침투시켜 상기 포토레지스트 패턴의 팽창 및 상기 포토레지스트 패턴을 구성하는 폴리머들의 결합을 절단시키는 단계; 및
    상기 초임계 이산화탄소가 침투된 포토레지스트 패턴을 알칸올아민 5 내지 25중량%, 극성 유기용매 20 내지 50중량%, 환원제 0.1 내지 5중량% 및 여분의 물을 포함하는 포토레지스트 세정액을 이용하여 상기 기판으로부터 제거하는 단계를 포함하는 반도체 소자의 제조방법.
  11. 제10항에 있어서, 상기 기판을 마련하는 단계 이전에, 상기 도전성 구조물 및 포토레지스트 패턴이 형성된 상기 기판의 표면 아래로 1×1011 내지 1 ×1017atoms/㎠ 도우즈의 불순물을 이온 주입하는 단계를 더 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제10항에 있어서, 상기 이온주입 공정에 노출된 포토레지스트 패턴은 이온 주입 공정에 노출되어 변질된 외부 포토레지스트 및 상기 이온주입 공정에 영향을 받지 않은 내부 포토레지스트를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 제10항에 있어서, 상기 도전성 구조물은 텅스텐 패턴과 폴리실리콘 패턴을 포함하는 게이트 구조물인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060113093A 2006-11-16 2006-11-16 포토레지스트 제거방법 및 반도체 소자의 제조 방법 KR100807234B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060113093A KR100807234B1 (ko) 2006-11-16 2006-11-16 포토레지스트 제거방법 및 반도체 소자의 제조 방법
US11/984,340 US7959738B2 (en) 2006-11-16 2007-11-16 Method of removing photoresist and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060113093A KR100807234B1 (ko) 2006-11-16 2006-11-16 포토레지스트 제거방법 및 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100807234B1 true KR100807234B1 (ko) 2008-02-28

Family

ID=39383272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060113093A KR100807234B1 (ko) 2006-11-16 2006-11-16 포토레지스트 제거방법 및 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US7959738B2 (ko)
KR (1) KR100807234B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101180372B1 (ko) * 2010-04-16 2012-09-10 한국생산기술연구원 마이크로 부품 및 금형의 제조방법
KR101751553B1 (ko) * 2009-06-30 2017-06-27 바스프 에스이 수성 알칼리 세정 조성물 및 그 사용 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI368963B (en) * 2008-07-18 2012-07-21 Inotera Memories Inc An analysis method of wafer's ion implant
CN102054668B (zh) * 2009-10-28 2012-02-22 中国科学院微电子研究所 电子束正性光刻胶Zep 520掩蔽介质刻蚀的方法
US10872760B2 (en) * 2016-07-26 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool and manufacuturing method of semiconductor structure using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047327A (ko) * 1999-11-02 2002-06-21 히가시 데쓰로 초임계 이산화탄소를 사용한 기판으로부터 포토레지스트및 잔류물의 제거 방법
KR20050074511A (ko) * 2002-10-31 2005-07-18 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 포토레지스트를 제거하기 위한 초임계 이산화탄소/케미컬조성물
KR100597656B1 (ko) 2003-10-02 2006-07-07 그린텍이십일 주식회사 반도체의 제조를 위한 세정방법 및 세정장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306564B1 (en) * 1997-05-27 2001-10-23 Tokyo Electron Limited Removal of resist or residue from semiconductors using supercritical carbon dioxide
TW539918B (en) * 1997-05-27 2003-07-01 Tokyo Electron Ltd Removal of photoresist and photoresist residue from semiconductors using supercritical carbon dioxide process
US20040011386A1 (en) * 2002-07-17 2004-01-22 Scp Global Technologies Inc. Composition and method for removing photoresist and/or resist residue using supercritical fluids
US20040050406A1 (en) * 2002-07-17 2004-03-18 Akshey Sehgal Compositions and method for removing photoresist and/or resist residue at pressures ranging from ambient to supercritical
US6683008B1 (en) * 2002-11-19 2004-01-27 International Business Machines Corporation Process of removing ion-implanted photoresist from a workpiece
KR100505693B1 (ko) * 2003-06-26 2005-08-03 삼성전자주식회사 미세 전자 소자 기판으로부터 포토레지스트 또는 유기물을세정하는 방법
KR20070007451A (ko) 2005-07-11 2007-01-16 삼성전자주식회사 리세스 게이트를 갖는 반도체 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047327A (ko) * 1999-11-02 2002-06-21 히가시 데쓰로 초임계 이산화탄소를 사용한 기판으로부터 포토레지스트및 잔류물의 제거 방법
KR20050074511A (ko) * 2002-10-31 2005-07-18 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 포토레지스트를 제거하기 위한 초임계 이산화탄소/케미컬조성물
KR100597656B1 (ko) 2003-10-02 2006-07-07 그린텍이십일 주식회사 반도체의 제조를 위한 세정방법 및 세정장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101751553B1 (ko) * 2009-06-30 2017-06-27 바스프 에스이 수성 알칼리 세정 조성물 및 그 사용 방법
KR101180372B1 (ko) * 2010-04-16 2012-09-10 한국생산기술연구원 마이크로 부품 및 금형의 제조방법

Also Published As

Publication number Publication date
US7959738B2 (en) 2011-06-14
US20080138972A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
KR100700998B1 (ko) 기판으로부터 잔사를 제거하기 위한 조성물 및 그의 사용방법
KR100734274B1 (ko) 기판 세정용 조성물을 이용한 게이트 형성 방법
EP2460177B1 (en) Post ion implant photoresist stripping method for semiconductor application
TWI413171B (zh) 半導體裝置之製造方法
US8222149B2 (en) Method for photoresist pattern removal
CN1831654B (zh) 光致抗蚀剂剥离液组合物以及光致抗蚀剂的剥离方法
KR20060115896A (ko) 레지스트, ｂａｒｃ 및 갭 필 재료 스트리핑 케미칼 및방법
KR20100082012A (ko) 반도체 기판으로부터의 금속 하드 마스크 에칭 잔류물의 제거를 위한 조성물
JP2005089746A (ja) 微細構造体の洗浄剤組成物
US9070636B2 (en) Cleaning agent for semiconductor substrate, cleaning method using the cleaning agent, and method for producing semiconductor element
KR100807234B1 (ko) 포토레지스트 제거방법 및 반도체 소자의 제조 방법
KR20200063117A (ko) 3층 제거를 위한 화학적 조성물
KR20070120348A (ko) 실리콘 고분자 및 포토레지스트 제거용 조성물, 이를이용한 막 제거 방법 및 패턴 형성 방법
TW201942349A (zh) 清洗組成物
JP2002303993A (ja) 半導体装置およびその製造方法
US6727185B1 (en) Dry process for post oxide etch residue removal
JP4699719B2 (ja) Ｈｉｇｈ−ｋ物質を選択的に除去する方法
KR100893280B1 (ko) 반도체 제조용 감광성수지 제거제 조성물
KR20080111819A (ko) 포토레지스트 제거방법 및 반도체 소자의 제조 방법
US8399391B2 (en) Photoresist residue removal composition
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR101860211B1 (ko) 포토레지스트 제거용 조성물 및 이를 이용한 포토레지스트의 제거방법
CN107799417B (zh) 晶体管的制造方法
KR102397091B1 (ko) 레지스트 박리액 조성물 및 이를 이용한 레지스트의 박리방법
KR20090061354A (ko) 불순물 제거용 세정액, 기판 세정 방법 및 이를 이용한반도체 장지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee