JP3416320B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3416320B2 JP3416320B2 JP05214795A JP5214795A JP3416320B2 JP 3416320 B2 JP3416320 B2 JP 3416320B2 JP 05214795 A JP05214795 A JP 05214795A JP 5214795 A JP5214795 A JP 5214795A JP 3416320 B2 JP3416320 B2 JP 3416320B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate electrode
- film
- gate
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、詳しくは、ＭＯＳデバイスの製造技術に適用す
ることができ、特に、レジスト残渣や金属不純物を除去
するための薬液によるウェット洗浄を行う際、ゲート電
極端からゲート電極下のゲート酸化膜中への薬液の成分
や水分の侵入を防ぐことができ、ゲート酸化膜の絶縁特
性の低下を抑えて信頼性を向上させることができる半導
体装置の製造方法に関する。
に係り、詳しくは、ＭＯＳデバイスの製造技術に適用す
ることができ、特に、レジスト残渣や金属不純物を除去
するための薬液によるウェット洗浄を行う際、ゲート電
極端からゲート電極下のゲート酸化膜中への薬液の成分
や水分の侵入を防ぐことができ、ゲート酸化膜の絶縁特
性の低下を抑えて信頼性を向上させることができる半導
体装置の製造方法に関する。
【０００２】近年、ＭＯＳデバイスにおいては、ゲート
酸化膜中の水分が原因となるトラップが問題となってい
る。特に、層間絶縁膜から発生する水分がゲート酸化膜
に拡散してホットキャリア特性に影響を及ぼすことが知
られている。ところが、ゲート電極をパターニングした
後、ゲート電極パターニング用のレジストパターンをＯ
2 プラズマでアッシングして除去し、更にレジスト残渣
や金属不純物等を除去するためのウェット洗浄を行う時
に、ゲート端がウェット洗浄液に曝される。この時、侵
入される水分や薬液の成分は、ゲート端からゲート電極
下のゲート酸化膜中へ侵入してくると考えられる。
酸化膜中の水分が原因となるトラップが問題となってい
る。特に、層間絶縁膜から発生する水分がゲート酸化膜
に拡散してホットキャリア特性に影響を及ぼすことが知
られている。ところが、ゲート電極をパターニングした
後、ゲート電極パターニング用のレジストパターンをＯ
2 プラズマでアッシングして除去し、更にレジスト残渣
や金属不純物等を除去するためのウェット洗浄を行う時
に、ゲート端がウェット洗浄液に曝される。この時、侵
入される水分や薬液の成分は、ゲート端からゲート電極
下のゲート酸化膜中へ侵入してくると考えられる。
【０００３】一方、ＭＯＳトランジスタにおけるホット
キャリア注入は、やはりゲート端で起こるため、この洗
浄液による影響は無視することができず、信頼性を低下
させる恐れがある。そこで、レジスト残渣や金属不純物
等を除去するための薬液によるウェット洗浄を行う時
に、ゲート端からゲート電極下のゲート酸化膜中への薬
液の成分や水分の侵入を抑えて、高信頼性のＭＯＳデバ
イスを得ることができる半導体装置の製造方法が要求さ
れている。
キャリア注入は、やはりゲート端で起こるため、この洗
浄液による影響は無視することができず、信頼性を低下
させる恐れがある。そこで、レジスト残渣や金属不純物
等を除去するための薬液によるウェット洗浄を行う時
に、ゲート端からゲート電極下のゲート酸化膜中への薬
液の成分や水分の侵入を抑えて、高信頼性のＭＯＳデバ
イスを得ることができる半導体装置の製造方法が要求さ
れている。
【０００４】
【従来の技術】図５は従来の半導体装置の製造方法を示
す図である。図示例は、ＭＯＳトランジスタの製造方法
に適用する場合である。まず、Ｓｉ基板１０１を熱酸化
してゲート酸化膜１０２を形成した後、ＣＶＤ法等によ
りゲート酸化膜１０２上にポリシリコン膜１０３を形成
する。次いで、ポリシリコン膜１０３上にレジストを塗
布し、露光・現像等によりレジストをパターニングして
レジストパターン１０４を形成する（図５（ａ））。
す図である。図示例は、ＭＯＳトランジスタの製造方法
に適用する場合である。まず、Ｓｉ基板１０１を熱酸化
してゲート酸化膜１０２を形成した後、ＣＶＤ法等によ
りゲート酸化膜１０２上にポリシリコン膜１０３を形成
する。次いで、ポリシリコン膜１０３上にレジストを塗
布し、露光・現像等によりレジストをパターニングして
レジストパターン１０４を形成する（図５（ａ））。
【０００５】次に、レジストパターン１０４をマスクし
てＲＩＥ等によりポリシリコン膜１０３をドライエッチ
ングしてポリＳｉゲート電極１０３ａを形成する（図５
（ｂ））。この時、エッチングは、ゲート酸化膜１０２
に達した時点で止まるが、ポリシリコン膜１０３のエッ
チングを完全に行うために、ゲート酸化膜１０２も数オ
ングストロームエッチングされる。
てＲＩＥ等によりポリシリコン膜１０３をドライエッチ
ングしてポリＳｉゲート電極１０３ａを形成する（図５
（ｂ））。この時、エッチングは、ゲート酸化膜１０２
に達した時点で止まるが、ポリシリコン膜１０３のエッ
チングを完全に行うために、ゲート酸化膜１０２も数オ
ングストロームエッチングされる。
【０００６】次に、酸素プラズマ等でレジストパターン
１０４をアッシングして除去する（図５（ｃ））。この
時、ウエハ表面にレジスト残渣やチャンバーを構成する
構成材料からの金属不純物が残る。そして、レジストパ
ターン１０４を除去した図５（ｃ）の基板試料を硫酸／
過酸化水素等の薬液でウェット洗浄することにより、ウ
ェハ表面のレジスト残渣や金属不純物を除去する。そし
て、この後、ソース／ドレイン拡散層、層間絶縁膜、コ
ンタクトホール、配線及びカバー膜等を形成することに
より、ＭＯＳトランジスタを得ることができる。
１０４をアッシングして除去する（図５（ｃ））。この
時、ウエハ表面にレジスト残渣やチャンバーを構成する
構成材料からの金属不純物が残る。そして、レジストパ
ターン１０４を除去した図５（ｃ）の基板試料を硫酸／
過酸化水素等の薬液でウェット洗浄することにより、ウ
ェハ表面のレジスト残渣や金属不純物を除去する。そし
て、この後、ソース／ドレイン拡散層、層間絶縁膜、コ
ンタクトホール、配線及びカバー膜等を形成することに
より、ＭＯＳトランジスタを得ることができる。
【０００７】
【発明が解決しようとする課題】上記した従来の半導体
装置の製造方法では、レジストパターン１０４をＯ2プ
ラズマ等でアッシングして除去した後、レジスト残渣や
金属不純物を除去するために、ゲート酸化膜１０２を露
出させた状態で薬液でウェット洗浄していたため、図６
に示す如く、ゲート電極１０３ａ端からゲート電極１０
３ａ下のゲート酸化膜１０２中に薬液の成分や水分が侵
入して、ゲート酸化膜１０２中でトラップを生じ、ホッ
トキャリアの劣化や絶縁破壊を引き起こす等、ゲート酸
化膜１０２の絶縁特性が低下して、信頼性が低下すると
いう問題があった。なお、図６において、１１１はフィ
ールド酸化膜であり、１１２はコンタクトホールであ
る。
装置の製造方法では、レジストパターン１０４をＯ2プ
ラズマ等でアッシングして除去した後、レジスト残渣や
金属不純物を除去するために、ゲート酸化膜１０２を露
出させた状態で薬液でウェット洗浄していたため、図６
に示す如く、ゲート電極１０３ａ端からゲート電極１０
３ａ下のゲート酸化膜１０２中に薬液の成分や水分が侵
入して、ゲート酸化膜１０２中でトラップを生じ、ホッ
トキャリアの劣化や絶縁破壊を引き起こす等、ゲート酸
化膜１０２の絶縁特性が低下して、信頼性が低下すると
いう問題があった。なお、図６において、１１１はフィ
ールド酸化膜であり、１１２はコンタクトホールであ
る。
【０００８】そこで、本発明は、レジスト残渣や金属不
純物を除去するためのウェット洗浄を行う際、ゲート電
極端からゲート電極下のゲート酸化膜中への薬液の成分
や水分の侵入を防ぐことができ、ゲート酸化膜の絶縁特
性の低下を抑えて信頼性を向上させることができる半導
体装置の製造方法を提供することを目的としている。
純物を除去するためのウェット洗浄を行う際、ゲート電
極端からゲート電極下のゲート酸化膜中への薬液の成分
や水分の侵入を防ぐことができ、ゲート酸化膜の絶縁特
性の低下を抑えて信頼性を向上させることができる半導
体装置の製造方法を提供することを目的としている。
【０００９】
【００１０】
【００１１】
【課題を解決するための手段】
請求項１記載の発明は、
シリコン基板上に絶縁膜及び導電性膜を形成する工程
と、次いで、該導電性膜をパターニングしてゲート電極
を形成する工程と、次いで、該シリコン基板をオゾン雰
囲気に曝すことにより、該ゲート電極表面に酸化膜を形
成するとともに、該シリコン基板表面のレジスト残渣を
除去する工程と、次いで、該シリコン基板を紫外線照射
下でハロゲンを含むガスに曝すことにより、該シリコン
基板表面の金属不純物を除去する工程とを含むことを特
徴とするものである。
シリコン基板上に絶縁膜及び導電性膜を形成する工程
と、次いで、該導電性膜をパターニングしてゲート電極
を形成する工程と、次いで、該シリコン基板をオゾン雰
囲気に曝すことにより、該ゲート電極表面に酸化膜を形
成するとともに、該シリコン基板表面のレジスト残渣を
除去する工程と、次いで、該シリコン基板を紫外線照射
下でハロゲンを含むガスに曝すことにより、該シリコン
基板表面の金属不純物を除去する工程とを含むことを特
徴とするものである。
【００１２】請求項２記載の発明は、上記請求項１の発
明において、前記シリコン基板をオゾン雰囲気で処理し
た後、窒化処理することを特徴とするものである。
明において、前記シリコン基板をオゾン雰囲気で処理し
た後、窒化処理することを特徴とするものである。
【００１３】
【００１４】
【作用】 本
発明では、後述する実施例の図１に示す如
く、レジストパターン１４をＯ2プラズマ等でアッシン
グして除去した後、ゲート酸化膜１３とポリＳｉゲート
電極１５を表面に露出した状態でオゾン雰囲気に曝すよ
うに構成したため、レジスト残渣等の有機物を除去する
ことができるとともに、ポリＳｉゲート電極１５表面に
低温で緻密な極薄のシリコン酸化膜１６を形成すること
ができる。しかも、この際、ポリシリコン膜をＲＩＥで
エッチングしてゲート電極１５を形成する時のオーバー
エッチングで削れたゲート電極１５とフィールド酸化膜
１２間のゲート酸化膜１３の膜厚を回復することができ
る。
く、レジストパターン１４をＯ2プラズマ等でアッシン
グして除去した後、ゲート酸化膜１３とポリＳｉゲート
電極１５を表面に露出した状態でオゾン雰囲気に曝すよ
うに構成したため、レジスト残渣等の有機物を除去する
ことができるとともに、ポリＳｉゲート電極１５表面に
低温で緻密な極薄のシリコン酸化膜１６を形成すること
ができる。しかも、この際、ポリシリコン膜をＲＩＥで
エッチングしてゲート電極１５を形成する時のオーバー
エッチングで削れたゲート電極１５とフィールド酸化膜
１２間のゲート酸化膜１３の膜厚を回復することができ
る。
【００１５】そして、ゲート電極１５表面をシリコン酸
化膜１６で保護した状態で紫外線照射下で塩素ガスに曝
すように構成したため、重金属不純物を効果的に除去す
ることができる。しかも、この際ポリＳｉゲート電極１
５表面を緻密な膜質のシリコン酸化膜１６で保護してい
るため、紫外線照射下の塩素でエッチングされないよう
にすることができる。
化膜１６で保護した状態で紫外線照射下で塩素ガスに曝
すように構成したため、重金属不純物を効果的に除去す
ることができる。しかも、この際ポリＳｉゲート電極１
５表面を緻密な膜質のシリコン酸化膜１６で保護してい
るため、紫外線照射下の塩素でエッチングされないよう
にすることができる。
【００１６】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】次に、図１は本発明に係る実施例１の半導
体装置の製造方法を示す図である。図示例は、ＭＯＳト
ランジスタの製造方法に適用する場合である。
体装置の製造方法を示す図である。図示例は、ＭＯＳト
ランジスタの製造方法に適用する場合である。
【００２５】まず、ＬＯＣＯＳ法によりＰ型ＣＺ（１０
０）ウエハのＳｉ基板１１を選択酸化して素子分離領域
となる膜厚２５０ｎｍ程度のフィールド酸化膜１２を形
成し、フィールド酸化膜１２間のＳｉ基板１１を膜厚５
ｎｍ程度犠牲酸化し剥離した後、更に１０００℃程度で
Ｓｉ基板１１を熱酸化して膜厚６ｎｍ程度のゲート酸化
膜１３を形成する。
０）ウエハのＳｉ基板１１を選択酸化して素子分離領域
となる膜厚２５０ｎｍ程度のフィールド酸化膜１２を形
成し、フィールド酸化膜１２間のＳｉ基板１１を膜厚５
ｎｍ程度犠牲酸化し剥離した後、更に１０００℃程度で
Ｓｉ基板１１を熱酸化して膜厚６ｎｍ程度のゲート酸化
膜１３を形成する。
【００２６】次に、Ｓｉ基板１１を加熱して４５０℃程
度にし、ＣＶＤ法等によりゲート酸化膜１３上にポリシ
リコン膜を膜厚１８０ｎｍ程度堆積し、ポリシリコン膜
上にレジストを塗布した後、露光・現像等によりレジス
トをパターニングしてレジストパターン１４を形成す
る。次いで、レジストパターン１４をマスクとし、ポリ
シリコン膜をＲＩＥによりドライエッチングしてゲート
電極１５を形成する（図１（ａ））。
度にし、ＣＶＤ法等によりゲート酸化膜１３上にポリシ
リコン膜を膜厚１８０ｎｍ程度堆積し、ポリシリコン膜
上にレジストを塗布した後、露光・現像等によりレジス
トをパターニングしてレジストパターン１４を形成す
る。次いで、レジストパターン１４をマスクとし、ポリ
シリコン膜をＲＩＥによりドライエッチングしてゲート
電極１５を形成する（図１（ａ））。
【００２７】次に、レジストパターン１４をＯ2 プラ
ズマ等でアッシングして除去した後、Ｓｉ基板１１を加
熱して４００℃程度にし、Ｓｉ基板１１を酸素ベース５
％のオゾン雰囲気に１０分程度曝すことにより、ポリＳ
ｉゲート電極１５表面に膜厚の薄いシリコン酸化膜１６
を形成するとともに、Ｓｉ基板１１表面のレジスト残渣
を除去する。この時、ドライエッチング時に膜減りした
ゲート電極１５とフィールド酸化膜１２間のゲート酸化
膜１３の膜厚が回復する（図１（ｂ））。なお、オゾン
発生法には、高圧放電法、紫外線照射法及び電気分解法
等が挙げられる。
ズマ等でアッシングして除去した後、Ｓｉ基板１１を加
熱して４００℃程度にし、Ｓｉ基板１１を酸素ベース５
％のオゾン雰囲気に１０分程度曝すことにより、ポリＳ
ｉゲート電極１５表面に膜厚の薄いシリコン酸化膜１６
を形成するとともに、Ｓｉ基板１１表面のレジスト残渣
を除去する。この時、ドライエッチング時に膜減りした
ゲート電極１５とフィールド酸化膜１２間のゲート酸化
膜１３の膜厚が回復する（図１（ｂ））。なお、オゾン
発生法には、高圧放電法、紫外線照射法及び電気分解法
等が挙げられる。
【００２８】次に、Ｓｉ基板１１を紫外線照射下でハロ
ゲンを含むガス例えばＨＣｌ、Ｃｌ 2 、Ｆ2 等に曝すこ
とにより、Ｓｉ基板１１表面の金属不純物を除去する。
この時、ゲート電極１５は緻密な膜質のシリコン酸化膜
１６で保護されているため、塩素ラジカルでエッチング
されることはない。この後、ソース／ドレイン拡散層、
層間絶縁膜、コンタクトホール、配線及びカバー膜等を
形成することにより、ＭＯＳトランジスタを得ることが
できる。
ゲンを含むガス例えばＨＣｌ、Ｃｌ 2 、Ｆ2 等に曝すこ
とにより、Ｓｉ基板１１表面の金属不純物を除去する。
この時、ゲート電極１５は緻密な膜質のシリコン酸化膜
１６で保護されているため、塩素ラジカルでエッチング
されることはない。この後、ソース／ドレイン拡散層、
層間絶縁膜、コンタクトホール、配線及びカバー膜等を
形成することにより、ＭＯＳトランジスタを得ることが
できる。
【００２９】このように、本実施例では、レジストパタ
ーン１４をＯ2 プラズマ等でアッシングして除去した
後、ポリＳｉゲート電極１５とゲート酸化膜１３を表面
に露出した状態でオゾン雰囲気に曝すように構成したた
め、ウェハ表面のレジスト残渣等の有機物を除去するこ
とができるとともに、ポリＳｉゲート電極１５表面に低
温で緻密な極薄のシリコン酸化膜１６を形成することが
できる。しかも、この際、ポリシリコン膜をＲＩＥでエ
ッチングしてゲート電極１５を形成する時のオーバーエ
ッチングで削れたゲート電極１５とフィールド酸化膜１
２間のゲート酸化膜１３の膜厚を回復することができ
る。
ーン１４をＯ2 プラズマ等でアッシングして除去した
後、ポリＳｉゲート電極１５とゲート酸化膜１３を表面
に露出した状態でオゾン雰囲気に曝すように構成したた
め、ウェハ表面のレジスト残渣等の有機物を除去するこ
とができるとともに、ポリＳｉゲート電極１５表面に低
温で緻密な極薄のシリコン酸化膜１６を形成することが
できる。しかも、この際、ポリシリコン膜をＲＩＥでエ
ッチングしてゲート電極１５を形成する時のオーバーエ
ッチングで削れたゲート電極１５とフィールド酸化膜１
２間のゲート酸化膜１３の膜厚を回復することができ
る。
【００３０】そして、ゲート電極１５表面をシリコン酸
化膜１６で保護した状態で紫外線照射下で塩素ガスに曝
すように構成したため、ウェハ表面の重金属不純物を効
果的に除去することができる。しかも、この際、ポリＳ
ｉゲート電極１５表面を緻密な膜質のシリコン酸化膜１
６で保護しているため、紫外線照射下の塩素でエッチン
グされないようにすることができる。
化膜１６で保護した状態で紫外線照射下で塩素ガスに曝
すように構成したため、ウェハ表面の重金属不純物を効
果的に除去することができる。しかも、この際、ポリＳ
ｉゲート電極１５表面を緻密な膜質のシリコン酸化膜１
６で保護しているため、紫外線照射下の塩素でエッチン
グされないようにすることができる。
【００３１】従って、ゲート酸化膜１３への水分の混入
を抑制することができるため、膜中のトラップを低減し
てゲート酸化膜の信頼性を向上させることができる。次
に、以上の実施例１で形成した試料と比較例（従来）の
硫酸過酸化水素水で処理した試料を比較した。ゲートエ
ッジを６２．５ｍｍとし、面積を６．２５×１０−４ｃ
ｍ２ としたゲート電極に対して１Ｃ／ｃｍ２ のスト
レスを加えた時のＶｆｂシフトは、比較例では、−０．
３２５Ｖと大きくて膜中でトラップが多いのに対し、本
発明では、−０．３１Ｖと小さく、膜中でトラップが少
ないことが判った。図２に示すＩ―Ｖ特性から、本発明
は、比較例と較べて低電界でのリークが低減され、トラ
ップが低減していたことが判った。
を抑制することができるため、膜中のトラップを低減し
てゲート酸化膜の信頼性を向上させることができる。次
に、以上の実施例１で形成した試料と比較例（従来）の
硫酸過酸化水素水で処理した試料を比較した。ゲートエ
ッジを６２．５ｍｍとし、面積を６．２５×１０−４ｃ
ｍ２ としたゲート電極に対して１Ｃ／ｃｍ２ のスト
レスを加えた時のＶｆｂシフトは、比較例では、−０．
３２５Ｖと大きくて膜中でトラップが多いのに対し、本
発明では、−０．３１Ｖと小さく、膜中でトラップが少
ないことが判った。図２に示すＩ―Ｖ特性から、本発明
は、比較例と較べて低電界でのリークが低減され、トラ
ップが低減していたことが判った。
【００３２】また、図３より、５ｍＡ／ｃｍ2 のスト
レスを加えた時のゲート電圧の変化から、本発明のシフ
ト量は、硫酸過酸化水素水処理を１０分、２０分と行っ
た比較例と比較して、ほぼ半分になることが判った。こ
れから、本発明では、比較例よりもゲート酸化膜中の正
孔トラップが減少したことが判る。また、図４にＴＤＤ
Ｂ特性（経時絶縁破壊特性）を示す。縦軸は絶縁破壊頻
度（％）で、横軸は絶縁破壊電荷（Ｑbd）である。この
図に示すように、本発明は比較例と比べて絶縁破壊電荷
が延びることが判った。
レスを加えた時のゲート電圧の変化から、本発明のシフ
ト量は、硫酸過酸化水素水処理を１０分、２０分と行っ
た比較例と比較して、ほぼ半分になることが判った。こ
れから、本発明では、比較例よりもゲート酸化膜中の正
孔トラップが減少したことが判る。また、図４にＴＤＤ
Ｂ特性（経時絶縁破壊特性）を示す。縦軸は絶縁破壊頻
度（％）で、横軸は絶縁破壊電荷（Ｑbd）である。この
図に示すように、本発明は比較例と比べて絶縁破壊電荷
が延びることが判った。
【００３３】なお、上記実施例１では、Ｓｉ基板１１を
オゾン雰囲気で処理した後、紫外線照射下で塩素ガスで
処理する場合を説明したが、本発明においては、Ｓｉ基
板１１をオゾン雰囲気で処理した後、紫外線照射下で塩
素ガスで処理する前に一酸化窒素ガス、亜酸化窒素ガ
ス、アンモニアガス等で窒化処理を行うように構成して
もよい。この場合、ゲート電極１５を覆っているシリコ
ン酸化膜１６及びゲート酸化膜１３の表面を窒化し、シ
リコン酸化膜１６及びゲート酸化膜１３表面にＳｉＯＮ
膜を形成することにより、雰囲気からの膜中への水分の
侵入を効率良く抑えることができる。
オゾン雰囲気で処理した後、紫外線照射下で塩素ガスで
処理する場合を説明したが、本発明においては、Ｓｉ基
板１１をオゾン雰囲気で処理した後、紫外線照射下で塩
素ガスで処理する前に一酸化窒素ガス、亜酸化窒素ガ
ス、アンモニアガス等で窒化処理を行うように構成して
もよい。この場合、ゲート電極１５を覆っているシリコ
ン酸化膜１６及びゲート酸化膜１３の表面を窒化し、シ
リコン酸化膜１６及びゲート酸化膜１３表面にＳｉＯＮ
膜を形成することにより、雰囲気からの膜中への水分の
侵入を効率良く抑えることができる。
【００３４】上記実施例は、ゲート酸化膜１３をＳｉＯ
2 で構成する場合について説明したが、本発明はこれ
のみに限定されるものではなく、ゲート酸化膜１３を、
ＳｉＯＮ膜、ＳｉＮ膜、ＴａＯ膜等で構成してもよい。
また、ゲート電極としては、ポリシリコンの他にも、ア
モルファスシリコン、ポリサイド等にも適用することが
できる。
2 で構成する場合について説明したが、本発明はこれ
のみに限定されるものではなく、ゲート酸化膜１３を、
ＳｉＯＮ膜、ＳｉＮ膜、ＴａＯ膜等で構成してもよい。
また、ゲート電極としては、ポリシリコンの他にも、ア
モルファスシリコン、ポリサイド等にも適用することが
できる。
【００３５】
【発明の効果】本発明によれば、シリコン／絶縁膜／ゲ
ート電極ポリシリコン系のＭＯＳ構造において、ゲート
電極ポリシリコンのパターニングを行う際、ゲート電極
端からゲート電極下のゲート酸化膜中への薬液の成分や
水分の侵入を防ぐことができ、ゲート酸化膜の絶縁特性
の低下を抑えて信頼性を向上させることができるという
効果がある。
ート電極ポリシリコン系のＭＯＳ構造において、ゲート
電極ポリシリコンのパターニングを行う際、ゲート電極
端からゲート電極下のゲート酸化膜中への薬液の成分や
水分の侵入を防ぐことができ、ゲート酸化膜の絶縁特性
の低下を抑えて信頼性を向上させることができるという
効果がある。
【図１】
本発明に係る実施例２の半導体装置の製造方法
を示す図である。
を示す図である。
【図２】
本発明と比較例におけるＩ−Ｖ特性を示す図で
ある。
ある。
【図３】
本発明と比較例におけるＶｔ特性を示す図であ
る。
る。
【図４】
本発明と比較例におけるＴＤＤＢ特性を示す図
である。
である。
【図５】
従来の半導体装置の製造方法を示す図である。
【図６】
ゲート電極端から水分等が侵入する様子を示す
図である。
図である。
【符号の説明】１
１ Ｓｉ基板
１２ フィールド酸化膜
１３ ゲート酸化膜
１４ レジストパターン
１５ ゲート電極
１６ シリコン酸化膜
フロントページの続き
(56)参考文献 特開 昭63−52476（ＪＰ，Ａ)
特開 昭61−168244（ＪＰ，Ａ)
特開 平７−30113（ＪＰ，Ａ)
特開 平６−326302（ＪＰ，Ａ)
特開 平６−310459（ＪＰ，Ａ)
特開 平６−151387（ＪＰ，Ａ)
特開 平３−265137（ＪＰ，Ａ)
特開 平１−225123（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
H01L 21/336
H01L 21/28
H01L 21/304
Claims (2)
- 【請求項１】シリコン基板上に絶縁膜及び導電性膜を形
成する工程と、 次いで、該導電性膜をパターニングしてゲート電極を形
成する工程と、 次いで、該シリコン基板をオゾン雰囲気に曝すことによ
り、該ゲート電極表面に酸化膜を形成するとともに、該
シリコン基板表面のレジスト残渣を除去する工程と、 次いで、該シリコン基板を紫外線照射下でハロゲンを含
むガスに曝すことにより、該シリコン基板表面の金属不
純物を除去する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項２】前記シリコン基板をオゾン雰囲気で処理し
た後、窒化処理することを特徴とする請求項１に記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05214795A JP3416320B2 (ja) | 1995-03-13 | 1995-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05214795A JP3416320B2 (ja) | 1995-03-13 | 1995-03-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250720A JPH08250720A (ja) | 1996-09-27 |
| JP3416320B2 true JP3416320B2 (ja) | 2003-06-16 |
Family
ID=12906771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05214795A Expired - Fee Related JP3416320B2 (ja) | 1995-03-13 | 1995-03-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3416320B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3426494B2 (ja) | 1998-04-02 | 2003-07-14 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP3875455B2 (ja) | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4813737B2 (ja) * | 2000-04-17 | 2011-11-09 | マットソン テクノロジー インコーポレイテッド | 窒化ケイ素フィルムを形成するための超薄オキシニトリドのｕｖ前処理法 |
| JP2009295621A (ja) * | 2008-06-02 | 2009-12-17 | Panasonic Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-03-13 JP JP05214795A patent/JP3416320B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08250720A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597046B1 (en) | Integrated circuit with multiple gate dielectric structures | |
| US7256137B2 (en) | Method of forming contact plug on silicide structure | |
| US6261934B1 (en) | Dry etch process for small-geometry metal gates over thin gate dielectric | |
| US6331492B2 (en) | Nitridation for split gate multiple voltage devices | |
| US6140024A (en) | Remote plasma nitridation for contact etch stop | |
| US5164331A (en) | Method of forming and etching titanium-tungsten interconnects | |
| US5702869A (en) | Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates | |
| US6261973B1 (en) | Remote plasma nitridation to allow selectively etching of oxide | |
| US6613681B1 (en) | Method of removing etch residues | |
| JP4409028B2 (ja) | 半導体デバイス形成方法 | |
| KR100769415B1 (ko) | 반도체장치의 제조방법 | |
| US6586293B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100426486B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| US6498106B1 (en) | Prevention of defects formed in photoresist during wet etching | |
| US6225202B1 (en) | Selective etching of unreacted nickel after salicidation | |
| KR100616498B1 (ko) | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| JP3416320B2 (ja) | 半導体装置の製造方法 | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| KR20070018223A (ko) | 반도체 소자의 제조방법 | |
| US6569784B1 (en) | Material of photoresist protect oxide | |
| US5998302A (en) | Method of manufacturing semiconductor device | |
| JP2002289554A (ja) | 半導体装置及びその製造方法 | |
| KR20030079806A (ko) | 적층형 게이트 전극을 갖는 반도체 장치의 제조 방법 | |
| US20070178657A1 (en) | Method of manufacturing a semiconductor device | |
| JP3821725B2 (ja) | スルーホールの形成方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030325 |
|
| LAPS | Cancellation because of no payment of annual fees |