JP3426494B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3426494B2 JP3426494B2 JP09036698A JP9036698A JP3426494B2 JP 3426494 B2 JP3426494 B2 JP 3426494B2 JP 09036698 A JP09036698 A JP 09036698A JP 9036698 A JP9036698 A JP 9036698A JP 3426494 B2 JP3426494 B2 JP 3426494B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- oxygen
- polysilicon
- semiconductor device
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 79
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 59
- 229920005591 polysilicon Polymers 0.000 claims description 59
- 239000000126 substance Substances 0.000 claims description 42
- 239000007789 gas Substances 0.000 claims description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 28
- 239000001301 oxygen Substances 0.000 claims description 28
- 229910052760 oxygen Inorganic materials 0.000 claims description 28
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 239000012298 atmosphere Substances 0.000 claims description 14
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 9
- 239000005416 organic matter Substances 0.000 claims description 9
- 229910000077 silane Inorganic materials 0.000 claims description 9
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 51
- 229910052710 silicon Inorganic materials 0.000 description 51
- 239000010703 silicon Substances 0.000 description 51
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- 238000009413 insulation Methods 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 238000005259 measurement Methods 0.000 description 8
- 239000012299 nitrogen atmosphere Substances 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910021642 ultra pure water Inorganic materials 0.000 description 6
- 239000012498 ultrapure water Substances 0.000 description 6
- 150000002148 esters Chemical class 0.000 description 5
- 238000003795 desorption Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000006884 silylation reaction Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002290 gas chromatography-mass spectrometry Methods 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 230000001698 pyrogenic effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- -1 Phthalate ester Chemical class 0.000 description 1
- 238000005273 aeration Methods 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ゲート電極としてポリシリコン電極
を用いる半導体装置の製造方法に関するものである。
方法に関し、特に、ゲート電極としてポリシリコン電極
を用いる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】ポリシリコン電極をゲート電極として用
いる半導体装置の製造は、図１０に示すように、ゲート
酸化前洗浄において、基板の表面を超純水により洗浄し
て表面に付着する塵や埃などの汚染物を取除いてから、
ゲート酸化において約８５０℃においてパイロジェニッ
ク酸化により基板表面を酸化してゲート酸化膜を形成し
た後、表面にポリシリコンから成るゲート電極層を形成
し、ゲート電極層にリンを拡散してＰ型としてから、パ
ターンニングを行うことによりなされる。
いる半導体装置の製造は、図１０に示すように、ゲート
酸化前洗浄において、基板の表面を超純水により洗浄し
て表面に付着する塵や埃などの汚染物を取除いてから、
ゲート酸化において約８５０℃においてパイロジェニッ
ク酸化により基板表面を酸化してゲート酸化膜を形成し
た後、表面にポリシリコンから成るゲート電極層を形成
し、ゲート電極層にリンを拡散してＰ型としてから、パ
ターンニングを行うことによりなされる。
【０００３】一般に、ポリシリコンから成るゲート電極
は、図１１に示すような構成のポリシリコン電極形成装
置（縦型ＬＰＣＶＤ）により形成されている。このポリ
シリコン電極形成装置は、ヒータ１０により内部温度が
調整されるポリシリコン形成炉１２と、複数のウエハが
チャージされ、ウエハチャージ部分がポリシリコン形成
炉１２内に装填されたときにポリシリコン形成炉１２内
を密閉するボート１４と、ポリシリコン形成炉１２内に
予め定めた種類のガスを導入する雰囲気調整手段１６と
を備えている。
は、図１１に示すような構成のポリシリコン電極形成装
置（縦型ＬＰＣＶＤ）により形成されている。このポリ
シリコン電極形成装置は、ヒータ１０により内部温度が
調整されるポリシリコン形成炉１２と、複数のウエハが
チャージされ、ウエハチャージ部分がポリシリコン形成
炉１２内に装填されたときにポリシリコン形成炉１２内
を密閉するボート１４と、ポリシリコン形成炉１２内に
予め定めた種類のガスを導入する雰囲気調整手段１６と
を備えている。
【０００４】表面にゲート酸化膜が形成された基板は、
清浄度を保った状態でボート１４にチャージされて、Ｎ
2 ガスが充填されたポリシリコン形成炉１２内に挿入さ
れる。ボート１４が完全にポリシリコン形成炉１２内に
挿入されて炉１２内を密閉すると、雰囲気調整手段１６
により１．０×１０-3Ｔｏｒｒ程度の真空吸引を行い、
６００℃〜７００℃程度の温度に調整してからＳｉＨ4
ガスを導入して、ポリシリコンをゲート酸化膜上に堆積
させ、ポリシリコン膜を形成する。その後、ボート１４
を炉１２内から取り出して図示しない拡散炉内に搬送
し、拡散炉においてリンを拡散させた後、図示しないパ
ターニング装置によりパターニングが施されてゲート電
極とされる。
清浄度を保った状態でボート１４にチャージされて、Ｎ
2 ガスが充填されたポリシリコン形成炉１２内に挿入さ
れる。ボート１４が完全にポリシリコン形成炉１２内に
挿入されて炉１２内を密閉すると、雰囲気調整手段１６
により１．０×１０-3Ｔｏｒｒ程度の真空吸引を行い、
６００℃〜７００℃程度の温度に調整してからＳｉＨ4
ガスを導入して、ポリシリコンをゲート酸化膜上に堆積
させ、ポリシリコン膜を形成する。その後、ボート１４
を炉１２内から取り出して図示しない拡散炉内に搬送
し、拡散炉においてリンを拡散させた後、図示しないパ
ターニング装置によりパターニングが施されてゲート電
極とされる。
【０００５】
【発明が解決しようとする課題】以上のすべての工程は
清浄度を高く調整したクリーンルーム内で行うが、ゲー
ト酸化前洗浄における超純水の水質の劣化や、基板の搬
送中に、例えば、クリーンルームの通気テスト剤である
フタル酸エステルや、装置やカセットやボックス等を構
成する可塑剤の一種であるＤＢＰ（ｄｉｂｕｔｙｌｐｈ
ｔｈａｌａｔｅ）や、ウエハケースを構成する可塑剤の
一種であるＢＨＴ（ｂｕｔｙｌｈｙｄｒｏｘｙｔｏｌｕ
ｅｎｅ）等の有機物が基板表面に付着してしまう場合が
ある。
清浄度を高く調整したクリーンルーム内で行うが、ゲー
ト酸化前洗浄における超純水の水質の劣化や、基板の搬
送中に、例えば、クリーンルームの通気テスト剤である
フタル酸エステルや、装置やカセットやボックス等を構
成する可塑剤の一種であるＤＢＰ（ｄｉｂｕｔｙｌｐｈ
ｔｈａｌａｔｅ）や、ウエハケースを構成する可塑剤の
一種であるＢＨＴ（ｂｕｔｙｌｈｙｄｒｏｘｙｔｏｌｕ
ｅｎｅ）等の有機物が基板表面に付着してしまう場合が
ある。
【０００６】図１２及び図１３は、有機物汚染を受けた
基板の表面に付着する有機物についてウエハ加熱脱離Ｇ
Ｃ−ＭＳにより測定した結果を示している。ウエハ加熱
脱離ＧＣ−ＭＳは基板を加熱したときに基板表面から脱
離したガスをクロマトグラフィーにかける構成の装置で
あり、図１２及び図１３のそれぞれにおいて、縦軸は相
対強度、横軸は時間を示しており、相対強度が高いほど
有機物の付着量が多く、同じ時間に検出されたものは同
じ種類の物質であることを示している。
基板の表面に付着する有機物についてウエハ加熱脱離Ｇ
Ｃ−ＭＳにより測定した結果を示している。ウエハ加熱
脱離ＧＣ−ＭＳは基板を加熱したときに基板表面から脱
離したガスをクロマトグラフィーにかける構成の装置で
あり、図１２及び図１３のそれぞれにおいて、縦軸は相
対強度、横軸は時間を示しており、相対強度が高いほど
有機物の付着量が多く、同じ時間に検出されたものは同
じ種類の物質であることを示している。
【０００７】図１２はゲート酸化膜形成前の超純水によ
る洗浄後のシリコン基板の表面に付着する有機物量を測
定した結果であり、図１３はゲート酸化膜形成後のシリ
コン基板の表面に付着する有機物量を測定した結果であ
る。図１２と図１３とを比較すると、超純水による洗浄
後のシリコン基板の表面に比べてゲート酸化後のシリコ
ン基板の表面の方が付着している有機物量は減っている
ものの、ゲート酸化によってシリコン基板の表面に付着
する有機物は完全には除去されてないことがわかる。
る洗浄後のシリコン基板の表面に付着する有機物量を測
定した結果であり、図１３はゲート酸化膜形成後のシリ
コン基板の表面に付着する有機物量を測定した結果であ
る。図１２と図１３とを比較すると、超純水による洗浄
後のシリコン基板の表面に比べてゲート酸化後のシリコ
ン基板の表面の方が付着している有機物量は減っている
ものの、ゲート酸化によってシリコン基板の表面に付着
する有機物は完全には除去されてないことがわかる。
【０００８】水質の劣化した超純水による洗浄によりシ
リコン基板の表面に付着した有機物や、基板の装置間の
搬送中にシリコン基板の表面に付着した有機物はベンゼ
ン環を有しているものが多く、ベンゼン環を持つ有機物
のうちゲート酸化時にシリコン酸化膜と反応したものは
燃焼しにくくなってしまい、ゲート酸化後もシリコン基
板の表面に残留してしまう。このようなシリコン基板の
表面に残留した有機物はゲート酸化膜の絶縁耐圧特性を
悪化させる原因となっている。
リコン基板の表面に付着した有機物や、基板の装置間の
搬送中にシリコン基板の表面に付着した有機物はベンゼ
ン環を有しているものが多く、ベンゼン環を持つ有機物
のうちゲート酸化時にシリコン酸化膜と反応したものは
燃焼しにくくなってしまい、ゲート酸化後もシリコン基
板の表面に残留してしまう。このようなシリコン基板の
表面に残留した有機物はゲート酸化膜の絶縁耐圧特性を
悪化させる原因となっている。
【０００９】そこで本発明は、ゲート酸化膜表面に付着
する有機物を効率的に除去してゲート酸化膜の絶縁耐圧
特性を向上させた半導体装置を得ることを目的としてい
る。
する有機物を効率的に除去してゲート酸化膜の絶縁耐圧
特性を向上させた半導体装置を得ることを目的としてい
る。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の半導体装置の製造方法は、反応炉
内にシランガスを流入させ、ゲート酸化膜上にポリシリ
コンからなるゲート電 極を形成する際、前記ゲート酸化
膜が形成された半導体基板を前記反応炉に挿入し、前記
半導体基板を前記反応炉内でシランガスと酸素系ガスと
の雰囲気下で一定時間保持し、反応炉内を吸引した後、
前記ゲート酸化膜上に前記ゲート電極を形成することを
特徴とする。
に、請求項１の発明の半導体装置の製造方法は、反応炉
内にシランガスを流入させ、ゲート酸化膜上にポリシリ
コンからなるゲート電 極を形成する際、前記ゲート酸化
膜が形成された半導体基板を前記反応炉に挿入し、前記
半導体基板を前記反応炉内でシランガスと酸素系ガスと
の雰囲気下で一定時間保持し、反応炉内を吸引した後、
前記ゲート酸化膜上に前記ゲート電極を形成することを
特徴とする。
【００１１】請求項１の発明では、反応炉内で、ゲート
酸化膜が形成された半導体基板を高温、好ましくは、ポ
リシリコン膜形成温度でシランガスと酸素系ガスとの雰
囲気下で一定時間保持している。そのため、ゲート酸化
膜表面に付着している有機物が酸素系ガス中に含まれる
酸素の酸化力によりシランガスと反応してシリル化し、
ベンゼン環が分解される。
酸化膜が形成された半導体基板を高温、好ましくは、ポ
リシリコン膜形成温度でシランガスと酸素系ガスとの雰
囲気下で一定時間保持している。そのため、ゲート酸化
膜表面に付着している有機物が酸素系ガス中に含まれる
酸素の酸化力によりシランガスと反応してシリル化し、
ベンゼン環が分解される。
【００１２】ベンゼン環が分解されるとゲート酸化膜表
面に付着する力が弱まるので、その後の炉内の吸引によ
ってゲート酸化膜表面から容易に除去できる。従って、
シリコン酸化膜の絶縁耐圧特性が向上した半導体装置が
得られる。
面に付着する力が弱まるので、その後の炉内の吸引によ
ってゲート酸化膜表面から容易に除去できる。従って、
シリコン酸化膜の絶縁耐圧特性が向上した半導体装置が
得られる。
【００１３】また、請求項２の発明の半導体装置の製造
方法は、請求項１に記載の半導体装置の製造方法におい
て、前記ゲート酸化膜が形成された半導体基板を前記反
応炉内で保持することにより、前記ゲート酸化膜上に存
在するベンゼン環を有する有機物が直鎖状エステルに分
解されることを特徴とする。
方法は、請求項１に記載の半導体装置の製造方法におい
て、前記ゲート酸化膜が形成された半導体基板を前記反
応炉内で保持することにより、前記ゲート酸化膜上に存
在するベンゼン環を有する有機物が直鎖状エステルに分
解されることを特徴とする。
【００１４】請求項２の発明では、ゲート酸化膜表面に
付着している有機物がシランガス及び酸素系ガス中に含
まれる酸素の酸化力によりシリコンと反応してシリル化
し、ベンゼン環が直鎖状エステルに分解される。そし
て、直鎖状エステルが、その後の炉内の吸引によって、
ゲート酸化膜表面から容易に除去される。
付着している有機物がシランガス及び酸素系ガス中に含
まれる酸素の酸化力によりシリコンと反応してシリル化
し、ベンゼン環が直鎖状エステルに分解される。そし
て、直鎖状エステルが、その後の炉内の吸引によって、
ゲート酸化膜表面から容易に除去される。
【００１５】また、請求項３の発明の半導体装置の製造
方法は、請求項１又は２に記載の半導体装置の製造方法
において、前記酸素系ガスは、大気、酸素ガスまたはオ
ゾンガスのうちのいずれか一種より選ばれたものである
ことを特徴としている。
方法は、請求項１又は２に記載の半導体装置の製造方法
において、前記酸素系ガスは、大気、酸素ガスまたはオ
ゾンガスのうちのいずれか一種より選ばれたものである
ことを特徴としている。
【００１６】また、請求項４の発明の半導体装置の製造
方法は、請求項１又は２に記載の半導体装置の製造方法
において、前記酸素系ガスは、前記半導体基板が前記反
応炉内に挿入される際、前記反応炉内に流入する大気中
の酸素であることを特徴とする。
方法は、請求項１又は２に記載の半導体装置の製造方法
において、前記酸素系ガスは、前記半導体基板が前記反
応炉内に挿入される際、前記反応炉内に流入する大気中
の酸素であることを特徴とする。
【００１７】酸素系ガスとして大気を用いれば、ガス導
入のための特別な装置などを用意せずとも良いので、設
備費や製造コストがかからないという利点がある。ま
た、酸素系ガスとして酸素ガスを用いる場合は、ベンゼ
ン環をシリル化する反応の効率が向上し、シランガス及
び酸素系ガス中にシリコン膜形成温度で放置する時間を
短くできる。さらに、酸素系ガスとして酸化力の強いオ
ゾンガスを用いる場合は、より一層ベンゼン環をシリル
化する反応の効率が向上すると共に、シランガス及び酸
素系ガス中に放置する際のシリコン膜形成温度を低温化
でき、かつ、放置時間も短くできる。
入のための特別な装置などを用意せずとも良いので、設
備費や製造コストがかからないという利点がある。ま
た、酸素系ガスとして酸素ガスを用いる場合は、ベンゼ
ン環をシリル化する反応の効率が向上し、シランガス及
び酸素系ガス中にシリコン膜形成温度で放置する時間を
短くできる。さらに、酸素系ガスとして酸化力の強いオ
ゾンガスを用いる場合は、より一層ベンゼン環をシリル
化する反応の効率が向上すると共に、シランガス及び酸
素系ガス中に放置する際のシリコン膜形成温度を低温化
でき、かつ、放置時間も短くできる。
【００１８】また、請求項１に記載の半導体装置の製造
方法において、前記半導体基板を一定期間保持する際
に、反応炉内の温度を５００℃以上７００℃以下に調整
することがよい。５００℃以下であると、ゲート酸化膜
に付着する有機物を十分にシリル化することができず、
また、７００℃以上であるとシリコンの別の反応が進ん
でしまうため好ましくない。このことから、半導体基板
の炉内保持温度は、５００℃以上７００℃以下、好まし
くは６００℃以上７００℃以下、より好ましくは６２０
度程度とすれば、効率的に有機物を除去できる。
方法において、前記半導体基板を一定期間保持する際
に、反応炉内の温度を５００℃以上７００℃以下に調整
することがよい。５００℃以下であると、ゲート酸化膜
に付着する有機物を十分にシリル化することができず、
また、７００℃以上であるとシリコンの別の反応が進ん
でしまうため好ましくない。このことから、半導体基板
の炉内保持温度は、５００℃以上７００℃以下、好まし
くは６００℃以上７００℃以下、より好ましくは６２０
度程度とすれば、効率的に有機物を除去できる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図１
〜図９を参照して説明する。なお、ウエハ加熱脱離ＧＣ
ーＭＳにより測定した結果を示すすべての線図につい
て、縦軸は相対強度、横軸は時間を示し、相対強度が高
いほど有機物の付着量が多く、同じ時間に検出されたも
のは同じ種類の物質であることを示している。
〜図９を参照して説明する。なお、ウエハ加熱脱離ＧＣ
ーＭＳにより測定した結果を示すすべての線図につい
て、縦軸は相対強度、横軸は時間を示し、相対強度が高
いほど有機物の付着量が多く、同じ時間に検出されたも
のは同じ種類の物質であることを示している。
【００２０】（第１の実施形態）
図１〜図９を参照して第１の実施形態を説明する。ま
ず、図１に示すように、表面にパターンを形成したシリ
コン基板を、超純水により洗浄して（ゲート酸化前洗
浄）からパイロジェニック酸化によりゲート酸化膜を形
成（ゲート酸化）する。次に、得られた複数のシリコン
基板を前述した縦型ＬＰＣＶＤのボートにチャージす
る。ボートに複数のシリコン基板をチャージ後、炉内温
度を６２０℃程度に調整したポリシリコン形成炉内にボ
ートを挿入してポリシリコン形成炉内を密閉した状態で
１０分程度放置する。
ず、図１に示すように、表面にパターンを形成したシリ
コン基板を、超純水により洗浄して（ゲート酸化前洗
浄）からパイロジェニック酸化によりゲート酸化膜を形
成（ゲート酸化）する。次に、得られた複数のシリコン
基板を前述した縦型ＬＰＣＶＤのボートにチャージす
る。ボートに複数のシリコン基板をチャージ後、炉内温
度を６２０℃程度に調整したポリシリコン形成炉内にボ
ートを挿入してポリシリコン形成炉内を密閉した状態で
１０分程度放置する。
【００２１】このとき、ボートの挿入と共にポリシリコ
ン形成炉内に入り込んだ空気中の酸素と前回の処理で導
入されポリシリコン形成炉内に残留するＳｉＨ4 ガスと
によりシリコン基板表面に付着する有機物がシリル化さ
れる。このシリル化によりベンゼン環が分解されて有機
物は直鎖状シリル化エステルとされる。例えば、Ｃ6Ｈ
7 ＳＣ（Ｓｉ（ＣＨ3 ）3 ）ＨＣ2 Ｈ3 は、（ＣＨ3 ）
3 ＳｉＯＣＯＣ（Ｓｉ（ＣＨ3 ）3 ）ＨＣＯＯＳｉ（Ｃ
Ｈ3 ）3 や、（ＣＨ3 ）3 ＳｉＯＣＯＳｉ（ＣＨ3 ）3
などに分解される。
ン形成炉内に入り込んだ空気中の酸素と前回の処理で導
入されポリシリコン形成炉内に残留するＳｉＨ4 ガスと
によりシリコン基板表面に付着する有機物がシリル化さ
れる。このシリル化によりベンゼン環が分解されて有機
物は直鎖状シリル化エステルとされる。例えば、Ｃ6Ｈ
7 ＳＣ（Ｓｉ（ＣＨ3 ）3 ）ＨＣ2 Ｈ3 は、（ＣＨ3 ）
3 ＳｉＯＣＯＣ（Ｓｉ（ＣＨ3 ）3 ）ＨＣＯＯＳｉ（Ｃ
Ｈ3 ）3 や、（ＣＨ3 ）3 ＳｉＯＣＯＳｉ（ＣＨ3 ）3
などに分解される。
【００２２】その後、ポリシリコン形成炉内を吸引装置
により吸引する。このときのシリコン基板表面の有機物
の付着量をウエハ加熱脱離ＧＣ−ＭＳにより測定した結
果を図２に示す。なお、比較のため、ポリシリコン形成
炉内を窒素により充填した状態でボートをポリシリコン
形成炉内に挿入し、窒素雰囲気中にシリコン基板を放置
したときのシリコン基板表面の有機物量を測定した結果
を図３に、ポリシリコン形成炉内を窒素により充填した
状態でボートをポリシリコン形成炉内に挿入し、窒素雰
囲気中にシリコン基板を放置して真空吸引したときのシ
リコン基板表面の有機物量を測定した結果を図４に、ポ
リシリコン形成炉内にボートの挿入と共に空気が入り込
んだ状態でシリコン基板を放置したときのシリコン基板
表面の有機物量を測定した結果を図５にそれぞれ示す。
により吸引する。このときのシリコン基板表面の有機物
の付着量をウエハ加熱脱離ＧＣ−ＭＳにより測定した結
果を図２に示す。なお、比較のため、ポリシリコン形成
炉内を窒素により充填した状態でボートをポリシリコン
形成炉内に挿入し、窒素雰囲気中にシリコン基板を放置
したときのシリコン基板表面の有機物量を測定した結果
を図３に、ポリシリコン形成炉内を窒素により充填した
状態でボートをポリシリコン形成炉内に挿入し、窒素雰
囲気中にシリコン基板を放置して真空吸引したときのシ
リコン基板表面の有機物量を測定した結果を図４に、ポ
リシリコン形成炉内にボートの挿入と共に空気が入り込
んだ状態でシリコン基板を放置したときのシリコン基板
表面の有機物量を測定した結果を図５にそれぞれ示す。
【００２３】図２と図３〜図５との比較より明らかなよ
うに、ポリシリコン形成炉内にボートの挿入と共に空気
が入り込んだ状態でシリコン基板を放置して真空吸引し
たときのシリコン基板表面には、殆ど有機物が残留して
いないことがいえる。すなわち、上記シリル化により形
成された直鎖状シリル化エステルは、吸引によりシリコ
ン基板の表面から容易に取除かれてしまうことがいえ
る。
うに、ポリシリコン形成炉内にボートの挿入と共に空気
が入り込んだ状態でシリコン基板を放置して真空吸引し
たときのシリコン基板表面には、殆ど有機物が残留して
いないことがいえる。すなわち、上記シリル化により形
成された直鎖状シリル化エステルは、吸引によりシリコ
ン基板の表面から容易に取除かれてしまうことがいえ
る。
【００２４】その後、ＳｉＨ4 ガスをポリシリコン形成
炉内に導入してポリシリコン膜の形成を開始し、予め定
めた厚さにシリコン膜が形成されたらリンを拡散してＰ
型としてから、パターンニングを行ってポリシリコン電
極を得る。
炉内に導入してポリシリコン膜の形成を開始し、予め定
めた厚さにシリコン膜が形成されたらリンを拡散してＰ
型としてから、パターンニングを行ってポリシリコン電
極を得る。
【００２５】得られたゲート電極におけるゲート酸化膜
の絶縁耐性を調べた結果を図６に示す。図６において、
横軸は電圧（Ｖ）を示しており、縦軸は耐圧不良率
（％）を示しており、以後述べるすべての絶縁耐性を調
べた図においても同様に横軸は電圧（Ｖ）を示してお
り、縦軸は耐圧不良率（％）を示しており、耐圧不良率
（％）が高いほど電流が多く流れることを示唆してい
る。
の絶縁耐性を調べた結果を図６に示す。図６において、
横軸は電圧（Ｖ）を示しており、縦軸は耐圧不良率
（％）を示しており、以後述べるすべての絶縁耐性を調
べた図においても同様に横軸は電圧（Ｖ）を示してお
り、縦軸は耐圧不良率（％）を示しており、耐圧不良率
（％）が高いほど電流が多く流れることを示唆してい
る。
【００２６】なお、比較のため、ポリシリコン形成炉内
を窒素により充填した状態でボートをポリシリコン形成
炉内に挿入し、窒素雰囲気中にシリコン基板を放置して
真空吸引した後にポリシリコン膜を形成して得たゲート
電極におけるゲート酸化膜の絶縁耐性を調べた結果を図
７に、また、基板表面に有機物の付着の無い基板を用
い、窒素を充填したポリシリコン形成炉内にボートを挿
入してシリコン基板を放置し、真空吸引した後にポリシ
リコン膜を形成して得たゲート電極におけるゲート酸化
膜の絶縁耐性を調べた結果を図８に、基板表面に有機物
の付着の無い基板を用い、ポリシリコン形成炉内にボー
トの挿入と共に空気が入り込んだ状態でシリコン基板を
放置して真空吸引した後にポリシリコン膜を形成して得
たゲート電極におけるゲート酸化膜の絶縁耐性を調べた
結果を図９にそれぞれ示す。
を窒素により充填した状態でボートをポリシリコン形成
炉内に挿入し、窒素雰囲気中にシリコン基板を放置して
真空吸引した後にポリシリコン膜を形成して得たゲート
電極におけるゲート酸化膜の絶縁耐性を調べた結果を図
７に、また、基板表面に有機物の付着の無い基板を用
い、窒素を充填したポリシリコン形成炉内にボートを挿
入してシリコン基板を放置し、真空吸引した後にポリシ
リコン膜を形成して得たゲート電極におけるゲート酸化
膜の絶縁耐性を調べた結果を図８に、基板表面に有機物
の付着の無い基板を用い、ポリシリコン形成炉内にボー
トの挿入と共に空気が入り込んだ状態でシリコン基板を
放置して真空吸引した後にポリシリコン膜を形成して得
たゲート電極におけるゲート酸化膜の絶縁耐性を調べた
結果を図９にそれぞれ示す。
【００２７】図８及び図９に示すように、基板表面に有
機物の付着の無い基板を用いた場合は、ポリシリコン形
成炉内に空気を導入しても窒素を導入しても良好な絶縁
耐性を有するものとなっている。これに対し、図７に示
すように、基板表面に有機物の付着がある場合、ポリシ
リコン形成炉内を窒素により充填した状態でボートをポ
リシリコン形成炉内に挿入し、窒素雰囲気中にシリコン
基板を放置して真空吸引した後にポリシリコン膜を形成
して得たゲート電極におけるゲート酸化膜の絶縁耐性は
非常に悪くなっているのがわかる。
機物の付着の無い基板を用いた場合は、ポリシリコン形
成炉内に空気を導入しても窒素を導入しても良好な絶縁
耐性を有するものとなっている。これに対し、図７に示
すように、基板表面に有機物の付着がある場合、ポリシ
リコン形成炉内を窒素により充填した状態でボートをポ
リシリコン形成炉内に挿入し、窒素雰囲気中にシリコン
基板を放置して真空吸引した後にポリシリコン膜を形成
して得たゲート電極におけるゲート酸化膜の絶縁耐性は
非常に悪くなっているのがわかる。
【００２８】すなわち、図６に示したように本第１の実
施形態で得られたゲート電極におけるゲート酸化膜は、
図８及び図９とほぼ同様に良好な絶縁耐性を有するもの
となっており、基板表面に有機物が付着するシリコン基
板をポリシリコン形成炉内に放置する際に空気を導入し
ないで窒素を導入した場合と比較しても絶縁耐性が向上
していることがわかる。
施形態で得られたゲート電極におけるゲート酸化膜は、
図８及び図９とほぼ同様に良好な絶縁耐性を有するもの
となっており、基板表面に有機物が付着するシリコン基
板をポリシリコン形成炉内に放置する際に空気を導入し
ないで窒素を導入した場合と比較しても絶縁耐性が向上
していることがわかる。
【００２９】さらに、シリシリコン基板をポリシリコン
形成炉内で放置するため、有機物の除去のための特別な
経路等を設ける必要はなく、比較的処理が簡単にでき、
製造効率もよいなどの利点もある。
形成炉内で放置するため、有機物の除去のための特別な
経路等を設ける必要はなく、比較的処理が簡単にでき、
製造効率もよいなどの利点もある。
【００３０】（第２の実施形態）
本第２の実施形態は、上述した第１の実施形態の応用で
あり、第１の実施形態の方法において、ボートと共にポ
リシリコン形成炉内に入り込んだ空気を有機物のシリル
化に利用するのではなく、インジェクターからポリシリ
コン形成炉内に導入した酸素を利用する方法である。
あり、第１の実施形態の方法において、ボートと共にポ
リシリコン形成炉内に入り込んだ空気を有機物のシリル
化に利用するのではなく、インジェクターからポリシリ
コン形成炉内に導入した酸素を利用する方法である。
【００３１】この方法によれば、基板表面に付着する有
機物と酸素及びＳＨ4ガスとの反応がより一層効率的に
なるので、シリコン基板のポリシリコン形成炉内の放置
時間を６２０℃程度の炉内温度では５分〜１０分程度に
まで短縮できる。
機物と酸素及びＳＨ4ガスとの反応がより一層効率的に
なるので、シリコン基板のポリシリコン形成炉内の放置
時間を６２０℃程度の炉内温度では５分〜１０分程度に
まで短縮できる。
【００３２】なお、その他は上述の第１の実施形態と同
様であるので説明を省略する。また、第２の実施形態に
おいて酸素雰囲気内に放置した後に真空吸引して得られ
たシリコン基板表面の有機物量や、得られたゲート電極
におけるゲート酸化膜の絶縁耐性については、上述した
第１の実施形態とほぼ同様の結果が得られたので図示は
省略する。
様であるので説明を省略する。また、第２の実施形態に
おいて酸素雰囲気内に放置した後に真空吸引して得られ
たシリコン基板表面の有機物量や、得られたゲート電極
におけるゲート酸化膜の絶縁耐性については、上述した
第１の実施形態とほぼ同様の結果が得られたので図示は
省略する。
【００３３】（第３の実施形態）
本第３の実施形態は、上述した第１の実施形態の応用で
あり、第１の実施形態の方法において、ボートと共にポ
リシリコン形成炉内に入り込んだ空気を有機物のシリル
化に利用するのではなく、インジェクターからポリシリ
コン形成炉内に導入したオゾンを利用する方法である。
あり、第１の実施形態の方法において、ボートと共にポ
リシリコン形成炉内に入り込んだ空気を有機物のシリル
化に利用するのではなく、インジェクターからポリシリ
コン形成炉内に導入したオゾンを利用する方法である。
【００３４】この方法によれば、基板表面に付着する有
機物とオゾン及びＳＨ4ガスとの反応がより一層効率的
になるので、シリコン基板のポリシリコン形成炉内の放
置時間を６２０℃程度の炉内温度では３分〜５分程度に
まで短縮できる。
機物とオゾン及びＳＨ4ガスとの反応がより一層効率的
になるので、シリコン基板のポリシリコン形成炉内の放
置時間を６２０℃程度の炉内温度では３分〜５分程度に
まで短縮できる。
【００３５】なお、その他は上述の第１の実施形態と同
様であるので説明を省略する。また、第３の実施形態に
おいてオゾン雰囲気内に放置した後に真空吸引して得ら
れたシリコン基板表面の有機物量や、得られたゲート電
極におけるゲート酸化膜の絶縁耐性については、上述し
た第１の実施形態とほぼ同様の結果が得られたので図示
は省略する。
様であるので説明を省略する。また、第３の実施形態に
おいてオゾン雰囲気内に放置した後に真空吸引して得ら
れたシリコン基板表面の有機物量や、得られたゲート電
極におけるゲート酸化膜の絶縁耐性については、上述し
た第１の実施形態とほぼ同様の結果が得られたので図示
は省略する。
【００３６】なお、上記第１の実施形態から第３の実施
形態では酸素系ガスとして大気、酸素、オゾンを挙げた
が、これらに限らず、シリコン基板をエッチングしない
性質の酸素系ガスであれば用いることができる。
形態では酸素系ガスとして大気、酸素、オゾンを挙げた
が、これらに限らず、シリコン基板をエッチングしない
性質の酸素系ガスであれば用いることができる。
【００３７】
【発明の効果】以上説明したように、請求項１〜４の発
明によれば、ゲート酸化膜の表面に強固に付着する有機
物を殆ど除去できるため、ゲート酸化膜の絶縁耐圧特性
を向上させた半導体装置を製造できる、という効果を達
成する。
明によれば、ゲート酸化膜の表面に強固に付着する有機
物を殆ど除去できるため、ゲート酸化膜の絶縁耐圧特性
を向上させた半導体装置を製造できる、という効果を達
成する。
【図１】本発明の第１の実施形態を簡単に示すフロー図
である。
である。
【図２】第１の実施形態で得られたシリコン基板の表面
に付着する有機物量を表す測定図である。
に付着する有機物量を表す測定図である。
【図３】ポリシリコン形成炉内を窒素により充填した状
態でボートをポリシリコン形成炉内に挿入し、窒素雰囲
気中にシリコン基板を放置したときのシリコン基板の表
面に付着する有機物量を表す測定図である。
態でボートをポリシリコン形成炉内に挿入し、窒素雰囲
気中にシリコン基板を放置したときのシリコン基板の表
面に付着する有機物量を表す測定図である。
【図４】ポリシリコン形成炉内を窒素により充填した状
態でボートをポリシリコン形成炉内に挿入し、窒素雰囲
気中にシリコン基板を放置して真空吸引したときのシリ
コン基板の表面に付着する有機物量を表す測定図であ
る。
態でボートをポリシリコン形成炉内に挿入し、窒素雰囲
気中にシリコン基板を放置して真空吸引したときのシリ
コン基板の表面に付着する有機物量を表す測定図であ
る。
【図５】ポリシリコン形成炉内にボートの挿入と共に空
気が入り込んだ状態でシリコン基板を放置したときのシ
リコン基板の表面に付着する有機物量を表す測定図であ
る。
気が入り込んだ状態でシリコン基板を放置したときのシ
リコン基板の表面に付着する有機物量を表す測定図であ
る。
【図６】第１の実施形態で得られたゲート電極における
ゲート酸化膜の絶縁耐性を示すヒストグラムである。
ゲート酸化膜の絶縁耐性を示すヒストグラムである。
【図７】窒素雰囲気中にシリコン基板を放置して真空吸
引した後にポリシリコン膜を形成して得たゲート電極に
おけるゲート酸化膜の絶縁耐性を示すヒストグラムであ
る。
引した後にポリシリコン膜を形成して得たゲート電極に
おけるゲート酸化膜の絶縁耐性を示すヒストグラムであ
る。
【図８】基板表面に有機物の付着の無い基板を用い、窒
素雰囲気中にシリコン基板を放置して真空吸引した後に
ポリシリコン膜を形成して得たゲート電極におけるゲー
ト酸化膜の絶縁耐性を示すヒストグラムである。
素雰囲気中にシリコン基板を放置して真空吸引した後に
ポリシリコン膜を形成して得たゲート電極におけるゲー
ト酸化膜の絶縁耐性を示すヒストグラムである。
【図９】基板表面に有機物の付着の無い基板を用い、ポ
リシリコン形成炉内に空気が入り込んだ状態でシリコン
基板を放置して真空吸引した後にポリシリコン膜を形成
して得たゲート電極におけるゲート酸化膜の絶縁耐性を
示すヒストグラムである。
リシリコン形成炉内に空気が入り込んだ状態でシリコン
基板を放置して真空吸引した後にポリシリコン膜を形成
して得たゲート電極におけるゲート酸化膜の絶縁耐性を
示すヒストグラムである。
【図１０】従来のゲート電極を形成する工程を簡単に示
すフロー図である。
すフロー図である。
【図１１】縦型ＬＰＣＶＤの構成を簡単に示す説明図で
ある。
ある。
【図１２】ゲート酸化膜形成前の超純水による洗浄後の
シリコン基板の表面に付着する有機物量を表す測定図で
ある。
シリコン基板の表面に付着する有機物量を表す測定図で
ある。
【図１３】ゲート酸化膜形成後のシリコン基板の表面に
付着する有機物量を表す測定図である。
付着する有機物量を表す測定図である。
１０ ヒータ
１２ ポリシリコン形成炉
１４ ボート
１６ 雰囲気調整手段
Claims (4)
- 【請求項１】 反応炉内にシランガスを流入させ、ゲー
ト酸化膜上にポリシリコンからなるゲート電極を形成す
る半導体装置の製造方法において、 前記ゲート酸化膜が形成された半導体基板を前記反応炉
に挿入し、前記半導体基板を前記反応炉内でシランガス
と酸素系ガスとの雰囲気下で一定時間保持し、反応炉内
を吸引した後、前記ゲート酸化膜上に前記ゲート電極を
形成することを特徴とする半導体装置の製造方法 。 - 【請求項２】 前記ゲート酸化膜が形成された半導体基
板を前記反応炉内で保持することにより、前記ゲート酸
化膜上に存在するベンゼン環を有する有機物が直鎖状エ
ステルに分解されることを特徴とする請求項１に記載の
半導体装置の製造方法。 - 【請求項３】 前記酸素系ガスは、大気、酸素ガスまた
はオゾンガスのうちのいずれか一種より選ばれたもので
あることを特徴とする請求項１又は２に記載の半導体装
置の製造方法。 - 【請求項４】 前記酸素系ガスは、前記半導体基板が前
記反応炉内に挿入される際、前記反応炉に流入する大気
中の酸素であることを特徴とする請求項１又は２に記載
の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09036698A JP3426494B2 (ja) | 1998-04-02 | 1998-04-02 | 半導体装置の製造方法 |
| US09/197,490 US6287991B1 (en) | 1998-04-02 | 1998-11-23 | Method for producing semiconductor device including step for removing contaminant |
| US09/907,595 US6624083B2 (en) | 1998-04-02 | 2001-07-19 | Method for removing contaminant compounds respectively having benzene ring therein from surface of si layer and method for producing semiconductor device including step for removing contaminant compounds |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09036698A JP3426494B2 (ja) | 1998-04-02 | 1998-04-02 | 半導体装置の製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002368697A Division JP3481613B2 (ja) | 2002-12-19 | 2002-12-19 | 半導体製造装置 |
| JP2002368698A Division JP3426597B1 (ja) | 2002-12-19 | 2002-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11288899A JPH11288899A (ja) | 1999-10-19 |
| JP3426494B2 true JP3426494B2 (ja) | 2003-07-14 |
Family
ID=13996558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09036698A Expired - Fee Related JP3426494B2 (ja) | 1998-04-02 | 1998-04-02 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6287991B1 (ja) |
| JP (1) | JP3426494B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002047142A1 (fr) | 2000-12-05 | 2002-06-13 | Tokyo Electron Limited | Procede et appareil de traitement d'un article a traiter |
| JP5073928B2 (ja) * | 2005-07-19 | 2012-11-14 | 光 小林 | 酸化膜の形成方法並びに半導体装置の製造方法 |
| KR100641060B1 (ko) * | 2005-07-22 | 2006-11-01 | 삼성전자주식회사 | 게이트 구조물의 제조 방법 및 이를 이용하는 반도체장치의 제조 방법 |
| CN101943868B (zh) * | 2010-08-03 | 2012-12-19 | 无锡科硅电子技术有限公司 | 去除光刻胶的方法与装置 |
| BR122020000175B1 (pt) | 2013-03-01 | 2023-04-04 | North Carolina State University | Construção compreendendo molécula de ácido nucleico de fatores de transcrição que regulam biossíntese de nicotina em tabaco, vetor, célula bacteriana transgênica e método de produção de uma planta |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3890176A (en) * | 1972-08-18 | 1975-06-17 | Gen Electric | Method for removing photoresist from substrate |
| US4999280A (en) * | 1989-03-17 | 1991-03-12 | International Business Machines Corporation | Spray silylation of photoresist images |
| US5279771A (en) * | 1990-11-05 | 1994-01-18 | Ekc Technology, Inc. | Stripping compositions comprising hydroxylamine and alkanolamine |
| JPH05102069A (ja) | 1991-04-26 | 1993-04-23 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US5457269A (en) * | 1992-09-08 | 1995-10-10 | Zapit Technology, Inc. | Oxidizing enhancement electron beam process and apparatus for contaminant treatment |
| JPH0766287A (ja) * | 1993-08-23 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP3416320B2 (ja) | 1995-03-13 | 2003-06-16 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3162313B2 (ja) * | 1997-01-20 | 2001-04-25 | 工業技術院長 | 薄膜製造方法および薄膜製造装置 |
| US5780363A (en) * | 1997-04-04 | 1998-07-14 | International Business Machines Coporation | Etching composition and use thereof |
-
1998
- 1998-04-02 JP JP09036698A patent/JP3426494B2/ja not_active Expired - Fee Related
- 1998-11-23 US US09/197,490 patent/US6287991B1/en not_active Expired - Fee Related
-
2001
- 2001-07-19 US US09/907,595 patent/US6624083B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6287991B1 (en) | 2001-09-11 |
| US6624083B2 (en) | 2003-09-23 |
| US20010044215A1 (en) | 2001-11-22 |
| JPH11288899A (ja) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE38674E1 (en) | Process for forming a thin oxide layer | |
| EP0926712A2 (en) | SOI substrate producing method and apparatus | |
| KR100214795B1 (ko) | 반도체 장치 제조 방법 | |
| Hattori et al. | Contamination Removal by Single‐Wafer Spin Cleaning with Repetitive Use of Ozonized Water and Dilute HF | |
| KR101378519B1 (ko) | 스트레인드 실리콘의 클리닝된 표면들을 준비하기 위한 개선된 공정 | |
| EP0782177A2 (en) | Improvements in or relating to semiconductors | |
| JP3426494B2 (ja) | 半導体装置の製造方法 | |
| JP3160205B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
| JP3481613B2 (ja) | 半導体製造装置 | |
| JP2003086554A (ja) | 半導体基板の製造装置、及び、その製造方法 | |
| JP3426597B1 (ja) | 半導体装置の製造方法 | |
| US20080054920A1 (en) | Method For Evaluating Soi Wafer | |
| JP2836576B2 (ja) | 半導体装置の製造方法 | |
| JPH1144443A (ja) | クリーンルーム、半導体素子製造方法、半導体素子製造用処理室、半導体素子製造装置および半導体素子用部材の洗浄方法 | |
| JP2003309101A (ja) | 貼り合せ基板の製造方法 | |
| JPH05129263A (ja) | 半導体基板の処理方法 | |
| JP2003151987A (ja) | 半導体基板、及び、半導体基板の製造方法 | |
| JPH06216377A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| JP2002270801A (ja) | 半導体基板の製造方法及び半導体基板 | |
| JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
| JP3193533B2 (ja) | 半導体素子の製造方法 | |
| US6858543B2 (en) | Method of forming tunnel oxide film in semiconductor device | |
| JP2002289612A (ja) | 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| Edholm et al. | Reliability Evaluation of Manufacturing Processes for Bipolar and MOS Devices on Silicon‐on‐Diamond Materials |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |