JP4409028B2 - 半導体デバイス形成方法 - Google Patents
半導体デバイス形成方法 Download PDFInfo
- Publication number
- JP4409028B2 JP4409028B2 JP2000038986A JP2000038986A JP4409028B2 JP 4409028 B2 JP4409028 B2 JP 4409028B2 JP 2000038986 A JP2000038986 A JP 2000038986A JP 2000038986 A JP2000038986 A JP 2000038986A JP 4409028 B2 JP4409028 B2 JP 4409028B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- dielectric layer
- gate dielectric
- device substrate
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D2313/00—Connecting or fastening means
- B65D2313/08—Double sided adhesive tape, e.g. for suspension of the container
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に半導体デバイス形成方法に関し、特にゲート誘電層を含む半導体デバイスの形成方法に関するものである。
【０００２】
【関連する技術】
異なる電位で動作する複数のトランジスタが集積回路設計中に組み込まれていくに従って、複数のゲート誘電層厚さを有する半導体デバイスがだんだん一般的になっている。例えば、不揮発性メモリ内の離れたトランジスタが異なる電位で動作可能であり、異なる電力消費および性能検討に適応する。
【０００３】
しかし、異なるゲート誘電層厚さを有するデバイスの製造は問題が多い。そのような１つの従来の方法は、典型的には約２５ナノメートル以上の厚さの第１ゲート誘電層を半導体デバイス基板上に形成するものである。第１ゲート誘電層は、パターン化されエッチングされて、基板のある領域を露出させ、そこに続いて第２ゲート誘電層が形成される。レジスト除去後に、第２ゲート誘電層形成に先立ち、事前清浄行程が実行される。従来の事前清浄行程は典型的には、フッ化水素（ＨＦ）酸溶液その他の酸エッチャントを使用して、第１ゲート誘電層の上部をエッチして除去する。第１ゲート誘電層の上部は、レジスト層によって、残余の有機性又は移動性イオン汚染物を含有することがあるからである。事前清浄行程に続き、典型的には約７〜１０ナノメートルの範囲内の厚さを有する第２ゲート誘電層が形成される。
【０００４】
この事前清浄行程に伴う問題点は、第１ゲート誘電層の最上部分を除去するエッチングの一様性に関する。２５ナノメートル以下のゲート誘電層の場合、非一様なエッチングのために種々の厚さのゲート誘電層が生じ、結果として、降伏閾値電圧や駆動電流などのデバイスパラメータに比較的大きなばらつきがでてしまう。さらに、エッチングによって、第１ゲート誘電層にピンホールが形成されたり、表面が粗くなったりする。表面の粗さやピンホールは、ゲート誘電層が薄くなるに従い、トランジスタ動作にとってますます有害となる。
【０００５】
これらの問題を扱った、複数のゲート誘電層を形成する他の方法があるが、それは以下の理由により望まれないものである。そのような１つの方法は、薄いゲート誘電層を形成すべき領域に窒素をインプラントしてアニールするものである。しかし、この方法のプロセス制御およびスケーラビリティが難しい。なぜならば、インプラント条件に依存して酸化速度が著しく変化してしまうからである。他の方法として、二重ゲート集積プロセスを用いて、先ず薄いゲート誘電層およびその電極を形成し、次に厚いゲート誘電層を形成するものがある。この方法はより複雑であり高コストである。なぜならば、追加的なマスク動作を要するからである。最後の方法として、薄い窒化層を第１ゲート誘電層上に形成して、ＨＦ清浄中に第１ゲート誘電層を保護するものがある。しかし、窒化層の厚さとして約１〜３ナノメートルが要求され、従来炉での窒素付着を用いることができない。故に、その付着には低いスループットの単一ウエファプロセスの使用が要求される。
【０００６】
【実施例】
以下に本発明の実施例について図面を参照して説明する。図面に示した素子はあくまでも例示であり、説明を明瞭にするためにスケールや寸法を誇張してある素子があり、本発明を限定するものではない。
【０００７】
本発明の１実施例に従い、半導体デバイス基板上に第１誘電層が形成される。レジスト層がパターン化され第１誘電層の一部を露出する。第１誘電層の一部が除去されて、半導体デバイス基板の一部を露出する。レジスト層が除去され、半導体デバイス基板がフッ化水素含有溶液を用いずに清浄化される。次に第２誘電層が半導体デバイス基板上に形成される。
【０００８】
図１は、本発明の一実施例に係る半導体デバイス形成方法の一部を示した基板部分の断面図である。本明細書において、半導体デバイス基板とは、単結晶半導体ウェファ、半導体オン絶縁体ウェファなど、半導体デバイス形成に用いる全ての基板を含む。図１に示すように、フィールド分離領域１４が半導体デバイス基板の一部内に形成される。図１には浅いトレンチ分離を示したが、他の分離プロセスも用いることができる。約５〜３０ナノメートルの範囲の厚さを有する犠牲酸化層１６が、半導体デバイス基板上に形成される。半導体デバイス基板は続いてパターン化されドープされて、Ｐウェル領域１０およびＮウェル領域１２を画成する。
【０００９】
図２に示すように、犠牲酸化層１６が除去され、Ｐウェル領域１０およびＮウェル領域１２上に第１ゲート誘電層２２が形成される。第１ゲート誘電層２２は代表的には、熱酸化プロセスを用いて形成される。第１ゲート誘電層２２の厚さは代表的には約１５ナノメートル以下であり、通常は１０ナノメートル以下である。一実施例では、第１ゲート誘電層２２は、約５〜８ナノメートルの範囲内の厚さである。第１ゲート誘電層２２が引き続く化学プロセスに晒されるので、比較的濃く形成される。一実施例では、第１ゲート誘電層２２は、約８００度Ｃ〜１０００度Ｃの範囲の温度で、分子状酸素および塩素含有種を含む雰囲気を用いて、形成される。その塩素含有種は、塩素種が雰囲気の体積百分率で約１０％までである、塩酸（ＨＣｌ）、トリクロロエタン（Ｃ2Ｈ3Ｃｌ3）その他を含む。酸化物は次に、約８００度Ｃ〜１０００度Ｃの範囲の温度で、約３０分間アニールされる。
【００１０】
第１ゲート誘電層２２の形成後に、レジスト層３２がパターン化され、第１ゲート誘電層２２の一部が露出され、後に除去される。代表的には第１ゲート誘電層２２が残る領域は、より高電位で動作するトランジスタ、またはより厚いゲート誘電層を要する特性のトランジスタを形成するために用いられる。
【００１１】
第１ゲート誘電層２２の露出された部分は、Ｎウェル領域１２上にあり、除去されて、図４に示すように半導体デバイス基板の表面４２を露出させる。プロセス中に、フィールド分離領域１４の少しの部分も除去された様子を凹部４４で示す。除去は代表的には、薄いフッ化水素酸などのフッ素含有溶液を用いて実行される。この溶液は、レジスト浸食の可能性を減少させるために、スプレー酸工具（スプレー工具）に適用される。変形的には除去は、エマルジョン（emersion）槽内で実行され、あるいはプラズマエッチプロセスにて実行される。第１ゲート誘電層２２の露出部分が除去された後に、図５に示すように、レジスト層３２が除去される。代表的にはレジスト層は、第１ゲート誘電層２２を著しく損傷しないプロセスで除去される。例えば、下流プラズマ灰（downstream plasma asher）、有機溶媒、硫酸・過酸化水素（Ｈ2ＳＯ4-Ｈ2Ｏ2）溶液をレジスト層３２の除去のために用いることができる。
【００１２】
次に、第２ゲート誘電層の形成に先立ち、半導体デバイス基板の事前清浄が行われる。事前清浄行程中、Ｈ2ＳＯ4-Ｈ2Ｏ2溶液が最初用いられ、半導体デバイス基板の露出表面から残余の有機汚染物を除去する。従来技術とは異なり、事前清浄行程中に意図的な酸化エッチングは行わない。従来技術では、ＨＦ浸漬が通常用いられて、裸表面４２上に自然に形成された酸化物を除去したり、レジストにより導入された汚染物を含む第１ゲート誘電層２２の最上部分をエッチしたりした。本発明は、この酸化エッチング行程の必要性を排除し、かつ安定性の問題を処理したものである。故に、第１ゲート誘電層２２は、事前清浄行程の一部として、フッ素含有溶液やガスに晒されることがない。
【００１３】
Ｈ2ＳＯ4-Ｈ2Ｏ2溶液により基板が除去され、脱イオン水でリンスされ、水酸化アンモニア・過酸化水素（NH4OH-H2O2）溶液に晒される。基板は次に、脱イオン水でリンスされ、塩酸・過酸化水素（HCl-H2O2）溶液に晒されて、基板表面４２から残余の金属汚染物を除去し、脱イオン水でさらにリンスされる。
【００１４】
次に基板が処理されて、図６に示すように第１ゲート誘電層２２よりも薄い第２ゲート誘電層６２を形成する。代表的には第２ゲート誘電層６２は熱酸化プロセスを用いて形成され、約２〜８ナノメートルの範囲内の厚さである。第２ゲート誘電層６２形成中に、第１ゲート誘電層２２の厚さは、第２ゲート誘電層６２の最終厚さに比例して、増加する。第１ゲート誘電層２２の最終的厚さは、約７〜１０ナノメートルの範囲内にある。
【００１５】
第２ゲート誘電層６２の形成後に、処理が続き、図７に示すように、ゲート電極７０，７１およびソース／ドレイン領域７６，７７を形成する。一実施例では、ポリシリコンやシリコンゲルマニウムなどの導電材料が第１および第２ゲート誘電層２２，６２上に形成される。導電材料がパターン化され、エッチされてゲート電極７０，７１を形成する。ゲート電極７０，７１の側壁に沿ってスペーサ７４が形成される。適切なマスク層およびインプラントが用いられて、ゲート７０，７１およびそれらの各ソース／ドレイン領域７６，７７をドープする。Ｐウェル領域にＮ型ドーパントが用いられて、Ｐチャネルトランジスタを形成する。Ｎウェル領域にＰ型ドーパントが用いられて、Ｎチャネルトランジスタを形成する。図７の実施例では、厚い第１ゲート誘電層２２を用いてＰチャネルトランジスタが形成され、薄い第２ゲート誘電層６２を用いてＮチャネルトランジスタが形成される。
【００１６】
一実施例では、ドープされたソース／ドレイン領域７６，７７およびゲート電極７０，７１の形成後に、それらの上にシリサイド領域７８が形成される。シリサイド材料は、チタニウム、コバルト、モリブデンその他を含む。本実施例では、シリサイドは自己整合プロセスを用いて形成される。
【００１７】
トランジスタ形成に続き、図８に示すように、レベル間誘電層（ILD）８２および相互接続体８４が形成される。レベル間誘電層８２は代表的には、酸素、窒素、低誘電定数（low-k）材料その他を含む１又はそれ以上の層である。本明細書において低誘電定数とは、約３．５よりも低い誘電定数を意味する。ある実施例では、低誘電定数層は有機材料を含みうる。さらに、必要に応じて硬いマスクおよびキャッピング膜（capping films）を用いて、相互接続体８４のための開口をパターン化して形成することもできる。
【００１８】
相互接続体８４は二つの部分を含む。バイア（via）部分が比較的狭く、シリサイド領域７８に接触する。トレンチ部分が広く、バイア部分間の接触を可能にする。故に、トレンチは主としてレベル間誘電層内部の水平接続を形成し、一方バイアが主として導電層間の垂直接続を形成する。相互接続体８４は、アルミニウム、銅その他の導電材料を含む。ドーパントまたは合金素子を相互接続体に付加して、電気移動抵抗や他の電気的特性、信頼性特性を改良することができる。代表的には、相互接続体開口内に導電材料を形成する前に、相互接続開口内に接着／バリア膜を形成する。
【００１９】
相互接続体８４の形成に続き、半導体デバイス上にパッシベイション層８６を形成する。図８には示していないが、他の電気的接続体が他のシリサイド領域７８に接続されている。さらに、デバイスを実質的に完成させるために、他のレベル間誘電層および相互接続レベルを形成することができる。
【００２０】
本発明の多くの変形実施例が可能である。例えば、第１または第２ゲート誘電層２２，６２は、化学蒸着、物理蒸着、またはこれらの組合せなど、熱酸化以外の方法で形成することもできる。さらに、もしゲート誘電層２２，６２が上記方法の組合せを用いて形成されるならば、誘電層の第１部分形成後、誘電層の第２部分形成前にアニーリング行程を実行できる。ゲート誘電層２２，６２はさらに、高誘電定数（high-k）材料を含みうる。本明細書において、高誘電定数（high-k）材料とは、約４．２以上の誘電定数を持つ材料である。例えば、第１または第２ゲート誘電層２２，６２はシリコンナイトライド、シリコンオキシナイトライド、タンタルペントオキサイド、バリウムストロンチウムチタネイト、鉛ジルコネイトチタネイトその他を含みうる。変形的には、第１または第２ゲート誘電層は、窒化されたりあるいは誘電膜内に窒素を含んだりすることができる。実施例ではＮ＋およびＰ＋ゲート電極を示したが、ゲート電極はデバイスの所望電気特性に従って全てＮ＋またはＰ＋であってもよい。ゲート電極はまた変形的には、チタニウム、チタニウムナイトライド、タンタル、タンタルナイトライド、タングステン、タングステンナイトライドその他の金属または金属含有材料で形成されても良い。さらに、トランジスタは、Ｐ型基板、Ｎ型基板内部に形成されても良いし、ＮチャネルトランジスタまたはＰチャネルトランジスタのどちらかだけでも良い。
【００２１】
本実施例では自己整合シリサイドプロセスが用いられたが、非自己整合プロセスが用いられても良い。例えば、シリコンゲート電極層を付着した後に、ドーピング行程を実施してゲート電極層をドープし、続いてタングステンを付着させアニールして、タングステンシリサイドを形成することができる。タングステンシリサイド形成後に、ドープされたシリコンとタングステンシリサイドとの組合せをパターン化しエッチして、ゲート電極を形成することができる。さらに、ゲート電極スタックは、自己整合接触体を作るための絶縁体としてまたは反射防止層として用いるためにシリコンナイトライドまたはシリコン豊富な層を含みうる。
【００２２】
本発明の実施例に従って、従来技術を越える多数の利点が見いだされる。第１ゲート誘電層の上方部分が事前清浄行程中に比較的エッチされないので、第１ゲート電極層は形成されたままの状態で保持される。本発明の実施例では、従来技術で遭遇したような厚さ変動、ピンホール、表面損傷の傾向がない。従って、全体的誘電膜品質が改良される。図９および図１０は、そのような改良点を示している。
【００２３】
図９は、図８に示すゲート誘電層２２として用いた３種の異なる酸化層についての累積厚さ分布百分率をプロットしたものである。線９-１は、上述した従来方法を用いて処理したゲート誘電層の厚さ分布を示す。線９-２は、本発明の実施例に従って処理したゲート誘電層の厚さ分布を示す。線９-３は、形成後にＨＦに晒さない単一ゲート誘電層であるコントロールサンプルの厚さ分布を示す。このプロットによれば、コントロールサンプルおよび実施例プロセスについての厚さ分布標準偏差はともに大体０．０３ナノメートルであることが分かる。これは、標準偏差が大体０．１２ナノメートルである従来方法と対照的である。従って、従来方法のゲート誘電層の厚さ標準偏差はコントロールや本実施例に較べて約３〜４倍である。
【００２４】
図１０は、３種の異なる層について、累積百分率対ブレイクダウン分布（ＱＢＤ）を示すプロット図である。ＱＢＤはゲート誘電完全性の指標である。線１０-１は、上述した従来方法を用いて処理したゲート誘電層のＱＢＤ分布を示す。線１０-２は、本発明の実施例に従って処理したゲート誘電層のＱＢＤ分布を示す。線１０-３は、上記コントロールサンプルのＱＢＤ分布を示す。線１０-２は、実施例方法についての平均ＱＢＤが大体１１クーロン毎平方センチメートルであることを示す。これは、平均大体３．５クーロン毎平方センチメートルのＱＢＤを有する従来方法と対照的である。このプロットによれば、事前清浄中にＨＦを減少することにより、ＱＢＤが従来方法より約３〜４のファクターだけ大きくなることが分かる。
【００２５】
さらに、第２ゲート誘電層事前清浄中にＨＦをなくすことにより、従来のＨＦ事前清浄行程で起こったようなフィールド分離浸食の程度が減少する。事前清浄行程中のフィールド分離浸食が少なくなることにより、図５に示す事前清浄後のフィールド分離領域１４の表面プロフィールが、図４に示す事前清浄前のフィールド分離領域１４の表面プロフィールに近くなる。フィールド分離の浸食がないと、フィールド分離領域端部付近のゲート誘電層が薄くならず、信頼性が改良される。
【００２６】
本発明の実施例の組み込みは比較的簡単である。従来の二重ゲート誘電層プロセスとは異なり、追加的なマスキング作業を必要としない。さらに、限界的なプロセスや珍しい材料を使用しない。事前清浄と第２ゲート誘電層６２の形成との間の待ち時間に限定はないが、約５０時間を経過しても著しい悪影響はない。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体デバイス形成方法の一部を示した基板部分の断面図であり、ウェル形成後の様子を示している。
【図２】図１と同様な図であり、第１ゲート誘電層形成後を示している。
【図３】図１と同様な図であり、第１ゲート誘電層上にレジストを形成した後の様子を示している。
【図４】図１と同様な図であり、第１ゲート誘電層の一部を除去した後の様子を示している。
【図５】図１と同様な図であり、第２ゲート誘電層のための事前清浄行程の様子を示している。
【図６】図１と同様な図であり、第２ゲート誘電層形成後を示している。
【図７】図１と同様な図であり、基板の一部内に能動成分を形成した後の様子を示している。
【図８】図１と同様な図であり、実質的に完成したデバイスを示している。
【図９】３種の異なるゲート誘電層の厚さの比較を表したグラフである。
【図１０】３種の異なるゲート誘電層の降伏電荷の分布を表したグラフである。
【符号の説明】
１０，１２ 半導体デバイス基板
１６ 第１誘電層
２２ 第２誘電層
３２ レジスト層
６２ 第３誘電層
４２ 半導体デバイス基板の一部
【発明の属する技術分野】
本発明は、一般に半導体デバイス形成方法に関し、特にゲート誘電層を含む半導体デバイスの形成方法に関するものである。
【０００２】
【関連する技術】
異なる電位で動作する複数のトランジスタが集積回路設計中に組み込まれていくに従って、複数のゲート誘電層厚さを有する半導体デバイスがだんだん一般的になっている。例えば、不揮発性メモリ内の離れたトランジスタが異なる電位で動作可能であり、異なる電力消費および性能検討に適応する。
【０００３】
しかし、異なるゲート誘電層厚さを有するデバイスの製造は問題が多い。そのような１つの従来の方法は、典型的には約２５ナノメートル以上の厚さの第１ゲート誘電層を半導体デバイス基板上に形成するものである。第１ゲート誘電層は、パターン化されエッチングされて、基板のある領域を露出させ、そこに続いて第２ゲート誘電層が形成される。レジスト除去後に、第２ゲート誘電層形成に先立ち、事前清浄行程が実行される。従来の事前清浄行程は典型的には、フッ化水素（ＨＦ）酸溶液その他の酸エッチャントを使用して、第１ゲート誘電層の上部をエッチして除去する。第１ゲート誘電層の上部は、レジスト層によって、残余の有機性又は移動性イオン汚染物を含有することがあるからである。事前清浄行程に続き、典型的には約７〜１０ナノメートルの範囲内の厚さを有する第２ゲート誘電層が形成される。
【０００４】
この事前清浄行程に伴う問題点は、第１ゲート誘電層の最上部分を除去するエッチングの一様性に関する。２５ナノメートル以下のゲート誘電層の場合、非一様なエッチングのために種々の厚さのゲート誘電層が生じ、結果として、降伏閾値電圧や駆動電流などのデバイスパラメータに比較的大きなばらつきがでてしまう。さらに、エッチングによって、第１ゲート誘電層にピンホールが形成されたり、表面が粗くなったりする。表面の粗さやピンホールは、ゲート誘電層が薄くなるに従い、トランジスタ動作にとってますます有害となる。
【０００５】
これらの問題を扱った、複数のゲート誘電層を形成する他の方法があるが、それは以下の理由により望まれないものである。そのような１つの方法は、薄いゲート誘電層を形成すべき領域に窒素をインプラントしてアニールするものである。しかし、この方法のプロセス制御およびスケーラビリティが難しい。なぜならば、インプラント条件に依存して酸化速度が著しく変化してしまうからである。他の方法として、二重ゲート集積プロセスを用いて、先ず薄いゲート誘電層およびその電極を形成し、次に厚いゲート誘電層を形成するものがある。この方法はより複雑であり高コストである。なぜならば、追加的なマスク動作を要するからである。最後の方法として、薄い窒化層を第１ゲート誘電層上に形成して、ＨＦ清浄中に第１ゲート誘電層を保護するものがある。しかし、窒化層の厚さとして約１〜３ナノメートルが要求され、従来炉での窒素付着を用いることができない。故に、その付着には低いスループットの単一ウエファプロセスの使用が要求される。
【０００６】
【実施例】
以下に本発明の実施例について図面を参照して説明する。図面に示した素子はあくまでも例示であり、説明を明瞭にするためにスケールや寸法を誇張してある素子があり、本発明を限定するものではない。
【０００７】
本発明の１実施例に従い、半導体デバイス基板上に第１誘電層が形成される。レジスト層がパターン化され第１誘電層の一部を露出する。第１誘電層の一部が除去されて、半導体デバイス基板の一部を露出する。レジスト層が除去され、半導体デバイス基板がフッ化水素含有溶液を用いずに清浄化される。次に第２誘電層が半導体デバイス基板上に形成される。
【０００８】
図１は、本発明の一実施例に係る半導体デバイス形成方法の一部を示した基板部分の断面図である。本明細書において、半導体デバイス基板とは、単結晶半導体ウェファ、半導体オン絶縁体ウェファなど、半導体デバイス形成に用いる全ての基板を含む。図１に示すように、フィールド分離領域１４が半導体デバイス基板の一部内に形成される。図１には浅いトレンチ分離を示したが、他の分離プロセスも用いることができる。約５〜３０ナノメートルの範囲の厚さを有する犠牲酸化層１６が、半導体デバイス基板上に形成される。半導体デバイス基板は続いてパターン化されドープされて、Ｐウェル領域１０およびＮウェル領域１２を画成する。
【０００９】
図２に示すように、犠牲酸化層１６が除去され、Ｐウェル領域１０およびＮウェル領域１２上に第１ゲート誘電層２２が形成される。第１ゲート誘電層２２は代表的には、熱酸化プロセスを用いて形成される。第１ゲート誘電層２２の厚さは代表的には約１５ナノメートル以下であり、通常は１０ナノメートル以下である。一実施例では、第１ゲート誘電層２２は、約５〜８ナノメートルの範囲内の厚さである。第１ゲート誘電層２２が引き続く化学プロセスに晒されるので、比較的濃く形成される。一実施例では、第１ゲート誘電層２２は、約８００度Ｃ〜１０００度Ｃの範囲の温度で、分子状酸素および塩素含有種を含む雰囲気を用いて、形成される。その塩素含有種は、塩素種が雰囲気の体積百分率で約１０％までである、塩酸（ＨＣｌ）、トリクロロエタン（Ｃ2Ｈ3Ｃｌ3）その他を含む。酸化物は次に、約８００度Ｃ〜１０００度Ｃの範囲の温度で、約３０分間アニールされる。
【００１０】
第１ゲート誘電層２２の形成後に、レジスト層３２がパターン化され、第１ゲート誘電層２２の一部が露出され、後に除去される。代表的には第１ゲート誘電層２２が残る領域は、より高電位で動作するトランジスタ、またはより厚いゲート誘電層を要する特性のトランジスタを形成するために用いられる。
【００１１】
第１ゲート誘電層２２の露出された部分は、Ｎウェル領域１２上にあり、除去されて、図４に示すように半導体デバイス基板の表面４２を露出させる。プロセス中に、フィールド分離領域１４の少しの部分も除去された様子を凹部４４で示す。除去は代表的には、薄いフッ化水素酸などのフッ素含有溶液を用いて実行される。この溶液は、レジスト浸食の可能性を減少させるために、スプレー酸工具（スプレー工具）に適用される。変形的には除去は、エマルジョン（emersion）槽内で実行され、あるいはプラズマエッチプロセスにて実行される。第１ゲート誘電層２２の露出部分が除去された後に、図５に示すように、レジスト層３２が除去される。代表的にはレジスト層は、第１ゲート誘電層２２を著しく損傷しないプロセスで除去される。例えば、下流プラズマ灰（downstream plasma asher）、有機溶媒、硫酸・過酸化水素（Ｈ2ＳＯ4-Ｈ2Ｏ2）溶液をレジスト層３２の除去のために用いることができる。
【００１２】
次に、第２ゲート誘電層の形成に先立ち、半導体デバイス基板の事前清浄が行われる。事前清浄行程中、Ｈ2ＳＯ4-Ｈ2Ｏ2溶液が最初用いられ、半導体デバイス基板の露出表面から残余の有機汚染物を除去する。従来技術とは異なり、事前清浄行程中に意図的な酸化エッチングは行わない。従来技術では、ＨＦ浸漬が通常用いられて、裸表面４２上に自然に形成された酸化物を除去したり、レジストにより導入された汚染物を含む第１ゲート誘電層２２の最上部分をエッチしたりした。本発明は、この酸化エッチング行程の必要性を排除し、かつ安定性の問題を処理したものである。故に、第１ゲート誘電層２２は、事前清浄行程の一部として、フッ素含有溶液やガスに晒されることがない。
【００１３】
Ｈ2ＳＯ4-Ｈ2Ｏ2溶液により基板が除去され、脱イオン水でリンスされ、水酸化アンモニア・過酸化水素（NH4OH-H2O2）溶液に晒される。基板は次に、脱イオン水でリンスされ、塩酸・過酸化水素（HCl-H2O2）溶液に晒されて、基板表面４２から残余の金属汚染物を除去し、脱イオン水でさらにリンスされる。
【００１４】
次に基板が処理されて、図６に示すように第１ゲート誘電層２２よりも薄い第２ゲート誘電層６２を形成する。代表的には第２ゲート誘電層６２は熱酸化プロセスを用いて形成され、約２〜８ナノメートルの範囲内の厚さである。第２ゲート誘電層６２形成中に、第１ゲート誘電層２２の厚さは、第２ゲート誘電層６２の最終厚さに比例して、増加する。第１ゲート誘電層２２の最終的厚さは、約７〜１０ナノメートルの範囲内にある。
【００１５】
第２ゲート誘電層６２の形成後に、処理が続き、図７に示すように、ゲート電極７０，７１およびソース／ドレイン領域７６，７７を形成する。一実施例では、ポリシリコンやシリコンゲルマニウムなどの導電材料が第１および第２ゲート誘電層２２，６２上に形成される。導電材料がパターン化され、エッチされてゲート電極７０，７１を形成する。ゲート電極７０，７１の側壁に沿ってスペーサ７４が形成される。適切なマスク層およびインプラントが用いられて、ゲート７０，７１およびそれらの各ソース／ドレイン領域７６，７７をドープする。Ｐウェル領域にＮ型ドーパントが用いられて、Ｐチャネルトランジスタを形成する。Ｎウェル領域にＰ型ドーパントが用いられて、Ｎチャネルトランジスタを形成する。図７の実施例では、厚い第１ゲート誘電層２２を用いてＰチャネルトランジスタが形成され、薄い第２ゲート誘電層６２を用いてＮチャネルトランジスタが形成される。
【００１６】
一実施例では、ドープされたソース／ドレイン領域７６，７７およびゲート電極７０，７１の形成後に、それらの上にシリサイド領域７８が形成される。シリサイド材料は、チタニウム、コバルト、モリブデンその他を含む。本実施例では、シリサイドは自己整合プロセスを用いて形成される。
【００１７】
トランジスタ形成に続き、図８に示すように、レベル間誘電層（ILD）８２および相互接続体８４が形成される。レベル間誘電層８２は代表的には、酸素、窒素、低誘電定数（low-k）材料その他を含む１又はそれ以上の層である。本明細書において低誘電定数とは、約３．５よりも低い誘電定数を意味する。ある実施例では、低誘電定数層は有機材料を含みうる。さらに、必要に応じて硬いマスクおよびキャッピング膜（capping films）を用いて、相互接続体８４のための開口をパターン化して形成することもできる。
【００１８】
相互接続体８４は二つの部分を含む。バイア（via）部分が比較的狭く、シリサイド領域７８に接触する。トレンチ部分が広く、バイア部分間の接触を可能にする。故に、トレンチは主としてレベル間誘電層内部の水平接続を形成し、一方バイアが主として導電層間の垂直接続を形成する。相互接続体８４は、アルミニウム、銅その他の導電材料を含む。ドーパントまたは合金素子を相互接続体に付加して、電気移動抵抗や他の電気的特性、信頼性特性を改良することができる。代表的には、相互接続体開口内に導電材料を形成する前に、相互接続開口内に接着／バリア膜を形成する。
【００１９】
相互接続体８４の形成に続き、半導体デバイス上にパッシベイション層８６を形成する。図８には示していないが、他の電気的接続体が他のシリサイド領域７８に接続されている。さらに、デバイスを実質的に完成させるために、他のレベル間誘電層および相互接続レベルを形成することができる。
【００２０】
本発明の多くの変形実施例が可能である。例えば、第１または第２ゲート誘電層２２，６２は、化学蒸着、物理蒸着、またはこれらの組合せなど、熱酸化以外の方法で形成することもできる。さらに、もしゲート誘電層２２，６２が上記方法の組合せを用いて形成されるならば、誘電層の第１部分形成後、誘電層の第２部分形成前にアニーリング行程を実行できる。ゲート誘電層２２，６２はさらに、高誘電定数（high-k）材料を含みうる。本明細書において、高誘電定数（high-k）材料とは、約４．２以上の誘電定数を持つ材料である。例えば、第１または第２ゲート誘電層２２，６２はシリコンナイトライド、シリコンオキシナイトライド、タンタルペントオキサイド、バリウムストロンチウムチタネイト、鉛ジルコネイトチタネイトその他を含みうる。変形的には、第１または第２ゲート誘電層は、窒化されたりあるいは誘電膜内に窒素を含んだりすることができる。実施例ではＮ＋およびＰ＋ゲート電極を示したが、ゲート電極はデバイスの所望電気特性に従って全てＮ＋またはＰ＋であってもよい。ゲート電極はまた変形的には、チタニウム、チタニウムナイトライド、タンタル、タンタルナイトライド、タングステン、タングステンナイトライドその他の金属または金属含有材料で形成されても良い。さらに、トランジスタは、Ｐ型基板、Ｎ型基板内部に形成されても良いし、ＮチャネルトランジスタまたはＰチャネルトランジスタのどちらかだけでも良い。
【００２１】
本実施例では自己整合シリサイドプロセスが用いられたが、非自己整合プロセスが用いられても良い。例えば、シリコンゲート電極層を付着した後に、ドーピング行程を実施してゲート電極層をドープし、続いてタングステンを付着させアニールして、タングステンシリサイドを形成することができる。タングステンシリサイド形成後に、ドープされたシリコンとタングステンシリサイドとの組合せをパターン化しエッチして、ゲート電極を形成することができる。さらに、ゲート電極スタックは、自己整合接触体を作るための絶縁体としてまたは反射防止層として用いるためにシリコンナイトライドまたはシリコン豊富な層を含みうる。
【００２２】
本発明の実施例に従って、従来技術を越える多数の利点が見いだされる。第１ゲート誘電層の上方部分が事前清浄行程中に比較的エッチされないので、第１ゲート電極層は形成されたままの状態で保持される。本発明の実施例では、従来技術で遭遇したような厚さ変動、ピンホール、表面損傷の傾向がない。従って、全体的誘電膜品質が改良される。図９および図１０は、そのような改良点を示している。
【００２３】
図９は、図８に示すゲート誘電層２２として用いた３種の異なる酸化層についての累積厚さ分布百分率をプロットしたものである。線９-１は、上述した従来方法を用いて処理したゲート誘電層の厚さ分布を示す。線９-２は、本発明の実施例に従って処理したゲート誘電層の厚さ分布を示す。線９-３は、形成後にＨＦに晒さない単一ゲート誘電層であるコントロールサンプルの厚さ分布を示す。このプロットによれば、コントロールサンプルおよび実施例プロセスについての厚さ分布標準偏差はともに大体０．０３ナノメートルであることが分かる。これは、標準偏差が大体０．１２ナノメートルである従来方法と対照的である。従って、従来方法のゲート誘電層の厚さ標準偏差はコントロールや本実施例に較べて約３〜４倍である。
【００２４】
図１０は、３種の異なる層について、累積百分率対ブレイクダウン分布（ＱＢＤ）を示すプロット図である。ＱＢＤはゲート誘電完全性の指標である。線１０-１は、上述した従来方法を用いて処理したゲート誘電層のＱＢＤ分布を示す。線１０-２は、本発明の実施例に従って処理したゲート誘電層のＱＢＤ分布を示す。線１０-３は、上記コントロールサンプルのＱＢＤ分布を示す。線１０-２は、実施例方法についての平均ＱＢＤが大体１１クーロン毎平方センチメートルであることを示す。これは、平均大体３．５クーロン毎平方センチメートルのＱＢＤを有する従来方法と対照的である。このプロットによれば、事前清浄中にＨＦを減少することにより、ＱＢＤが従来方法より約３〜４のファクターだけ大きくなることが分かる。
【００２５】
さらに、第２ゲート誘電層事前清浄中にＨＦをなくすことにより、従来のＨＦ事前清浄行程で起こったようなフィールド分離浸食の程度が減少する。事前清浄行程中のフィールド分離浸食が少なくなることにより、図５に示す事前清浄後のフィールド分離領域１４の表面プロフィールが、図４に示す事前清浄前のフィールド分離領域１４の表面プロフィールに近くなる。フィールド分離の浸食がないと、フィールド分離領域端部付近のゲート誘電層が薄くならず、信頼性が改良される。
【００２６】
本発明の実施例の組み込みは比較的簡単である。従来の二重ゲート誘電層プロセスとは異なり、追加的なマスキング作業を必要としない。さらに、限界的なプロセスや珍しい材料を使用しない。事前清浄と第２ゲート誘電層６２の形成との間の待ち時間に限定はないが、約５０時間を経過しても著しい悪影響はない。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体デバイス形成方法の一部を示した基板部分の断面図であり、ウェル形成後の様子を示している。
【図２】図１と同様な図であり、第１ゲート誘電層形成後を示している。
【図３】図１と同様な図であり、第１ゲート誘電層上にレジストを形成した後の様子を示している。
【図４】図１と同様な図であり、第１ゲート誘電層の一部を除去した後の様子を示している。
【図５】図１と同様な図であり、第２ゲート誘電層のための事前清浄行程の様子を示している。
【図６】図１と同様な図であり、第２ゲート誘電層形成後を示している。
【図７】図１と同様な図であり、基板の一部内に能動成分を形成した後の様子を示している。
【図８】図１と同様な図であり、実質的に完成したデバイスを示している。
【図９】３種の異なるゲート誘電層の厚さの比較を表したグラフである。
【図１０】３種の異なるゲート誘電層の降伏電荷の分布を表したグラフである。
【符号の説明】
１０，１２ 半導体デバイス基板
１６ 第１誘電層
２２ 第２誘電層
３２ レジスト層
６２ 第３誘電層
４２ 半導体デバイス基板の一部
Claims (5)
- 半導体デバイス形成方法であって：
半導体デバイス基板上に犠牲酸化層（１６）を形成する行程；
フッ化水素酸含有溶液を用いて犠牲酸化層（１６）を除去する行程；
半導体デバイス基板上に第１ゲート誘電層（２２）を形成する行程；
レジスト層（３２）をパターン化して、第１ゲート誘電層（２２）の一部を露出させる行程；
第１ゲート誘電層（２２）の一部を除去して、半導体デバイス基板の一部を露出させる行程；
レジスト層（３２）を除去する行程；
フッ素含有溶液を用いずに半導体デバイス基板を清浄する行程；ならびに
半導体デバイス基板上に第２ゲート誘電層（６２）を形成する行程；
から成り、かつ
前記半導体デバイス基板を清浄する行程は、
半導体デバイス基板を硫酸および過酸化水素の溶液に晒す段階；
半導体デバイス基板を水酸化アンモニウムおよび過酸化水素の溶液に晒す段階；および
半導体デバイス基板を塩酸および過酸化水素の溶液に晒す段階；
を含む方法。 - 半導体デバイス形成方法であって：
半導体デバイス基板上に第１ゲート誘電層（２２）を形成する行程；
レジスト層（３２）をパターン化して、第１ゲート誘電層（２２）の一部を露出させる行程；
第１ゲート誘電層（２２）の一部を除去して、半導体デバイス基板の一部（４２）を露出させる行程；
レジスト層（３２）を除去する行程；
レジスト層（３２）の除去後にフッ素含有溶液を用いずに半導体デバイス基板を清浄する行程；ならびに
半導体デバイス基板の清浄後に半導体デバイス基板上に第２ゲート誘電層（６２）を形成する行程；
から成り、かつ
前記半導体デバイス基板を清浄する行程は、
半導体デバイス基板を硫酸および過酸化水素の溶液に晒す段階；
半導体デバイス基板を水酸化アンモニウムおよび過酸化水素の溶液に晒す段階；および
半導体デバイス基板を塩酸および過酸化水素の溶液に晒す段階；
を含む方法。 - 半導体デバイス形成方法であって：
半導体デバイス基板上に、１５ナノメートル以下の厚さを有する第１ゲート誘電層（２２）を形成する行程；
レジスト層（３２）をパターン化して、第１ゲート誘電層（２２）の一部を露出させる行程；
第１ゲート誘電層（２２）の一部を除去して、半導体デバイス基板の一部（４２）を露出させる行程；
レジスト層（３２）を除去する行程；
レジスト層（３２）の除去後、第２ゲート誘電層（６２）の形成前に、フッ素含有溶液を用いずに半導体デバイス基板を清浄する行程；ならびに
半導体デバイス基板上に、８．０ナノメートル以下の厚さを有する第２ゲート誘電層（６２）を形成する行程；
から成り、かつ
前記半導体デバイス基板を清浄する行程は、
半導体デバイス基板を硫酸および過酸化水素の溶液に晒す段階；
半導体デバイス基板を水酸化アンモニウムおよび過酸化水素の溶液に晒す段階；および
半導体デバイス基板を塩酸および過酸化水素の溶液に晒す段階；
を含む方法。 - 半導体デバイス形成方法であって：
半導体デバイス基板上に、第１ゲート誘電層（２２）を形成する行程；
レジスト層（３２）をパターン化して、第１ゲート誘電層（２２）の一部を露出させる行程；
第１ゲート誘電層（２２）の一部を除去して、半導体デバイス基板の一部（４２）を露出させる行程；
レジスト層（３２）を除去する行程；
レジスト層（３２）の除去後、第２ゲート誘電層（６２）の形成前に、フッ素含有溶液を用いずに半導体デバイス基板を清浄する行程；ならびに
半導体デバイス基板上に、４．２以上の誘電定数を有する第２ゲート誘電層（６２）を形成する行程；
から成り、かつ
前記半導体デバイス基板を清浄する行程は、
半導体デバイス基板を硫酸および過酸化水素の溶液に晒す段階；
半導体デバイス基板を水酸化アンモニウムおよび過酸化水素の溶液に晒す段階；および
半導体デバイス基板を塩酸および過酸化水素の溶液に晒す段階；
を含む方法。 - 半導体デバイス形成方法であって：
半導体デバイス基板上に、第１ゲート誘電層（２２）を形成する行程；
レジスト層（３２）をパターン化して、第１ゲート誘電層（２２）の一部を露出させる行程；
第１ゲート誘電層（２２）の一部を除去して、半導体デバイス基板の一部（４２）を露出させる行程；
レジスト層（３２）を除去する行程；
レジスト層の除去後、第２ゲート誘電層の形成前に、半導体デバイス基板の事前清浄を実施する行程であって、当該事前清浄に用いる溶液はフッ素含有溶液ではなく、
半導体デバイス基板を硫酸および過酸化水素の溶液に晒す段階；
半導体デバイス基板を水酸化アンモニウムおよび過酸化水素の溶液に晒す段階；および
半導体デバイス基板を塩酸および過酸化水素の溶液に晒す段階；
を含む事前清浄行程；ならびに
半導体デバイス基板上に、第１ゲート誘電層（２２）とは異なる厚さを有する第２ゲート誘電層（６２）を形成する行程；
から成る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US253875 | 1994-06-03 | ||
| US09/253,875 US6261978B1 (en) | 1999-02-22 | 1999-02-22 | Process for forming semiconductor device with thick and thin films |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243856A JP2000243856A (ja) | 2000-09-08 |
| JP4409028B2 true JP4409028B2 (ja) | 2010-02-03 |
Family
ID=22962062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000038986A Expired - Fee Related JP4409028B2 (ja) | 1999-02-22 | 2000-02-17 | 半導体デバイス形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6261978B1 (ja) |
| JP (1) | JP4409028B2 (ja) |
| KR (1) | KR100714661B1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1005079B1 (en) * | 1998-11-26 | 2012-12-26 | STMicroelectronics Srl | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
| JP2001077118A (ja) * | 1999-06-30 | 2001-03-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6417037B1 (en) * | 2000-07-18 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method of dual gate process |
| US6465307B1 (en) * | 2001-11-30 | 2002-10-15 | Texas Instruments Incorporated | Method for manufacturing an asymmetric I/O transistor |
| US6689676B1 (en) * | 2002-07-26 | 2004-02-10 | Motorola, Inc. | Method for forming a semiconductor device structure in a semiconductor layer |
| US6797622B2 (en) * | 2002-07-31 | 2004-09-28 | Intel Corporation | Selective etching of polysilicon |
| US7030024B2 (en) * | 2002-08-23 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-gate structure and method of fabricating integrated circuits having dual-gate structures |
| US6746967B2 (en) * | 2002-09-30 | 2004-06-08 | Intel Corporation | Etching metal using sonication |
| JP4040425B2 (ja) | 2002-10-17 | 2008-01-30 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| DE60332341D1 (de) * | 2003-07-31 | 2010-06-10 | St Microelectronics Srl | Verfahren zur Herstellung einer MIS-Leistungshalbleiteranordnung |
| KR100541817B1 (ko) | 2003-10-14 | 2006-01-11 | 삼성전자주식회사 | 듀얼 게이트 절연막 형성 방법 |
| TWI258811B (en) * | 2003-11-12 | 2006-07-21 | Samsung Electronics Co Ltd | Semiconductor devices having different gate dielectrics and methods for manufacturing the same |
| US20070023842A1 (en) * | 2003-11-12 | 2007-02-01 | Hyung-Suk Jung | Semiconductor devices having different gate dielectric layers and methods of manufacturing the same |
| KR100618815B1 (ko) * | 2003-11-12 | 2006-08-31 | 삼성전자주식회사 | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 |
| JP4040602B2 (ja) * | 2004-05-14 | 2008-01-30 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| JP2005353892A (ja) * | 2004-06-11 | 2005-12-22 | Seiko Epson Corp | 半導体基板、半導体装置及びその製造方法 |
| TWI383457B (zh) * | 2008-03-20 | 2013-01-21 | Vanguard Int Semiconduct Corp | 半導體裝置的製造方法 |
| US8067283B2 (en) * | 2009-11-13 | 2011-11-29 | Vanguard International Semiconductor Corporation | Semiconductor device fabricating method |
| US20140372298A1 (en) | 2013-06-13 | 2014-12-18 | Research In Motion Limited | Communication system with digital wallet having blank user card and related methods |
| CN115547930B (zh) * | 2022-11-29 | 2023-04-04 | 绍兴中芯集成电路制造股份有限公司 | 半导体集成电路及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3878549A (en) * | 1970-10-27 | 1975-04-15 | Shumpei Yamazaki | Semiconductor memories |
| US3699646A (en) | 1970-12-28 | 1972-10-24 | Intel Corp | Integrated circuit structure and method for making integrated circuit structure |
| US4808555A (en) | 1986-07-10 | 1989-02-28 | Motorola, Inc. | Multiple step formation of conductive material layers |
| US5334861A (en) | 1992-05-19 | 1994-08-02 | Motorola Inc. | Semiconductor memory cell |
| US5316981A (en) * | 1992-10-09 | 1994-05-31 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide using a sacrificial oxide anneal |
| US5316965A (en) * | 1993-07-29 | 1994-05-31 | Digital Equipment Corporation | Method of decreasing the field oxide etch rate in isolation technology |
| US5496778A (en) * | 1994-01-07 | 1996-03-05 | Startec Ventures, Inc. | Point-of-use ammonia purification for electronic component manufacture |
| JPH08126873A (ja) * | 1994-10-28 | 1996-05-21 | Nec Corp | 電子部品等の洗浄方法及び装置 |
| US5998305A (en) * | 1996-03-29 | 1999-12-07 | Praxair Technology, Inc. | Removal of carbon from substrate surfaces |
| US5953599A (en) * | 1997-06-12 | 1999-09-14 | National Semiconductor Corporation | Method for forming low-voltage CMOS transistors with a thin layer of gate oxide and high-voltage CMOS transistors with a thick layer of gate oxide |
| AU750612B2 (en) * | 1997-10-22 | 2002-07-25 | Texas Instruments Incorporated | Integrated circuit having both low voltage and high voltage mos transistors and method of making |
| US5960289A (en) * | 1998-06-22 | 1999-09-28 | Motorola, Inc. | Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region |
-
1999
- 1999-02-22 US US09/253,875 patent/US6261978B1/en not_active Expired - Lifetime
-
2000
- 2000-02-17 JP JP2000038986A patent/JP4409028B2/ja not_active Expired - Fee Related
- 2000-02-21 KR KR1020000008119A patent/KR100714661B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100714661B1 (ko) | 2007-05-07 |
| US6261978B1 (en) | 2001-07-17 |
| KR20000062578A (ko) | 2000-10-25 |
| JP2000243856A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4409028B2 (ja) | 半導体デバイス形成方法 | |
| US7030024B2 (en) | Dual-gate structure and method of fabricating integrated circuits having dual-gate structures | |
| US7078282B2 (en) | Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films | |
| US7785958B2 (en) | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode | |
| US6171911B1 (en) | Method for forming dual gate oxides on integrated circuits with advanced logic devices | |
| US6261934B1 (en) | Dry etch process for small-geometry metal gates over thin gate dielectric | |
| US20060054597A1 (en) | Wet etchant composition and method for etching HfO2 and ZrO2 | |
| JP2013537716A (ja) | その側壁での窒素濃度が高められたＳｉＯＮゲート誘電体を含むＭＯＳトランジスタ | |
| US7160771B2 (en) | Forming gate oxides having multiple thicknesses | |
| US6586293B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6727187B2 (en) | Fabrication method for semiconductor device | |
| US8557651B2 (en) | Method of manufacturing a semiconductor device using an etchant | |
| US8293653B2 (en) | Method of manufacturing a semiconductor device | |
| US8445381B2 (en) | Oxide-nitride stack gate dielectric | |
| JP2004165555A (ja) | 半導体装置の製造方法 | |
| KR100814372B1 (ko) | 반도체 장치의 제조 방법 | |
| US20150228778A1 (en) | Semiconductor device having structure capable of suppressing oxygen diffusion and method of manufacturing the same | |
| JP3833956B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2006073704A (ja) | 半導体装置の製造方法 | |
| KR100390949B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP2005123276A (ja) | 半導体装置およびその製造方法 | |
| KR100565450B1 (ko) | 반도체 소자의 제조 방법 | |
| EP1678749A1 (en) | Oxide-nitride stack gate dielectric and formation process | |
| JPH08125169A (ja) | 半導体装置の製造方法 | |
| KR20060063978A (ko) | 산화물-질화물 스택 게이트 유전체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090128 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090202 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090225 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091111 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4409028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |