CN110416290B - 金刚石晶体管制备方法 - Google Patents

金刚石晶体管制备方法 Download PDF

Info

Publication number
CN110416290B
CN110416290B CN201910695737.2A CN201910695737A CN110416290B CN 110416290 B CN110416290 B CN 110416290B CN 201910695737 A CN201910695737 A CN 201910695737A CN 110416290 B CN110416290 B CN 110416290B
Authority
CN
China
Prior art keywords
diamond
dielectric layer
gate dielectric
layer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910695737.2A
Other languages
English (en)
Other versions
CN110416290A (zh
Inventor
高学栋
冯志红
蔚翠
何泽召
刘庆彬
郭建超
周闯杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201910695737.2A priority Critical patent/CN110416290B/zh
Publication of CN110416290A publication Critical patent/CN110416290A/zh
Application granted granted Critical
Publication of CN110416290B publication Critical patent/CN110416290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明适用于晶体管制备技术领域,提供了一种金刚石晶体管制备方法,该方法包括:提供氢终端金刚石,在氢终端金刚石上制备源极和漏极;将预先制备的栅介质层转移贴合在制备有源极和漏极的氢终端金刚石上;在栅介质层上制备栅极,得到金刚石晶体管。通过转移栅介质层避免高温制备栅介质层破坏氢终端金刚石的沟道,从而避免了晶体管电流密度的退化。

Description

金刚石晶体管制备方法
技术领域
本发明属于晶体管制备技术领域,尤其涉及一种金刚石晶体管制备方法。
背景技术
金刚石由于具有优异导热性能与超宽的能隙,使其在电子器件领域具有较好的应用前景。
但由于栅介质层需在高真空及高温环境中制备,会破坏金刚石的沟道,使得晶体管电流密度严重退化。而若降低栅介质层的制备温度则会导致栅介质层存在较多缺陷。
发明内容
有鉴于此,本发明实施例提供了金刚石晶体管制备方法,以解决现有技术中栅介质层的制备导致晶体管电流密度退化的问题。
本发明实施例的第一方面提供了一种金刚石晶体管制备方法,包括:
提供氢终端金刚石,在氢终端金刚石上制备源极和漏极;
将预先制备的栅介质层转移贴合在制备有源极和漏极的氢终端金刚石上;
在栅介质层上制备栅极,得到金刚石晶体管。
本发明实施例提供氢终端金刚石,在氢终端金刚石上制备源极和漏极;将预先制备的栅介质层转移贴合在制备有源极和漏极的氢终端金刚石上;在栅介质层上制备栅极。通过转移栅介质层避免高温制备栅介质层破坏氢终端金刚石的沟道,从而避免了晶体管电流密度的退化。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1A至图1C是本发明实施例提供的一种金刚石晶体管制备方法的实现流程示意图;
图2A至图2E是本发明实施例提供的另一种金刚石晶体管制备方法的实现流程示意图;
图3是本发明实施例提供的在一个氢终端金刚石上制备多晶体管的俯视图;
图4A至图4D是本发明实施例提供的再一种金刚石晶体管制备方法的实现流程示意图;
图5A至5C是本发明实施例提供的又一种金刚石晶体管制备方法的实现流程示意图;
图6A至图6H是本发明实施例提供的又一种金刚石晶体管制备方法的实现流程示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为了说明本发明的技术方案,下面通过具体实施例来进行说明。
图1为本发明实施例提供的一种金刚石晶体管制备方法的实现流程示意图,详述如下。
本发明实施例提供了一种金刚石晶体管制备方法,包括:
步骤S1,参考图1A,提供氢终端金刚石,在氢终端金刚石上制备源极11和漏极12。
一些实施例中,步骤S1可以包括:
1、参考图2A,提供氢终端金刚石,其中,氢终端金刚石包括金刚石衬底100和氢终端层101。参考图2B,在氢终端金刚石上沉积保护层102。一些实施例中,保护层102的形成材料可以为金(Au)。
2、参考图2C,形成金刚石晶体管台面。晶体管制作过程中往往在一个金刚石衬底上制备多个晶体管,如图3所示,因此需要形成金刚石晶体管台面,从而将多个晶体管分离,形成独立的多个晶体管。
一些实施例中,形成金刚石晶体管台面具体可以包括:
采用光刻工艺刻蚀去除保护层102的多余部分;
采用O2等离子体轰击去除多余的氢终端层101,形成金刚石晶体管台面。
3、参考图2D,制备源极11和漏极12;其中,源极11和漏极12分列于台面两侧,并与保护层102形成欧姆接触。一些实施例中,源极11和漏极12的形成材料可以为镍、钨、铜、钴、钌、铑、钯、银、锇、铬、锗、钼、铁、铱、铂、金、钛及铝中的任意一种或多种组成的合金,源极11和漏极12的厚度为50nm~300nm。
4、参考图2E,对保护102进行处理,去除中间部分的保护层102在源极11和漏极12之间形成栅窗口103,用于制备栅极14。
步骤S2,参考图1B,将预先制备的栅介质层13转移贴合在制备有源极11和漏极12的氢终端金刚石上。
将预先制备的栅介质层13转移到制备有源极11和漏极12的氢终端金刚石上,然后进行干燥贴合,使栅介质层13与制备有源极11和漏极12的氢终端金刚石紧密的贴合在一起。一些实施例中,上述干燥贴合操作可以在NO2气氛中进行,由于NO2气体的特殊特性,NO2气体分子会吸附在氢终端金刚石表面,降低沟道电阻,从而提高晶体管的电流密度。
一些实施例中,栅介质层13的形成材料可以包括:SiO2、HfO2、ZrO2、La2O3、Al2O3、TlO2、SrTiO3、LaAlO3或WO3,栅介质层13的厚度可以为50nm~2000nm。
通过转移栅介质层,可以避免直接在氢终端金刚石上制备栅介质层13时高温破坏金刚石的沟道,引起晶体管电流密度的退化。
一些实施例中,步骤S2可以包括:
步骤S21,参考图4A,在衬底200上沉积栅介质层13。一些实施例中,衬底200的形成材料可以为蓝宝石、Al2O3、SiO2或Si。可以采用PECVD(气相沉积法)或ALD(原子层沉积法)工艺沉积栅介质层13。
步骤S22,参考图4B,将衬底200和栅介质层13分离。
步骤S23,参考图4C和图4D,将分离后的栅介质层13转移贴合在制备有源极11和漏极12的氢终端金刚石上,得到如图1B(图4D)所示制备有栅介质层13的氢终端金刚石。
一些实施例中,在步骤S21之前还可以包括:
步骤S24,参考图5A,在衬底200上沉积过渡层201。一些实施例中,过渡层201的形成材料可以金(Au),厚度可以为50nm~300nm。
相应的:
步骤S21可以包括:参考图5B,在过渡层201上沉积栅介质层13。
步骤S22可以包括:参考图5C,采用腐蚀法溶解过渡层201将衬底200与栅介质层13分离。
一些实施例中,步骤S22之前,还可以包括:
步骤S25,在栅介质层13上形成聚合物层202。聚合物层202可以作为保护材料保证栅介质层13的完整性。一些实施例中,聚合物层202的形成材料可以为PMMA(polymethylmethacrylate,聚甲基丙烯酸甲酯),通过旋涂方式在栅介质层13的表面形成一层保护膜。
相应的,步骤S22可以包括:
将衬底200和形成有聚合物层202的栅介质层13分离。
步骤S23可以包括:
1、将形成有聚合物层202的栅介质层13转移贴合在制备有源极11和漏极12的氢终端金刚石上;其中,栅介质层13位于聚合物层202和制备有源极11和漏极12的氢终端金刚石之间。
2、去除聚合物层202。一些实施例中,可以采用丙酮去除聚合物层202。
例如,步骤S2具体可以为:
1、在衬底200上沉积金属材质过渡层201,在金属材质过渡层201上沉积栅介质层13,在栅介质层13上旋涂一层PMMA溶液。
2、将上述制备得到的样品PMMA层向上浸泡于腐蚀性溶液中对金属过渡层201进行腐蚀得到栅介质/PMMA层。
3、将栅介质/PMMA层转移至去离子水中进行清洗。例如可以使用去离子水浸泡30min,重复清洗3次。
4、将制备有源极11和漏极12的氢终端金刚石在去离子水中自下而上捞起栅介质/PMMA层。其中,PMMA层位于栅介质层13的上方。
5、将上述制备得到的样品进行干燥贴合,干燥贴合在NO2气氛中进行。
6、使用丙酮或有机酸溶液去除PMMA。
步骤S3,参考图1C,在栅介质层13上制备栅极14,得到金刚石晶体管。一些实施例中,栅极14的形成材料可以为钌、铑、钯、银、锇、铱、铂、金、钛、铝、铬、锗、钼、镍、钨、铜、钴或铁中的任意一种或多种组成的合金,厚度100nm~300nm。栅极14可以为T-T型栅、U型栅、直栅、T型栅、G型栅或V型栅,栅长可以为50nm~2000nm。
一些实施例中,步骤S1之后还可以包括:将制备有源极11和漏极12的氢终端金刚石置于NO2气氛中处理预设时间。一些实施例中,预设时间可以为1h。
由于NO2气体的特殊特性,NO2气体分子会吸附在氢终端金刚石的表面,可降低沟道电阻,从而提高晶体管的电流密度。
例如,金刚石晶体管制备方法可以为:
1、提供氢终端金刚石,在氢终端金刚石上制备源极11和漏极12。
2、参考图6A,在衬底200上沉积过渡层201。
3、参考图6B,在过渡层201上沉积栅介质层13。
4、参考图6C,在栅介质层13上形成聚合物层202。
5、参考图6D,采用腐蚀法溶解过渡层201将衬底200与栅介质层13分离。
6、参考图6E和图6F,将栅介质层13和聚合物层202转移贴合在制备有源极11和漏极12的氢终端金刚石上;其中,栅介质层13位于聚合物层202和制备有源极11和漏极12的氢终端金刚石之间。
7、参考图6G,去除聚合物层202。
8、参考图6H,在栅介质层13上制备栅极14,形成金刚石晶体管。
本发明实施例中的制备工艺包括涂胶、光刻、刻蚀、气相沉积等本领域常用工艺手段,本发明实施例不再赘述。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
在一个具体的应用场景中,可以通过以下方法制备金刚石晶体管:
1、在氢终端金刚石表面电子束蒸发20nm厚的金。
2、涂胶、光刻金刚石晶体管台面,显影后刻蚀去除多余部分的金,并采用O2等离子体轰击去除多余部分的氢终端层。
3、涂胶、光刻源漏电极,显影后蒸发Ti/Au 10nm/150nm电极后将光刻胶剥离。
4、涂胶、光刻栅电极窗,显影后使用Au腐蚀液腐蚀形成栅电极窗,去除光刻胶,在NO2气氛下处理1h。
5、在SiO2/Si表面电子束蒸发100nm厚度的Au过渡层。
6、使用ALD工艺在300℃下生长15nm厚的Al2O3栅介质层,旋涂30nm厚的PMMA。
7、使用Au腐蚀液腐蚀Au过渡层,形成Al2O3/PMMA层,去离子水清洗Al2O3/PMMA层。
8、使用制备有源极和漏极的氢终端金刚石捞起Al2O3/PMMA层,干燥贴合,使用丙酮去除PMMA。
9、涂胶,光刻栅长150nm的栅,电子束蒸发150nm厚的Al栅,剥离光刻胶,晶体管制作完成。
在另一个具体场景中,可以通过以下方法制备金刚石晶体管:
1、在氢终端金刚石表面电子束蒸发50nm厚的金。
2、涂胶、光刻金刚石晶体管台面,显影后刻蚀去除多余部分的金,并采用O2等离子体轰击去除多余部分的氢终端层。
3、涂胶、光刻源漏电极,显影后蒸发Ti/Au 10nm/150nm电极后将光刻胶剥离。
4、涂胶、光刻栅电极窗,显影后使用Au腐蚀液腐蚀形成栅电极窗,去除光刻胶,在NO2气氛下处理1h。
5、在蓝宝石衬底表面电子束蒸发200nm厚度的Au过渡层。
6、采用PECVD工艺在250℃下生长10nm厚的SiO2栅介质层,旋涂20nm厚的PMMA。
7、使用Au腐蚀液腐蚀Au过渡层,形成SiO2/PMMA层,去离子水清洗SiO2/PMMA层。
8、使用制备有源极和漏极的氢终端金刚石捞起SiO2/PMMA层,干燥贴合,使用丙酮去除PMMA。
9、涂胶,光刻栅长100nm的栅,电子束蒸发150nm厚Al栅,剥离光刻胶,晶体管制作完成。
以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种金刚石晶体管制备方法,其特征在于,包括:
提供氢终端金刚石,在所述氢终端金刚石上制备源极和漏极;
将预先制备的栅介质层转移贴合在制备有源极和漏极的氢终端金刚石上;
在所述栅介质层上制备栅极,得到金刚石晶体管;
其中,所述氢终端金刚石包括金刚石衬底和氢终端层;
所述在所述氢终端金刚石上制备源极和漏极,包括:
在所述氢终端层上沉积保护层;
去除多余的所述保护层和所述氢终端层,形成金刚石晶体管台面;
制备所述源极和所述漏极;其中,所述源极和漏极分列于所述台面两侧,并与所述保护层形成欧姆接触;
去除所述源极和漏极之间的所述保护层,形成栅窗口,用于制备栅极。
2.如权利要求1所述的金刚石晶体管制备方法,其特征在于,所述将预先制备的栅介质层转移贴合在制备有源极和漏极的氢终端金刚石上,包括:
在衬底上沉积所述栅介质层;
将所述衬底和所述栅介质层分离;
将分离后的所述栅介质层转移贴合在所述制备有源极和漏极的氢终端金刚石上。
3.如权利要求2所述的金刚石晶体管制备方法,其特征在于,所述在衬底上沉积所述栅介质层之前,还包括:
在所述衬底上沉积过渡层;
相应的,所述在衬底上沉积所述栅介质层包括:在所述过渡层上沉积所述栅介质层;
所述将所述衬底和所述栅介质层分离包括:采用腐蚀法溶解所述过渡层将所述衬底与所述栅介质层分离。
4.如权利要求2所述的金刚石晶体管制备方法,其特征在于,在所述将所述衬底和所述栅介质层分离之前,还包括,
在所述栅介质层上形成聚合物层;
相应的,所述将所述衬底和所述栅介质层分离,包括:
将所述衬底和形成有聚合物层的栅介质层分离;
所述将分离后的所述栅介质层转移贴合在所述制备有源极和漏极的氢终端金刚石上,包括:
将所述形成有聚合物层的栅介质层转移贴合在所述制备有源极和漏极的氢终端金刚石上;其中,所述栅介质层位于所述聚合物层和所述制备有源极和漏极的氢终端金刚石之间;
去除所述聚合物层。
5.如权利要求4所述的金刚石晶体管制备方法,其特征在于,所述聚合物层的形成材料包括:PMMA。
6.如权利要求5所述的金刚石晶体管制备方法,其特征在于,采用丙酮去除所述聚合物层。
7.如权利要求1所述的金刚石晶体管制备方法,其特征在于,在所述提供氢终端金刚石,在所述氢终端金刚石上制备源极和漏极之后,还包括:
将所述制备有源极和漏极的氢终端金刚石置于NO2气氛中处理预设时间。
8.如权利要求2所述的金刚石晶体管制备方法,其特征在于,所述衬底的形成材料包括:蓝宝石、SiO2或Si。
9.如权利要求3所述的金刚石晶体管制备方法,其特征在于,所述过渡层的形成材料包括:Au。
10.如权利要求1至9任一项所述的金刚石晶体管制备方法,其特征在于,所述栅介质层的形成材料包括:SiO2、HfO2、ZrO2、La2O3、Al2O3、TlO2、SrTiO3、LaAlO3或WO3,所述栅介质层的厚度为50nm~2000nm。
CN201910695737.2A 2019-07-30 2019-07-30 金刚石晶体管制备方法 Active CN110416290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910695737.2A CN110416290B (zh) 2019-07-30 2019-07-30 金刚石晶体管制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910695737.2A CN110416290B (zh) 2019-07-30 2019-07-30 金刚石晶体管制备方法

Publications (2)

Publication Number Publication Date
CN110416290A CN110416290A (zh) 2019-11-05
CN110416290B true CN110416290B (zh) 2022-11-15

Family

ID=68364301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910695737.2A Active CN110416290B (zh) 2019-07-30 2019-07-30 金刚石晶体管制备方法

Country Status (1)

Country Link
CN (1) CN110416290B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871464A (zh) * 2021-08-27 2021-12-31 中国电子科技集团公司第十三研究所 硅终端金刚石场效应晶体管及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027525A (ja) * 2005-07-20 2007-02-01 Sony Corp 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
JP2009158612A (ja) * 2007-12-25 2009-07-16 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド電界効果トランジスタ
JP2010062457A (ja) * 2008-09-05 2010-03-18 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド電界効果トランジスタ及びその作製方法
JP2011108992A (ja) * 2009-11-20 2011-06-02 Sony Corp 半導体装置の製造方法、表示装置の製造方法、転写基板
CN102903756A (zh) * 2012-09-07 2013-01-30 中国电子科技集团公司第五十五研究所 金刚石金属-绝缘体-半导体结构场效应晶体管及制备法
JP2013172023A (ja) * 2012-02-21 2013-09-02 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド電界効果トランジスタ及びその作成方法
JP2018006572A (ja) * 2016-07-01 2018-01-11 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
JP2018148214A (ja) * 2017-03-07 2018-09-20 学校法人早稲田大学 ノーマリオフ動作ダイヤモンド電力素子及びこれを用いたインバータ
CN109920736A (zh) * 2019-01-30 2019-06-21 西安交通大学 氢终端金刚石基两步法介质层场效应晶体管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101718961B1 (ko) * 2010-11-05 2017-03-23 삼성전자주식회사 그래핀을 포함하는 반도체 소자 및 그 제조 방법
CN103325836B (zh) * 2013-06-08 2016-02-10 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制备方法
CN104992975B (zh) * 2015-05-18 2018-01-19 西安交通大学 一种金刚石功率晶体管及其制作方法
JP6701788B2 (ja) * 2016-02-18 2020-05-27 富士電機株式会社 炭化珪素半導体装置用ゲート絶縁膜の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027525A (ja) * 2005-07-20 2007-02-01 Sony Corp 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
JP2009158612A (ja) * 2007-12-25 2009-07-16 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド電界効果トランジスタ
JP2010062457A (ja) * 2008-09-05 2010-03-18 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド電界効果トランジスタ及びその作製方法
JP2011108992A (ja) * 2009-11-20 2011-06-02 Sony Corp 半導体装置の製造方法、表示装置の製造方法、転写基板
JP2013172023A (ja) * 2012-02-21 2013-09-02 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド電界効果トランジスタ及びその作成方法
CN102903756A (zh) * 2012-09-07 2013-01-30 中国电子科技集团公司第五十五研究所 金刚石金属-绝缘体-半导体结构场效应晶体管及制备法
JP2018006572A (ja) * 2016-07-01 2018-01-11 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
JP2018148214A (ja) * 2017-03-07 2018-09-20 学校法人早稲田大学 ノーマリオフ動作ダイヤモンド電力素子及びこれを用いたインバータ
CN109920736A (zh) * 2019-01-30 2019-06-21 西安交通大学 氢终端金刚石基两步法介质层场效应晶体管及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
原子层沉积制备几种纳米薄膜、纳米复合结构及其在微电子和储能器件中的应用研究;曹燕强;《中国博士学位论文全文数据库》;20170815(第02期);论文84-94页,图4.8,图4.13 *
表面修饰金刚石薄膜导电性研究进展;刘峰斌等;《功能材料》;20161230;第47卷(第12期);论文12054页 *

Also Published As

Publication number Publication date
CN110416290A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
US9349825B2 (en) Method for manufacturing graphene transistor based on self-aligning technology
US8344358B2 (en) Graphene transistor with a self-aligned gate
US7381586B2 (en) Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
WO2019100425A1 (zh) 一种薄膜晶体管及其制备方法
DE102020100942B4 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
CN110663117B (zh) 一种石墨烯场效应晶体管及其制备方法
CN109148303A (zh) 薄膜晶体管的制备方法
CN106981512B (zh) 金刚石基常关型场效应晶体管及其制备方法
US20160315201A1 (en) Display device
TW201220362A (en) Method of crystallizing silicon layer and method of forming a thin film transistor using the same
CN107275218B (zh) 一种避免光刻胶沾污的二维材料器件制造方法
CN110416290B (zh) 金刚石晶体管制备方法
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法
US9881945B2 (en) Methods of manufacturing thin film transistor and array substrate
US10777662B2 (en) Thin film transistor and manufacturing method thereof
CN110112072A (zh) 阵列基板的制造方法和阵列基板
CN114577882B (zh) 气体传感器的制备方法以及气体传感器
CN100573959C (zh) 一种有源层图形化的有机薄膜晶体管的制备方法
US10672623B2 (en) Transistor and method of manufacturing the same
KR101972739B1 (ko) 반도체 소자 및 반도체 소자의 제조방법
CN114068564A (zh) 浮栅存储器及其制备方法
CN106684137B (zh) 一种三维环栅半导体场效应晶体管的制备方法
KR101570443B1 (ko) 산화물 반도체 박막의 결정화 방법
CN108461391B (zh) 一种igzo有源层、氧化物薄膜晶体管的制备方法
KR20130026009A (ko) 내부 응력이 조절된 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant