CN108461391B - 一种igzo有源层、氧化物薄膜晶体管的制备方法 - Google Patents

一种igzo有源层、氧化物薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN108461391B
CN108461391B CN201810298222.4A CN201810298222A CN108461391B CN 108461391 B CN108461391 B CN 108461391B CN 201810298222 A CN201810298222 A CN 201810298222A CN 108461391 B CN108461391 B CN 108461391B
Authority
CN
China
Prior art keywords
igzo
thin film
active layer
plasma cleaning
content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810298222.4A
Other languages
English (en)
Other versions
CN108461391A (zh
Inventor
武岳
吴伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810298222.4A priority Critical patent/CN108461391B/zh
Priority to PCT/CN2018/092358 priority patent/WO2019192084A1/zh
Publication of CN108461391A publication Critical patent/CN108461391A/zh
Priority to US16/203,159 priority patent/US10797166B2/en
Application granted granted Critical
Publication of CN108461391B publication Critical patent/CN108461391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种IGZO有源层的制备方法，包括步骤：在衬底基板上沉积第一金属层、栅绝缘层后，在所述栅绝缘层上沉积IGZO材料，形成IGZO薄膜；对所述IGZO薄膜表面采用氩气或氦气进行等离子清洗处理，调整所述IGZO薄膜表面的元素含量，并形成IGZO有源层。本发明还相应公开一种氧化物薄膜晶体管的制备方法。实施本发明实施例，可以对IGZO有源层膜面的元素进行调节，提高其电气性能。

Description

一种IGZO有源层、氧化物薄膜晶体管的制备方法
技术领域
本发明涉及显示领域，特别涉及一种柔性PI基板的制备方法及相应耐高温胶材的制备方法。
背景技术
在薄膜晶体管液晶显示器(TFT-LCD)的阵列基板中，对于TFT中的金属氧化物半导体层，目前应用较为广泛的是IGZO(铟镓锌氧化物)材料，这三种金属元素，在半导体中起到的作用各不相同，举例来说，镓能够有效的稳定氧，提高IGZO-TFT的可控性，铟可以增加载流子浓度，提高TFT电流，但是相应地会降低可控性能。
如图1中示出了现有技术中一种背沟道刻蚀型(Back channel etching,BCE)结构的氧化物薄膜晶体管(TFT)的结构示意图，其包括依次在玻璃基板10’上沉积的栅极11’、栅绝缘层12’、IGZO有源层13’和源漏极14’。但是在现有的制备TFT过程中，尤其是制备BCE结构的TFT的过程中，由于第二金属层的源漏极14’是采用湿蚀刻的方法形成，为了保证没有金属残留，通常在第二金属层刚刚蚀刻开后(just etch，JE)，增加一定的额外蚀刻时间(over etch，OE)，在该额外蚀刻时间内，会使IGZO有源层13’的膜面与蚀刻液充分接触。
由于该制程所使用的蚀刻液为酸性，其PH值一般为3-5，且该蚀刻液中还包含有双氧水的成分，故在IGZO有源层2’经过蚀刻液后，其表面的铟(In)、镓(Ga)、锌(Zn)等含量会重新分布，并且氧(O)含量有所上升。
具体地，在针对背沟道进行检测，发现背沟道中镓、锌含量有较大降低，而铟、氧含量有所升高。例如，下表1示出在一个实施例中的各成分前后的对比结果。
表1、各成分刻蚀前后的百分比变化
Figure GDA0002637902820000011
Figure GDA0002637902820000021
其中，空白样品为经过物理气相沉积方法(PVD)沉积而成的IGZO薄膜，在经过蚀刻液后，其表面Ga含量百分比从12.53下降到10.78，Zn含量百分比从14.77到7.82，O含量百分比从56.98升高到62.97，In含量百分比从15.72升高到18.42，这种变化会对IGZO薄膜的性能产生影响。
发明内容
本发明所要解决的技术问题在于，提供一种IGZO有源层制备方法及氧化物薄膜晶体管的制备方法，可以对IGZO有源层膜面的元素进行调节，提高其电气性能。
为了解决上述技术问题，本发明的实施例的一方面提供一种IGZO有源层的制备方法，包括步骤：
在衬底基板上沉积第一金属层、栅绝缘层后，在所述栅绝缘层上沉积IGZO材料，形成IGZO薄膜；
对所述IGZO薄膜表面采用氩气或氦气进行等离子清洗处理，调整所述IGZO薄膜表面的元素含量，并形成IGZO有源层。
其中，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理的步骤具体包括：
采用氩气或者氦气对所述IGZO有源层的膜面进行等离子清洗，其中，所述等离子清洗所采用的功率为1000-6000瓦；气体压力为30-70毫托，气体流量为200-2000标准毫升/分钟；处理时间为0-120秒。
其中，所述等离子清洗所采用的功率为3000-4000瓦；气体压力为30-50毫托；气体流量为500-1000标准毫升/分钟，处理时间为5-20秒。
其中，进一步包括：
对经过等离子清洗处理的IGZO薄膜，在其表面上进行光阻涂布、曝光、显影、蚀刻，完成IGZO的图案化，形成IGZO有源层。
相应地，本发明还提供一种氧化物薄膜晶体管的制备方法，其包括步骤：
提供一衬底基板，并在上面沉积第一金属层，形成栅极；
在所述第一金属层上沉积栅绝缘层；
在所述栅绝缘层上沉积IGZO材料，形成IGZO薄膜，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理，形成IGZO有源层；
在所述IGZO有源层上沉积第二金属层，并经过刻蚀形成源极和漏极。
其中，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理的步骤具体包括：
采用氩气或者氦气对所述IGZO薄膜的表面进行等离子清洗，其中，所述等离子清洗所采用的功率为1000-6000瓦；气体压力为30-70毫托，气体流量为200-2000标准毫升/分钟；处理时间为0-120秒。
其中，所述等离子清洗所采用的功率为3000-4000瓦；气体压力为30-50毫托；气体流量为500-1000标准毫升/分钟，处理时间为5-20秒。
其中，在所述栅绝缘层上沉积IGZO材料，形成IGZO薄膜，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理，形成IGZO有源层具体为：
在所述栅绝缘层上以物理气相沉积法沉积IGZO材料，形成IGZO薄膜；
以氩气或氦气对所述IGZO薄膜的表面进行等离子清洗处理；
对经过等离子清洗处理的IGZO薄膜，在其表面上进行光阻涂布、曝光、显影、蚀刻，完成IGZO的图案化，形成IGZO有源层。
其中，在所述栅绝缘层上沉积IGZO材料，形成IGZO薄膜，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理，形成IGZO有源层具体为：
在所述栅绝缘层上以物理气相沉积法沉积IGZO材料，形成IGZO薄膜；
以氩气或氦气对所述IGZO薄膜的表面进行等离子清洗处理，形成IGZO有源层。
其中，在所述IGZO有源层上沉积第二金属层，并经过刻蚀形成源极和漏极的步骤具体为；
在所述IGZO有源层上沉积第二金属层；
在所述第二金属层上涂布光刻胶；
对外围的第二金属层以及IGZO薄膜进行蚀刻处理；
对所述光刻胶进行减薄，通过湿刻处理，使第二金属层形成源极和漏极。
实施本发明实施例，具有如下有益效果：
本发明提供的IGZO有源层制备方法以及氧化物薄膜晶体管的制备方法，通过在形成IGZO薄膜后，对IGZO薄膜表面采用氩气或氦气进行等离子清洗处理，使所述IGZO有源层的膜面中的Ga含量和Zn含量上升，O含量和In含量下降，从而降低形成源漏极所采用湿刻工艺时带来的性能影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是现有技术中一种氧化物薄膜晶体管的结构示意图；
图2是本发明提供的一种IGZO有源层制备方法一个实施例的主流程示意图；
图3是本发明提供的一种氧化物薄膜晶体管的制备方法的一个实施例的主流程示意图；
图4是图3中对应的一个实施例的更详细制备过程的步骤示意图；
图5为图4中最终形成的氧化物薄膜晶体管结构示意图；
图6是图3中对应的另一个实施例的更详细制备过程的步骤示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
如图2所示，是本发明提供的一种IGZO有源层制备方法一个实施例的主流程示意图；在该实施例中，所述方法包括如下步骤：
步骤S10，在衬底基板上沉积第一金属层、栅绝缘层后，在所述栅绝缘层上沉积IGZO材料，并形成IGZO薄膜；
步骤S11，对所述IGZO薄膜表面采用氩气或氦气进行等离子清洗处理，调整所述IGZO薄膜表面的元素含量，例如使所述IGZO有源层中形成一定数量的氧空穴，形成IGZO有源层。
其中，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理的步骤具体包括：
采用氩气或者氦气对所述IGZO有源层的膜面进行等离子清洗，其中，所述等离子清洗所采用的功率为1000-6000瓦；气体压力为30-70毫托，气体流量为200-2000标准毫升/分钟；处理时间为0-120秒。
在一个更具体的例子中，所述等离子清洗所采用的功率为3000-4000瓦；气体压力为30-50毫托；气体流量为500-1000标准毫升/分钟，处理时间为5-20秒。
可以理解的是，在一些例子中，在步骤S11中进一步包括如下步骤：
对经过等离子清洗处理的IGZO薄膜，在其表面上进行光阻涂布、曝光、显影、蚀刻，完成IGZO的图案化，形成IGZO有源层。
可以理解的是，采用氩气或者氦气对所述IGZO有源层的膜面进行等离子清洗，可以对IGZO有源层的膜面的各元素的含量进行调整，如下表2所示，示出了一个实施例中，经过氩气处理后各元素的变更示意表。
表2经过氩气处理后各成分百分比变化
Figure GDA0002637902820000051
其中，空白样品为经过物理气相沉积方法(PVD)沉积而成的IGZO薄膜，在经过氩气(Ar)清洗后，其表面Ga含量百分比从12.53上升到26.12，Zn含量百分比从14.77上升到15.66，O含量百分比从56.98下降到43.53，In含量百分比从15.72下降到14.69。对照前述表1中的数据可以知道，经过氩气或者氦气处理对IGZO薄膜的膜面调整方向与蚀刻液对IGZO薄膜的膜面的调整方向相反，从而通过采用氩气或者氦气处理，可以提升BCE型氧化物薄膜晶体管中IGZO有源层的电气性能。
如图3所示，是本发明提供的一种氧化物薄膜晶体管的制备方法的一个实施例的主流程示意图；在该实施例中，所述方法包括如下步骤：
步骤S20，提供一衬底基板，并在上面沉积第一金属层，形成栅极；
步骤S21，在所述第一金属层上沉积栅绝缘层；
步骤S22，在所述栅绝缘层上沉积IGZO材料，形成IGZO薄膜，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理，形成IGZO有源层；
其中，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理的步骤具体包括：
采用氩气或者氦气对所述IGZO薄膜的表面进行等离子清洗，其中，所述等离子清洗所采用的功率为1000-6000瓦；气体压力为30-70毫托，气体流量为200-2000标准毫升/分钟；处理时间为0-120秒。
具体地，在一个例子中，所述等离子清洗所采用的功率为3000-4000瓦；气体压力为30-50毫托；气体流量为500-1000标准毫升/分钟，处理时间为5-20秒。
步骤S23，在所述IGZO有源层上沉积第二金属层，并经过刻蚀形成源极和漏极。
具体地，在一个例子中，所述步骤S22具体包括：
在所述栅绝缘层上以物理气相沉积法沉积IGZO材料，形成IGZO薄膜；
以氩气或氦气对所述IGZO薄膜的表面进行等离子清洗处理；
对经过等离子清洗处理的IGZO薄膜，在其表面上进行光阻涂布、曝光、显影、蚀刻，完成IGZO的图案化，形成IGZO有源层。
具体地，在另一个例子中，所述步骤S22具体包括：
在所述栅绝缘层上以物理气相沉积法沉积IGZO材料，形成IGZO薄膜；
以氩气或氦气对所述IGZO薄膜的表面进行等离子清洗处理，形成IGZO有源层。
其中，所述步骤S23具体为：
在所述IGZO有源层上沉积第二金属层；
在所述第二金属层上涂布光刻胶；
对外围的第二金属层以及IGZO薄膜进行蚀刻处理；
对所述光刻胶进行减薄，通过湿刻处理，使第二金属层形成源极和漏极。
为了便于理解上述所涉及的两个例子，下述分别以具体的实施例进行说明。
如图4所示，是图3中对应的一个实施例的更详细制备过程的步骤示意图；
在所述实施例中，其示出了一个采用五道光罩制备氧化物薄膜晶体管的过程。具体地包括如下步骤：
步骤S30，形成第一道金属，即在衬底基板10(如玻璃基板)上沉积第一层金属，形成栅极11；
步骤S31，在所述栅极11上沉积栅绝缘层12；
步骤S32，在所述栅绝缘层12采用以物理气相沉积法(PVD)沉积IGZO材料，形成IGZO薄膜13；此时需要以氩气或氦气对所述IGZO薄膜的表面进行等离子清洗处理，具体地处理条件和方法可参照前述对图3的描述；
步骤S33，对经过等离子清洗处理的IGZO薄膜，在其表面上进行光阻涂布、曝光、显影、蚀刻等过程，完成IGZO的图案化，形成IGZO有源层130；
步骤S34，在所述IGZO有源层130上沉积第二金属层14；
步骤S35，经过湿刻法对所述第二金属层14进行刻蚀形成栅极140和漏极141。
最终形成的氧化物薄膜晶体管结构如图5所示，其中，B区域的IGZO薄膜只经过氩气或氦气处理，其导电性提高，并降低接触电阻；而A区域的IGZO薄膜先经过氩气或氦气处理，随后经过蚀刻液侵蚀，其中Ga、Zn、O和In元素的含量重新分布，有利于电性提升。
如图6所示，是图3中对应的另一个实施例的更详细制备过程的步骤示意图。
在所述实施例中，其示出了一个采用四道光罩制备氧化物薄膜晶体管的过程。具体地包括如下步骤：
步骤S40，形成第一道金属，即在衬底基板10(如玻璃基板)上沉积第一层金属，形成栅极11；
步骤S41，在所述栅极11上沉积栅绝缘层12；
步骤S42，在所述栅绝缘层12采用以物理气相沉积法(PVD)沉积IGZO材料，形成IGZO薄膜13；此时需要以氩气或氦气对所述IGZO薄膜的表面进行等离子清洗处理，具体地处理条件和方法可参照前述对图3的描述；
步骤S43，在所述IGZO薄膜13上沉积第二金属层14；
步骤S44，在所述第二金属层14上涂布光刻胶15；
步骤S45，对外围的第二金属层14以及IGZO薄膜13进行刻蚀，形成IGZO有源层130；
步骤S46，对中间位置的光刻胶15进行减薄，露出第二金属层14的一部份表面；
步骤S47，采用湿刻法湿刻法对所述第二金属层14进行刻蚀形成栅极140和漏极141。
最终形成的氧化物薄膜晶体管结构如图6中最下列一个图所示，其中，IGZO有源层130两端只经过氩气或氦气处理，其导电性提高，并降低接触电阻；而中间位置的膜层先经过过氩气或氦气处理，随后经过蚀刻液侵蚀，其中Ga、Zn、O和In元素的含量重新分布，有利于电性提升。
实施本发明实施例，具有如下有益效果：
本发明提供的IGZO有源层制备方法以及氧化物薄膜晶体管的制备方法，通过在形成IGZO薄膜后，对IGZO薄膜表面采用氩气或氦气进行等离子清洗处理，使所述IGZO有源层的膜面中的Ga含量和Zn含量上升，O含量和In含量下降，从而降低形成源漏极所采用湿刻工艺时带来的性能影响。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (8)

1.一种IGZO有源层的制备方法，其特征在于，包括步骤：
在衬底基板上沉积第一金属层、栅绝缘层后，在所述栅绝缘层上沉积IGZO材料，形成IGZO薄膜；
对所述IGZO薄膜表面采用氩气或氦气进行等离子清洗处理，调整所述IGZO薄膜表面的元素含量，使膜面中的Ga含量和Zn含量上升，O含量和In含量下降，并形成IGZO有源层，IGZO有源层经过蚀刻液后，IGZO有源层中的Ga含量和Zn含量降低，O含量和In含量上升；其中，所述等离子清洗所采用的功率为1000-6000瓦；气体压力为30-70毫托，气体流量为200-2000标准毫升/分钟；处理时间为0-120秒。
2.如权利要求1所述的方法，其特征在于，所述等离子清洗所采用的功率为3000-4000瓦；气体压力为30-50毫托；气体流量为500-1000标准毫升/分钟，处理时间为5-20秒。
3.如权利要求2所述的方法，其特征在于，进一步包括：
对经过等离子清洗处理的IGZO薄膜，在其表面上进行光阻涂布、曝光、显影、蚀刻，完成IGZO的图案化，形成IGZO有源层。
4.一种氧化物薄膜晶体管的制备方法，其特征在于，包括步骤：
提供一衬底基板，并在上面沉积第一金属层，形成栅极；
在所述第一金属层上沉积栅绝缘层；
在所述栅绝缘层上沉积IGZO材料，形成IGZO薄膜，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理，调整所述IGZO薄膜表面的元素含量，使膜面中的Ga含量和Zn含量上升，O含量和In含量下降，形成IGZO有源层，IGZO有源层经过蚀刻液后，IGZO有源层中的Ga含量和Zn含量降低，O含量和In含量上升；其中，所述等离子清洗所采用的功率为1000-6000瓦；气体压力为30-70毫托，气体流量为200-2000标准毫升/分钟；处理时间为0-120秒；
在所述IGZO有源层上沉积第二金属层，并经过湿刻形成源极和漏极。
5.如权利要求4所述的方法，其特征在于，所述等离子清洗所采用的功率为3000-4000瓦；气体压力为30-50毫托；气体流量为500-1000标准毫升/分钟，处理时间为5-20秒。
6.如权利要求4或5所述的方法，其特征在于，在所述栅绝缘层上沉积IGZO材料，形成IGZO薄膜，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理，形成IGZO有源层具体为：
在所述栅绝缘层上以物理气相沉积法沉积IGZO材料，形成IGZO薄膜；
以氩气或氦气对所述IGZO薄膜的表面进行等离子清洗处理；
对经过等离子清洗处理的IGZO薄膜，在其表面上进行光阻涂布、曝光、显影、蚀刻，完成IGZO的图案化，形成IGZO有源层。
7.如权利要求4或5所述的方法，其特征在于，在所述栅绝缘层上沉积IGZO材料，形成IGZO薄膜，对所述IGZO薄膜的表面采用氩气或氦气进行等离子清洗处理，形成IGZO有源层具体为：
在所述栅绝缘层上以物理气相沉积法沉积IGZO材料，形成IGZO薄膜；
以氩气或氦气对所述IGZO薄膜的表面进行等离子清洗处理，形成IGZO有源层。
8.如权利要求7所述的方法，其特征在于，在所述IGZO有源层上沉积第二金属层，并经过湿刻形成源极和漏极的步骤具体为；
在所述IGZO有源层上沉积第二金属层；
在所述第二金属层上涂布光刻胶；
对外围的第二金属层以及IGZO薄膜进行蚀刻处理；
对所述光刻胶进行减薄处理，并通过湿刻处理使第二金属层形成源极和漏极。
CN201810298222.4A 2018-04-03 2018-04-03 一种igzo有源层、氧化物薄膜晶体管的制备方法 Active CN108461391B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810298222.4A CN108461391B (zh) 2018-04-03 2018-04-03 一种igzo有源层、氧化物薄膜晶体管的制备方法
PCT/CN2018/092358 WO2019192084A1 (zh) 2018-04-03 2018-06-22 一种igzo有源层、氧化物薄膜晶体管的制备方法
US16/203,159 US10797166B2 (en) 2018-04-03 2018-11-28 Manufacturing method for IGZO active layer and oxide thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810298222.4A CN108461391B (zh) 2018-04-03 2018-04-03 一种igzo有源层、氧化物薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN108461391A CN108461391A (zh) 2018-08-28
CN108461391B true CN108461391B (zh) 2020-11-03

Family

ID=63235103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810298222.4A Active CN108461391B (zh) 2018-04-03 2018-04-03 一种igzo有源层、氧化物薄膜晶体管的制备方法

Country Status (2)

Country Link
CN (1) CN108461391B (zh)
WO (1) WO2019192084A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157564A (zh) * 2011-01-18 2011-08-17 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
CN106057679A (zh) * 2016-06-17 2016-10-26 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181164B2 (ja) * 2008-03-17 2013-04-10 ユー・ディー・シー アイルランド リミテッド 有機電界発光表示装置
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US9054204B2 (en) * 2012-01-20 2015-06-09 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
CN105405768A (zh) * 2015-12-14 2016-03-16 华南理工大学 一种薄膜晶体管及其制备方法
CN107154407A (zh) * 2017-05-17 2017-09-12 厦门天马微电子有限公司 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
CN107293555A (zh) * 2017-06-19 2017-10-24 深圳市华星光电技术有限公司 底发射型白光oled面板的制作方法及其结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157564A (zh) * 2011-01-18 2011-08-17 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
CN106057679A (zh) * 2016-06-17 2016-10-26 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管的制作方法

Also Published As

Publication number Publication date
CN108461391A (zh) 2018-08-28
WO2019192084A1 (zh) 2019-10-10

Similar Documents

Publication Publication Date Title
CN107195641B (zh) 一种阵列基板及其制备方法、显示面板
US20180212043A1 (en) Method for manufacturing thin film transistor
US9508808B2 (en) Manufacturing method of thin film transistor and manufacturing method of array substrate
JP5568317B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
US10020301B2 (en) Array substrate and manufacturing method for the same
US11054707B2 (en) Method of manufacturing via hole, method of manufacturing array substrate, and array substrate
WO2018149027A1 (zh) 一种薄膜晶体管及其制备方法
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
US20190196285A1 (en) Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel
WO2017128555A1 (zh) 薄膜晶体管基板及其制造方法
CN107204377B (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
WO2018033011A1 (zh) 阵列基板的制作方法及显示面板、显示装置
US10797166B2 (en) Manufacturing method for IGZO active layer and oxide thin film transistor
WO2017128633A1 (zh) 制造薄膜晶体管的方法
CN106920753A (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
US9761725B2 (en) Thin film transistor display device with zinc nitride ohmic contact layer
WO2013181905A1 (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
WO2019104834A1 (zh) 一种tft阵列基板及其制作方法、显示装置
CN108461391B (zh) 一种igzo有源层、氧化物薄膜晶体管的制备方法
CN110112072B (zh) 阵列基板的制造方法和阵列基板
TW201627738A (zh) 畫素結構的製作方法
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器
TW201505127A (zh) 薄膜電晶體基板及其製作方法
JPH0918006A (ja) 薄膜トランジスタおよびその製造方法
WO2016150075A1 (zh) 薄膜晶体管、薄膜晶体管的制备方法及阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant