DE102020100942B4 - Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung Download PDF

Info

Publication number
DE102020100942B4
DE102020100942B4 DE102020100942.9A DE102020100942A DE102020100942B4 DE 102020100942 B4 DE102020100942 B4 DE 102020100942B4 DE 102020100942 A DE102020100942 A DE 102020100942A DE 102020100942 B4 DE102020100942 B4 DE 102020100942B4
Authority
DE
Germany
Prior art keywords
metal
layer
film
dichalcogenide
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020100942.9A
Other languages
English (en)
Other versions
DE102020100942A1 (de
Inventor
Chih-Piao CHUU
Ming-Yang Li
Lain-Jong Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020100942A1 publication Critical patent/DE102020100942A1/de
Application granted granted Critical
Publication of DE102020100942B4 publication Critical patent/DE102020100942B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend:Ausbilden eines Metalldichalkogenidfilms (15) über einem Substrat (10),wobei der Metalldichalkogenidfilm (15) ein erstes Metall und ein Chalkogen enthält, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon;Ausbilden einer Pufferschicht (55) über dem Metalldichalkogenidfilm (15);Strukturieren der Pufferschicht (55), um Abschnitte des Metalldichalkogenidfilms (15) freizulegen;Plasmaablösen des Chalkogens von einer Oberflächenschicht der freiliegenden Abschnitte des Metalldichalkogenidfilms (15),wobei das Plasmaablösen ein Ersetzen des Chalkogens in der Oberflächenschicht der freiliegenden Abschnitte des Metalldichalkogenidfilms durch Wasserstoff umfasst; undAusbilden einer Metallschicht (70), die ein zweites Metall enthält, über den freiliegenden Abschnitten des Metalldichalkogenidfilms nach dem Plasmaablösen, wobei das Ausbilden einer Metallschicht ein Ersetzen des Wasserstoffs durch das zweite Metall umfasst.

Description

  • HINTERGRUND
  • Ein zweidimensionaler Halbleiter (auch als 2D-Halbleiter bekannt) ist eine Art natürlicher Halbleiter mit Dicken im atomaren Maßstab. Übergangsmetall-Dichalkogenide wurden in 2D-Vorrichtungen verwendet. Die Leistung einzelner 2D-Übergangsmetall-Dichalkogenidmaterialien für Anwendungen in bestimmten Vorrichtungen erreicht eine obere 32 Grenze. Der elektrische Widerstand am Übergang der Source/Drain-Bereiche und des Source/Drain-Elektrodenkontakts ist ein leistungsbegrenzender Faktor bei 2D-Vorrichtungen.
  • Tosun et al. (ACS Nao, Vol. 10, 2016, S. 6853-6860) beschreiben Halbleitervorrichtungen, die Übergangsmetall-Dichalkogenidfilme, wie WSe2, enthalten. Bolshakov et al. (ACS Appl. Elektron. Mater., Vol. 1, 2019, S. 210-219) beschreiben Transistoren mit MoS2 (MOSFETs). Radisavljevic et al. (Nature Nanotechnology, Vol. 6, 2011, S. 147-150) beschreiben Transistoren mit Übergangsmetall-Dichalkogenidfilmen, wie MoS2.
  • Figurenliste
  • Die vorliegende Offenbarung wird am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Es wird betont, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind und nur der Beschreibung dienen. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • Die 1A und 1B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 2A und 2B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 3A und 3B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 4A und 4B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 5A und 5B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 6A und 6B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 7A und 7B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • 8 ist eine schematische Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • 9 ist eine schematische Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • 10 ist eine schematische Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • 11 ist eine schematische Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • 12 ist eine schematische Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 13A und 13B sind eine Draufsicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 14A und 14B sind eine Draufsicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 15A und 15B sind eine Draufsicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • 16 ist eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 17A und 17B sind eine Draufsicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • Die 18A und 18B sind eine Draufsicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • 19 ist ein schematischer Querschnitt einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • 20 ist ein schematischer Querschnitt einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • 21 ist ein schematischer Querschnitt einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    • 22 ist ein Flussdiagramm, das ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung zeigt.
    • 23 ist ein Flussdiagramm, das ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung zeigt.
    • 24 ist ein Flussdiagramm, das ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung zeigt.
    • 25 ist ein Flussdiagramm, das ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Es versteht sich, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung vorsieht. Die spezifischen Ausführungsformen oder Beispiele von Komponenten und Anordnungen werden im Folgenden beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele. Beispielsweise sind Abmessungen von Elementen nicht auf den offenbarten Bereich oder die offenbarten Werte beschränkt, sondern können von Prozessbedingungen und/oder gewünschten Eigenschaften der Vorrichtung abhängen. Weiter kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Merkmal nicht in direktem Kontakt stehen müssen. Verschiedene Merkmale können beliebig in verschiedenen Skalen zur Einfachheit und Klarheit gezeichnet sein.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden. Darüber hinaus kann der Begriff „hergestellt aus“ entweder „enthaltend“ oder „bestehend aus“ bedeuten.
  • Die 1A und 1B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung.
    Wie in den 1A und 1B gezeigt, ist in einigen Ausführungsformen ein 2D-Metallchalkogenidfilm 15 über einem Substrat 10 ausgebildet. In einigen Ausführungsformen ist das 2D-Material ein Metallchalkogenid, beispielsweise ein Metalldichalkogenid mit Ausnahme von Metalloxiden, mit einer Schichtdicke von etwa 0,5 nm bis etwa 10 nm. In einigen Ausführungsformen ist das Metalldichalkogenid ein Übergangsmetall-Dichalkogenid. In einigen Ausführungsformen ist das Metall ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einigen Ausführungsformen ist das Chalkogen X eines oder mehrere ausgewählt aus der Gruppe bestehend aus S, Se und Te. In einigen Ausführungsformen ist das Übergangsmetall-Dichalkogenid ausgewählt aus der Gruppe bestehend aus MoS2, WS2, MoSe2, WSe2, MoTe2 und WTe2.
  • In einigen Ausführungsformen ist das Substrat 10 ein leitfähiges Material, etwa dotiertes Silizium oder intrinsisches bzw. reines Silizium. In einigen Ausführungsformen ist das Substrat ein Isolator, beispielsweise Siliziumoxid oder Aluminiumoxid. In einigen Ausführungsformen enthält das Substrat leitfähiges Material mit einer darauf ausgebildeten Isolierschicht. In einigen Ausführungsformen ist das Substrat Siliziumdioxid, das über einem Siliziumwafer angeordnet ist. In weiteren Ausführungsformen enthalten geeignete Aluminiumoxidsubstrate Saphir.
  • In einigen Ausführungsformen ist der Metalldichalkogenidfilm 15 eine Monoschicht. In weiteren Ausführungsformen enthält der Metalldichalkogenidfilm 15 mehrere Monoschichten in einer gestapelten Anordnung.
  • In einigen Ausführungsformen wird der Metalldichalkogenidfilm 15, dargestellt durch MX2, durch einen Übertragungsvorgang, chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), Molekularstrahlepitaxie (MBE) oder einen Phasenübergangsvorgang ausgebildet. Um einen Metalldichalkogenidfilm auszubilden, wird in einigen Ausführungsformen der vorliegenden Offenbarung ein Metallfilm unter Verwendung eines HF-Sputtersystems auf einem Substrat abgeschieden. Der Metallfilm wird anschließend in einen Metalldichalkogenidfilm umgewandelt. Beispielsweise wird in einigen Ausführungsformen ein Metall wie Molybdän auf einem Substrat wie Saphir durch Sputtern mit einer Leistung im Bereich von etwa 10 W bis etwa 100 W bei einem Umgebungsdruck von etwa 6,666 Pa (5 × 10-2 Torr) bis etwa 6,666×10-2 Pa (5×10-4 Torr) mit einem Ar-Gasstrom von etwa 10 sccm bis etwa 100 sccm abgeschieden. Nach der Metallabscheidung werden die Substrate zur Chalkogenierung, beispielsweise zur Schwefelung, in der Mitte eines heißen Ofens platziert. Während des Schwefelungsverfahrens wird Ar-Gas mit einer Strömungsrate von etwa 40 sccm bis etwa 200 sccm als Trägergas verwendet, und der Ofendruck reicht von etwa 13,33 Pa (0,1 Torr) bis etwa 1333 Pa (10 Torr). Die Schwefelungstemperatur beträgt etwa 400 °C bis etwa 1200 °C. In einigen Ausführungsformen wird vor dem Ofen etwa 0,5 g bis etwa 2 g S-Pulver im Gasstrom auf seine Verdampfungstemperatur bei etwa 120 °C bis etwa 200 °C erwärmt.
  • In einer bestimmten Ausführungsform wird das Molybdän durch Sputtern mit einer Leistung von etwa 40 W bei einem Umgebungsdruck von etwa 0,6666 Pa (5×10-3 Torr) mit einem Ar-Gasstrom von etwa 40 sccm auf dem Saphirsubstrat abgeschieden. Der Schwefelungsvorgang findet bei einer Ar-Strömungsgeschwindigkeit von etwa 130 sccm und einem Ofendruck von etwa 93,33 Pa (0,7 Torr) in einem Ofen bei etwa 800 °C statt. Das S-Pulver (ca. 1,5 g) wird vor dem Ofen in den Gasstrom gegeben und auf seine Verdampfungstemperatur von ca. 120 °C erwärmt. Mit dieser Züchtungstechnik können großflächige MoS2-Filme auf dem Saphirsubstrat erreicht werden.
  • In einigen Ausführungsformen wird anstelle des Schwefelungsvorgangs zum Ausbilden von Materialien auf S-Basis (MoS2, WS2, usw.) eine Selenierung durchgeführt, um Materialien auf Se-Basis wie MoSe2 und WSe2 auszubilden; oder es wird eine Tellurierung durchgeführt, um Materialien auf Te-Basis wie MoTe2 und WTe22 auszubilden. Die Parameter des Chalkogenierungsvorgangs (z. B. Temperatur, Druck) werden für Materialien auf Selen- oder Tellurbasis nach Bedarf angepasst.
  • In einigen Ausführungsformen werden die Metalldichalkogenidfilme mit Ausnahme von Metalloxidfilmen direkt auf dem Vorrichtungssubstrat ausgebildet, und in weiteren Ausführungsformen werden die Metalldichalkogenidfilme auf einem anderen Substrat ausgebildet und dann auf das Vorrichtungssubstrat übertragen. Beispielsweise wird auf einem ersten Substrat ein erster Metalldichalkogenidfilm mit Ausnahme von Metalloxidfilmen mit einer Dicke von etwa 0,5 nm bis etwa 10 nm ausgebildet. Der erste Metalldichalkogenidfilm wird in einigen Ausführungsformen durch chemische Gasphasenabscheidung (CVD) ausgebildet. In weiteren Ausführungsformen wird ein erster Metallfilm durch Sputtern oder Atomlagenabscheidung ausgebildet, und dann wird der Metallfilm durch Umsetzen des Metallfilms mit einem Chalkogen mit Ausnahme von Sauerstoff in ein Metalldichalkogenid umgewandelt. Anschließend wird auf dem ersten Metalldichalkogenidfilm ein Polymerfilm mit einer Dicke im Bereich von etwa 100 nm bis etwa 5 µm ausgebildet. In einigen Ausführungsformen ist der Polymerfilm Polymethylmethacrylat (PMMA). Nach dem Ausbilden des Polymerfilms wird die Probe erwärmt, beispielsweise indem die Probe auf eine Heizplatte gelegt wird. Die Probe kann von etwa 30 Sekunden bis etwa 20 Minuten bei einer Temperatur von etwa 70 °C bis etwa 200 °C erwärmt werden. Nach dem Erwärmen wird eine Ecke des ersten Metalldichalkogenidfilms vom Substrat abgelöst, beispielsweise unter Verwendung einer Pinzette, und die Probe wird in eine Lösung getaucht, um die Trennung des ersten Metalldichalkogenidfilms vom ersten Substrat zu erleichtern. In einigen Ausführungsformen ist die Lösung eine wässrige basische Lösung. Der erste Metalldichalkogenidfilm und der Polymerfilm werden auf ein zweites Substrat übertragen. Nach dem Aufbringen des ersten Metalldichalkogenidfilms auf das zweite Substrat kann die Probe in einigen Ausführungsformen 30 Minuten bis 24 Stunden stehen. In einigen Ausführungsformen enthält das zweite Substrat Siliziumoxid- oder Aluminiumoxidsubstrate. In einigen Ausführungsformen enthalten geeignete Siliziumoxidsubstrate eine Siliziumdioxidschicht, die auf einer Siliziumschicht ausgebildet ist. In weiteren Ausführungsformen enthalten geeignete Aluminiumoxidsubstrate Saphir. Der Polymerfilm wird unter Verwendung eines geeigneten Lösungsmittels von dem ersten Metalldichalkogenidfilm entfernt. In einigen Ausführungsformen werden das zweite Substrat/der erste Metalldichalkogenidfilm/die Polymerfilmstruktur in ein geeignetes Lösungsmittel eingetaucht, bis der Polymerfilm gelöst ist. Es kann jedes zum Auflösen des Polymerfilms geeignete Lösungsmittel verwendet werden. Beispielsweise wird in einigen Ausführungsformen, wenn der Polymerfilm ein PMMA-Film ist, Aceton als Lösungsmittel verwendet. Der erste Metalldichalkogenidfilm und das zweite Substrat werden anschließend in einigen Ausführungsformen durch Erwärmen in einem Ofen auf eine Temperatur von etwa 200 °C bis etwa 500 °C für etwa 30 Minuten bis etwa 5 Stunden getempert, wodurch der übertragene Metalldichalkogenidfilm auf einem zweiten Substrat bereitgestellt ist.
  • In einer Ausführungsform werden die Filmübertragungsvorgänge von 2D-Metallsulfidkristallfilmen wie folgt durchgeführt: (1) Eine 1,5 µm dicke Polymethylmethacrylat- (PMMA)-Schicht wird auf den 2D-Metallsulfidkristallfilm durch Rotationsbeschichtung aufgebracht; (2) die Probe wird 5 min auf einer Heizplatte auf 120 °C erwärmt; (3) ein kleiner Teil an einer Ecke des PMMA/2D-Kristallfilms wird mit einer Pinzette vom Saphirsubstrat abgelöst; (4) die Probe wird in eine KOH-Lösung getaucht und der PMMA/2D-Kristallfilm wird vollständig abgelöst; (5) Der PMMA/2D-Kristallfilm wird auf ein 300 nm SiO2/Si-Substrat platziert; (6) die Probe wird 8 Stunden in einer Atmosphärenumgebung stehen gelassen; (7) die Probe wird dann in Aceton getaucht, um das PMMA zu entfernen; und (8) die Probe wird in einem Ofen 2 Stunden lang bei 350 °C getempert, so dass der 2D-Metallsulfidkristallfilm auf der Oberfläche des Si02/Si-Substrats zurückgelassen wird.
  • Die 2A und 2B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. Wie in den 2A und 2B gezeigt, wird eine Pufferschicht 55 über der 2D-Metalldichalkogenidschicht 15 ausgebildet. In einigen Ausführungsformen ist die Pufferschicht ein Photoresist oder eine Isolierschicht, beispielsweise eine Oxidschicht. In einigen Ausführungsformen ist die Oxidschicht ein Siliziumoxid wie SiO2 oder ein Aluminiumoxid wie Al2O3. In einigen Ausführungsformen reicht die Dicke der Pufferschicht 55 von etwa 5 nm bis etwa 100 nm. In einigen Ausführungsformen reicht die Dicke der Pufferschicht 55 von etwa 10 nm bis etwa 50 nm. In einigen Ausführungsformen wird die Pufferschicht durch einen Photoresistabscheidungsvorgang, einen CVD- oder einen PVD-Vorgang ausgebildet.
  • Die 3A und 3B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. Wie in den 3A und 3B gezeigt, wird die Pufferschicht 55 strukturiert, um Öffnungen 60 in der Pufferschicht auszubilden. Die Öffnungen legen einen Abschnitt der Metalldichalkogenidschicht 15 frei. Die freiliegenden Abschnitte der Metalldichalkogenidschicht 15 sind in einigen Ausführungsformen die Source/Drain-Bereiche der Halbleitervorrichtung. Wenn die Pufferschicht 55 eine Photoresistschicht ist, wird der Photoresist durch photolithographische Techniken strukturiert, beispielsweise ein selektives Belichten der Photoresistschicht mit aktinischer Strahlung und ein Entwickeln der selektiv belichteten Photoresistschicht. Wenn die Pufferschicht 55 eine Oxidschicht ist, wird in einigen Ausführungsformen eine Photoresistschicht über der Pufferschicht ausgebildet und es werden Photolithographie- und Ätzvorgänge durchgeführt, um die Öffnungen 60 in der Pufferschicht 55 auszubilden, gefolgt vom Entfernen der Photoresistschicht durch einen geeigneten Photoresistablöse- oder -veraschungsvorgang.
  • Die 4A und 4B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. Wie in den 4A und 4B gezeigt, wird ein Plasma 90 auf die Vorrichtung aufgebracht. Das Plasma 90 reagiert mit den freiliegenden Abschnitten der Metalldichalkogenidschicht 15. In einigen Ausführungsformen ist das Plasma 90 ein Wasserstoffplasma. In einigen Ausführungsformen wird das Chalkogen X von MX2 an einem Oberflächenabschnitt 65 der Metalldichalkogenidschicht 15 entfernt und durch Wasserstoff ersetzt, so dass ein Metallchalkogenidhydrid, MXH, ausgebildet wird. In einigen Ausführungsformen wird der Wasserstoffaustausch unter Verwendung eines Plasmaablösevorgangs durchgeführt. In Ausführungsformen des Plasmaablösevorgangs wird ein Wasserstoffplasma auf die Oberfläche eines Metalldichalkogenidfilms aufgebracht. Das Wasserstoffplasma entfernt das Chalkogen an Abschnitten 65 der Oberfläche des Metalldichalkogenidfilms, die dem Wasserstoffplasma ausgesetzt sind, und der Wasserstoff im Plasma ersetzt das von der Oberfläche des Metalldichalkogenidfilms entfernte Chalkogen. Die Abschnitte 65 der Oberfläche der Metalldichalkogenidschicht, in denen der Wasserstoff das Chalkogen ersetzt hat, sind die oberste Chalkogenschicht des Metallchalkogenids (siehe 9).
  • In einigen Ausführungsformen wird das Plasma bei einem Druck im Bereich von etwa 1,333 Pa (10 mTorr) bis etwa 66,66 Pa (500 mTorr) aufgebracht. In einigen Ausführungsformen wird das Plasma bei einem Druck im Bereich von etwa 2,666 Pa (20 mTorr) bis etwa 40 PA (300 mTorr) aufgebracht und in weiteren Ausführungsformen wird das Plasma bei einem Druck im Bereich von etwa 6,666 Pa (50 mTorr) bis etwa 29,66 Pa (200 mTorr) aufgebracht. In einigen Ausführungsformen wird das Plasma mit einer Leistung im Bereich von etwa 10 W bis etwa 150 W aufgebracht. In einigen Ausführungsformen wird das Plasma mit einer Leistung im Bereich von etwa 20 W bis etwa 100 W aufgebracht und in weiteren Ausführungsformen wird das Plasma bei einer Leistung im Bereich von etwa 30 W bis etwa 50 W aufgebracht.
  • Die 5A und 5B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. Wie in den 5A und 5B gezeigt, wird eine erste Metallschicht 70 über der Vorrichtung ausgebildet. Die erste Metallschicht 70 ist aus einem zweiten Metall hergestellt, wobei das Metall des Metalldichalkogenids das erste Metall ist. In einigen Ausführungsformen ist das zweite Metall ein anderes Metall als das erste Metall. In einigen Ausführungsformen ist das zweite Metall reaktiver als das Metall der Metalldichalkogenidschicht 15 (das erste Metall). Das reaktive Metall (das zweite Metall) wird auf die Oberfläche 65 des mit dem Plasma behandelten Metallchalkogenidfilms abgeschieden. Durch Abscheiden des reaktiven Metalls auf den Metallchalkogenidhydridfilm, MXH, wird der Wasserstoff aus dem MXH-Film entfernt und der Wasserstoff durch das reaktive Metall ersetzt, wodurch ein Film MXM2 ausgebildet wird, wobei M das Metall des Metallchalkogenidfilms, X das Chalkogen und M2 das reaktive Metall (das zweite Metall) 70 ist. In einigen Ausführungsformen bindet das reaktive Metall chemisch an das erste Metall des Metallchalkogenidfilms. In einigen Ausführungsformen bildet das reaktive Metall eine Legierung mit dem Metall des Metallchalkogenidfilms, so dass eine Legierungsschicht 105 ausgebildet wird. In einigen Ausführungsformen ist das reaktive Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einigen Ausführungsformen ist der Metalldichalkogenidfilm MX2; und der Metallchalkogenidhydridfilm MXH besteht aus Monoschichten. Der Film MXM2 ist Teil von kombiniertem und legierungsgebundenem Metallchalkogenidfilm und erster Metallschicht.
  • Die Ausbildung der metallreaktiven Metalllegierung 105 an der Grenzfläche zwischen dem reaktiven Metall und dem Metall des Metallchalkogenidfilms bildet eine Grenzfläche mit verringertem elektrischen Widerstand aus. Mit anderen Worten stellt die Ausbildung der metallreaktiven Metalllegierung 105 an der Grenzfläche aufgrund des Ganzmetallkontakts einen hochleitfähigen Kontakt zwischen einem Halbleitermaterial und einem elektrischen Kontakt bereit. Die metallreaktive Metalllegierung 105 beseitigt die Van-der-Waals-Lücke zwischen einer Metallkontaktschicht und der Metallchalkogenid-Halbleiterschicht. Das reaktive Metall wird als Klebstoff verwendet, um eine Metalllegierung zwischen einem oberen Metallpad und dem reaktiven Metall und zwischen dem reaktiven Metall und der Metallchalkogenidschicht MX auszubilden. Die metallreaktive Metallgrenzfläche stellt auch einen nahtlosen Grenzkontakt MX-MXM2 zwischen Source/Drain-Bereichen und Kanalbereichen einer Halbleitervorrichtung bereit.
  • In einigen Ausführungsformen liegt die Dicke der ersten Metallschicht 70 im Bereich von etwa 1 nm bis etwa 25 nm. In weiteren Ausführungsformen liegt die Dicke der ersten Metallschicht 70 im Bereich von etwa 2 bis etwa 15 nm.
  • In einer Ausführungsform wird die erste Metallschicht 70 bei einer Temperatur im Bereich von 100 °C bis 300 °C ausgebildet oder die Vorrichtung wird nach Ausbildung der ersten Metallschicht auf eine Temperatur im Bereich von 100 °C bis 300 °C erwärmt (bzw. bei einer Temperatur im Bereich von 100 °C bis 300 °C getempert).
  • In einigen Ausführungsformen wird eine zweite Metallschicht 75 über der ersten Metallschicht 70 ausgebildet. Die zweite Metallschicht 75 ist aus einem dritten Metall hergestellt, das weniger reaktiv als das zweite Metall ist. Da das zweite Metall der ersten Metallschicht 70 reaktiver ist, ist es anfälliger für Oxidation. Die zweite Metallschicht 75 ist weniger anfällig für Oxidation und schützt die Kontakte vor Oxidation und dem durch die Oxidation resultierenden erhöhten Widerstand.
  • In einigen Ausführungsformen ist die zweite Metallschicht 75 aus Au, Pt, Cu oder TiN hergestellt. In einigen Ausführungsformen liegt die Dicke der zweiten Metallschicht 75 im Bereich von etwa 10 nm bis etwa 100 nm. In weiteren Ausführungsformen liegt die Dicke der zweiten Metallschicht 75 im Bereich von etwa 20 nm bis etwa 50 nm.
  • Da die reaktive Metallschicht 70 (die erste Metallschicht) in Luft oxidieren kann, wird in einigen Ausführungsformen eine Schutzmetallschicht 75 (die zweite Metallschicht) mit einer geringeren Reaktivität als die reaktive Metallschicht über der reaktiven Metallschicht ausgebildet.
  • Die 6A und 6B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. Wie in den 6A und 6B gezeigt, werden die Pufferschicht 55, die erste Metallschicht 70 und die zweite Metallschicht 75 über der Pufferschicht 55 in anderen Bereichen der Vorrichtung als den Source/Drain-Bereichen entfernt. Die Schichten werden durch geeignete Photolithographie- oder Ätzvorgänge entfernt, beispielsweise durch einen Abhebevorgang durch Nassätzen.
  • Die 7A und 7B sind eine isometrische Ansicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. Wie in den 7A und 7B gezeigt, wird anschließend eine Gatedielektrikumsschicht 80 über der 2D-Schicht 15 ausgebildet, und eine Gateelektrodenschicht 85 wird in dem Kanalbereich 110 der Halbleitervorrichtung über der Gatedielektrikumsschicht ausgebildet. Die in den 7A und 7B gezeigte Halbleitervorrichtung ist eine Top-Gate-Vorrichtung. Wie gezeigt, befindet sich der Kanalbereich 110 zwischen einem gegenüberliegenden Paar von Source/Drain-Bereichen 120.
  • In einigen Ausführungsformen ist die Gatedielektrikumsschicht 80 eine Oxidschicht, beispielsweise Siliziumdioxid. In weiteren Ausführungsformen ist die Gatedielektrikumsschicht 80 eine oder mehrere Schichten eines Siliziumnitrids oder einer High-k-Dielektrikumsschicht. Beispiele der High-k-Dielektrika enthalten HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, Zirkoniumoxid, Aluminiumoxid, Titanoxid, Hafniumdioxid-Aluminiumoxid-Legierung (HfO2-Al2O3-Legierung), andere geeignete High-k-Dielektrika und/oder Kombinationen davon. Die Gatedielektrikumsschicht 80 kann durch chemische Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD) oder ein beliebiges geeignetes Verfahren ausgebildet werden. Die Dicke der Gatedielektrikumsschicht 80 liegt in einigen Ausführungsformen in einem Bereich von etwa 1 nm bis etwa 10 nm.
  • Die Gateelektrode 85 kann aus jedem geeigneten elektrisch leitfähigen Material ausgebildet sein, beispielsweise Polysilizium, Graphen und Metall, beispielsweise einer oder mehreren Schichten aus Aluminium, Kupfer, Titan, Tantal, Wolfram, Kobalt, Molybdän, Nickel, Mangan, Silber, Palladium, Rhenium, Iridium, Ruthenium, Platin, Zirkonium, Tantalnitrid, Nickelsilizid, Kobaltsilizid, TiN, WN, TiAl, TiAlN, TaCN, TaC, TaSiN, Metalllegierungen, anderen geeigneten Materialien und/oder Kombinationen davon. Die Gateelektrode 85 kann durch chemische Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD), physikalische Gasphasenabscheidung (PVD) (Sputtern), Elektroplattieren oder ein anderes geeignetes Verfahren ausgebildet werden.
  • Ausführungsformen der vorliegenden Offenbarung werden unter Bezugnahme auf die 8 bis 12 detaillierter beschrieben. Wie in 8 gezeigt, ist eine Metalldichalkogenidschicht 15 über einem Substrat 10 ausgebildet. Das Metalldichalkogenid enthält ein Metall M und ein Chalkogen X. Eine strukturierte Pufferschicht 55 ist über der Metalldichalkogenidschicht 15 ausgebildet, wobei Abschnitte der Metalldichalkogenidschicht 15 freigelegt sind.
  • Dann wird ein Wasserstoffplasma 90 auf die freiliegenden Abschnitte der Metalldichalkogenidschicht 15 aufgebracht, wie in 9 gezeigt. Das Wasserstoffplasma wird in dem zuvor beschriebenen Leistungs- und Druckbereich aufgebracht. Wie gezeigt, ersetzt der Wasserstoff das Chalkogen im Oberflächenabschnitt 65 des Metalldichalkogenidfilms, so dass ein Metallchalkogenidhydrid MXH ausgebildet wird.
  • 10 zeigt ein Ausbilden einer Metallschicht 70 über dem freiliegenden Abschnitt des Metallchalkogenidfilms und das Vorhandensein einer Van-der-Waals-Lücke 100 zwischen der Metallschicht und dem Metallchalkogenidfilm 15. In bestimmten Ausführungsformen der vorliegenden Offenbarung wird die Van-der-Waals-Lücke beseitigt und eine Grenzfläche mit niedrigerem Widerstand zwischen den Source/Drain-Bereichen der Halbleitervorrichtung und Metallkontakten bereitgestellt, da die Metallschicht 70 chemisch direkt an den Metallchalkogenidfilm 15 gebunden wird. Wie in 11 gezeigt, ersetzt das reaktive Metall der Metallschicht 70 den Wasserstoff H des MXH-Films und bildet einen Film MXM2 mit einem Legierungsbindungsbereich 105, in dem die Metallschicht 70 direkt an den Metallchalkogenidfilm MX gebunden ist.
  • In einigen Ausführungsformen wird eine zweite Metallschicht 75 über der ersten Metallschicht 70 abgeschieden, wie in 12 gezeigt. Die zweite Metallschicht 75 ist weniger reaktiv als die erste Metallschicht 70 und schützt die erste Metallschicht 70 vor Oxidation. In einigen Ausführungsformen bildet die zweite Metallschicht 75 eine Legierungsbindung mit der ersten Metallschicht 70 an der Grenzfläche zwischen der ersten und der zweiten Metallschicht.
  • In einigen Ausführungsformen ist die Halbleitervorrichtung eine 2D-Kristallheterostruktur. Verfahren zum Ausbilden einer 2D-Kristallheterostruktur gemäß Ausführungsformen der Offenbarung werden unter Bezugnahme auf die 13A bis 18B beschrieben. 2D-Kristallheterostrukturen stellen in einigen Ausführungsformen Halbleitervorrichtungen mit erhöhtem Drainstrom und erhöhter Feldeffektmobilität als Einzel-Monoschichtvorrichtungen bereit.
  • Die 13A und 13B sind eine Draufsicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. Wie in den 13A und 13B gezeigt, enthält eine Metalldichalkogenid-Heterostruktur einen ersten Metalldichalkogenidfilm 15, der auf einem Substrat 10 ausgebildet ist, und einen zweiten Metalldichalkogenidfilm 25, der auf dem ersten Metalldichalkogenidfilm 15 ausgebildet ist. Der erste Metalldichalkogenidfilm 15 und der zweite Metalldichalkogenidfilm 25 werden in einigen Ausführungsformen durch chemische Gasphasenabscheidung (CVD) ausgebildet. In weiteren Ausführungsformen wird ein erster Metallfilm durch physikalische Gasphasenabscheidung (Sputtern) oder Atomlagenabscheidung (ALD) ausgebildet, und dann wird der erste Metallfilm durch Umsetzen des Metallfilms mit einem Chalkogen in ein Metallchalkogenid umgewandelt. In einigen Ausführungsformen wird anschließend der zweite Metallchalkogenidfilm 25 über dem ersten Metalldichalkogenidfilm 15 ausgebildet, indem ein zweiter Metallfilm durch physikalische Gasphasenabscheidung (Sputtern) oder Atomlagenabscheidung (ALD) ausgebildet wird und dann der zweite Metallfilm durch Umsetzen des zweiten Metallfilms mit einem Chalkogen in ein Metalldichalkogenid umgewandelt wird. Der erste Metalldichalkogenidfilm 15 und der zweite Metalldichalkogenidfilm 25 haben in einigen Ausführungsformen jeweils eine Dicke von etwa 0,5 nm bis etwa 10 nm. In bestimmten Ausführungsformen sind der erste und/oder der zweite Metalldichalkogenidfilm 15, 25 Monoschichten. In einigen Ausführungsformen sind das erste und das zweite Metalldichalkogenid unterschiedliche Übergangsmetall-Dichalkogenide. In einigen Ausführungsformen sind die Übergangsmetall-Dichalkogenide ausgewählt aus der Gruppe bestehend aus MoS2, WS2, PdS2, HfS2, MoSe2, WSe2, PdSe2, HfSe2, MoTe2, WTe2, PdTe2 und HfTe2. In bestimmten Ausführungsformen wird eine WS2/MoS2-Heterostruktur bereitgestellt, enthaltend einen MoS2-Film als Film 15, der auf einem Saphirsubstrat ausgebildet ist, und einen WS2-Film als Film 25, der auf dem MoS2-Film ausgebildet ist.
  • Die 14A und 14B sind eine Draufsicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. Unter Verwendung von Photolithographie- und Ätzvorgängen werden der erste und der zweite Metalldichalkogenidfilm 15, 25 strukturiert, um einen Kanalbereich 110 und Source/Drain-Bereiche 120 auszubilden, wie in den 14A und 14B gezeigt. Die Photolithographie- und Ätzvorgänge legen das Substrat 10 frei, das den strukturierten ersten und zweiten Metalldichalkogenidfilm 15, 25 umgibt.
  • Die 15A und 15B sind eine Draufsicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. Eine Pufferschicht 55 wird über der zweiten Metalldichalkogenidschicht 25 ausgebildet, wie in den 15A und 15B gezeigt. Wie zuvor beschrieben, kann die Pufferschicht 55 eine Photoresistschicht oder eine Oxidschicht sein. Unter Verwendung geeigneter Photolithographie- und Ätzvorgänge werden Kontaktfensteröffnungen 20 in der Pufferschicht 55 und dem zweiten Metalldichalkogenidfilm 25 ausgebildet, wodurch der erste Metalldichalkogenidfilm 15 freigelegt wird, wie in den 15A und 15B gezeigt.
  • Dann wird das Plasma 90 auf Abschnitte der freiliegenden ersten Dichalkogenidschicht 15 aufgebracht, wie in 16 gezeigt. Wie zuvor beschrieben, reagiert das Plasma 90 mit den freiliegenden Abschnitten der Metalldichalkogenidschicht 15. In einigen Ausführungsformen ist das Plasma ein Wasserstoffplasma. Das Chalkogen wird an einem Oberflächenabschnitt 65 des Metalldichalkogenids entfernt und durch Wasserstoff ersetzt, so dass ein Metallchalkogenidhydrid, MXH, ausgebildet wird. In einigen Ausführungsformen wird das Plasma bei einem Druck im Bereich von etwa 1,333 Pa (10 mTorr) bis etwa 66,66 Pa
    (500 mTorr) aufgebracht. In einigen Ausführungsformen wird das Plasma bei einem Druck im Bereich von etwa 2,666 Pa (20 mTorr) bis etwa 40 Pa (300 mTorr) aufgebracht und in weiteren Ausführungsformen wird das Plasma bei einem Druck im Bereich von etwa 6,666 Pa (50 mTorr) bis etwa 29,66 (200 mTorr) aufgebracht. In einigen Ausführungsformen wird das Plasma mit einer Leistung im Bereich von etwa 10 W bis etwa 150 W aufgebracht. In einigen Ausführungsformen wird das Plasma mit einer Leistung im Bereich von etwa 20 W bis etwa 100 W aufgebracht und in weiteren Ausführungsformen wird das Plasma bei einer Leistung im Bereich von etwa 30 W bis etwa 50 W aufgebracht.
  • Die 17A und 17B sind eine Draufsicht und eine Querschnittsansicht einer Stufe eines sequentiellen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. Nachdem die Pufferschicht 55 in einigen Ausführungsformen entfernt wurde, wird eine Metallschicht 70 über der freiliegenden ersten Metalldichalkogenidschicht 15 in den Kontaktfensteröffnungen 20 ausgebildet, wie in den 17A und 17B gezeigt, so dass Source/Drain-Kontakte ausgebildet werden. Wie zuvor beschrieben, entfernt die Metallschicht den Wasserstoff aus dem MXH-Film und ersetzt den Wasserstoff durch das Metall, wodurch ein Film MXM2 ausgebildet wird, wobei M das Metall des Metallchalkogenidfilms, X das Chalkogen und M2 ein reaktives Metall ist. In einigen Ausführungsformen bildet das reaktive Metall eine Legierung mit dem Metall des Metallchalkogenidfilms, so dass eine Legierungsschicht 105 ausgebildet wird. In einigen Ausführungsformen ist das reaktive Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru.
  • In einer Ausführungsform wird die Metallschicht 70 bei einer Temperatur im Bereich von 100 °C bis 300 °C ausgebildet oder die Vorrichtung wird nach Ausbildung der Metallschicht 70 auf eine Temperatur im Bereich von 100 °C bis 300 °C erwärmt (bzw. bei einer Temperatur im Bereich von 100 °C bis 300 °C getempert).
  • In einigen Ausführungsformen wird eine zweite Metallschicht über der ersten Metallschicht 70 ausgebildet (in den 17A und 17B nicht gezeigt). Die zweite Metallschicht ist aus einem dritten Metall hergestellt, das weniger reaktiv als das zweite Metall ist. In einigen Ausführungsformen ist die zweite Metallschicht aus Au, Pt, Cu oder TiN hergestellt.
  • Wie in den 18A und 18B gezeigt, wird anschließend eine Gatedielektrikumsschicht 80 über der Metallschicht 70, dem zweiten Metallchalkogenidfilm 25, dem ersten Metallchalkogenidfilm 15 und dem Substrat 10 ausgebildet. Eine Gateelektrodenschicht 85 wird dann über der dielektrischen Schicht 80 ausgebildet und Source/Drain-Elektroden werden ausgebildet, die mit der ersten Metallschicht 70 verbunden sind, wodurch ein Top-Gate-Heterostrukturtransistor ausgebildet wird.
  • In einigen Ausführungsformen ist die Gatedielektrikumsschicht 80 ein Siliziumoxid, beispielsweise Siliziumdioxid. In weiteren Ausführungsformen ist die Gatedielektrikumsschicht 80 eine oder mehrere Schichten eines Siliziumnitrids oder einer High-k-Dielektrikumsschicht. Beispiele der High-k-Dielektrika enthalten HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, Zirkoniumoxid, Aluminiumoxid, Titanoxid, Hafniumdioxid-Aluminiumoxid-Legierung (HfO2-Al2O3-Legierung), andere geeignete High-k-Dielektrika und/oder Kombinationen davon. Die Gatedielektrikumsschicht 80 kann durch chemische Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD) oder ein beliebiges geeignetes Verfahren ausgebildet werden.
  • Die Gateelektrode 85 kann aus jedem geeigneten elektrisch leitfähigen Material ausgebildet sein, beispielsweise Polysilizium, Graphen und Metall, beispielsweise einer oder mehreren Schichten aus Aluminium, Kupfer, Titan, Tantal, Wolfram, Kobalt, Molybdän, Nickel, Mangan, Silber, Palladium, Rhenium, Iridium, Ruthenium, Platin, Zirkonium, Tantalnitrid, Nickelsilizid, Kobaltsilizid, TiN, WN, TiAl, TiAlN, TaCN, TaC, TaSiN, Metalllegierungen, anderen geeigneten Materialien und/oder Kombinationen davon. Die Gateelektrode 85 kann durch chemische Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD), physikalische Gasphasenabscheidung (PVD) (Sputtern), Elektroplattieren oder ein anderes geeignetes Verfahren ausgebildet werden.
  • 19 ist ein schematischer Querschnitt einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. In einigen Ausführungsformen enthält der Kanalbereich 110 eine einzelne Metalldichalkogenid-Monoschicht 15. Die Source/Drain-Bereiche 120 enthalten eine Metallchalkogenid-Monoschicht MX 125, die ein Metall M und ein Chalkogen X mit Ausnahme von Sauerstoff aufweist; eine Legierungsschicht 105, die eine Legierung der ersten Metallschicht 70 und der Metallchalkogenid-Monoschicht 125 aufweist; die erste Metallschicht 70; eine Legierungsschicht 135, die eine Legierung der ersten Metallschicht 70 und der zweiten Metallschicht 75 aufweist; und die zweite Metallschicht 75.
  • 20 ist ein schematischer Querschnitt einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. In einigen Ausführungsformen enthält der Kanalbereich 110 mehrere Metalldichalkogenid-Monoschichten 15a, 15b, 15c. Die Source/Drain-Bereiche 120 enthalten mehrere Metalldichalkogenid-Monoschichten 15a, 15b; eine Metallchalkogenid-Monoschicht MX 125, die ein Metall M und ein Chalkogen X mit Ausnahme von Sauerstoff aufweist; eine Legierungsschicht 105, die eine Legierung der ersten Metallschicht 70 und der Metallchalkogenid-Monoschicht 125 aufweist; die erste Metallschicht 70; eine Legierungsschicht 135, die eine Legierung der ersten Metallschicht 70 und der zweiten Metallschicht 75 aufweist; und die zweite Metallschicht 75. Die Anzahl von Metalldichalkogenidfilmen im Kanalbereich 110 ist nicht, wie gezeigt, auf drei beschränkt, sondern kann vier oder mehr Metalldichalkogenidfilme sein.
  • 21 ist ein schematischer Querschnitt einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung. In einigen Ausführungsformen enthält der Kanalbereich 110 eine einzelne Metalldichalkogenid-Monoschicht 15a. Die Source/Drain-Bereiche 120 enthalten mehrere Metalldichalkogenid-Monoschichten 15a, 15b; eine Metallchalkogenid-Monoschicht MX 125, die ein Metall M und ein Chalkogen X mit Ausnahme von Sauerstoff aufweist; eine Legierungsschicht 105, die eine Legierung der ersten Metallschicht 70 und der Metallchalkogenid-Monoschicht 125 aufweist; die erste Metallschicht 70; eine Legierungsschicht 135, die eine Legierung der ersten Metallschicht 70 und der zweiten Metallschicht 75 aufweist; und die zweite Metallschicht 75. Die Anzahl von Metalldichalkogenidfilmen in den Source/Drain-Bereichen 120 ist nicht wie gezeigt auf zwei beschränkt, sondern kann drei oder mehr Metalldichalkogenidfilme sein.
  • 22 ist ein Flussdiagramm, das ein Verfahren 200 zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung zeigt. Das Verfahren 200 umfasst einen Vorgang S210 zum Anwenden eines Plasmas 90 auf einen Abschnitt eines Metalldichalkogenidfilms 15. In einigen Ausführungsformen enthält der Metalldichalkogenidfilm 15 ein erstes Metall und ein Chalkogen, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon. In Vorgang S220 wird nach dem Anwenden des Plasmas 90 eine Metallschicht 70 mit einem zweiten Metall über dem Abschnitt des Metalldichalkogenidfilms 15 ausgebildet. Das Plasma 90 ist in einigen Ausführungsformen ein Wasserstoffplasma. In einigen Ausführungsformen umfasst das Verfahren einen Vorgang S230 zum Ausbilden einer zweiten Metallschicht 75 mit einem dritten Metall über der Metallschicht 70.
  • 23 ist ein Flussdiagramm, das ein Verfahren 300 zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung zeigt. Das Verfahren 300 umfasst einen Vorgang S310 zum Ausbilden eines Metalldichalkogenidfilms 15 über einem Substrat 10. In einigen Ausführungsformen enthält der Metalldichalkogenidfilm 15 ein erstes Metall und ein Chalkogen, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon. Anschließend wird in Vorgang S320 eine Pufferschicht 55 über dem Metalldichalkogenidfilm 15 ausgebildet, und die Pufferschicht 55 wird strukturiert, um in Vorgang S330 Abschnitte des Metalldichalkogenidfilms 15 freizulegen. Dann wird das Chalkogen in Vorgang S340 von einer Oberflächenschicht 65 der freiliegenden Abschnitte des Metalldichalkogenidfilms 15 durch Plasma abgelöst. In Vorgang S350 wird nach dem Plasmaablösen eine Metallschicht 70, die ein zweites Metall enthält, über den freiliegenden Abschnitten des Metalldichalkogenidfilms 15 ausgebildet. In einigen Ausführungsformen wird das Plasmaablösen bei einem Plasmadruck im Bereich von 1,333 Pa (10 mTorr) bis 66,66 Pa (500 mTorr) und einer Leistung im Bereich von 10 W bis 150 W durchgeführt. In einigen Ausführungsformen wird in Vorgang S360 eine zweite Metallschicht 75 mit einem dritten Metall über der Metallschicht 70 ausgebildet. Das dritte Metall ist weniger reaktiv als das zweite Metall.
  • 24 ist ein Flussdiagramm, das ein Verfahren 400 zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung zeigt. Das Verfahren umfasst einen Vorgang S410 zum Ausbilden einer ersten Metalldichalkogenid-Monoschicht 15 über einem Substrat 10 und einen Vorgang S420 zum Ausbilden einer zweiten Metalldichalkogenid-Monoschicht 25 über der ersten Metalldichalkogenid-Monoschicht 15. Der erste und der zweite Metalldichalkogenidfilm 15, 25 enthalten ein erstes Metall und ein Chalkogen, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon. In Vorgang S430 wird die zweite Metalldichalkogenid-Monoschicht 25 so strukturiert, dass Abschnitte der ersten Metalldichalkogenid-Monoschicht 15 freigelegt werden. Anschließend wird in Vorgang S440 ein Plasma 90 auf die freiliegenden Abschnitte der ersten Metalldichalkogenid-Monoschicht 15 aufgebracht. Dann wird in Vorgang S450 nach dem Anwenden des Plasmas 90 eine Metallschicht 70, die ein zweites Metall enthält, über den freiliegenden Abschnitten der ersten Metalldichalkogenid-Monoschicht 15 ausgebildet. In einigen Ausführungsformen umfasst das Verfahren 500 vor dem Strukturieren der zweiten Dichalkogenid-Monoschicht einen Vorgang S460 zum Ausbilden einer Pufferschicht 55 über der zweiten Metalldichalkogenid-Monoschicht 25. In einigen Ausführungsformen umfasst das Verfahren 400 ein Ausbilden einer zweiten Metallschicht 75, die ein drittes Metall enthält, über der Metallschicht 70.
  • 25 ist ein Flussdiagramm, das ein Verfahren 500 zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Offenbarung zeigt. Das Verfahren 500 umfasst einen Vorgang S510 zum Ersetzen von Chalkogen eines Metallchalkogenidfilms 15 durch Wasserstoff, um ein Metallchalkogenid mit einer Oberflächenschicht auszubilden, die Wasserstoff enthält. Der Metallchalkogenidfilm 15 enthält ein erstes Metall und ein Chalkogen, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon. Dann wird in Vorgang S520 der Wasserstoff der Oberflächenschicht 65 des Metallchalkogenids durch ein zweites Metall ersetzt, um einen Metallchalkogenidfilm mit einer Oberflächenschicht 105 auszubilden, die das zweiten Metall enthält. In einigen Ausführungsformen umfasst das Verfahren 500 vor dem Ersetzen des Chalkogens in Vorgang S530 ein Ausbilden des Metallchalkogenidfilms 15 über einem Halbleitersubstrat 10. In einigen Ausführungsformen umfasst das Verfahren 500 vor dem Ersetzen des Chalkogens in Vorgang S540 ein Ausbilden einer Pufferschicht 55 über dem Metallchalkogenidfilm 15. In einigen Ausführungsformen umfasst das Ersetzen des Chalkogens des Metallchalkogenidfilms durch Wasserstoff ein Anwenden eines Wasserstoffplasmas 90 auf den Metallchalkogenidfilm 15. In einigen Ausführungsformen wird das Wasserstoffplasma bei einem Plasmadruck im Bereich von 1,333 Pa (10 mTorr) bis 66,66 Pa (500 mTorr) und einer Leistung im Bereich von 10 W bis 150 W aufgebracht. In einigen Ausführungsformen ist das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einigen Ausführungsformen ist das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einigen Ausführungsformen umfasst das Verfahren 500 einen Vorgang S550 zum Ausbilden einer zweiten Metallschicht 75, die ein drittes Metall enthält, über der Metallschicht 70, wobei das dritte Metall weniger reaktiv als das zweite Metall ist.
  • Es versteht sich, dass die Halbleitervorrichtungen weiteren Herstellungsprozessen unterzogen werden, um verschiedene Merkmale wie Kontakte/Durchkontaktierungen, Verbindungsmetallschichten, dielektrische Schichten, Passivierungsschichten usw. auszubilden. Weitere Vorgänge, die an der Halbleitervorrichtung durchgeführt werden, können Photolithographie, Ätzen, chemisch-mechanisches Polieren, Wärmebehandlungen wie beispielsweise schnelles thermisches Tempern, Abscheidung, Dotierung wie beispielsweise Ionenimplantation, Photoresistveraschung und Reinigung mit flüssigen Lösungsmitteln umfassen.
  • Die Metalllegierungs-Grenzflächenstrukturen gemäß der vorliegenden Offenbarung verringern eine Defektbildung an der Grenzfläche und verhindern in einigen Ausführungsformen Pinning-Effekte auf ein Fermi-Niveau. Die Grenzflächenstrukturen aus Metalllegierungen der Offenbarung ermöglichen eine hohe Stromdichte durch das Metall zum Kanal. In Ausführungsformen der Offenbarung durchläuft der Elektronentransport vom Metallkontakt zur Metallchalkogenid- (MX2)-Schicht keine Van-der-Waals-Lücke. Daher wird der Kontaktwiderstand durch die nahtlose Kontaktstruktur mit Legierungsrändern verringert.
  • Es versteht sich, dass nicht alle Vorteile notwendigerweise hierin beschrieben wurden; kein bestimmter Vorteil ist bei allen Ausführungsformen oder Beispielen erforderlich und andere Ausführungsformen oder Beispiele können andere Vorteile bieten.
  • Eine Ausführungsform der Offenbarung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend ein Anwenden eines Plasmas auf einen Abschnitt eines Metalldichalkogenidfilms. Der Metalldichalkogenidfilm enthält ein erstes Metall und ein Chalkogen, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon. Nach dem Anwenden des Plasmas wird über dem Abschnitt des Metalldichalkogenidfilms eine Metallschicht mit einem zweiten Metall ausgebildet. In einer Ausführungsform ist das Plasma ein Wasserstoffplasma. In einer Ausführungsform liegt der Druck des Plasmas im Bereich von 1,333 Pa (10 mTorr) bis 66,66 Pa (500 mTorr), und das Plasma wird mit einer Leistung im Bereich von 10 W bis 150 W aufgebracht. In einer Ausführungsform ist das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einer Ausführungsform ist das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einer Ausführungsform wird die Metallschicht bei einer Temperatur im Bereich von 100 °C bis 300 °C ausgebildet oder die Vorrichtung wird nach dem Ausbilden der Metallschicht auf eine Temperatur im Bereich von 100 °C bis 300 °C erwärmt. In einer Ausführungsform umfasst das Verfahren ein Ausbilden einer zweiten Metallschicht mit einem dritten Metall über der Metallschicht. In einer Ausführungsform ist das dritte Metall weniger reaktiv als das zweite Metall. In einer Ausführungsform ist das dritte Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Au, Pt, Cu und TiN. In einer Ausführungsform hat die zweite Metallschicht eine Dicke im Bereich von 10 nm bis 100 nm. In einer Ausführungsform hat die erste Metallschicht eine Dicke im Bereich von 1 nm bis 25 nm.
  • Eine weitere Ausführungsform der Offenbarung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend ein Ausbilden eines Metalldichalkogenidfilms über einem Substrat, wobei der Metalldichalkogenidfilm ein erstes Metall und ein Chalkogen ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon enthält. Über dem Metalldichalkogenidfilm wird eine Pufferschicht ausgebildet. Die Pufferschicht wird strukturiert, um Abschnitte des Metalldichalkogenidfilms freizulegen. Das Chalkogen wird durch Plasma von einer Oberflächenschicht der freiliegenden Abschnitte des Metalldichalkogenidfilms abgelöst. Über den freiliegenden Abschnitten des Metalldichalkogenidfilms wird nach dem Plasmaablösen eine Metallschicht mit einem zweiten Metall ausgebildet. In einer Ausführungsform ist die Pufferschicht eine Photoresistschicht oder eine Oxidschicht. In einer Ausführungsform umfasst das Plasmaablösen ein Ersetzen des Chalkogens in der Oberflächenschicht der freiliegenden Abschnitte des Metalldichalkogenidfilms durch Wasserstoff. In einer Ausführungsform umfasst das Ausbilden einer Metallschicht ein Ersetzen des Wasserstoffs durch das zweite Metall. In einer Ausführungsform wird das Plasmaablösen bei einem Plasmadruck im Bereich von 1,3333 Pa (10 mTorr) bis 66,66 Pa (500 mTorr) und einer Leistung im Bereich von 10 W bis 150 W durchgeführt. In einer Ausführungsform ist das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einer Ausführungsform ist das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einer Ausführungsform umfasst das Verfahren ein Ausbilden einer zweiten Metallschicht, die ein drittes Metall enthält, über der Metallschicht, wobei das dritte Metall weniger reaktiv als das zweite Metall ist. In einer Ausführungsform ist das dritte Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Au, Pt, Cu und TiN. In einer Ausführungsform hat die zweite Metallschicht eine Dicke im Bereich von 10 nm bis 100 nm. In einer Ausführungsform hat die erste Metallschicht eine Dicke im Bereich von 1 nm bis 25 nm. In einer Ausführungsform enthält der Metalldichalkogenidfilm ein Metalldichalkogenid, ausgewählt aus der Gruppe bestehend aus WS2, MoS2, WSe2, MoSe2, WTe22 und MoTe2. In einer Ausführungsform enthält das Substrat Silizium, Siliziumoxid oder Aluminiumoxid.
  • Eine weitere Ausführungsform der Offenbarung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend ein Ausbilden einer ersten Metalldichalkogenid-Monoschicht über einem Substrat und ein Ausbilden einer zweiten Metalldichalkogenid-Monoschicht über der ersten Metalldichalkogenid-Monoschicht. Der erste und der zweite Metalldichalkogenidfilm enthalten ein erstes Metall und ein Chalkogen, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon. Die zweite Metalldichalkogenid-Monoschicht wird so strukturiert, dass Abschnitte der ersten Metalldichalkogenid-Monoschicht freigelegt werden. Ein Plasma wird auf die freiliegenden Abschnitte der ersten Metalldichalkogenid-Monoschicht aufgebracht. Eine Metallschicht mit einem zweiten Metall wird nach dem Anwenden des Plasmas über den freiliegenden Abschnitten der ersten Metalldichalkogenid-Monoschicht ausgebildet. In einer Ausführungsform umfasst das Verfahren ein Ausbilden einer Pufferschicht über der zweiten Metalldichalkogenid-Monoschicht vor dem Strukturieren der zweiten Dichalkogenid-Monoschicht. In einer Ausführungsform ist das Plasma ein Wasserstoffplasma. In einer Ausführungsform liegt der Druck des Plasmas im Bereich von 1,333 Pa (10 mTorr) bis 66,66 Pa (500 mTorr), und das Plasma wird mit einer Leistung im Bereich von 10 W bis 150 W aufgebracht. In einer Ausführungsform ist das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einer Ausführungsform ist das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einer Ausführungsform wird die Metallschicht bei einer Temperatur im Bereich von 100 °C bis 300 °C ausgebildet oder die Vorrichtung wird nach dem Ausbilden der Metallschicht auf eine Temperatur im Bereich von 100 °C bis 300 °C erwärmt. In einer Ausführungsform umfasst das Verfahren ein Ausbilden einer zweiten Metallschicht, die ein drittes Metall enthält, über der Metallschicht. In einer Ausführungsform ist das dritte Metall weniger reaktiv als das zweite Metall. In einer Ausführungsform ist das dritte Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Au, Pt, Cu und TiN.
  • Eine weitere Ausführungsform ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend ein Ausbilden einer ersten Metalldichalkogenid-Monoschicht über einem Substrat und ein Ausbilden einer zweiten Metalldichalkogenid-Monoschicht über der ersten Metalldichalkogenid-Monoschicht. Der erste und der zweite Metalldichalkogenidfilm enthalten ein erstes Metall und ein Chalkogen, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon. Ein erster Abschnitt der zweiten Metalldichalkogenid-Monoschicht wird entfernt, um einen ersten Abschnitt der ersten Metalldichalkogenid-Monoschicht freizulegen. Ein Plasma wird auf zweite Abschnitte der zweiten Metalldichalkogenid-Monoschicht aufgebracht. Über den zweiten Abschnitten der zweiten Metalldichalkogenid-Monoschicht wird nach dem Anwenden des Plasmas eine Metallschicht ausgebildet, die ein zweites Metall enthält. In einer Ausführungsform ist der erste Abschnitt der ersten Metalldichalkogenid-Monoschicht ein Kanalbereich der Halbleitervorrichtung. In einer Ausführungsform sind die zweiten Abschnitte der zweiten Metalldichalkogenid-Monoschicht Source/Drain-Bereiche der Halbleitervorrichtung. In einer Ausführungsform ist das Plasma ein Wasserstoffplasma. In einer Ausführungsform liegt der Druck des Plasmas im Bereich von 1,333 Pa (10 mTorr) bis 66,66 Pa (500 mTorr), und das Plasma wird mit einer Leistung im Bereich von 10 W bis 150 W aufgebracht. In einer Ausführungsform sind das erste Metall und das zweite Metall unterschiedliche Metalle. In einer Ausführungsform ist das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einer Ausführungsform ist das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einer Ausführungsform wird die Metallschicht bei einer Temperatur im Bereich von 100 °C bis 300 °C ausgebildet oder die Vorrichtung wird nach dem Ausbilden der Metallschicht auf eine Temperatur im Bereich von 100 °C bis 300 °C erwärmt. In einer Ausführungsform umfasst das Verfahren ein Ausbilden einer zweiten Metallschicht, die ein drittes Metall enthält, über der Metallschicht. In einer Ausführungsform ist das dritte Metall weniger reaktiv als das zweite Metall. In einer Ausführungsform ist das dritte Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Au, Pt, Cu und TiN.
  • Eine weitere Ausführungsform der Offenbarung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, das ein Ersetzen von Chalkogen eines Metallchalkogenidfilms durch Wasserstoff umfasst, um ein Metallchalkogenid mit einer Oberflächenschicht auszubilden, die Wasserstoff enthält. Der Metallchalkogenidfilm enthält ein erstes Metall und ein Chalkogen, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon. Der Wasserstoff der Oberflächenschicht des Metallchalkogenids wird durch das zweite Metall ersetzt, um einen Metallchalkogenidfilm mit einer Oberflächenschicht auszubilden, die das zweite Metall enthält. In einer Ausführungsform umfasst das Verfahren vor dem Ersetzen des Chalkogens ein Ausbilden des Metallchalkogenidfilms über einem Halbleitersubstrat. In einer Ausführungsform umfasst das Verfahren vor dem Ersetzen des Chalkogens ein Ausbilden einer Pufferschicht über dem Metallchalkogenidfilm. In einer Ausführungsform ist die Pufferschicht eine Photoresistschicht oder eine Oxidschicht. In einer Ausführungsform enthält die Oxidschicht ein Siliziumoxid oder ein Aluminiumoxid. In einer Ausführungsform umfasst das Ersetzen des Chalkogens des Metallchalkogenidfilms durch Wasserstoff ein Anwenden eines Wasserstoffplasmas auf den Metallchalkogenidfilm. In einer Ausführungsform wird das Wasserstoffplasma bei einem Plasmadruck im Bereich von 1,333 Pa (10 mTorr) bis 66,66 Pa (500 mTorr) und einer Leistung im Bereich von 10 W bis 150 W aufgebracht. In einer Ausführungsform ist das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einer Ausführungsform ist das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einer Ausführungsform umfasst das Verfahren ein Ausbilden einer zweiten Metallschicht, die ein drittes Metall enthält, über der Metallschicht, wobei das dritte Metall weniger reaktiv als das zweite Metall ist.
  • Eine weitere Ausführungsform der Offenbarung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend ein Ausbilden eines Metalldichalkogenidfilms über einem Substrat, wobei der Metalldichalkogenidfilm ein erstes Metall und ein Chalkogen ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon enthält. Über dem Metalldichalkogenidfilm wird eine Pufferschicht ausgebildet. Die Pufferschicht wird strukturiert, um Abschnitte des Metalldichalkogenidfilms freizulegen. Das Chalkogen in einer Oberflächenschicht der freiliegenden Teile des Metalldichalkogenidfilms wird durch Wasserstoff ersetzt, und der Wasserstoff in der Oberflächenschicht der freiliegenden Abschnitte des Metalldichalkogenidfilms wird durch ein zweites Metall ersetzt, das sich vom ersten Metall unterscheidet. In einer Ausführungsform ist die Pufferschicht eine Photoresistschicht oder eine Oxidschicht. In einer Ausführungsform enthält die Oxidschicht ein Siliziumoxid oder ein Aluminiumoxid. In einer Ausführungsform umfasst das Ersetzen des Chalkogens in der Oberflächenschicht der freiliegenden Abschnitte des Metalldichalkogenidfilms durch Wasserstoff ein Anwenden eines Wasserstoffplasmas auf den Metalldichalkogenidfilm. In einer Ausführungsform wird das Wasserstoffplasma bei einem Plasmadruck im Bereich von 1,333 Pa (10 mTorr) bis 66,66 Pa (500 mTorr) und einer Leistung im Bereich von 10 W bis 150 W angewendet. In einer Ausführungsform ist das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einer Ausführungsform ist das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einer Ausführungsform umfasst das Verfahren ein Ausbilden einer zweiten Metallschicht, die ein drittes Metall enthält, über der Metallschicht, wobei das dritte Metall weniger reaktiv als das zweite Metall ist. In einer Ausführungsform ist das dritte Metall ausgewählt aus der Gruppe bestehend aus Au, Pt, Cu und TiN.
  • Eine weitere Ausführungsform der Offenbarung ist eine Halbleitervorrichtung, die eine Metalldichalkogenid-Monoschicht enthält, die über einem Substrat angeordnet ist, wobei die Metalldichalkogenid-Monoschicht ein erstes Metall und ein Chalkogen ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon enthält. Die Metalldichalkogenid-Monoschicht hat einen ersten Oberflächenabschnitt und einen zweiten Oberflächenabschnitt. Über dem Metallchalkogenidfilm ist eine Metallschicht angeordnet, wobei die Metallschicht ein zweites Metall enthält. Die Metallschicht ist über dem ersten Oberflächenabschnitt und nicht über dem zweiten Oberflächenabschnitt angeordnet, und die Metallschicht ist chemisch an den Metallchalkogenidfilm gebunden. In einer Ausführungsform ist das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einer Ausführungsform ist das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einer Ausführungsform ist eine zweite Metallschicht über der Metallschicht angeordnet, die ein drittes Metall enthält. In einer Ausführungsform ist das dritte Metall weniger reaktiv als das zweite Metall. In einer Ausführungsform ist das dritte Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Au, Pt, Cu und TiN. In einer Ausführungsform hat die zweite Metallschicht eine Dicke im Bereich von 10 nm bis 100 nm. In einer Ausführungsform hat die erste Metallschicht eine Dicke im Bereich von 1 nm bis 25 nm. In einer Ausführungsform enthält der Metalldichalkogenidfilm W oder Mo. In einer Ausführungsform enthält das Substrat Silizium, Siliziumoxid oder Aluminiumoxid.
  • Eine weitere Ausführungsform der Offenbarung ist eine Halbleitervorrichtung, die eine erste Metalldichalkogenid-Monoschicht enthält, die über einem Substrat angeordnet ist. Eine zweite Metalldichalkogenid-Monoschicht ist über der ersten Metalldichalkogenid-Monoschicht angeordnet. Die erste und die zweite Metallchalkogenid-Monoschicht enthalten jeweils ein erstes Metall und ein Chalkogen, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon. Die zweite Metalldichalkogenid-Monoschicht ist so strukturiert, dass Abschnitte der ersten Metalldichalkogenid-Monoschicht durch strukturierte Abschnitte der zweiten Metalldichalkogenid-Monoschicht freigelegt sind. Eine Metallschicht ist über Abschnitten der ersten Metalldichalkogenid-Monoschicht angeordnet, die durch die erste Metalldichalkogenid-Monoschicht freigelegt sind, wobei die Metallschicht ein zweites Metall enthält und die Metallschicht chemisch an die erste Metalldichalkogenid-Monoschicht gebunden ist. In einer Ausführungsform ist das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einer Ausführungsform ist das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einer Ausführungsform enthält die Halbleitervorrichtung eine zweite Metallschicht mit einem dritten Metall, die über der Metallschicht angeordnet ist. In einer Ausführungsform ist das dritte Metall weniger reaktiv als das zweite Metall. In einer Ausführungsform ist das dritte Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Au, Pt, Cu und TiN. In einer Ausführungsform hat die zweite Metallschicht eine Dicke im Bereich von 10 nm bis 100 nm. In einer Ausführungsform hat die erste Metallschicht eine Dicke im Bereich von 1 nm bis 25 nm.
  • Eine weitere Ausführungsform der Offenbarung ist eine Halbleitervorrichtung, die einen Kanalbereich enthält, der über einem ersten Bereich eines Halbleitersubstrats angeordnet ist, wobei der Kanalbereich eine oder mehrere Metalldichalkogenid-Monoschichten enthält. Source/Drain-Bereiche sind über einem zweiten Bereich des Halbleitersubstrats angeordnet, wobei sich die zweiten Bereiche des Halbleitersubstrats auf gegenüberliegenden Seiten des ersten Bereichs des Halbleitersubstrats befinden. Die Source/Drain-Bereiche enthalten eine oder mehrere Metallchalkogenid-Monoschichten. Jede der Metallchalkogenid-Monoschichten enthält das erste Metall und ein Chalkogen, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon. Eine Metallschicht mit einem zweiten Metall ist über den Source/Drain-Bereichen angeordnet, und die Metallschicht ist in dem zweiten Bereich chemisch an den Metallchalkogenidfilm gebunden. In einer Ausführungsform ist das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf. In einer Ausführungsform ist das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru. In einer Ausführungsform enthält die Halbleitervorrichtung eine zweite Metallschicht mit einem dritten Metall, die über der Metallschicht angeordnet ist. In einer Ausführungsform ist das dritte Metall weniger reaktiv als das zweite Metall. In einer Ausführungsform ist das dritte Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Au, Pt, Cu und TiN. In einer Ausführungsform hat die zweite Metallschicht eine Dicke im Bereich von 10 nm bis 100 nm. In einer Ausführungsform hat die erste Metallschicht eine Dicke im Bereich von 1 nm bis 25 nm. In einer Ausführungsform besteht der Kanalbereich aus einer einzelnen Metalldichalkogenid-Monoschicht, und die Source/Drain-Bereiche enthalten zwei oder mehr Metallchalkogenid-Monoschichten. In einer Ausführungsform besteht der Kanalbereich aus zwei oder mehr Metalldichalkogenid-Monoschichten, und die Source/Drain-Bereiche bestehen aus einer einzelnen Metallchalkogenid-Monoschicht. In einer Ausführungsform enthalten die Metalldichalkogenidfilme ein Metalldichalkogenid, ausgewählt aus der Gruppe bestehend aus WS2, MoS2, WSe2, MoSe2, WTe2 und MoTe2. In einer Ausführungsform enthält das Halbleitersubstrat Silizium, Siliziumoxid oder Aluminiumoxid. In einer Ausführungsform haben die Metalldichalkogenidfilme eine Dicke von 0,5 nm bis 10 nm.

Claims (13)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Ausbilden eines Metalldichalkogenidfilms (15) über einem Substrat (10), wobei der Metalldichalkogenidfilm (15) ein erstes Metall und ein Chalkogen enthält, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon; Ausbilden einer Pufferschicht (55) über dem Metalldichalkogenidfilm (15); Strukturieren der Pufferschicht (55), um Abschnitte des Metalldichalkogenidfilms (15) freizulegen; Plasmaablösen des Chalkogens von einer Oberflächenschicht der freiliegenden Abschnitte des Metalldichalkogenidfilms (15), wobei das Plasmaablösen ein Ersetzen des Chalkogens in der Oberflächenschicht der freiliegenden Abschnitte des Metalldichalkogenidfilms durch Wasserstoff umfasst; und Ausbilden einer Metallschicht (70), die ein zweites Metall enthält, über den freiliegenden Abschnitten des Metalldichalkogenidfilms nach dem Plasmaablösen, wobei das Ausbilden einer Metallschicht ein Ersetzen des Wasserstoffs durch das zweite Metall umfasst.
  2. Verfahren nach Anspruch 1, wobei die Pufferschicht (55) eine Photoresistschicht oder eine Oxidschicht ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Plasma ein Wasserstoffplasma ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Plasmaablösen bei einem Plasmadruck im Bereich von 1,333 Pa bis 66,66 Pa und einer Leistung im Bereich von 10 W bis 150 W durchgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das erste Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Mo, W, Pd und Hf ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das zweite Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Ni, Mo, In, Ti, W, Sc, Pd, Pt, Co und Ru ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, das ferner ein Ausbilden einer zweiten Metallschicht (75), die ein drittes Metall enthält, über der Metallschicht (70) umfasst, wobei das dritte Metall weniger reaktiv als das zweite Metall ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das dritte Metall eines oder mehrere ausgewählt aus der Gruppe bestehend aus Au, Pt, Cu und TiN ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei die zweite Metallschicht (75) eine Dicke im Bereich von 10 nm bis 100 nm aufweist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Metallschicht (70) eine Dicke im Bereich von 1 nm bis 25 nm aufweist.
  11. Halbleitervorrichtung, enthaltend: eine Metalldichalkogenid-Monoschicht (15), die über einem Substrat (10) angeordnet ist, wobei die Metalldichalkogenid-Monoschicht (15) ein erstes Metall und ein Chalkogen enthält, ausgewählt aus der Gruppe bestehend aus S, Se, Te und Kombinationen davon, und wobei die Metalldichalkogenid-Monoschicht (15) einen ersten Oberflächenabschnitt und einen zweiten Oberflächenabschnitt aufweist; und eine Metallschicht (70), die über dem Metallchalkogenidfilm (15) angeordnet ist, wobei die Metallschicht (70) ein zweites Metall enthält, wobei die Metallschicht (70) über dem ersten Oberflächenabschnitt und nicht über dem zweiten Oberflächenabschnitt angeordnet ist, und wobei die Metallschicht chemisch an den Metallchalkogenidfilm (15) über einen Legierungsbindungbereich (105) gebunden ist.
  12. Halbleitervorrichtung nach Anspruch 11, welche eine zweite Metallschicht (75), die über der Metallschicht (70) angeordnet ist, enthält, wobei die zweite Metallschicht (75) ein drittes Metall enthält und das dritte Metall weniger reaktiv als das zweite Metall ist, wobei die zweite Metallschicht (75) eine Legierungsbindung an der Grenzfläche mit der Metallschicht (70) bildet.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, welche einen zweiten Metallchalkogenidfilm (25) enthält, der auf dem ersten Metallchalkogenidfilm (15) ausgebildet ist.
DE102020100942.9A 2019-12-31 2020-01-16 Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung Active DE102020100942B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/732,205 US11430666B2 (en) 2019-12-31 2019-12-31 Semiconductor device and method of manufacturing semiconductor device
US16/732,205 2019-12-31

Publications (2)

Publication Number Publication Date
DE102020100942A1 DE102020100942A1 (de) 2021-07-01
DE102020100942B4 true DE102020100942B4 (de) 2022-02-24

Family

ID=76310384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020100942.9A Active DE102020100942B4 (de) 2019-12-31 2020-01-16 Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung

Country Status (5)

Country Link
US (3) US11430666B2 (de)
KR (1) KR102311451B1 (de)
CN (1) CN113130326A (de)
DE (1) DE102020100942B4 (de)
TW (1) TWI765492B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102322800B1 (ko) * 2020-05-20 2021-11-08 성균관대학교산학협력단 이종접합 소재 및 이의 제조 방법
US20220102495A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials
US20220411918A1 (en) * 2021-06-28 2022-12-29 Applied Materials, Inc. Low temperature growth of transition metal chalcogenides
TWI785993B (zh) * 2021-10-06 2022-12-01 國立中央大學 原子級調制人造二維材料之設備及方法
TWI833121B (zh) * 2021-10-14 2024-02-21 瑞礱科技股份有限公司 半導體元件
CN114096028B (zh) * 2021-11-09 2024-06-25 清华大学 二维半导体电致发光装置及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2886066B2 (ja) * 1993-11-16 1999-04-26 株式会社フロンテック 薄膜トランジスタ基板およびその製造方法
US9472396B2 (en) 2014-04-15 2016-10-18 University Of Central Florida Research Foundation, Inc. Plasma treated semiconductor dichalcogenide materials and devices therefrom
KR102579500B1 (ko) * 2015-04-16 2023-09-19 코넬 유니버시티 반도체 금속 디칼코제나이드의 단층 막, 그것을 만드는 방법, 및 그것의 사용
US9899537B2 (en) * 2016-05-31 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with transition metal dichalocogenide hetero-structure
US10147603B2 (en) * 2016-06-29 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a FET using a two dimensional transition metal dichalcogenide including a low power oxygen plasma treatment
KR20180065396A (ko) 2016-12-07 2018-06-18 고려대학교 세종산학협력단 포토 트랜지스터 및 그 제조 방법, 포토 센싱 표시장치
US10269564B2 (en) 2017-03-17 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device using layered etching and repairing of damaged portions
KR102008158B1 (ko) 2017-05-10 2019-08-07 성균관대학교산학협력단 비휘발성 메모리 소자 및 이의 제조방법
KR101972739B1 (ko) 2017-07-29 2019-04-25 한국표준과학연구원 반도체 소자 및 반도체 소자의 제조방법
KR101853588B1 (ko) * 2017-08-01 2018-04-30 성균관대학교산학협력단 반도체 소자, 광전 소자, 및 전이금속 디칼코게나이드 박막의 제조 방법
TWI751406B (zh) * 2018-03-06 2022-01-01 美商應用材料股份有限公司 形成金屬硫系化物柱體之方法
US12013619B2 (en) 2018-03-27 2024-06-18 Corning Incorporated Methods for forming thin film transistors on a glass substrate and liquid crystal displays formed therefrom
US20210408375A1 (en) * 2020-06-29 2021-12-30 Intel Corporation Transition metal dichalcogenide (tmd) layer stack for transistor applications and methods of fabrication

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BOLSHAKOV, P. [et al.]: Contact Engineering for Dual-Gate MoS2 Transistors Using O2 Plasma Exposure. In: ACS Appl. Electron. Mater., Vol. 1, 2019, 210-219
RADISAVLJEVIC, B. [et al.]: Single-layer MoS2 transistor. In. Nature Nanotechnology, Vol. 6, 2011, 147-150
TOSUN, M. [et al.]: Air-Stable n‑Doping of WSe2 by Anion Vacancy Formation with Mild Plasma Treatment. In: ACS Nano, Vol. 10, 2016, S. 6853-6860

Also Published As

Publication number Publication date
US20240178005A1 (en) 2024-05-30
DE102020100942A1 (de) 2021-07-01
TWI765492B (zh) 2022-05-21
US20210202265A1 (en) 2021-07-01
CN113130326A (zh) 2021-07-16
US11923203B2 (en) 2024-03-05
US11430666B2 (en) 2022-08-30
KR20210086927A (ko) 2021-07-09
TW202127540A (zh) 2021-07-16
KR102311451B1 (ko) 2021-10-14
US20220367207A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
DE102020100942B4 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
US10985019B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
DE112005002350B4 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
DE102014107105B4 (de) Verfahren zur verarbeitung eines trägers und eine elektronische komponente
DE10341059B4 (de) Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
DE102019127654A1 (de) Hexagonale bornitrid-einkristallschicht und verfahren zur bildung derselben
DE102016115336B4 (de) Verfahren zum verarbeiten eines trägers und verfahren zum übertragen einer graphenschicht
DE102015117176A1 (de) Verfahren zum Bearbeiten eines Trägers
KR101749599B1 (ko) 모스펫의 접촉저항 감소 방법
CN110416290B (zh) 金刚石晶体管制备方法
DE102016122399A1 (de) Gate-Struktur und Verfahren zu dessen Herstellung
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
DE102007061527B4 (de) Integrierter Schaltkreis und Verfahren zum Herstellen eines integrierten Schaltkreises
DE3888672T2 (de) Gaas-halbleiterschaltungsanordnungen mit isolierender langmuir-blodgett-schicht.
KR102058648B1 (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
DE102017121314B4 (de) Selbstjustierte ausbildung eines siliziumkarbid-kontakts unter verwendung einer schutzschicht
DE102020201567A1 (de) Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement
DE102023119128A1 (de) Halbleiterbauelement mit arbeitsfunktions-schicht
EP1563534A1 (de) Verfahren zum galvanischen aufbringen eines metalls, insbesondere von kupfer, verwendung dieses verfahrens und integrierte schaltungsanordnung
DE4434896A1 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102017115252A1 (de) Verfahren zur Herstellung eines Schichtstapels und Schichtstapel
DE112017007134T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10127234A1 (de) Transistor, Verfahren zur Herstellung einer integrierten Schaltung und Verfahren zur Herstellung einer Metallsilizidschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final