TWI751406B - 形成金屬硫系化物柱體之方法 - Google Patents

形成金屬硫系化物柱體之方法 Download PDF

Info

Publication number
TWI751406B
TWI751406B TW108107164A TW108107164A TWI751406B TW I751406 B TWI751406 B TW I751406B TW 108107164 A TW108107164 A TW 108107164A TW 108107164 A TW108107164 A TW 108107164A TW I751406 B TWI751406 B TW I751406B
Authority
TW
Taiwan
Prior art keywords
metal
substrate
feature
metal chalcogenide
chalcogenide
Prior art date
Application number
TW108107164A
Other languages
English (en)
Other versions
TW201944536A (zh
Inventor
安瑞塔Ｂ 穆立克
史林尼維斯 干德可塔
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201944536A publication Critical patent/TW201944536A/zh
Application granted granted Critical
Publication of TWI751406B publication Critical patent/TWI751406B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0623—Sulfides, selenides or tellurides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5866—Treatment with sulfur, selenium or tellurium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/0111—Chalcogens

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Glass Compositions (AREA)

Abstract

茲描述產生自對準結構之方法，所述自對準結構包含金屬硫系化物。某些方法包含以下步驟：於基板特徵中形成含金屬膜，並將含金屬膜暴露於硫系前驅物，以形成包含金屬硫系化物之自對準結構。某些方法包含以下步驟：於基板特徵中形成含金屬膜，使含金屬膜膨脹，以形成柱體，並將柱體暴露於硫系前驅物，以形成包含金屬硫系化物之自對準結構。某些方法包含以下步驟：在基板特徵中直接形成金屬硫系化物柱體，以形成包含金屬硫系化物之自對準結構。亦描述形成自對準介層窗之方法。

Description

形成金屬硫系化物柱體之方法
本揭示內容之實施例一般關於形成從基板特徵延伸之金屬硫系化物柱體的方法。附加的實施例關於產生自對準介層窗的方法。
可透過間隙填充金屬膜之氧化來形成自對準金屬氧化物柱體。將金屬沉積在孔或溝槽之結構上，接著將其氧化而形成金屬氧化物。在氧化期間之體積膨脹將柱體推出孔或溝槽。柱體僅從金屬選擇性地由底部向上生長。
已使用氧化鎢來形成自對準柱體，因為其具有高的熱膨脹性及高的楊氏模數或剛性。可透過在高溫下使用氧來氧化鎢金屬而形成氧化鎢。
然而，使用此製程存在一些挑戰，因為金屬的體積膨脹速率和量形成金屬氧化物柱。首先，壓力的快速變化有時候會導致固有結構的退化。這可能導致柱之彎折或傾斜。其次，體積的快速改變有時候會導致不均勻的生長。第三，殘留之未氧化金屬通常殘留在溝槽的底部。
本案所屬技術領域需要產生自對準結構之替代方法。更具體地，本案所屬技術領域需要產生自對準柱和結構的替代方法以提供更具剛性、更強壯的柱。
本揭示內容之一或多個實施例涉及基板處理方法，包含以下步驟：提供基板，該基板具有基板表面，而至少一個特徵形成於基板表面中。至少一個特徵從基板表面延伸進入基板達一距離，且至少一個特徵具有側壁和底部。於至少一個特徵中形成金屬膜。將金屬膜暴露於硫系前驅物，以形成金屬硫系化物柱體，金屬硫系化物柱體從該至少一個特徵延伸。硫系前驅物實質上不包含氧。
本揭示內容之額外實施例涉及基板處理方法，包含以下步驟：提供基板，該基板具有基板表面，而至少一個特徵形成於基板表面中。至少一個特徵從基板表面延伸進入基板達一距離，且至少一個特徵具有側壁和底部。於至少一個特徵中形成金屬膜。使金屬膜膨脹而形成從至少一個特徵延伸之柱體。柱體實質上不包含氧。將柱體暴露於硫系前驅物以形成從至少一個特徵延伸之金屬硫系化物柱體。硫系前驅物實質上不包含氧。
本揭示內容之進一步實施例涉及基板處理方法，包含以下步驟：提供基板，該基板具有基板表面，而至少一個特徵形成於基板表面中。至少一個特徵從基板表面延伸進入基板達一距離，且至少一個特徵具有側壁和底部。將基板暴露於金屬硫系化物前驅物以形成從至少一個特徵延伸之金屬硫系化物柱體。金屬硫系化物前驅物實質上不包含氧。
在以下描述中，闡述了許多細節，例如材料、化學物質、元件的尺寸等，以便提供對本揭示內容之一或多個實施例的透徹理解。本案所屬技術領域中具通常知識者將理解到，可在沒有這些細節的情況下實施本揭示內容之一或多個實施例。在其他情況下，未描述半導體製造製程、技術、材料、設備等細節，以避免不必要地模糊本說明書。藉由所包括之描述，本案所屬技術領域中具通常知識者將能實現適當的功能而無需過多實驗。
雖然在附圖中描述和示出了本揭示內容的某些示例性實施例，但是應該理解，這些實施例僅僅是說明性的而不是對本揭示內容的限制，並且本揭示內容不限於所示出和所描述之具體結構和佈置，因為本案所屬技術領域中具通常知識者可進行修改。
貫穿本揭示內容對「一個實施例」、「另一實施例」或「一實施例」之參照意指結合該實施例描述的特定特徵、結構或特性包括在本揭示內容之至少一個實施例中。因此，整個說明書中各處出現諸如「在一個實施例中」或「在實施例中」等短語不一定都指稱本揭示內容之相同實施例。此外，特定特徵、結構或特性可以在一或多個實施例中以任何合適的方式組合。
在描述本揭示內容之若干示例性實施例之前，應理解，本揭示內容不限於以下描述中闡述的構造或製程步驟的細節。本揭示內容能夠具有其他實施例並且能夠以各種方式實踐或實施。
本文中使用的「基板(substrate)」是指任何基板或形成在基板上的材料表面，在製造製程期間，膜處理於所述基板或材料表面上進行。舉例而言，可在其上進行處理的基板表面可取決於應用而包括以下材料：諸如，矽、氧化矽、應變矽、絕緣體上矽(SOI)、碳摻雜的氧化矽、非晶矽、摻雜的矽、鍺、砷化鎵、玻璃、藍寶石以及任何其它材料(如金屬、金屬氮化物、金屬合金及其它導電性材料)。基板可包括，而不限於，半導體晶圓。可以使基板暴露於預處理製程，以拋光、蝕刻、還原、氧化、羥化、退火、UV硬化、電子束硬化及/或烘烤基板表面。除了直接在基板本身的表面上進行膜處理之外，在本揭示內容中，任何揭示的膜處理步驟也都可以在形成於基板上的下方層上進行，如以下更詳細揭示的，且術語「基板表面(substrate surface)」意圖包括上下文指出的這種下方層。因此，舉例而言，當膜/層或部分膜/層已被沉積到基板表面上時，新沉積的膜/層之暴露表面即成為基板表面。
發明人已發現到，可使用其他鎢硫系化物(如，硫化鎢或硒化鎢)來取代氧化鎢柱體，以形成自對準介層窗。發明人亦已發現到，可改變金屬而替代使用其他金屬(如，鉬)。因此，硫化鉬和硒化鉬也可用來形成自對準柱體。不受理論束縛，已知這些材料會：(i)形成奈米桿、(ii)相對其金屬具有高膨脹係數，及(iii)可形成具剛性而筆直的結構。
本揭示內容之一或多個實施例涉及用於形成包含金屬硫系化物之自對準結構的方法。本揭示內容的一些實施例有利地提供形成金屬硫系化物結構的方法，所述金屬硫系化物結構比習知金屬氧化物柱體更硬、更強壯、較少偏斜且表現出更均勻的生長。本揭示內容的一些實施例有利地提供了移除自對準結構以產生自對准介層窗的方法。
通常，硫系元素包括週期表第16族中的元素，包括但不限於：氧、硫和硒。如在整個本揭示內容中所使用的，「硫系元素(chalcogens)」或「硫系化物(chalcogenides)」是指除了氧之外的硫系元素。
第1圖繪示具有特徵110之基板100的部分剖面圖。就此所用，術語「特徵(feature)」表示任何有意的表面不規則性。特徵的合適範例包括，但不限於：溝槽，其具有頂部、兩個側壁和底部；凹谷(valley)，其具有頂部和兩個側壁，而沒有單獨的底部；及介層窗(via)，其具有從表面向下延伸之側壁，具有開放的底部或由與側壁不同之材料形成的底部。
附圖示出為了說明之目的而具有單一特徵之基板；然而，本案所屬技術領域中具通常知識者將理解，可存在超過一個特徵。特徵110的形狀可以是任何合適的形狀，包括但不限於：溝槽及圓柱形介層窗。
基板100具有頂表面120。至少一個特徵110在頂表面120中形成開口。特徵110從頂表面120向底部表面112延伸達深度D。特徵110具有第一側壁114及第二側壁116，第一側壁114及第二側壁116界定特徵110的寬度W。由側壁和底部形成之開口區域亦稱為間隙。
在具體實施例中，特徵110為溝槽。特徵可具有任何合適的深寬比(特徵的深度D對特徵的寬度W之比值)。在一些實施例中，深寬比為大於或等於約5：1、10：1、15：1、20：1、25：1、30：1、35：1或40：1。
請參見第2圖，提供基板200用於處理。基板200類似於第1圖所示之基板100。就此所用，術語「提供」意指將基板放置在進行後續處理之位置或環境。在一些實施例中，如第2圖所圖解，基板200具有第一表面材料250及第二表面材料260。第一表面材料250及第二表面材料260可為基板200上之相同或相異表面材料。在一些實施例中，形成具有底部表面212和頂表面220之特徵210，底部表面212包含第一表面材料250及側壁214、216，且頂表面220包含第二表面材料260。
在一些實施例中，膜230形成在特徵210的頂表面220及側壁214、216及底部表面212上。膜230可為由任何合適的製程(包括，但不限於：化學氣相沈積、電漿增強化學氣相沈積、原子層沈積、電漿增強原子層沈積、物理氣相沉積及/或濺射)形成之任何合適的膜。
膜230可為任何合適的含金屬材料。在一些實施例中，膜230為含金屬膜。就此揭示內容及隨附申請專利範圍之目的而言，含金屬膜為含有金屬物種的任何膜，且可包括金屬膜或金屬膜之衍生物。含金屬膜可僅包含金屬原子。在一些實施例中，膜230為金屬膜或金屬合金膜。
含金屬膜可包含金屬原子及其他原子(如，氧、氮、碳、硼)。合適的含金屬膜包括金屬膜的衍生物。金屬膜的合適衍生物包括，但不限於：氮化物、硼化物、碳化物、氧氮化物、氧硼化物(oxyboride)、氧碳化物(oxycarbide)、碳氮化物、硼碳化物、硼氮化物(boronitride)、硼碳氮化物(borocarbonitride)、硼氧碳氮化物(borooxycarbonitride)、氧碳氮化物(oxycarbonitride)、硼氧碳化物(borooxycarbide)及硼氧氮化物(borooxynitride)。
本案所屬技術領域中具通常知識者將理解到，含金屬膜可具有非化學計量的原子。舉例而言，指定為WN之膜可具有不同量的鎢和氮。WN膜可為，例如，90原子%的鎢。使用WN來描述氮化鎢膜意指所述膜包含鎢及氮原子，且不應被視為將膜限制在特定的原子成分。在一些實施例中，膜基本上由指定的原子組成。舉例而言，基本上由WN組成之膜意指所述膜的成分為大於或等於約95%、98%、99%或99.5%的鎢及氮原子。
在一些實施例中，膜230包含以下一或多種：Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr、Os、U或La。在一些實施例中，膜230基本上由Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr、Os、U或La組成。在一些實施例中，膜230包含以下一或多種：鎢或鉬。在一些實施例中，膜基本上由鎢組成。在一些實施例中，膜基本上由鉬組成。就此所用，術語「基本上由…組成」意指以原子計，所記載材料為大於或等於98%、99%或99.5%的所記載元素。
用於含金屬膜中之合適的金屬包括，但不限於：具有大於2、大於2.25或大於2.5之Pilling-Bedworth比值之金屬。Pilling-Bedworth比值是指金屬硫系化物之單元晶格的體積與形成金屬硫系化物之相應含金屬膜之單元晶格的體積之比值。Pilling-Bedworth比值界定為Vchalc /Vmetal ，其中V為體積。就界定金屬硫系化物的Pilling-Bedworth比值來說，Vchalc 等於金屬硫系化物的分子量乘以金屬硫系化物的密度，且Vmetal 等於每一分個分子的金屬硫系化物之金屬原子數乘以金屬的原子量，再乘以金屬硫系化物的密度。在一些實施例中，金屬具有以下Pilling-Bedworth比值：大於1.5、大於1.75、大於2.0、大於2.25，或大於2.5。
在一些實施例中，可自頂表面220去除膜230，使得膜230完全包含在特徵210內。可藉由任何合適的蝕刻製程將膜230去除。在一些實施例中，可藉由化學機械平坦化(化學機械研磨)製程將膜230去除。
在一些實施例中，實質上全部的膜230都形成在特徵210內。就此所用，術語「實質上全部(substantially all)」意指以重量計，大於或等於約95%、98%或99%的膜形成在特徵210內。
在一些實施例中，膜230選擇性地沉積在特徵210內，且不沉積在基板的頂表面220上。在這些實施例中，可處理基板200，使基板200從第1圖流向第2圖之第二圖像，而不會呈現第2圖之第一圖像。本案所屬技術領域中具通常知識者將認知到，可選擇第一表面材料250及第二表面材料260之成分，以促進膜230相對於另一個表面選擇性沉積在一個表面上。
在一些實施例中，方法包括將膜230選擇性地沉積在溝槽內達高度H，其中高度H小於或等於特徵210的深度D。在一個實施例中，膜230填充溝槽之容積的至少10%。在其他實施例中，膜230填充特徵210之容積的至少15%、20%、25%、30%、35%、40%、45%、50%、55%、60%、65%、70%、75%、80%、85%、90%、95%或100%。在一些實施例中，沉積在特徵210中之膜230具有之高度H小於或等於特徵210的深度D之約98%、95%、90%、80%、70%、60%或50%。
將膜230暴露於硫系前驅物，以使膜230的材料體積膨脹並提供包含金屬硫系化物之自對準結構240。自對準結構也可稱為金屬硫系化物柱體。硫系前驅物可為包含硫系元素之任何合適的材料，其產生包含金屬和硫系元素之膜。在一些實施例中，硫系前驅物實質上不包含氧。就此所用，「實質上不包含氧」意指：以原子計，硫系前驅物包含少於1%、0.5%或0.1%的氧原子。在一些實施例中，硫系前驅物包含以下一或多種：H2 S、烷基硫、烷基二硫(alkyl disulfide)、S8 粉末和Se粉末。在一些實施例中，藉由Na2 S和稀釋HCl的反應而原位產生H2 S。在一些實施例中，藉由包含熱、電漿增強、遠端電漿、微波及/或射頻(如，ICP、CCP)反應之製程進行暴露及後續的膨脹。
自對準結構240延伸超出基板的頂表面220。在一些實施例中，自對準結構240包含金屬硫系化物。就此而言，金屬硫系化物包含金屬原子及硫系原子。在一些實施例中，自對準結構240之金屬硫系化物包含以下一或多種：硫、硒或碲。在一些實施例中，自對準結構240之金屬硫系化物實質上不包含氧。在一些實施例中，自對準結構240之金屬硫系化物也可包含其他原子。
自對準結構240的體積大於膜230的體積。在一些實施例中，自對準結構240的體積大於1.25、大於1.5、大於1.6、大於1.7、大於1.75、大於1.8、大於1.9、大於2.0，或大於2.5倍之膜的體積。在一些實施例中，自對準結構的體積小於3.0、小於2.5、小於2.0、小於1.9、小於1.8、小於1.75、小於1.7、小於1.6，或小於1.5倍之膜的體積。在一些實施例中，自對準結構的體積在此範圍內：大於1至小於2倍之特徵210內之膜的體積。
當用膜230填充複數個特徵時，可形成複數個自對準結構240來提供多個自對準結構。在一些實施例中，這些自對準結構可在不使用遮罩的情況下作為圖案。
如第2圖所示，在膨脹期間，在特徵的頂部上維持了特徵形狀的保真度，使得膜230從特徵210筆直往上生長。就此所用，「筆直往上(straight up)」意指自對準結構240的側面與特徵210的側壁214、216實質上共面。表面與側壁214共面，其中在側壁214與所述表面交接處形成的角度為±10°。就此而言，若側壁垂直於頂表面，則從特徵「筆直往上」延伸之膨脹膜可被描述為正交於基板的頂表面。
請參見第3圖，提供基板300進行處理。基板300類似於分別在第1及2圖中所示之基板100及200。類似於前文所述並繪示於第2圖之方法，在一些實施例中，如第3圖所繪示之基板300具有第一表面材料350及第二表面材料360。第一表面材料350及第二表面材料360可為基板300上之相同或不同表面材料。在一些實施例中，形成具有底部表面312和頂表面320之特徵310，其中底部表面312包含第一表面材料350和側壁314、316，且頂表面320包含第二表面材料360。
在一些實施例中，膜330形成在特徵310的頂表面320及側壁314、316和底部表面312上。膜330可為由任何合適的製程形成之任何合適的膜，所述製程包括，但不限於：化學氣相沈積、電漿增強化學氣相沈積、原子層沈積、電漿增強原子層沈積、物理氣相沉積及/或濺射。膜330類似於上述膜230。
在一些實施例中，可從頂表面320去除膜330，使得膜330完全包含在特徵310內。可藉由任何合適的蝕刻製程去除膜330。在一些實施例中，藉由化學機械平坦化(CMP)製程去除膜330。
在一些實施例中，實質上所有的膜330都形成在特徵310內。在一些實施例中，膜330選擇性地沉積在特徵310內且不沉積在基板的頂表面320上。在這些實施例中，基板300可經處理，使得它將從第1圖流向第3圖之第二圖像，而不會呈現第3圖之第一圖像。本案所屬技術領域中具通常知識者將認知到，可選擇第一表面材料350及第二表面材料360之成分，以促進膜330相對於另一表面選擇性沉積在一個表面上。
在一些實施例中，所述方法包括將膜330選擇性地沉積在溝槽內達高度H，而高度H小於或等於特徵310的深度D。在一個實施例中，膜330填充溝槽的容積之至少10%。在其他實施例中，膜230填充特徵310的容積之至少15%、20%、25%、30%、35%、40%、45%、50%、55%、60%、65%、70%、75%、80%、85%、90%、95%或100%。在一些實施例中，沉積在特徵310中之膜330具有高度H，而高度H小於或等於特徵310的深度D之約98%、95%、90%、80%、70%、60%或50%。
將膜330暴露於反應物，以使膜330的材料體積膨脹，並提供柱體340。反應物可為能產生柱體之任何合適的材料，所述柱體包含膜330的金屬。在一些實施例中，反應物包含氮，且膨脹製程為氮化製程。在一些實施例中，反應物包含矽，且膨脹製程為矽化製程。
在一些實施例中，反應物實質上不包含氧。在一些實施例中，柱體實質上不包含氧。在一些實施例中，反應物包含以下一或多種：N2 、NH3 、N2 H4 ，或前述者之電漿。在一些實施例中，反應物包含以下一或多種：矽烷、二矽烷、三矽烷、四矽烷、五矽烷、六矽烷、三甲基矽烷、具有三甲基矽烷取代基之化合物、二氯矽烷、三氯矽烷、三矽烷基胺或前述者之電漿。
在一些實施例中，藉由包含熱、電漿增強、遠端電漿、微波及/或射頻(如，ICP、CCP)反應之製程來進行暴露和隨後的膨脹。
在一些實施例中，可利用電漿源來膨脹膜330。可以遠端方式產生電漿或在處理腔室內產生電漿。電漿可為感應耦合電漿(ICP)或導電耦合電漿(CCP)。取決於，例如，膜的成分、反應物、預定的膨脹速率或體積膨脹的預定量，處理可在任何合適的功率下發生。在一些實施例中，膜膨脹利用之電漿功率在約2 kW至約10 kW的範圍內。在一些實施例中，膨脹利用之電漿功率大於或等於約2 kW、5 kw或8 kW。在一些實施例中，膨脹利用之電漿功率小於或等於約10 kW、8 kW或5 kW。在一些實施例中，膨脹利用之電漿功率約10 kW。
在一些實施例中，膨脹膜330可利用微波或射頻。取決於，例如，膜的成分、反應物、預定的膨脹速率或體積膨脹的預定量，處理可在任何合適的頻率下發生。在一些實施例中，膜膨脹利用之頻率在約2 MHz至約100 MHz之範圍內。在一些實施例中，膨脹利用之頻率大於或等於約2 MHz、5 MHz、10 MHz、13.56 MHz、25 MHz、30 MHz、40 MHz、50 MHz、60 MHz、75 MHz或100 MHz。在一些實施例中，膨脹利用之頻率小於或等於約100 MHz、90 MHz、75 MHz、50 MHz、40 MHz、30 MHz、25 MHz、10 MHz或5 MHz。在一些實施例中，膨脹利用之頻率約13.56 MHz。
在一些實施例中，膜膨脹以形成柱體的速率受到控制。在一些實施例中，膨脹量受到控制。在一些實施例中，藉由共同流入氫氣與反應物來控制膨脹速率或膨脹量。不受理論束縛，咸信將基板暴露於氫氣藉由以下方式減慢了反應：促進競爭反向反應及/或藉由導入反應產物而轉變反應的平衡。
取決於，例如，膜的成分、反應物、預定的膨脹速率或體積膨脹的預定量，可在任何合適的流速下將氫氣供應至處理腔室。在一些實施例中，以大於 0 sccm至約5000 sccm之範圍中的流速提供氫氣。在一些實施例中，以約1000 sccm的流速提供氫氣。
在一些實施例中，藉由將自對準結構暴露於氫電漿源來控制膨脹的速率或量。不受理論束縛，咸信氫電漿從柱體去除反應物原子(如，N或Si)，並在膨脹之前使柱體的體積朝向膜的體積返回。
柱體340延伸超出基板的頂表面320。柱體340的體積大於膜330的體積。在一些實施例中，柱體340的體積大於1.25、大於1.5、大於1.6、大於1.7、大於1.75、大於1.8、大於1.9、大於2.0或大於2.5倍之膜的體積。在一些實施例中，自對準結構的體積小於3.0、小於2.5、小於2.0、小於1.9、小於1.8、小於1.75、小於1.7、小於1.6、或小於1.5倍之膜的體積。在一些實施例中，自對準結構的體積在特徵310內之膜的體積之大於1至小於2倍之範圍內。
如第3圖所示，在膨脹期間，在特徵的頂部維持了特徵形狀的保真度，使得膜330從特徵310筆直往上生長。就此所用，「筆直往上(straight up)」意指柱體340的側面與特徵310的側壁314、316實質上共面。表面與側壁314共面，其中在側壁314與所述表面交接處形成的角度為±10º。就此而言，若側壁垂直於頂表面，則從特徵「筆直往上」延伸之柱體可被描述為正交於基板的頂表面。
柱體340暴露於硫系前驅物，以形成自對準結構370。自對準結構370也可稱為金屬硫系化物柱體。硫系前驅物可為包含硫系元素之任何合適的材料，硫系元素將柱體轉化為金屬硫系柱體。在一些實施例中，硫系前驅物實質上不包含氧。在一些實施例中，硫系前驅物包含以下一或多種：H2 S、烷基硫、烷基二硫、S8 粉末及Se粉末。在一些實施例中，藉由Na2 S和稀釋HCl的反應而原位產生H2 S。在一些實施例中，藉由包含熱、電漿增強、遠端電漿、微波及/或射頻(如，ICP、CCP)反應之製程進行暴露及後續的轉化。
在一些實施例中，自對準結構370包含金屬硫系化物。就此而言，金屬硫系化物包含金屬原子和硫系原子。在一些實施例中，自對準結構370的金屬硫系化物包含以下一或多種：硫、硒或碲。在一些實施例中，自對準結構370的金屬硫系化物實質上不包含氧。在一些實施例中，自對準結構370的金屬硫系化物可包含除了膜330的金屬與硫系前驅物的硫系元素之外的原子。
請參見第4圖，提供基板400用於處理。基板400類似於分別示於第1、2及3圖之基板100、200及300。類似於上文所述且分別在第2及3圖繪示之方法，在一些實施例中，如第4圖所繪示之基板400具有第一表面材料450及第二表面材料460。第一表面材料450及第二表面材料460可為基板400上之相同或不同表面材料。在一些實施例中，形成具有底部表面412及頂表面420之特徵410，底部表面412包含第一表面材料450和側壁414、416，且頂表面420包含第二表面材料460。
將基板400暴露於金屬硫系化物前驅物，以形成自對準結構440。自對準結構也可稱為金屬硫系化物柱體。金屬硫系化物柱體包含金屬硫系化物。金屬硫系前驅物可為包含金屬和硫系元素之任何合適的化合物，其產生包含金屬和硫系元素之膜。金屬可為任何合適的金屬。在一些實施例中，金屬硫系化物柱體包含以下一或多種：鎢及鉬。在一些實施例中，金屬硫系化物柱體包含以下一或多種：硫、硒或碲。在一些實施例中，金屬硫系前驅物實質上不包含氧。
在一些實施例中，金屬硫系化物前驅物包含陽離子和金屬絡合物陰離子。在一些實施例中，陽離子包含銨系陽離子，NR4 +，其中各R獨立地為H或C1-C4烷基團。就此方式所用，字母「C」後跟數字(如，「C4」)表示取代基包含所指定之數目的碳原子(如，C4包含四個碳原子)。烷基團可為直鏈基團(如，正丁基)或支鏈基團(如，叔丁基)。在一些實施例中，各R為氫(NH4 +)。在一些實施例中，各R為甲基。在一些實施例中，金屬絡合物陰離子包含硫系元素。在一些實施例中，金屬絡合物陰離子包含以下一或多種：金屬硫化物、金屬硒化物或金屬碲化物。
在一些實施例中，金屬硫系化物前驅物由通式(R4 N)x Ma Zy 代表，其中各R獨立地為H或C1-C4烷基，M為金屬，Z為硫系元素，且x、y和a為從1至6之整數，使得金屬硫系化物前驅物為電化學中性的。在一些實施例中，金屬硫系化物前驅物包含四硫鎢酸銨((H4 N)2 WS4 )。在一些實施例中，金屬硫系化物前驅物包含四烷基銨四硫鎢酸((R4 N)2 WS4 )，其中各R為獨立地選擇之C1-C4烷基團。
在一些實施例中，藉由包含熱、電漿增強、遠端電漿、微波及/或射頻(如，ICP、CCP)反應之製程來進行暴露和隨後的形成。
在一些實施例中，將自對準結構440選擇性地形成在特徵410內，且不沉積在基板的頂表面420上。本案所屬技術領域中具通常知識者將認知到，可選擇第一表面材料450和第二表面材料460的成分，以促使自對準結構440相對於其他表面選擇性沉積在一個表面上。
如第4圖所示，在形成之後，在特徵的頂部上維持了特徵形狀的保真度，使得自對準結構440從特徵410筆直往上形成。就此所用，「筆直往上(straight up)」意指自對準結構440的側面與特徵410的側壁414、416實質上共面。表面與側壁414共面，其中在側壁414與所述表面交接處形成的角度為±10º。就此而言，若側壁垂直於頂表面，則從特徵「筆直往上」延伸之自對準結構440可被描述為正交於基板的頂表面。
在一些實施例中，在藉由任何上述方法形成自對準結構之後，在自對準結構周圍沉積材料。在一些實施例中，所述材料為介電材料。在一些實施例中，所述材料與第一表面材料或第二表面材料相同。在一些實施例中，所沉積之材料為層間介電質(inter-layer dielectric；ILD)。
在一些實施例中，在沉積材料之後，移除自對準結構以形成自對準介層窗。在一些實施例中，藉由將自對準結構暴露於蝕刻劑來移除自對準結構。在一些實施例中，蝕刻劑包含鹼性溶液。在一些實施例中，鹼性溶液包含以下一或多種：KOH、NaOH或NH4 OH。在一些實施例中，蝕刻劑為金屬鹵化物蝕刻劑。在一些實施例中，蝕刻劑為金屬氟化物蝕刻劑。在一些實施例中，蝕刻劑包含WF6 。在一些實施例中，蝕刻劑為金屬氯化物蝕刻劑。在一些實施例中，蝕刻劑包含WCl5 或WCl6 。
儘管已參照特定實施例描述本文之揭示內容，但應了解這些實施例僅是對本揭示內容之原理和應用的解說。對本案所屬技術領域中具通常知識者而言顯然可對本揭示內容之方法及設備進行各種修飾和變化，而不悖離本揭示內容之精神及範疇。因此，本揭示內容欲包括隨附申請專利範圍及其均等者之範疇內的修飾和變化。
100‧‧‧基板 110‧‧‧特徵 112‧‧‧底部表面 114‧‧‧側壁 116‧‧‧側壁 120‧‧‧頂表面
為詳細瞭解上述本揭示內容之特徵，可參照實施例（其中一些圖示於附圖中）而對以上簡要概述的本揭示內容作更特定的描述。然而，應注意的是，附圖僅圖示本揭示內容之典型實施例，因此不應將該等附圖視為限制本揭示內容之範圍，因本揭示內容可納入其它等效實施例。
第1圖示出根據本揭示內容之一或多個實施例之基板特徵的截面視圖；及
第2圖示出根據本揭示內容之一或多個實施例之自對準結構形成製程的截面示意圖；
第3圖示出根據本揭示內容之一或多個實施例之自對準結構形成製程的截面示意圖；及
第4圖示出根據本揭示內容之一或多個實施例之自對準結構形成製程的截面示意圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100‧‧‧基板
110‧‧‧特徵
112‧‧‧底部表面
114‧‧‧側壁
116‧‧‧側壁
120‧‧‧頂表面

Claims (20)

  1. 一種基板處理方法，包含以下步驟：於一基板上形成一金屬膜，該基板具有一頂表面，而至少一個特徵形成於該頂表面中，該至少一個特徵從該頂表面延伸進入該基板達一距離並具有一側壁和底部，該金屬膜形成於該至少一個特徵中；以及將該金屬膜暴露於一硫系前驅物，以形成一金屬硫系化物柱體，該金屬硫系化物柱體具有高於該頂表面之側壁，該等側壁與該至少一個特徵的該側壁實質上共面，該硫系前驅物實質上不包含氧。
  2. 如請求項1所述之方法，其中該金屬包含以下一或多種：鎢及鉬。
  3. 如請求項1所述之方法，其中該硫系前驅物包含以下一或多種：H2S、烷基硫(alkyl sulfide)、烷基二硫(alkyl disulfide)、S8粉末及Se粉末。
  4. 如請求項1所述之方法，其中該金屬硫系化物柱體包含以下一或多種：硫、硒或碲。
  5. 如請求項1所述之方法，其中該金屬硫系化物柱體正交於該基板表面。
  6. 如請求項1所述之方法，其中該金屬硫系化物柱體對該金屬膜之一體積比為大於或等於約2。
  7. 一種用於產生自對準介層窗 (self-aligned via)之方法，該方法包含以下步驟：根據請求項1形成一金屬硫系化物柱體；於該基板表面上沉積一介電材料，該介電材料圍繞該金屬硫系化物柱體；以及移除該金屬硫系化物柱體，而留下穿過該介電材料之一介層窗。
  8. 一種基板處理方法，包含以下步驟：提供一基板，該基板具有一基板表面，而至少一個特徵形成於該基板表面中，該至少一個特徵從該基板表面延伸進入該基板達一距離，且該至少一個特徵具有一側壁和底部；於該至少一個特徵中形成一金屬膜；使該金屬膜膨脹，以形成一柱體，該柱體從該至少一個特徵延伸，該柱體實質上不包含氧；以及將該柱體暴露於一硫系前驅物，以形成一金屬硫系化物柱體，該金屬硫系化物柱體從該至少一個特徵延伸，該硫系前驅物實質上不包含氧。
  9. 如請求項8所述之方法，其中該金屬包含以下一或多種：鎢及鉬。
  10. 如請求項8所述之方法，其中該柱體包含以下一或多種：氮、碳或矽。
  11. 如請求項8所述之方法，其中該硫系前驅 物包含以下一或多種：H2S、二烷基二硫(dialkyl disulfide)、S8粉末及Se粉末。
  12. 如請求項8所述之方法，其中該金屬硫系化物柱體包含以下一或多種：硫、硒或碲。
  13. 如請求項8所述之方法，其中該金屬硫系化物柱體正交於該基板表面。
  14. 一種用於產生自對準介層窗(self-aligned via)之方法，該方法包含以下步驟：根據請求項8形成一金屬硫系化物柱體；於該基板表面上沉積一介電材料，該介電材料圍繞該金屬硫系化物柱體；以及移除該金屬硫系化物柱體，而留下穿過該介電材料之一介層窗。
  15. 一種基板處理方法，包含以下步驟：將一基板暴露於一金屬硫系化物前驅物，以形成一金屬硫系化物柱體，該基板具有一頂表面，而至少一個特徵形成於該頂表面中，該至少一個特徵從該頂表面延伸進入該基板達一距離並具有一側壁和底部，該金屬硫系化物柱體從該至少一個特徵筆直往上生長且具有高於該頂表面之側壁，該等側壁與該至少一個特徵的該側壁實質上共面，該金屬硫系化物前驅物實質上不包含氧。
  16. 如請求項15所述之方法，其中該金屬硫系化物柱體包含以下一或多種：鎢及鉬。
  17. 如請求項15所述之方法，其中該金屬硫系化物柱體包含以下一或多種：硫、硒或碲。
  18. 如請求項15所述之方法，其中該金屬硫系化物前驅物包含雙-四烷基銨四硫鎢酸(bis-tetraalkylammonium tetrathiotungstate；(R4N)2WS4)，其中R為C1-4烷基團。
  19. 如請求項15所述之方法，其中該金屬硫系化物柱體正交於該基板表面。
  20. 一種用於產生自對準介層窗(self-aligned via)之方法，該方法包含以下步驟：根據請求項15形成一金屬硫系化物柱體；於該基板表面上沉積一介電材料，該介電材料圍繞該金屬硫系化物柱體；以及移除該金屬硫系化物柱體，而留下穿過該介電材料之一介層窗。
TW108107164A 2018-03-06 2019-03-05 形成金屬硫系化物柱體之方法 TWI751406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862639207P 2018-03-06 2018-03-06
US62/639,207 2018-03-06

Publications (2)

Publication Number Publication Date
TW201944536A TW201944536A (zh) 2019-11-16
TWI751406B true TWI751406B (zh) 2022-01-01

Family

ID=67842048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107164A TWI751406B (zh) 2018-03-06 2019-03-05 形成金屬硫系化物柱體之方法

Country Status (6)

Country Link
US (2) US11189529B2 (zh)
JP (1) JP7064009B2 (zh)
KR (1) KR102443038B1 (zh)
CN (1) CN111758155B (zh)
TW (1) TWI751406B (zh)
WO (1) WO2019173447A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751406B (zh) * 2018-03-06 2022-01-01 美商應用材料股份有限公司 形成金屬硫系化物柱體之方法
US11164938B2 (en) * 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
US11430666B2 (en) 2019-12-31 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11268210B2 (en) * 2020-07-10 2022-03-08 Korea Advanced Institute Of Science And Technology Method for manufacturing transition metal chalcogenide and transition metal chalcogenide prepared thereby

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080124833A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for filling holes with metal chalcogenide material
US20130109148A1 (en) * 2011-10-28 2013-05-02 Samsung Electronics Co., Ltd. Methods of forming a pattern and methods of manufacturing semiconductor devices using the same
US20130260527A1 (en) * 2012-03-30 2013-10-03 Micron Technology, Inc. Method of forming a metal chalcogenide material and methods of forming memory cells including same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266289A (ja) * 1996-03-29 1997-10-07 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
US8338087B2 (en) 2004-03-03 2012-12-25 Advanced Technology Materials, Inc Composition and process for post-etch removal of photoresist and/or sacrificial anti-reflective material deposited on a substrate
US7704873B1 (en) 2004-11-03 2010-04-27 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7189626B2 (en) * 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
US20110198555A1 (en) * 2007-10-02 2011-08-18 Ulvac, Inc. Chalcogenide film and manufacturing method thereof
KR101534678B1 (ko) * 2009-02-12 2015-07-08 삼성전자주식회사 텅스텐 콘택 플러그를 산소 분위기에서 ｒｔａ 처리하고, ｒｔｏ 처리된 텅스텐 플러그를 수소 분위기에서 환원시키는 반도체 소자의 제조방법
KR101595488B1 (ko) * 2009-03-18 2016-02-18 삼성전자주식회사 반도체 소자 및 그 형성 방법
US8003521B2 (en) * 2009-04-07 2011-08-23 Micron Technology, Inc. Semiconductor processing
KR101603161B1 (ko) * 2009-05-27 2016-03-15 삼성전자주식회사 도전 구조물, 이의 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
JP5775288B2 (ja) * 2009-11-17 2015-09-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
KR101450225B1 (ko) * 2012-01-03 2014-10-14 연세대학교 산학협력단 상변화 메모리 저항 소자 및 그 제조방법
US9209073B2 (en) * 2013-03-12 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal cap apparatus and method
KR102344660B1 (ko) * 2015-05-27 2021-12-29 에이에스엠 아이피 홀딩 비.브이. 몰리브덴 또는 텅스텐 함유 박막의 ald용 전구체의 합성 및 사용
US9711396B2 (en) * 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
US20170073812A1 (en) 2015-09-15 2017-03-16 Ultratech, Inc. Laser-assisted atomic layer deposition of 2D metal chalcogenide films
TWI680535B (zh) * 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
US9929006B2 (en) 2016-07-20 2018-03-27 Micron Technology, Inc. Silicon chalcogenate precursors, methods of forming the silicon chalcogenate precursors, and related methods of forming silicon nitride and semiconductor structures
TWI751406B (zh) * 2018-03-06 2022-01-01 美商應用材料股份有限公司 形成金屬硫系化物柱體之方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080124833A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for filling holes with metal chalcogenide material
US20130109148A1 (en) * 2011-10-28 2013-05-02 Samsung Electronics Co., Ltd. Methods of forming a pattern and methods of manufacturing semiconductor devices using the same
US20130260527A1 (en) * 2012-03-30 2013-10-03 Micron Technology, Inc. Method of forming a metal chalcogenide material and methods of forming memory cells including same

Also Published As

Publication number Publication date
CN111758155B (zh) 2024-09-13
WO2019173447A1 (en) 2019-09-12
US11189529B2 (en) 2021-11-30
KR20200117049A (ko) 2020-10-13
TW201944536A (zh) 2019-11-16
JP7064009B2 (ja) 2022-05-09
US20190279900A1 (en) 2019-09-12
KR102443038B1 (ko) 2022-09-14
CN111758155A (zh) 2020-10-09
US20220051941A1 (en) 2022-02-17
JP2021516447A (ja) 2021-07-01
US11515207B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
TWI751406B (zh) 形成金屬硫系化物柱體之方法
CN109923642A (zh) 用于自对准图案化的方法
WO2018013778A1 (en) Cvd mo deposition by using mooc14
TW202011519A (zh) 金屬及含金屬化合物之氧化體積膨脹
TWI724323B (zh) 3d記憶體結構中由下而上方式之高深寬比孔洞形成
JP7228568B2 (ja) 自己整合高アスペクト比構造及びその作製方法
US20210404046A1 (en) High Pressure Oxidation of Metal Films
TW201908509A (zh) 用於氧化鎢柱形成之簡化製程流程的鎢選擇性沉積
JP7305622B2 (ja) シリサイド化による金属含有膜の体積膨張
JP7221279B2 (ja) 亜酸化物からの自己整合構造
TWI757478B (zh) 形成鎢支柱的方法