DE102017115252A1 - Verfahren zur Herstellung eines Schichtstapels und Schichtstapel - Google Patents

Verfahren zur Herstellung eines Schichtstapels und Schichtstapel Download PDF

Info

Publication number
DE102017115252A1
DE102017115252A1 DE102017115252.0A DE102017115252A DE102017115252A1 DE 102017115252 A1 DE102017115252 A1 DE 102017115252A1 DE 102017115252 A DE102017115252 A DE 102017115252A DE 102017115252 A1 DE102017115252 A1 DE 102017115252A1
Authority
DE
Germany
Prior art keywords
layer
additional
material composition
substrate
additional layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102017115252.0A
Other languages
English (en)
Inventor
Christoph Klemp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102017115252.0A priority Critical patent/DE102017115252A1/de
Priority to PCT/EP2018/067791 priority patent/WO2019007899A1/de
Priority to US16/628,056 priority patent/US11508878B2/en
Publication of DE102017115252A1 publication Critical patent/DE102017115252A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Schichtstapels angegeben, mit den Schritten:
a) Ausbilden einer ersten Schicht (1) mit einer ersten Materialzusammensetzung auf einem Substrat (9);
b) Durchführen einer Zwischenbearbeitung des Substrats mit der ersten Schicht;
c) Ausbilden einer Zusatzschicht mit einer zweiten Materialzusammensetzung, wobei sich die erste Materialzusammensetzung und die zweite Materialzusammensetzung um höchstens 5 Gewichtsprozent voneinander unterscheiden, zumindest stellenweise unmittelbar auf der ersten Schicht; und
d) Aufbringen einer zweiten Schicht (2) zumindest stellenweise unmittelbar auf die Zusatzschicht.
Weiterhin wird ein Schichtstapel angegeben.

Description

  • Die vorliegende Anmeldung betrifft ein Verfahren zur Herstellung eines Schichtstapels und einen Schichtstapel.
  • Bei der Herstellung von Halbleiterbauelementen werden oftmals verschiedene Materialien übereinander angeordnet. Hierbei können Haftungsprobleme an der Grenzfläche zwischen diesen Materialien entstehen.
  • Eine Aufgabe ist es, ein Verfahren anzugeben, mit dem eine zuverlässige Haftung zwischen Materialien einfach und zuverlässig erzielt werden kann. Weiterhin soll ein Schichtstapel angegeben werden, der sich durch eine hohe Zuverlässigkeit auszeichnet.
  • Diese Aufgaben werden unter anderem durch ein Verfahren beziehungsweise einen Schichtstapel gemäß den unabhängigen Patentansprüchen gelöst. Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen Patentansprüche.
  • Es wird ein Verfahren zur Herstellung eines Schichtstapels angegeben.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Schicht mit einer ersten Materialzusammensetzung auf einem Substrat ausgebildet. Die erste Materialzusammensetzung kann ein oder mehrere Materialien aufweisen. Zum Beispiel ist die erste Schicht eine metallische Schicht. Zum Beispiel enthält die erste Schicht Gold, Silber, Aluminium, Rhodium, Platin oder Nickel. Alternativ enthält die erste Schicht ein dielektrisches Material, beispielsweise ein Oxid, etwa Siliziumoxid, Aluminiumoxid oder Titanoxid, ein Nitrid, etwa Siliziumnitrid, ein Oxinitrid, etwa Siliziumoxinitrid, oder ein Polymermaterial, etwa BCB.
  • Die erste Schicht wird beispielsweise mittels einer chemischen Gasphasenabscheidung (chemical vapor deposition, CVD), etwa einer plasma-gestützten chemischen Gasphasenabscheidung (plasma enhanced chemical vapor deposition, PECVD), physikalischer Gasphasenabscheidung (physical vapor deposition, PVD), etwa durch Sputtern, oder galvanisch aufgebracht.
  • Das Substrat ist beispielsweise ein Wafer, auf dem keine, eine oder mehrere Schichten angeordnet sind, beispielsweise zumindest eine epitaktisch abgeschiedene Halbleiterschicht. Zum Beispiel weist das Substrat einen Träger auf, etwa ein Aufwachssubstrat für die epitaktische Abscheidung einer Halbleiterschicht. In lateraler Richtung, also entlang einer Haupterstreckungsebene des Substrats, kann das Substrat strukturiert oder unstrukturiert sein.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Zwischenbearbeitung des Substrats mit der ersten Schicht durchgeführt. Die Zwischenbearbeitung erfolgt also zu einem Zeitpunkt, zu dem die erste Schicht bereits auf dem Substrat angeordnet ist. Die Zwischenbearbeitung dient beispielsweise der lateralen Strukturierung, der Ausbildung weiterer Schichten oder der Veränderung von zumindest einer Eigenschaft des Substrats und/oder der ersten Schicht, beispielsweise der Verringerung eines elektrischen Widerstands mittels einer thermischen Behandlung, zum Beispiel an einer Grenzfläche zwischen einer Halbleiterschicht und einer Metallschicht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Zusatzschicht mit einer zweiten Materialzusammensetzung ausgebildet. Die Zusatzschicht grenzt insbesondere zumindest stellenweise unmittelbar an die erste Schicht an.
  • Die zweite Materialzusammensetzung und die erste Materialzusammensetzung unterscheiden sich insbesondere um höchstens 10 Gew.-% oder höchstens 5 Gew.-% voneinander. Mit anderen Worten sind die erste Materialzusammensetzung und die zweite Materialzusammensetzung zu mindestens 90 Gew.-% beziehungsweise zu mindestens 95 Gew.-% gleich. Insbesondere können die erste Materialzusammensetzung und die zweite Materialzusammensetzung nominell gleich sein. Das bedeutet, die Zusatzschicht und die erste Schicht können aus demselben Ausgangsmaterial gebildet sein. Zum Beispiel unterscheiden sich die erste Schicht und die Zusatzschicht bezüglich der Materialzusammensetzung nur um eine nach der Abscheidung der ersten Schicht in die erste Schicht eindiffundierte Substanz.
  • Für die Ausbildung der Zusatzschicht eignen sich insbesondere die im Zusammenhang mit der ersten Schicht genannten Verfahren. Die erste Schicht und die Zusatzschicht können mit demselben Verfahren oder mit voneinander verschiedenen Verfahren ausgebildet werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zumindest stellenweise unmittelbar auf die Zusatzschicht eine zweite Schicht aufgebracht. Die zweite Schicht grenzt also zumindest stellenweise unmittelbar an die Zusatzschicht an.
  • Die erste Schicht und die zweite Schicht können sich bezüglich ihrer Materialzusammensetzung grundsätzlich voneinander unterscheiden. Insbesondere enthält die zweite Schicht zumindest ein Material, das in der ersten Schicht nicht enthalten ist. Beispielsweise ist die erste Schicht elektrisch leitfähig und die zweite Schicht elektrisch isolierend oder umgekehrt.
  • Zum Beispiel ist die zweite Schicht eine metallische Schicht. Zum Beispiel enthält die zweite Schicht Gold, Silber, Aluminium, Rhodium, Platin oder Nickel. Alternativ enthält die zweite Schicht ein dielektrisches Material, beispielsweise ein Oxid, etwa Siliziumoxid, Aluminiumoxid oder Titanoxid, ein Nitrid, etwa Siliziumnitrid, ein Oxinitrid, etwa Siliziumoxinitrid, oder ein Polymermaterial, etwa BCB.
  • In mindestens einer Ausführungsform des Verfahrens wird eine erste Schicht mit einer ersten Materialzusammensetzung auf einem Substrat ausgebildet. Eine Zwischenbearbeitung des Substrats mit der ersten Schicht wird durchgeführt. Eine Zusatzschicht mit der zweiten Materialzusammensetzung wird ausgebildet, wobei sich die erste Materialzusammensetzung und die zweite Materialzusammensetzung um höchstens 10 Gew.-%, insbesondere um höchstens 5 Gew.-% voneinander unterscheiden, wobei die Zusatzschicht zumindest stellenweise unmittelbar auf der ersten Schicht ausgebildet wird. Zumindest stellenweise wird unmittelbar auf die Zusatzschicht eine zweite Schicht aufgebracht.
  • Zwischen der ersten Schicht und der zweiten Schicht befindet sich zumindest stellenweise die Zusatzschicht. Zum Beispiel kann die Zusatzschicht so ausgebildet sein, dass die erste Schicht und die zweite Schicht an keiner Stelle unmittelbar aneinander angrenzen. Es hat sich gezeigt, dass mittels der Zusatzschicht negative Einflüsse der Zwischenbearbeitung auf die Haftungseigenschaften zur zweiten Schicht vollständig unterdrückt oder zumindest verringert werden können. Beispielsweise kann vermieden werden, dass eine Zwischenbearbeitung, die ein Ätzverfahren nutzt, zu einer unbeabsichtigten Oberflächenkonditionierung führt, welche die Haftung der zweiten Schicht beeinträchtigt. Die Haftung zur Zusatzschicht kann im Unterschied hierzu ausreichend hoch sein, da sich die erste Schicht und die Zusatzschicht hinsichtlich ihrer Materialzusammensetzung nicht oder nicht wesentlich unterscheiden. Zwischen der ersten Schicht und der Zusatzschicht kann also eine Homo-Grenzfläche vorliegen. Zwischen der ersten Schicht und der zweiten Schicht würde dagegen eine Hetero-Grenzfläche entstehen.
  • Weiterhin kann eine solche Zwischenbearbeitung auch zu einer Erhöhung der Oberflächenrauigkeit einer Oberfläche der ersten Schicht führen, was ebenfalls eine verringerte Haftung bewirken kann.
  • Mittels der Zusatzschicht werden also Einflüsse, etwa bedingt durch die Prozesskette zwischen der ursprünglichen Abscheidung der ersten Schicht und dem Aufbringen der zweiten Schicht, insbesondere auf die Oberflächenqualität der der zweiten Schicht zugewandten Oberfläche der ersten Schicht unterdrückt.
  • Ferner kann mittels der Zusatzschicht eine höhere Robustheit des Herstellungsverfahrens gegenüber Änderungen der Prozesskette zwischen der ursprünglichen Abscheidung der ersten Schicht und dem Aufbringen der zweiten Schicht erzielt werden, da eine Änderung der Zwischenbearbeitung keinen oder nur einen geringeren Einfluss auf die Haftung der zweiten Schicht hat.
  • Gemäß zumindest einer Ausführungsform des Verfahrens modifiziert die Zwischenbearbeitung eine dem Substrat abgewandte Oberfläche der ersten Schicht. Mit anderen Worten bewirkt die Zwischenbearbeitung, dass die Haftung der zweiten Schicht an der ersten Schicht nach der Zwischenbearbeitung anders, insbesondere schlechter wäre als vor der Zwischenbearbeitung.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist eine dem Substrat abgewandte Oberfläche der Zusatzschicht zum Zeitpunkt des Aufbringens der zweiten Schicht gegenüber dem Zeitpunkt nach dem Ausbilden der Zusatzschicht nicht modifiziert. Mit anderen Worten erfolgt zwischen dem Ausbilden der Zusatzschicht und dem Aufbringen der zweiten Schicht auf der Zusatzschicht keine weitere Zwischenbearbeitung, die zu einer Oberflächenmodifikation der Zusatzschicht führen würde. Zum Zeitpunkt des Aufbringens der zweiten Schicht hat die Oberfläche der Zusatzschicht also im Wesentlichen dieselben Eigenschaften wie unmittelbar nach dem Ausbilden der Zusatzschicht auf der ersten Schicht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens beinhaltet die Zwischenbearbeitung eine Temperaturbehandlung. Als Temperaturbehandlung wird allgemein ein Schritt angesehen, bei dem die Temperatur des Substrats über Raumtemperatur erhöht wird, beispielsweise auf mindestens 50 °C, mindestens 100 °C, oder mindestens 200 °C. Bei einer Temperaturbehandlung kann Material des Substrats, beispielsweise Material einer Metallschicht des Substrats, an die Oberfläche der ersten Schicht diffundieren und dadurch die Haftungseigenschaften zur zweiten Schicht verringern.
  • Beispielsweise ist die Temperaturbehandlung zur Verringerung eines Kontaktwiderstands zwischen einzelnen Schichten des Substrats vorgesehen.
  • Mittels der nach der Temperaturbehandlung aufgebrachten Zusatzschicht kann ein negativer Einfluss dieser Temperaturbehandlung auf die Haftungseigenschaften zur zweiten Schicht vermieden oder zumindest verringert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens beinhaltet die Zwischenbearbeitung das Aufbringen einer weiteren Schicht und insbesondere eine Strukturierung der weiteren Schicht zum bereichsweisen Freilegen der ersten Schicht. Die weitere Schicht ist beispielsweise eine dielektrische Schicht, etwa eine Oxidschicht, eine Nitridschicht oder eine Oxinitridschicht. Alternativ kann die weitere Schicht auch eine Metallschicht sein.
  • Beim Freilegen der ersten Schicht, etwa durch ein nasschemisches oder trockenchemisches Ätzverfahren, kann eine Oberflächenkonditionierung des freigelegten Bereichs der ersten Schicht auftreten. Mittels der Zusatzschicht können dadurch bedingte negative Konsequenzen auf die Haftung der zweiten Schicht vermieden oder zumindest verringert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zur Strukturierung der weiteren Schicht eine Maskenschicht aufgebracht. Die Zusatzschicht kann insbesondere ausgebildet werden, bevor die Maskenschicht entfernt wird. Die für die Strukturierung der weiteren Schicht ohnehin verwendete Maskenschicht wird also auch für die strukturierte Ausbildung der Zusatzschicht genutzt. Die Zusatzschicht kann also lateral strukturiert ausgebildet werden, ohne dass hierfür eine zusätzliche Fotolithografie-Ebene erforderlich ist. Beispielsweise ist die Maskenschicht eine Fotolackschicht. Derartige Schichten können durch vergleichsweise sanfte Ätzverfahren entfernt werden, sodass hierbei keine oder zumindest keine signifikante unerwünschte Oberflächenkonditionierung der Zusatzschicht erfolgt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens überdeckt die Zusatzschicht die erste Schicht nur stellenweise. Beispielsweise ist die erste Schicht stellenweise von der Zusatzschicht und stellenweise von der weiteren Schicht überdeckt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die zweite Schicht auf der Zusatzschicht ausgebildet. Beispielsweise eignet sich ein Abscheideverfahren, etwa ein PVD-Verfahren, ein CVD-Verfahren oder ein galvanisches Verfahren. Die zweite Schicht ist also eine auf der Zusatzschicht abgeschiedene Schicht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die zweite Schicht durch ein direktes Bondverfahren mit der Zusatzschicht verbunden. Bei einem direkten Bondverfahren werden die miteinander zu verbindenden, insbesondere vorgefertigten, Fügepartner durch Einwirkung von Druck und/oder Temperatur miteinander verbunden, ohne dass hierfür eine Verbindungsschicht zwischen den Fügepartnern erforderlich ist. Die Verbindung kann über Wasserstoffbrücken-Bindungen und/oder Van-der-Waals-Wechselwirkungen entstehen. Die zweite Schicht wird also getrennt von der Zusatzschicht ausgebildet, etwa durch Abscheidung auf einem weiteren Träger, und nach ihrer Abscheidung an der Zusatzschicht befestigt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist die erste Schicht elektrisch leitfähig und die zweite Schicht elektrisch isolierend oder umgekehrt. Mit anderen Worten ist die erste Schicht ein Leiter und die zweite Schicht ein Isolator oder umgekehrt. Die erste Schicht und die zweite Schicht unterscheiden sich also hinsichtlich ihrer elektrischen Leitfähigkeit grundsätzlich voneinander. Die elektrisch leitfähige Schicht ist beispielsweise metallisch.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist die Zusatzschicht eine Dicke zwischen einschließlich 1 nm und einschließlich 100 nm auf. Es hat sich gezeigt, dass bereits eine vergleichsweise geringe Dicke der Zusatzschicht ausreichend ist, um negative Einflüsse der Zwischenbearbeitung zu unterdrücken. Insbesondere kann die Dicke der Zusatzschicht zwischen einschließlich 2 nm und einschließlich 20 nm betragen. Weiter kann die Zusatzschicht eine geringere Dicke aufweisen als die erste Schicht.
  • Weiterhin wird ein Schichtstapel angegeben.
  • Gemäß zumindest einer Ausführungsform des Schichtstapels weist der Schichtstapel eine erste Schicht mit einer ersten Materialzusammensetzung, eine zweite Schicht und eine Zusatzschicht auf, wobei die Zusatzschicht unmittelbar an die erste Schicht und die zweite Schicht angrenzt und eine zweite Materialzusammensetzung aufweist, die sich von der ersten Materialzusammensetzung um höchstens 10 Gew.-%, etwa um höchstens 5 Gew.-% unterscheidet.
  • Mittels der Zusatzschicht kann die Haftung der Schichten aneinander gesteigert werden.
  • Gemäß zumindest einer Ausführungsform des Schichtstapels ist der Schichtstapel Teil eines optoelektronischen Halbleiterbauelements. Beispielsweise weist das optoelektronische Halbleiterbauelement zumindest eine insbesondere epitaktisch abgeschiedene Halbleiterschicht auf.
  • Gemäß zumindest einer Ausführungsform des Schichtstapels ist die erste Schicht eine metallische Schicht, die eine Halbleiterschicht des optoelektronischen Halbleiterbauelements elektrisch kontaktiert. Beispielsweise ist die zweite Schicht eine elektrisch isolierende Schicht, die auf der der Halbleiterschicht abgewandten Seite der ersten Schicht angeordnet ist.
  • Das eingangs beschriebene Verfahren ist zur Herstellung des beschriebenen Schichtstapels besonders geeignet. Im Zusammenhang mit dem Verfahren beschriebene Merkmale können daher auch auf den Schichtstapel herangezogen werden und umgekehrt.
  • Weitere Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in Verbindung mit den Figuren.
  • Es zeigen:
    • 1A bis 1D ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines Schichtstapels anhand von jeweils in schematischer Schnittansicht dargestellten Zwischenschritten;
    • 2A bis 2C ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines Schichtstapels anhand von jeweils in schematischer Schnittansicht dargestellten Zwischenschritten;
    • 3A bis 3F ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines Schichtstapels anhand von jeweils in schematischer Schnittansicht dargestellten Zwischenschritten;
    • 4A bis 4F ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines Schichtstapels anhand von jeweils in schematischer Schnittansicht dargestellten Zwischenschritten.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.
  • Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein.
  • Ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines Schichtstapels ist in den 1A bis 1D gezeigt, wobei 1D ebenso wie die 2C, 3F und 4F ein Ausführungsbeispiel für einen Schichtstapel darstellt.
  • Eine erste Schicht 1 mit einer ersten Materialzusammensetzung wird auf einem Substrat 9 ausgebildet (1A). Der strukturelle Aufbau des Substrats kann in weiten Grenzen variiert werden, sowohl in lateraler Richtung als auch in vertikaler Richtung, also senkrecht zu einer Haupterstreckungsebene des Substrats.
  • In 1A ist exemplarisch ein Fall gezeigt, bei dem das Substrat 9 einen Träger 95 und auf dem Träger 95 angeordnete Schichten aufweist. Insbesondere sind auf dem Träger 95 eine Halbleiterschicht 91, eine weitere Halbleiterschicht 92 und ein zwischen der Halbleiterschicht 91 und der weiteren Halbleiterschicht 92 angeordneter aktiver Bereich 93 angeordnet. Diese Halbleiterschichten weisen beispielsweise ein III-V-Verbindungshalbleitermaterial oder ein II-VI-Verbindungshalbleitermaterial auf.
  • Die erste Schicht 1 kann direkt an die Halbleiterschicht 91 angrenzen. Alternativ kann die erste Schicht 1 wie in 1A gezeigt an eine Metallschicht 94 angrenzen. Das Substrat 9 und/oder die erste Schicht können in lateraler Richtung strukturiert ausgebildet sein. Beispielsweise weist das Substrat 9 eine Ausnehmung auf, die sich durch den aktiven Bereich 9 hindurch erstreckt, etwa zur elektrischen Kontaktierung der weiteren Halbleiterschicht 92 oder zur lateralen Strukturierung des aktiven Bereichs in einzelne Segmente. Als Träger 95 eignet sich beispielsweise ein Aufwachssubstrat für die epitaktische Abscheidung der Halbleiterschichten 91, 92, 93, etwa Saphir, Siliziumkarbid, Galliumarsenid oder Silizium oder ein von einem Aufwachssubstrat für die Halbleiterschichten verschiedenen Träger. Zur vereinfachten Darstellung ist die in 1A exemplarisch gezeigte Schichtenfolge des Substrats 9 in den nachfolgenden Figuren nicht gezeigt. Insbesondere können auch in den weiteren Ausführungsbeispielen eine, mehrere oder auch alle der gezeigten Schichten des Substrats 9 vorhanden sein.
  • Das Substrat 9 mit der darauf angeordneten ersten Schicht 1 wird, wie in 1B dargestellt, einer Zwischenbearbeitung ausgesetzt. Beispielsweise ist die Zwischenbearbeitung ein Erhitzungsschritt, in dem ein ohmscher Kontakt zwischen der Metallschicht 94 und der Halbleiterschicht 91 hergestellt wird. Bei einem derartigen Erhitzungsschritt kann Material der Metallschicht 94, beispielsweise Nickel, in die erste Schicht 1 eindiffundieren und so eine dem Substrat 9 abgewandte Oberfläche 10 der ersten Schicht modifizieren.
  • Nachfolgend wird, wie in 1C gezeigt, eine Zusatzschicht 3 mit einer zweiten Materialzusammensetzung ausgebildet, wobei die Zusatzschicht 3 unmittelbar an die erste Schicht 1 angrenzt. Die zweite Materialzusammensetzung unterscheidet sich von der ersten Materialzusammensetzung nicht oder zumindest nicht wesentlich, beispielsweise um höchstens 10 Gew.-% oder um höchstens 5 Gew.-%. Aufgrund der gleichen oder zumindest ähnlichen Materialzusammensetzung haften die erste Schicht 1 und die Zusatzschicht 3 trotz des Zwischenbearbeitungsschritts zuverlässig aneinander.
  • Für die Abscheidung der ersten Schicht 1 und der Zusatzschicht 3 eignet sich jeweils ein CVD-Verfahren, ein PVD-Verfahren oder ein galvanisches Verfahren, wobei für die Abscheidung der ersten Schicht 1 und der Zusatzschicht 3 das gleiche Abscheideverfahren oder voneinander verschiedene Abscheideverfahren Anwendung finden können.
  • Eine Dicke der Zusatzschicht beträgt beispielsweise zwischen 1 nm und 100 nm, insbesondere zwischen einschließlich 3 nm und einschließlich 20 nm.
  • Nachfolgend wird, wie in 1D dargestellt, eine zweite Schicht 2 auf das Substrat 9 aufgebracht. Die zweite Schicht 2 grenzt zumindest stellenweise unmittelbar an die Zusatzschicht 3 an. Insbesondere grenzt die zweite Schicht 2 an keiner Stelle unmittelbar an die erste Schicht 1 an. Davon abweichend ist jedoch auch denkbar, dass die zweite Schicht 2 stellenweise an die erste Schicht angrenzt, solange die Stellen, an denen die zweite Schicht an die Zusatzschicht angrenzt, insgesamt eine ausreichende Haftung der zweiten Schicht bewirken. Die zweite Schicht 2 wird beispielsweise mittels eines Abscheideverfahrens auf die Zusatzschicht 3 aufgebracht, etwa durch ein CVD-Verfahren oder ein PVD-Verfahren.
  • Für die erste Schicht 1, die Zusatzschicht 2 und die zweite Schicht 2 eignen sich insbesondere die im allgemeinen Teil der Beschreibung genannten Materialien, beispielsweise Gold für eine elektrisch leitfähige erste Schicht 1 und für die Zusatzschicht 3 sowie BCB für eine elektrisch isolierende zweite Schicht 2.
  • Insbesondere erfolgt zwischen dem Aufbringen der Zusatzschicht 3 und dem Aufbringen der zweiten Schicht 2 auf die Zusatzschicht keine weitere Zwischenbearbeitung, die zu einer Oberflächenmodifikation der dem Substrat 9 abgewandten Oberfläche 30 der Zusatzschicht führen könnte. Insbesondere wird die Oberfläche 30 vor dem Aufbringen der zweiten Schicht 2 keinem Plasma-Verfahren, keinem aggressiven Ätzverfahren und keiner Temperaturbehandlung ausgesetzt.
  • Mit dem beschriebenen Verfahren wird die zweite Schicht 2 also auf eine Schicht aufgebracht, deren Oberfläche weitestgehend die Eigenschaften hat, die sie unmittelbar nach ihrer Abscheidung aufweist. Einflüsse bedingt durch die Zwischenbearbeitung, welche zu einer verringerten Haftung der zweiten Schicht 2 führen könnten, können so unterdrückt oder zumindest verringert werden. Dadurch kann auch für eine zweite Schicht, die sich hinsichtlich ihrer Materialzusammensetzung stark oder sogar vollständig von der ersten Schicht 1 unterscheidet, eine gute Haftung erzielt werden.
  • In dem beschriebenen Ausführungsbeispiel ist die erste Schicht elektrisch leitfähig und die zweite Schicht elektrisch isolierend. Davon abweichend kann jedoch auch die erste Schicht elektrisch isolierend und die zweite Schicht elektrisch leitend sein. Weiterhin ist auch denkbar, dass sowohl die erste Schicht 1 als auch die zweite Schicht 2 elektrisch isolierend oder sowohl die erste Schicht 1 und die zweite Schicht 2 elektrisch leitend sind.
  • Anhand der 2A bis 2C ist ein weiteres Ausführungsbeispiel für ein Verfahren gezeigt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit den 1A bis 1D beschriebenen Ausführungsbeispiel. Insbesondere können die Ausbildung der ersten Schicht 1 und die Zwischenbearbeitung wie im Zusammenhang mit den 1A und 1B beschrieben erfolgen.
  • Die zweite Schicht 2 wird, wie in 2B dargestellt, auf einem weiteren Träger 99 bereitgestellt. Nachfolgend wird die vorgefertigte zweite Schicht 2 an der Zusatzschicht 3 befestigt (2C). Dies erfolgt insbesondere mittels einer direkten Bondverbindung, sodass die zweite Schicht 2 und die Zusatzschicht 3 zumindest stellenweise unmittelbar aneinander angrenzen. Die Zusatzschicht 3 bietet also trotz des Zwischenbearbeitungsschritts für die direkte Bondverbindung eine Oberfläche 30, welche nicht durch die Zwischenbearbeitung beeinträchtigt ist. Eine direkte Bondverbindung kann so besonders zuverlässig zwischen der zweiten Schicht 2 und der Zusatzschicht 3 ausgebildet werden.
  • In den 3A bis 3F ist ein weiteres Ausführungsbeispiel für ein Verfahren gezeigt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit den 1A bis 1D beschriebenen Ausführungsbeispiel.
  • Im Unterschied hierzu werden als Zwischenbearbeitung nach dem Ausbilden der ersten Schicht 1 und dem Aufbringen der zweiten Schicht 2 eine weitere Schicht 4 und eine Maskenschicht 5 aufgebracht. In von der Maskenschicht 5 nicht bedeckten Bereichen der weiteren Schicht 4 werden in der weiteren Schicht Öffnungen 40 ausgebildet, in denen die erste Schicht 1 freiliegt (3C).
  • Nachfolgend wird die Zusatzschicht 3 aufgebracht (3D). In den Öffnungen 40 grenzt die Zusatzschicht 3 unmittelbar an die erste Schicht 1 an. Das Aufbringen der Zusatzschicht 3 erfolgt insbesondere, bevor die Maskenschicht 5 entfernt wird. Die Zusatzschicht bedeckt also auch die Maskenschicht 5. Die für die Ausbildung der Öffnungen 40 vorgesehene Maskenschicht 5 dient also auch der lateralen Strukturierung der Zusatzschicht 3. Nach dem Entfernen der Maskenschicht 5 ist die Zusatzschicht 3 nur noch im Bereich der Öffnungen 40 vorhanden (3E).
  • Bei der lateralen Strukturierung der weiteren Schicht 4 und dem Freilegen der ersten Schicht 1 wird die Oberfläche 10 der ersten Schicht 1 beispielsweise einem Plasma-Verfahren ausgesetzt, welches die Haftung zur zweiten Schicht 2 verringern könnte. Mittels der Zusatzschicht 3 grenzt die zweite Schicht 2 jedoch nicht an die Oberfläche 10 der ersten Schicht 1, sondern an die Oberfläche 30 der Zusatzschicht 3 an, sodass mögliche negative Einflüsse des Plasmaverfahrens auf die Hafteigenschaften der zweiten Schicht 2 vermieden werden können. Die Zusatzschicht 3 muss hierfür die erste Schicht 1 nicht vollflächig bedecken.
  • Von der gezeigten Darstellung abweichend kann die zweite Schicht 2 auch stellenweise an die erste Schicht 1 angrenzen, solange mittels der Zusatzschicht 3 eine hinreichend starke Haftung der zweiten Schicht 2 gewährleistet ist.
  • Das in den 4A bis 4D gezeigte Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit den 3A bis 3F beschriebenen Ausführungsbeispiel. Insbesondere wird ebenfalls als Zwischenbearbeitung eine weitere Schicht 4 aufgebracht und in lateraler Richtung mittels einer Maskenschicht 5 strukturiert (4A bis 4C) .
  • Wie in 4D gezeigt, wird die Maskenschicht 5 jedoch bereits entfernt, bevor die Zusatzschicht 3 aufgebracht wird. Die Zusatzschicht 3 wird beispielsweise mittels eines galvanischen Verfahrens aufgebracht, sodass die Abscheidung der Zusatzschicht 3 lediglich in den Bereichen stattfindet, in denen die elektrisch leitfähige erste Schicht 1 freiliegt. Auf der weiteren Schicht 4 erfolgt dagegen keine Abscheidung der Zusatzschicht 3. Nachfolgend kann die zweite Schicht 2, wie in 4F gezeigt, auf die Zusatzschicht 3 aufgebracht werden.
  • Bei diesem Ausführungsbeispiel ist für eine lateral strukturierte Ausbildung der Zusatzschicht 3, welche die erste Schicht 1 nur bereichsweise überdeckt, also keine Maskenschicht 5 erforderlich. Vielmehr erfolgt die laterale Strukturierung bereits durch die Art der Abscheidung der Zusatzschicht 3.
  • Mit den beschriebenen Verfahren kann auf einfache und zuverlässige Weise jeweils ein Schichtstapel hergestellt werden, bei dem mittels der Zusatzschicht eine gute Haftung zwischen den einzelnen Schichten, also zwischen der ersten Schicht und der Zusatzschicht sowie zwischen der Zusatzschicht und der zweiten Schicht, erzielt werden kann. Ein solcher Schichtstapel kann beispielsweise Teil eines Halbleiterbauelements, insbesondere eines optoelektronischen Halbleiterbauelements, sein. Zum Beispiel kann die erste Schicht eine metallische Schicht sein, die eine Halbleiterschicht des optoelektronischen Halbleiterbauelements elektrisch kontaktiert. Die zweite Schicht kann eine elektrisch isolierende Schicht sein, die beispielsweise auf der der Halbleiterschicht abgewandten Seite der ersten Schicht angeordnet ist.
  • Neben der verbesserten Haftung zwischen den Schichten wird zudem die Flexibilität der Prozessführung erhöht, da eine Modifikation der Zwischenbearbeitung keinen oder zumindest nur einen reduzierten Einfluss auf die Haftung nachfolgend aufgebrachter Schichten hat.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder den Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
  • 1
    erste Schicht
    10
    Oberfläche der ersten Schicht
    2
    zweite Schicht
    3
    Zusatzschicht
    30
    Oberfläche der Zusatzschicht
    4
    weitere Schicht
    40
    Öffnung
    5
    Maskenschicht
    9
    Substrat
    91
    Halbleiterschicht
    92
    weitere Halbleiterschicht
    93
    aktiver Bereich
    94
    Metallschicht
    95
    Träger
    99
    weiterer Träger

Claims (15)

  1. Verfahren zur Herstellung eines Schichtstapels mit den Schritten: a) Ausbilden einer ersten Schicht (1) mit einer ersten Materialzusammensetzung auf einem Substrat (9); b) Durchführen einer Zwischenbearbeitung des Substrats mit der ersten Schicht; c) Ausbilden einer Zusatzschicht mit einer zweiten Materialzusammensetzung, wobei sich die erste Materialzusammensetzung und die zweite Materialzusammensetzung um höchstens 10 Gew.-% voneinander unterscheiden, zumindest stellenweise unmittelbar auf der ersten Schicht; und d) Aufbringen einer zweiten Schicht (2) zumindest stellenweise unmittelbar auf die Zusatzschicht.
  2. Verfahren nach Anspruch 1, wobei die Zwischenbearbeitung eine dem Substrat abgewandte Oberfläche (10) der ersten Schicht modifiziert.
  3. Verfahren nach Anspruch 1 oder 2, wobei eine dem Substrat abgewandte Oberfläche (30) der Zusatzschicht zum Zeitpunkt des Aufbringens der zweiten Schicht gegenüber dem Zeitpunkt nach dem Ausbilden der Zusatzschicht nicht modifiziert ist.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei die Zwischenbearbeitung eine Temperaturbehandlung beinhaltet, so dass Material des Substrats an die Oberfläche der ersten Schicht diffundiert.
  5. Verfahren nach einem der vorherigen Ansprüche, wobei die Zwischenbearbeitung das Aufbringen einer weiteren Schicht (4) und eine Strukturierung der weiteren Schicht zum bereichsweisen Freilegen der ersten Schicht beinhaltet.
  6. Verfahren nach Anspruch 5, wobei zur Strukturierung der weiteren Schicht eine Maskenschicht (5) aufgebracht wird und die Zusatzschicht ausgebildet wird, bevor die Maskenschicht entfernt wird.
  7. Verfahren nach einem der vorherigen Ansprüche, wobei die Zusatzschicht die erste Schicht nur stellenweise überdeckt.
  8. Verfahren nach einem der vorherigen Ansprüche, wobei die zweite Schicht in Schritt c) auf der Zusatzschicht ausgebildet wird.
  9. Verfahren nach einem der Ansprüche 1 bis 7, wobei die zweite Schicht durch ein direktes Bondverfahren mit der Zusatzschicht verbunden wird.
  10. Verfahren nach einem der vorherigen Ansprüche, wobei die erste Schicht elektrisch leitfähig und die zweite Schicht elektrisch isolierend sind oder umgekehrt.
  11. Verfahren nach einem der vorherigen Ansprüche, wobei die Zusatzschicht eine Dicke zwischen einschließlich 1 nm und einschließlich 100 nm aufweist.
  12. Schichtstapel, umfassend: eine erste Schicht (1) mit einer ersten Materialzusammensetzung, einer zweiten Schicht (2) und einer Zusatzschicht (3), wobei die Zusatzschicht unmittelbar an die erste Schicht und die zweite Schicht angrenzt und eine zweite Materialzusammensetzung aufweist, wobei sich die erste Materialzusammensetzung und die zweite Materialzusammensetzung um höchstens 10 Gew.-% voneinander unterscheiden.
  13. Schichtstapel nach Anspruch 12, wobei der Schichtstapel Teil eines optoelektronischen Halbleiterbauelements ist.
  14. Schichtstapel nach Anspruch 13, wobei die erste Schicht eine metallische Schicht ist, die eine Halbleiterschicht (91) des optoelektronischen Halbleiterbauelements elektrisch kontaktiert und wobei die zweite Schicht eine elektrisch isolierende Schicht ist, die auf der der Halbleiterschicht abgewandten Seite der ersten Schicht angeordnet ist.
  15. Schichtstapel nach einem der Ansprüche 12 bis 14, der durch ein Verfahren nach einem der Ansprüche 1 bis 11 hergestellt ist.
DE102017115252.0A 2017-07-07 2017-07-07 Verfahren zur Herstellung eines Schichtstapels und Schichtstapel Ceased DE102017115252A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017115252.0A DE102017115252A1 (de) 2017-07-07 2017-07-07 Verfahren zur Herstellung eines Schichtstapels und Schichtstapel
PCT/EP2018/067791 WO2019007899A1 (de) 2017-07-07 2018-07-02 Verfahren zur herstellung eines schichtstapels und schichtstapel
US16/628,056 US11508878B2 (en) 2017-07-07 2018-07-02 Method of producing a layer stack and layer stack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017115252.0A DE102017115252A1 (de) 2017-07-07 2017-07-07 Verfahren zur Herstellung eines Schichtstapels und Schichtstapel

Publications (1)

Publication Number Publication Date
DE102017115252A1 true DE102017115252A1 (de) 2019-01-10

Family

ID=62837906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017115252.0A Ceased DE102017115252A1 (de) 2017-07-07 2017-07-07 Verfahren zur Herstellung eines Schichtstapels und Schichtstapel

Country Status (3)

Country Link
US (1) US11508878B2 (de)
DE (1) DE102017115252A1 (de)
WO (1) WO2019007899A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316974A (en) * 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
DE10229067A1 (de) * 2002-06-28 2004-01-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20080268632A1 (en) * 2007-04-30 2008-10-30 Fupo Electronics Corporation. LED epiwafer pad manufacturing process & new construction thereof
US20100065322A1 (en) * 2008-09-12 2010-03-18 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
US20100133507A1 (en) * 2007-04-16 2010-06-03 Rohm Co., Ltd. . Semiconductor light emitting device and fabrication method for the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008065125A1 (en) * 2006-11-29 2008-06-05 Nxp B.V. Fabrication of a diffusion barrier cap on copper containing conductive elements
JP2009295753A (ja) * 2008-06-04 2009-12-17 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
JP2012227383A (ja) * 2011-04-20 2012-11-15 Showa Denko Kk 半導体発光素子、電極構造および発光装置
KR101912923B1 (ko) * 2011-12-12 2018-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8853831B2 (en) * 2012-03-29 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method for forming the same
JP6134598B2 (ja) * 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
US20160079172A1 (en) * 2014-09-17 2016-03-17 International Business Machines Corporation Adhesion layer for interconnect structure
US20170053879A1 (en) * 2015-08-21 2017-02-23 Infineon Technologies Ag Method, a semiconductor device and a layer arrangement
US9502248B1 (en) * 2015-10-16 2016-11-22 Infineon Technologies Ag Methods for making a semiconductor chip device
FR3050339B1 (fr) * 2016-04-15 2020-08-28 Enerbee Generateur d'electricite comprenant un convertisseur magneto-electrique et son procede de fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316974A (en) * 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
DE10229067A1 (de) * 2002-06-28 2004-01-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20100133507A1 (en) * 2007-04-16 2010-06-03 Rohm Co., Ltd. . Semiconductor light emitting device and fabrication method for the same
US20080268632A1 (en) * 2007-04-30 2008-10-30 Fupo Electronics Corporation. LED epiwafer pad manufacturing process & new construction thereof
US20100065322A1 (en) * 2008-09-12 2010-03-18 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GUPTA, R. P. [et al.]: Diffusion of gallium in thin gold films on GaAs. In: Thin Solid Films, Vol. 151, 1987, No. 3, S. L121-L125. *
SEIGAL, P. K. [et al.]: Adhesion studies of GaAs-based ohmic contact and bond pad metallization. In: Thin Solid Films, Vol. 290-291, 1996, S. 503-507. *

Also Published As

Publication number Publication date
US11508878B2 (en) 2022-11-22
US20200176640A1 (en) 2020-06-04
WO2019007899A1 (de) 2019-01-10

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE2355567B2 (de) Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen
DE102011090172B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2142146B2 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
EP2332183A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE2920444C2 (de) Verfahren zur ohmschen Kontaktierung eines Halbleiterbauelements
DE102008060704A1 (de) Zusammengesetzter Passivierungsprozess für Nitrid-Feldeffekttransistoren
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
DE2436449B2 (de) Schottky-diode sowie verfahren zu ihrer herstellung
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE112021000892T5 (de) Halbleiterbauteil, ein dieses aufweisendes halbleitergehäuse, und verfahren zur herstellung eines halbleiterbauteils
DE3419225A1 (de) Gaas-halbleitervorrichtung
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102012111245A1 (de) Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
DE102019118681A1 (de) Leistungs-metallisierungsstruktur für halbleitervorrichtungen
DE102017115252A1 (de) Verfahren zur Herstellung eines Schichtstapels und Schichtstapel
DE102017107198A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final