DE102009010891A1 - Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt - Google Patents

Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt Download PDF

Info

Publication number
DE102009010891A1
DE102009010891A1 DE200910010891 DE102009010891A DE102009010891A1 DE 102009010891 A1 DE102009010891 A1 DE 102009010891A1 DE 200910010891 DE200910010891 DE 200910010891 DE 102009010891 A DE102009010891 A DE 102009010891A DE 102009010891 A1 DE102009010891 A1 DE 102009010891A1
Authority
DE
Germany
Prior art keywords
semiconductor material
metal layer
contact
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200910010891
Other languages
English (en)
Inventor
Sandra Heim
Dethard Dr. Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
SiCED Electronics Development GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiCED Electronics Development GmbH and Co KG filed Critical SiCED Electronics Development GmbH and Co KG
Priority to DE200910010891 priority Critical patent/DE102009010891A1/de
Publication of DE102009010891A1 publication Critical patent/DE102009010891A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial (2) aus Siliziumkarbid, kurz SiC, auf welchem eine Isolatorschicht (3) angeordnet ist, angegeben. Dabei wird ein bis zum Halbleitermaterial (2) reichendes Loch in der Isolatorschicht (3) hergestellt und eine Metallschicht (6) auf die Isolatorschicht (3) und im Bereich des zumindest einen Lochs auf das Halbleitermaterial (2) aufgebracht. Anschließend wird die entstandene Struktur erhitzt, sodass die Metallschicht (6) im Wesentlichen nur mit dem Halbleitermaterial (2) chemisch reagiert und/oder mit diesem eine Legierung bildet. Schließlich wird die Metallschicht (6) im Bereich der Isolatorschicht (3) wieder entfernt. Weiterhin wird ein Halbleiterbauelement (1) angegeben, welches einen erfindungsgemäßen Kontakt (4, 4a..4c) umfasst.

Description

  • Es wird ein Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid, kurz SiC, angegeben, auf welchem eine Isolatorschicht angeordnet ist. Weiterhin wird ein Halbleiterbauelement mit einem solchen Kontakt angegeben.
  • Siliziumkarbid hat sich in den letzten Jahren als Material für Halbleiterbauelemente wie Varistoren, Schottky-Dioden, Sperrschicht-Feldeffekttransistoren und darauf basierende elektronische Schaltkreise und Sensoren, die hohe Temperaturen oder hohe Dosen ionisierender Strahlung aushalten müssen, etabliert. Aufgrund der guten Wärmeleitfähigkeit wird SiC auch als Substrat für andere Halbleitermaterialen eingesetzt. Halbleiterbauelemente welche auf SiC-Basis hergestellt wurden können nämlich bei deutlich höheren Temperaturen (zirka 200–300°C, unter Extrembedingungen bis 600°C) betrieben werden als Silizium-basierte Schaltungen (zirka 150°C).
  • Die Erfindung betrifft nun insbesondere das Kontaktieren eines SiC-Halbleitergebiets mit vorzugsweise geringem, ohmschen Kontaktwiderstand in präzise definierbaren Kontaktlöchern, die sich in einer oder mehreren übereinander gestapelten Isolatorschichten befinden. Das Problem wird am Beispiel eines in der 1 dargestellten Kontakts 1 erläutert, der etwa Teil eines MOSFET sein kann.
  • Die 1 zeigt ein Halbleitermaterial 2, welches aus einem schwach dotierten Bereich 2a und einem stärker dotierten Bereich 2b besteht. Dabei können die Leitungstypen in beiden Bereichen 2a und 2b gleich oder auch unterschiedlich sein. Bei entsprechend hoher Dotierung der Bereichs 2a kann der Be reich 2b überhaupt entfallen. Auf dem Halbleitermaterial 2 befindet sich eine Isolatorschicht 3, welche im Bereich 2b geöffnet ist. Auf dem Bereich 2b ist überdies ein von der Isolatorschicht 3 beabstandeter Kontakt 4' angeordnet. Schließlich befindet sich auf der beschriebenen Struktur eine Leiterbahn 5.
  • Bei dem erwähnten MOSFET ist es wie bei vielen anderen Bauelementen notwendig, die Halbleiteroberfläche mit einer isolierenden Dünnschicht (z. B. SiO2, Si3N4 oder SiOxNy) abzudecken, um sie elektrisch von darüber liegenden Leiterbahnen zu isolieren. Um ein Halbleitergebiet nun elektrisch zu kontaktieren, wird ein Loch in den Isolator geformt, sodass sich dort Halbleiter und Metall berühren. Aus Gründen der Packungsdichte von Elementen eines integrierten Schaltkreises ist es wünschenswert, das Kontaktgebiet, d. h. die Kontaktfläche, einerseits so klein wie möglich zu halten und andererseits so präzise wie möglich an der gewünschten Position auf dem Halbleitergebiet zu platzieren. Um aus dem Metall-Halbleiterkontakt einen ohmschen Kontakt zu formen, ist in der Regel eine thermische Behandlung erforderlich, die dafür sorgt, dass sich eine Legierung zwischen Metall und Halbleiter bildet. Trotz dieser Behandlung soll das Metall aber nicht oder möglichst wenig mit dem Isolator reagieren, um dessen elektrische Isolationsfähigkeit nicht wesentlich zu beeinträchtigen.
  • In der Silizium-Technologie genügt zum Erzeugen eines ohmschen Kontaktes eine Formiertemperatur, die weniger als 400°C beträgt. Das Metall reagiert bei dieser Temperatur noch nicht mit dem Isolator.
  • Diese Methode kann für Halbleiterbauelemente aus SiC aber leider nicht angewendet werden, weil zur Bildung eines ohmschen Kontaktes mit SiC eine Temperatur von zirka 1000°C erforderlich ist. Die üblicherweise verwendeten Metalle, wie zum Beispiel Ni, Al, Ti, Fe, Cr, W, Mo, reagieren bei dieser Temperatur aber bereits mit dem Isolator und degradieren dessen Isolationfähigkeit.
  • Nach dem Stand der Technik wird daher bei SiC die Metallschicht/der Kontakt räumlich von der Isolatorschicht getrennt (lateraler Abstand d in 1), sodass die Metallschicht beim Erhitzen nicht mit der Isolatorschicht chemisch reagieren kann. Da der Abstand d der beiden Schichten typischerweise d > 1 μm beträgt, muss das Loch bei einem Kontaktdurchmesser von 1 μm einen Durchmesser von mehr als 3 μm aufweisen. Die Strukturierung der Metallschicht kann dabei mit dem an sich bekannten „Lift-Off-Verfahren” durchgeführt werden, bei dem ein Photolack auf das Halbleitermaterial aufgebracht wird, ein Loch bis zum Halbleitermaterial darin geformt wird, dann eine Metallschicht aufgebracht wird und der überflüssige Teil der Metallschicht schließlich durch Unterätzen des Photolacks entfernt wird.
  • Das erwähnte Verfahren hat jedoch einige Nachteile. Beispielsweise wird die Packungsdichte durch den notwendigen Spalt der Breite d zwischen Metallkontakt und Isolatorschicht erheblich reduziert. Außerdem führen Streuungen der Prozeßparameter zu einer erheblichen Streuung der Spaltbreite (in der 1 mit „d” bezeichnet) über den Wafer. Weiterhin kann das „Lift-Off-Verfahren” zur Verschmutzung der Wafer-Oberfläche durch Metallpartikel führen. Auch kann thermische Überbelastung des Photolacks dazu führen, dass die Metallschicht nur schwer abgelöst werden kann. Schließlich ist die Halbleiteroberfläche im Bereich des Spalts weder sauber elektrisch kontaktiert noch sauber isoliert. Dieser Bereich ist daher anfällig für Kontamination durch nachfolgende Prozesse.
  • Die Aufgabe der Erfindung ist es daher, ein verbessertes Verfahren zur Herstellung eines Kontakts auf einem Halbleitermaterial aus Siliziumkarbid, beziehungsweise ein verbessertes Halbleiterbauelement, anzugeben.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und ein Halbleiterbauelement mit den Merkmalen des Patenanspruchs 8 gelöst.
  • Demgemäß umfasst ein Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid, auf welchem eine Isolatorschicht angeordnet ist, die Schritte:
    • a) Herstellen zumindest eines bis zum Halbleitermaterial reichenden Lochs in der Isolatorschicht,
    • b) Aufbringen einer Metallschicht auf die Isolatorschicht und im Bereich des zumindest einen Lochs auf das Halbleitermaterial,
    • c) Erhitzen der in Schritt b) entstandenen Struktur sodass die Metallschicht im Wesentlichen nur mit dem Halbleitermaterial chemisch reagiert und/oder mit diesem eine Legierung bildet und
    • d) Entfernen der Metallschicht im Bereich der Isolatorschicht.
  • Weiterhin umfasst demgemäß ein Halbleiterbauelement:
    • – ein Halbleitermaterial aus Siliziumkarbid,
    • – eine auf dem Halbleitermaterial angeordnete Isolatorschicht, mit zumindest einem bis zum Halbleitermaterial reichenden Loch,
    • – eine im Bereich des Lochs auf dem Halbleitermaterial angeordneter Kontakt aus Metall, welcher unmittelbar an die Isolatorschicht angrenzt und zumindest an der Grenzfläche zum Halbleitermaterial chemisch mit diesem verbunden ist oder mit diesem eine Legierung bildet.
  • Erfindungsgemäß wird also eine Metallschicht auf eine solche Temperatur erhitzt, dass sie im Wesentlichen nur mit dem Halbleitermaterial chemisch reagiert und/oder mit diesem eine Legierung bildet, das heißt mit dem Halbleitermaterial deutlich stärker als mit der Isolatorschicht interagiert. Im Idealfall reagiert die Metallschicht bei dieser Temperatur über haupt nicht mit der Isolatorschicht. Dabei bildet sich zwischen Metallschicht und Halbleitermaterial eine solche Verbindung, welche gegen den nachfolgenden Prozess zum Entfernen der Metallschicht im Wesentlichen resistent ist, dass heißt nicht oder nur wenig abgetragen wird. Damit ist es möglich, auf SiC-Substraten Metallschichten anzubringen, welche direkt, d. h. ohne Bildung eines Spaltes an die Isolatorschicht angrenzen. Vorteilhaft kann ein störanfälliger „Lift-Off-Prozess” somit umgangen werden. Daraus ergeben sich unmittelbar einige Vorteile. Beispielsweise kann die Packungsdichte gegenüber den nach dem Stand der Technik bekannten Verfahren erheblich erhöht werden, da die bis dato nötige Spaltbreite entfällt. Das Verhältnis der Lochfläche zu Kontaktfläche beträgt nach dem Stand der Technik 32/12 = 9, erfindungsgemäß aber nurmehr 1. Beispielsweise kann auch bei Leistungstransistoren so das Verhältnis von Kanalweite zu Fläche erhöht werden. Schließlich entfällt eine Verschmutzung des Wafers durch Metallpartikel, so wie dies beim Lift-Off-Prozess möglich ist. Schließlich ist das Halbleitermaterial durch den wegfallenden Spalt im Lochbereich überall in einer definierten Art und Weise entweder elektrisch kontaktiert oder isoliert.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen sowie aus der Beschreibung in Zusammenschau mit den Figuren der Zeichnung.
  • Besonders vorteilhaft ist es, wenn die in Schritt d) entstandene Struktur in einem Schritt e) nach dem Schritt d) auf eine höhere Temperatur als in Schritt c) erhitzt wird. Auf diese Weise kann die Metallschicht in Schritt c) auf dem Halbleitermaterial mit einer relativ niedrigen Temperatur, bei welcher die Isolationsschicht nicht oder nur wenig beeinträchtigt wird, „vorfixiert” werden und nach dem Entfernen der überflüssigen Metallschicht in der erforderlichen Weise, das heißt mit hoher Temperatur, mit dem Halbleitermaterial verbunden werden. Dieser Schritt ist insbesondere dann vor teilhaft, wenn sich im Schritt c) noch kein ohmscher Kontakt zwischen Metallschicht und Halbleitermaterial gebildet hat.
  • Günstig ist es, wenn die Isolatorschicht nach dem Schritt d) entfernt wird. Bei dieser Variante der Erfindung wird, wenn nötig oder gewünscht, die Isolatorschicht wieder entfernt. Dieser Schritt kommt insbesondere bei der Herstellung von Dioden in Betracht. „Nach dem Schritt d)” kann auch „nach dem Schritt e)” bedeuten, sofern dieser Schritt ausgeführt wurde. Aber selbst wenn Schritt e) ausgeführt wird, kann die Isolatorschicht schon nach dem Schritt d) entfernt werden.
  • Günstig ist es auch, wenn der Bereich, in welchem das SiC-Halbleitermaterial mit dem Material der Metallschicht chemisch reagiert und/oder mit diesem eine Legierung (z. B. Nix Aly Siz) gebildet hat, nach dem Schritt d) elektrisch kontaktiert wird. Beispielsweise können hier Leiterbahnen aus Al auf den Kontakt aufgebracht werden. „Nach dem Schritt d)” bedeutet hier „nach dem Schritt e)” sofern dieser ausgeführt wurde.
  • Besonders vorteilhaft ist es, wenn das Material der Metallschicht in Schritt c) an der Grenzfläche zum SiC-Halbleitermaterial während der ersten Temperaturbehandlung ein Silizid bildet. Dies ist eine Verbindung, die besonders resisitiv gegenüber nachfolgenden Prozessschritten ist. Als Silizid bindende Metalle mit einem Schmelzpunkt > 1000°C kommen hier beispielsweise Ni, Cr, Ti und Wo, aber insbesondere auch eine Mischung aus Ni und Al in Betracht, wobei der Volumensanteil des Al im Bereich zwischen 1%–50% liegt.
  • In einer vorteilhaften Variante der Erfindung wird die in Schritt b) entstandene Struktur auf 400°C bis 600°C erhitzt. Dies ist ein Temperaturbereich, in dem zwar das Kontaktmetall mit den das SiC-Halbleitermaterial bildenden Komponenten Si und C interagiert, nicht jedoch mit der Isolatorschicht. Als besonders geeignete Prozessparameter haben sich eine Erhit zung auf eine Temperatur von T = 500°C während einer Dauer von 2 bis 4 Minuten herausgestellt.
  • In einer weiteren vorteilhaften Variante der Erfindung wird die in Schritt d) entstandene Struktur auf eine im Bereich zwischen 900°C ≤ T ≤ 1100°C liegende Temperatur für ebenfalls etwa 2–4 Minuten erhitzt. Dies ist ein Temperaturbereich, in dem das Kontaktmetall mit dem SiC-Halbleitermaterial weiter reagiert, dagegen nicht oder nur wenig mit der Isolatorschicht. Auf diese Weise kann die Qualität des Kontakts weiter verbessert werden.
  • Günstig ist es schließlich, wenn der auf dem Halbleitermaterial angeordnete Kontakt einen Kontakt eines Feldeffekttransistors bildet. Mit Hilfe der Erfindung ist es möglich, den zur Trennung von Gate- und Source-Elektrode notwendigen Isolator direkt an das Kontaktgebiet anschließen zu lassen. Die Zellbreite kann dadurch erheblich verringert und damit die Kanalweite pro Fläche erhöht werden. Der nötige Platzbedarf für die Source- und Gate-Kontaktierung hängt somit nicht mehr vom Kontaktierungsverfahren ab, sondern im Wesentlichen von der Strukturierungstechnik des Kontaktloches im Isolator und des Grabens im SiC.
  • An dieser Stelle wird darauf hingewiesen, dass sich die genannten Variationen des erfindungsgemäßen Verfahrens und die daraus resultierenden Vorteile auch auf das erfindungsgemäße Halbleiterbauelement beziehen und umgekehrt.
  • Die obigen Ausgestaltungen und Weiterbildungen der Erfindung lassen sich auf beliebige Art und Weise kombinieren.
  • Die vorliegende Erfindung wird nun nachfolgend anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigen dabei:
  • 1 einen Kontakt mit einem SiC-Halbleitermaterial nach dem Stand der Technik;
  • 2 ein SiC-Halbleitermaterial mit Isolator nach dem Auftragen einer Metallschicht;
  • 3 die Anordnung aus 2 nach dem Erhitzen;
  • 4 die Anordnung aus 3 nach dem Entfernen der Metallschicht;
  • 5 die Anordnung aus 4 nach dem Entfernen der Isolatorschicht;
  • 6 die Anordnung aus 4 nach dem Aufbringen einer Leiterbahn;
  • 7 Verfahrensschritte zur Herstellung eines erfindungsgemäßen Feldeffekttransistors;
  • 8 einen alternativen erfindungsgemäßen Feldeffekttransistor.
  • In den Figuren der Zeichnung sind gleiche und funktionsgleiche Elemente und Merkmale – sofern nichts Anderes ausgeführt ist – mit denselben Bezugszeichen versehen.
  • 2 zeigt schematisch ein Halbleitermaterial 2 mit einer darauf angeordneten Isolatorschicht 3, beispielsweise SiOxNy, SiO2 oder Si3N4). Das SiC-Halbleitermaterial 2 weist einen mittelstark dotierten Bereich 2a (Dottierstoffkonzentration > 1016 cm–3) und einen stark dotierten Bereich 2b (Dottierstoffkonzentration > 1019 cm–3)auf. Dabei können die Leitungstypen in beiden Bereichen 2a und 2b gleich oder auch unterschiedlich sein. Bei entsprechend hoher Dotierung der Bereichs 2a kann der Bereich 2b auch entfallen. In die Isolatorschicht 3 wurde bereits ein Loch geformt und danach eine Metallschicht 6 aufgetragen. Das Loch kann dabei mittels Lithografie und Ätztechnik strukturiert sein. Die Geometrie des Kontaktlochs kann frei gewählt werden. Insbesondere kann das Loch sehr klein sein (z. B. 0,5 μm Weite). Die Metallschicht 6, die einige 10 nm Dick ist (typisch 40 nm) wird beispielsweise durch Kathodenzerstäuben (Sputtern) oder Aufdampfen aufgebracht.
  • 3 zeigt die Anordnung aus 2 nach dem ersten Erhitzen. Das Material der Metallschicht 6 hat sich hier mit dem SiC-Halbleitermaterial 2 chemisch verbunden und/oder bildet mit diesem eine Legierung (z. B. Nix Aly Siz) und formt somit dort den Kontakt 4. Im Bereich der Isolatorschicht 3 ist die Metallschicht dagegen unverändert geblieben. Typische Werte für eine geeignete Temperatur sind T = 400–600°C, insbesondere T = 500°C, die für eine Zeitspanne von 2 bis 4 Minuten beibehalten wird. Durch das „Ansilizieren” verändert sich das Gefüge in der Metallschicht vorerst meist nur an der Grenzfläche zum SiC-Halbleitermaterial. Es bildet sich dabei noch nicht notwendigerweise ein ohmscher Kontakt.
  • 4 zeigt die Anordnung aus 3 nach dem Entfernen der Metallschicht 6. Gut zu erkennen ist, dass die Metallschicht 6 nur im Bereich der Isolatorschicht 3 entfernt wurde. Der Kontakt 4, der zumindest im Bereich der Grenzfläche zum SiC-Halbleitermaterial eine andere chemische Struktur als die Metallschicht 6 aufweist, wurde dagegen nicht entfernt. Für diesen Vorgang kann ein Nassätzprozess vorgesehen sein, wobei das Ätzmittel so gewählt wird, dass die Metallschicht 6 im Bereich der Isolatorschicht 3 wesentlich stärker angegriffen wird, als der Kontakt 4. Besteht die Metallschicht 6 aus einer NiAl-Mischung, kommt z. B. konzentrierte Schwefelsäure als Ätzmittel in Betracht. Die Ätzraten unterscheiden sich dabei vorzugsweise um mindestens den Faktor 5 oder besonders vorteilhaft um mindestens den Faktor 10. Somit verbleibt zumindest ein Teil des Kontakts 4, wenn nicht der ganze Kontakt 4, auf dem Halbleitermaterial 2.
  • 5 zeigt die Anordnung aus 4 nach dem Entfernen der Isolatorschicht 3. Die dargestellte SiC-Halbleiterstruktur eignet sich insbesondere für die Herstellung von Dioden.
  • 6 zeigt eine alternative Weiterverarbeitung der Anordnung aus 4, nämlich nach dem Aufbringen einer Leiterbahn 5. Diese Leiterbahn verbindet verschiedene elektronische Elemente im Halbleitermaterial 2 oder Anschlusskontakte in an sich bekannter Weise.
  • Vorteilhaft kann zur Verbesserung der Eigenschaften des Kontakts 4 die in 4 oder 5 gezeigte Struktur nochmals erhitzt werden, vorzugsweise bei etwa T ≈ 1000°C für eine Zeitspanne von 2 Minuten. Dabei findet eine weitere Verbindung des Kontakts 4 mit dem Halbleitermaterial 2 statt, die (spätestens jetzt) zur Bildung eines ohmschen Kontakts führt. Die Isolatorschicht 3 sowie das Halbleitermaterial 2 mit Ausnahme der Grenzfläche zum Kontakt 4 verändern sich bei diesem Schritt nicht oder nur unwesentlich.
  • 7 zeigt Verfahrensschritte zur Herstellung eines erfindungsgemäßen Feldeffekttransistors. Im ersten Schritt S1) ist das noch unbehandelte SiC-Halbleitermaterial 2 mit der darauf angeordneten Isolatorschicht 3 dargestellt, etwa eine 1 μm dicke Schicht aus SiO2. Das Halbleitermaterial 2 weist mehrere Bereiche 2a..2e auf, die verschieden dotiert sind. Der Bereich 2a ist mittelstark n-dotiert, der Bereich 2b mittelstark p-dotiert, der Bereich 2c stark n-dotiert, der Bereich 2d mittelstark n-dotiert und der Bereich 2e schwach p-dotiert. Die in 7 dargestellte Anordnung bildet das Grundgerüst eines JFET beziehungsweise einer JFET-Streifenzelle.
  • Wie am Beispiel des erwähnten JFET gezeigt werden wird, kann die Erfindung besonders vorteilhaft bei Feldeffekttransistoren (z. B. JFET, MOSFET, IGBT, etc.), beispielsweise in Verbindung mit der bekannten Spacertechnik, angewendet werden. Das erfindungsgemäße Verfahren wird nun dazu verwendet, um drei Halbleitergebiete ohmsch zu kontaktieren, den Bereich 2c, welcher die Source bildet, die dem Bereich 2b entsprechende p-Wanne, welche die Source umgibt, und das zum Ab schnüren des n-Kanals dienende, mit dem Gate verbundene, obere p+ Gebiet 2e. Ein an sich bekanntes Kontaktmetall, um die p+ und n+-Gebiete mit ein und demselben Metall ohmsch zu kontaktieren, ist eine NiAl-Mischung mit 8% Volumsanteil Al. Wie bereits beschrieben, ist es mit der Erfindung möglich, den zur Trennung von Gate- und Source-Elektrode notwendigen Isolator direkt an das Kontaktgebiet anschließen zu lassen. Die Zellbreite kann dadurch erheblich verringert und damit die Kanalweite pro Fläche erhöht werden. Der Platzbedarf für die Source- und Gate-Kontaktierung ist gegenüber dem Stand der Technik deutlich verringert, wie in den folgenden Figuren gezeigt wird.
  • Im zweiten Schritt S2) wird ein Loch durch die Isolatorschicht 3, durch den Bereich 2e und teilweise im Bereich 2d geformt. Dies kann beispielsweise mit Hilfe von Lithographie und Trockenätztechnik erfolgen. Die Seitenwände des Lochs sollten dabei einen Flankenwinkel aufweisen, der für die Spacer-Technik geeignet ist, vorzugsweise 80–90°.
  • Im dritten Schritt S3) wird ein zweiter Bereich 3b der Isolatorschicht 3 auf dessen ersten Bereich 3a aufgebracht. Der Bereich 3b stellt dabei ein Spacer-Oxid dar, das beispielsweise mit dem CVD-Verfahren (Chemical Vapor Deposition) abgeschieden wird und eine möglichst gleichförmige Kantenabdeckung aufweisen sollte.
  • Im Schritt S4) wird nun ein kleineres Loch durch den zweiten Bereich 3b, die Bereiche 2d und 2c bis zum Bereich 2b geformt. Dies kann mit Hilfe eines anisotropen Trockenätzprozesses geschehen. Am oberen Teil der Seitenwand des Lochs bleibt dabei ein Teil der Isolierschicht stehen, der sogenannte „Spacer”, der das obere p-Gebiet vom unteren n+-Gebiet und p-Gebiet elektrisch isoliert. Deshalb ist dieses Verfahren auch unter dem Begriff „Spacer-Technik” bekannt.
  • Im fünften Schritt S5) wird ein Teil des zweiten Bereichs 3b der Isolatorschicht 3 entfernt.
  • Im sechsten Schritt S6) wird nun eine Metallschicht 6 aufgebracht und anschließend erhitzt. Im gezeigten Beispiel wird die bereits erwähnte NiAl-Mischung durch Sputtern aufgebracht und etwa auf 500°C erhitzt. In der 7 ist der Zustand nach dem Erhitzen gezeigt. Die Metallschicht 6 hat in den Bereichen, wo sie mit dem Halbleitermaterial 2 in Kontakt steht chemisch reagiert und/oder eine Legierung mit diesem gebildet, es hat dort „ansiliziert”. Es bilden sich dort die Kontakte 4a..4c.
  • Im siebenten Schritt S7) wird der überflüssige Teil der Metallschicht 6 entfernt, etwa durch Naßätzen mit konzentrierter Schwefelsäure. Die Kontakte 4a..4c bleiben aber von diesem Vorgang unberührt.
  • Im achten Schritt S8) wird schließlich eine Leiterbahn 5a..5c auf die entstandene Anordnung aufgebracht, um den JFET mit Anschlusskontakten oder anderen Bauelementen zu verdrahten. Darüber hinaus wird ein stark n-dotierter Bereich auf die Unterseite des Halbleitermaterials 2 aufgebracht, darauf ein Kontakt 4d' und schließlich eine Leiterbahn 5d. Als Leiterbahnmaterial kommt beispielsweise Al in Betracht, das mittels Lithografie und Ätztechnik weiter geformt werden kann.
  • In der 7 ist sehr gut zu sehen, dass der Kontakt 4b nicht notwendigerweise planar ist, sondern auch vertikal angeordnet sein kann, beziehungsweise horizontale und vertikale Abschnitte umfassen kann. Darüber hinaus kann ein Kontakt 4b an mehrere verschiedene Bereiche angrenzen. Im gezeigten Beispiel sind dies die Bereiche 2b, 2c und 2d. An dieser Stelle wird auch angemerkt, dass die Kanten der einzelnen Schichten in der Realität nicht scharf sondern in der Regel mehr oder minder rund sind. Wie die Kanten konkret ausgeformt sind, hängt maßgeblich vom verwendeten Fertigungsprozess ab.
  • 8 zeigt nun einen alternativen erfindungsgemäßen Feldeffekttransistor, welcher dem in 7 dargestellten Transis tor sehr ähnlich ist. Als Unterschied befindet sich beim Transistor in 8 allerdings eine Isolatorschicht 3 über den Kontakten 4a und 4c beziehungsweise den Leiterbahnen 5a und 5c, sodass die Leiterbahnen 5a und 5b beziehungsweise 5c und 5b übereinander geführt werden können.
  • An dieser Stelle sei darauf hingewiesen, dass sich die Erfindung natürlich nicht nur auf Feldeffekttransistoren bezieht, auch wenn dieser zur Erläuterung der Erfindung herangezogen wurde. Die Erfindung bezieht sich vielmehr auf alle Arten von Halbleiterbauelementen auf SiC-Basis.

Claims (10)

  1. Verfahren zur Herstellung eines Kontakts (4) an der Oberfläche eines mit einer Isolationsschicht (3) versehenen Halbleitermaterials (2) aus Siliziumkarbid, durch Ausführen folgender Schritte: a) Erzeugung zumindest eines einen Bereich des Halbleitermaterials (2) freilegenden Loches in der Isolatorschicht (3), b) Aufbringen einer Metallschicht (6) auf die Isolatorschicht (3) und den durch das Loch freigelegten Bereich des Halbleitermaterials (2), c) Erhitzen der in Schritt b) entstandenen Struktur auf eine erste Temperatur derart, dass das Material der Metallschicht (6) im Wesentlichen nur mit dem SiC-Halbleitermaterial (2) chemisch reagiert und/oder mit diesem eine Legierung bildet und d) Entfernen der Metallschicht (6) im Bereich der Isolatorschicht (3)
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die in Schritt d) entstandene Struktur in einem Schritt e) auf eine zweite Temperatur erhitzt wird, wobei die zweite Temperatur höher ist als die erste Temperatur.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Isolatorschicht (3) nach dem Schritt d) entfernt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Bereich, in welchem das Halbleitermaterial (2) mit der Metallschicht (6) chemisch reagiert oder mit diesem eine Legierung gebildet hat, nach dem Schritt d) elektrisch kontaktiert wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Metallschicht (6) aus einem silizidbildenden Material besteht, dessen Schmelzpunkt oberhalb von 1000°C liegt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erste Temperatur im Bereich zwischen 400°C und 600°C liegt.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die zweite Temperatur im Bereich zwischen 900°C und 1100°C liegt.
  8. Halbleiterbauelement (1), aufweisend – ein Halbleitermaterial (2) aus Siliziumkarbid, – eine auf dem Halbleitermaterial (2) angeordnete Isolatorschicht (3), mit zumindest einem bis zum Halbleitermaterial (2) reichenden Loch, – ein im Bereich des Lochs auf dem Halbleitermaterial (2) angeordneter Kontakt (4, 4a..4c) aus Metall, welcher unmittelbar an die Isolatorschicht (3) angrenzt und zumindest an der Grenzfläche zum Halbleitermaterial (2) chemisch mit diesem verbunden ist und/oder mit diesem eine Legierung bildet.
  9. Halbleiterbauelement (1) nach Anspruch 8, dadurch gekennzeichnet, dass die chemische Verbindung an der Grenzfläche ein Silizid ist.
  10. Halbleiterbauelement (1) nach einem der Ansprüche 8 bis 9, dadurch gekennzeichnet, dass der auf dem Halbleitermaterial (2) angeordnete Kontakt (4, 4a..4c) einen Kontakt eines Feldeffekttransistors bildet.
DE200910010891 2009-02-27 2009-02-27 Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt Ceased DE102009010891A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200910010891 DE102009010891A1 (de) 2009-02-27 2009-02-27 Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200910010891 DE102009010891A1 (de) 2009-02-27 2009-02-27 Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt

Publications (1)

Publication Number Publication Date
DE102009010891A1 true DE102009010891A1 (de) 2010-08-12

Family

ID=42317575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910010891 Ceased DE102009010891A1 (de) 2009-02-27 2009-02-27 Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt

Country Status (1)

Country Link
DE (1) DE102009010891A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110988632A (zh) * 2019-12-16 2020-04-10 西安西电电力系统有限公司 换流阀部件、换流阀及换流阀的外绝缘试验方法
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662458A (en) * 1969-06-20 1972-05-16 Westinghouse Electric Corp Electrical contact for silicon carbide members
US6110813A (en) * 1997-04-04 2000-08-29 Matsushita Electric Industrial Co., Ltd. Method for forming an ohmic electrode
DE10051049A1 (de) * 2000-10-14 2002-04-18 Daimler Chrysler Ag Aluminium-Nickel-Kontaktmetallisierung für p-dotiertes SiC
EP1577931A2 (de) * 2004-03-17 2005-09-21 Nissan Motor Co., Ltd. Hitzebeständige ohmsche Elektrode und Verfahren zu ihrer Herstellung
US20080237867A1 (en) * 2007-03-28 2008-10-02 International Business Machines Corporation Low contact resistance metal contact

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662458A (en) * 1969-06-20 1972-05-16 Westinghouse Electric Corp Electrical contact for silicon carbide members
US6110813A (en) * 1997-04-04 2000-08-29 Matsushita Electric Industrial Co., Ltd. Method for forming an ohmic electrode
DE10051049A1 (de) * 2000-10-14 2002-04-18 Daimler Chrysler Ag Aluminium-Nickel-Kontaktmetallisierung für p-dotiertes SiC
EP1577931A2 (de) * 2004-03-17 2005-09-21 Nissan Motor Co., Ltd. Hitzebeständige ohmsche Elektrode und Verfahren zu ihrer Herstellung
US20080237867A1 (en) * 2007-03-28 2008-10-02 International Business Machines Corporation Low contact resistance metal contact

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
CN110988632A (zh) * 2019-12-16 2020-04-10 西安西电电力系统有限公司 换流阀部件、换流阀及换流阀的外绝缘试验方法
CN110988632B (zh) * 2019-12-16 2022-08-12 西安西电电力系统有限公司 换流阀部件、换流阀及换流阀的外绝缘试验方法

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE102014008026B4 (de) Integrierte vakuum-mikroelektronische Vorrichtung und Verfahren zum Herstellen derselben
DE102015211087B4 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE4119920C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE19846063A1 (de) Verfahren zur Herstellung eines Double-Gate MOSFETs
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE2922016A1 (de) Vlsi-schaltungen
DE102014118986A1 (de) Halbleitervorrichtung und Ausbildung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE4122712C2 (de) Halbleitervorrichtung mit einer Elektrode vom MIS-Typ
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE19924571A1 (de) Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors
DE102010004690B4 (de) Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung
DE102017201550A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112012003246T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SICED ELECTRONICS DEVELOPMENT GMBH & CO. KG, 91058 ERLANGEN, DE

Effective date: 20110419