DE102017201550A1 - Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung - Google Patents

Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung Download PDF

Info

Publication number
DE102017201550A1
DE102017201550A1 DE102017201550.0A DE102017201550A DE102017201550A1 DE 102017201550 A1 DE102017201550 A1 DE 102017201550A1 DE 102017201550 A DE102017201550 A DE 102017201550A DE 102017201550 A1 DE102017201550 A1 DE 102017201550A1
Authority
DE
Germany
Prior art keywords
silicon carbide
titanium nitride
foil
nitride film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017201550.0A
Other languages
English (en)
Other versions
DE102017201550B4 (de
Inventor
Takuya Komatsu
Fumikazu Imai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102017201550A1 publication Critical patent/DE102017201550A1/de
Application granted granted Critical
Publication of DE102017201550B4 publication Critical patent/DE102017201550B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Nachdem eine Titannitridfolie zum Abdecken einer Zwischenschicht-Isolierfolie ausgebildet wurde, wird eine erste Nickelfolie auf einer in einem Kontaktloch freigelegte Vorderseite einer Siliciumcarbidbasis ausgebildet, so dass sich diese auf der Titannitridfolie erstreckt. Anschließend werden die Siliciumcarbidbasis und die erste Nickelfolie zum Reagieren durch Kurzzeitausheilen bei einer Temperatur von 800 bis 1.100°C gebracht, um eine Nickelsilicidfolie auszubilden, die einen ohmschen Kontakt bildet. Körner der Titannitridfolie werden durch das Kurzzeitausheilen vergrößert, so dass die Korngröße der Titannitridfolie 20 nm bis 50 nm beträgt. Somit werden Zwischenräume der Körner der Titannitridfolie kleiner als vor dem Kurzzeitausheilen oder werden beseitigt, was ein Verhindern des Eindringens von Nickel von der ersten Nickelfolie in die Zwischenräume der kolumnaren Körner der Titannitridfolie ermöglicht.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die hier beschriebenen Ausführungsformen betreffen eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung.
  • 2. Beschreibung des Stands der Technik
  • Bei herkömmlicherweise als Leistungsgeräte verwendeten Halbleitervorrichtungen haben sich solche, die Silicium (Si) als Halbleitermaterial verwenden, bewährt. Im Vergleich zu Silicium weist Siliciumcarbid (SiC) einen breiteren Bandabstand (nachfolgend als Halbleiter mit großem Bandabstand bezeichnet) und physikalische Eigenschaften wie eine Wärmeleitfähigkeit, die dreimal so groß ist wie die von Silicium, eine kritische elektrische Feldstärke, die zehnmal so groß ist wie die von Silicium, und eine Elektronenstromgeschwindigkeit, die zweimal so hoch ist wie die von Silicium, auf. Daher wird die Anwendung von SiC für Leistungsgeräte, die sich für einen Hochtemperaturbetrieb mit geringem Verlust eignen und für welche die Durchschlagfestigkeit hoch ist, erforscht.
  • Auch bei Halbleitervorrichtungen, die Siliciumcarbid verwenden (nachfolgend als Siliciumcarbid-Halbleitervorrichtungen (SiC-Vorrichtungen) bezeichnet), in Leistungs-Metalloxid-Halbleiter-Feldeffekttransistoren (Metal Oxide Semiconductor Field Effect Transistors (MOSFET)) und Bipolartransistoren mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistors (IGBT)) ist typischerweise eine Nickelsilicidfolie (NiSi-Folie) auf einer Vorderfläche eines Halbleitersubstrats angeordnet, um einen ohmschen Kontakt einer Vorderelektrode und des Halbleitersubstrats zu bilden (beispielsweise japanische offengelegte Patentschrift Nr. 2015-109474 ).
  • Ferner ist in einer herkömmlichen Halbleitervorrichtung, die Siliciumcarbid verwendet, eine Titannitridfolie, die ein Sperrschichtmetall zum Verhindern der Diffusion von Aluminium (Al) von einer Aluminiumfolie, die eine Vorderelektrode wird, zwischen der Vorderelektrode und einer Zwischenschicht-Isolierfolie angeordnet. Um beispielsweise die Diffusion von Nickel (Ni) zu einer Zwischenschicht-Isolierfolie von einer Nickelfolie zu verhindern, die ein Bestandteil einer Nickelsilicidfolie ist und die auf einer Vorderfläche eines Halbleitersubstrats ausgebildet ist, wurde ein Verfahren zum Ausbilden einer Titannitridfolie zum Abdecken der Zwischenschicht-Isolierfolie vor dem Ausbilden der Nickelfolie vorgeschlagen.
  • Nachfolgend ist ein herkömmliches Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung beschrieben. Zunächst wird eine MOS-Gate-Struktur auf einer Vorderflächenseite eines aus Siliciumcarbid gebildeten Halbleitersubstrats (nachfolgend als Siliciumcarbidsubstrat bezeichnet) ausgebildet. Anschließend wird eine Zwischenschicht-Isolierfolie auf der Vorderfläche des Halbleitersubstrats ausgebildet und die MOS-Gate-Struktur wird von der Zwischenschicht-Isolierfolie abgedeckt. Die Zwischenschicht-Isolierfolie wird gemustert und ein Kontaktloch wird ausgebildet, wodurch ein Kontaktbildungsbereich (elektrischer Kontaktteil) des Siliciumcarbidsubstrats freigelegt wird. Anschließend wird durch Sputtern oder Bedampfung eine Titannitridfolie (TiN-Folie) entlang einer Oberfläche der Zwischenschicht-Isolierfolie und einer Innenwand des Kontaktlochs ausgebildet.
  • Das Titannitrid wird teilweise durch Ätzen entfernt und der Bildungsbereich für den Kontakt mit dem Siliciumcarbidsubstrat wird erneut freigelegt. Anschließend wird eine Nickelfolie (Ni-Folie) entlang der Oberfläche der Titannitridfolie und der Innenwand des Kontaktlochs durch Sputtern oder Bedampfung ausgebildet. Das Siliciumcarbidsubstrat und die Nickelfolie werden durch Wärmebehandlung zum Reagieren gebracht, wodurch am Kontaktloch eine Nickelsilicidfolie zum Bilden eines ohmschen Kontakts auf der Vorderfläche des Siliciumcarbidsubstrats ausgebildet wird. Anschließend wird eine Vorderelektrode mit Kontakt zum Nickelsilicidfilm ausgebildet und eine Rückelektrode auf einer Rückseite des Siliciumcarbidsubstrat ausgebildet, wodurch die SiC-Vorrichtung fertiggestellt wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst eine Siliciumcarbid-Halbleitervorrichtung eine auf einer Oberfläche eines Halbleitersubstrats umfassend Siliciumcarbid angeordnete isolierte Gate-Struktur; eine Isolierfolie zum Abdecken der isolierten Gate-Struktur; ein die Isolierfolie in einer Tiefenrichtung durchdringendes Kontaktloch; eine so angeordnete Titannitridfolie, dass sie die Isolierfolie abdeckt; und eine auf der Oberfläche des Halbleitersubstrats im Kontaktloch angeordnete und einen ohmschen Kontakt mit dem Halbleitersubstrat bildende Nickelsilicidfolie. Die Titannitridfolie weist eine Korngröße von 20 nm bis 50 nm auf.
  • In der Siliciumcarbid-Halbleitervorrichtung weist die Titannitridfolie eine Kristallstruktur auf, die eine aus in einer vertikalen Richtung auf der Oberfläche des Halbleitersubstrats gewachsenen und entlang einer horizontalen Richtung auf der Oberfläche des Halbleitersubstrats ausgerichteten kolumnaren Körnern gebildete kolumnare Struktur ist.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung ein Ausbilden einer isolierten Gate-Struktur auf einer Oberfläche eines Halbleitersubstrats umfassend Siliciumcarbid; ein Ausbilden einer Isolierfolie auf der Oberfläche des Halbleitersubstrats zum Abdecken der isolierten Gate-Struktur; ein Ausbilden eines die Isolierfolie in einer Tiefenrichtung durchdringenden Kontaktlochs, um die Oberfläche des Halbleitersubstrats teilweise freizulegen; ein Ausbilden einer Titannitridfolie auf der Oberfläche des Hableitersubstrats, um die Isolierfolie abzudecken; ein Ausbilden einer Nickelfolie auf der im Kontaktloch freigelegten Oberfläche des Halbleitersubstrats, und eine Wärmebehandlung des Halbleitersubstrats und der Nickelfolie, so dass diese reagieren und ein Silicid bilden, so dass sich eine Nickelsilicidfolie bildet, die einen ohmschen Kontakt mit dem Halbleitersubstrat bildet. Die Wärmebehandlung wird so durchgeführt, dass eine Korngröße der Titannitridfolie zunimmt, so dass Zwischenräume von Körnern der Titannitridfolie kleiner werden als vor der Wärmebehandlung oder beseitigt werden.
  • Im Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung wird die Wärmebehandlung so durchgeführt, dass die Korngröße der Titannitridfolie 20 nm bis 50 nm beträgt.
  • Im Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung besteht die Wärmebehandlung in einem Kurzzeitausheilen bei einer Temperatur von 800°C bis 1.100°C.
  • Im Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung wird die Nickelfolie so ausgebildet, dass sie sich auf der Titannitridfolie von der im Kontaktloch freigelegten Oberfläche des Halbleitersubstrats erstreckt, und das Verfahren umfasst ferner das Entfernen eines ersten Teils der Nickelfolie nach der Wärmebehandlung unter Ausschluss eines zweiten Teils der Nickelfolie zum Bilden des Silicids.
  • Im Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung erfolgt eine Folgewärmebehandlung nach der Wärmebehandlung zum Bilden des Silicids bei einer Temperatur von 400°C oder weniger.
  • Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden ausführlichen Beschreibung der Erfindung in Bezug auf die beigefügten Zeichnungen hervor.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Querschnittsansicht einer Struktur einer Siliciumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform.
  • 2, 3, 4, 5, 6 und 7 zeigen Querschnittsansichten der Siliciumcarbid-Halbleitervorrichtung während der Herstellung gemäß der Ausführungsform.
  • 8 und 9 zeigen Querschnittsansichten einer herkömmlichen Siliciumcarbid-Halbleitervorrichtung während der Herstellung.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Es werden ausführlich Ausführungsformen einer Siliciumcarbid-Halbleitervorrichtung und eines Verfahrens zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung in Bezug auf die beigefügten Zeichnungen beschrieben. In der vorliegenden Beschreibung und den beigefügten Zeichnungen bedeuten Schichten und Bereiche mit dem Präfix n oder p, dass Majoritätsträger Elektronen oder Löcher sind. Zusätzlich bedeutet ein an das n oder p angehängtes + oder –, dass die Verunreinigungskonzentration jeweils höher oder niedriger ist als bei Schichten und Bereichen ohne + oder –. In der folgenden Beschreibung der Ausführungsformen und den beigefügten Zeichnungen sind identische Hauptteile ebenfalls mit den gleichen Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Es wird eine Struktur einer Siliciumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform mit einem vertikalen MOSFET als Beispiel beschrieben. 1 zeigt eine Querschnittsansicht eine Struktur der Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform. In 1 ist ein aktiver Bereich, der Treiberstrom führt (Bereich, durch den Strom in einem Ein-Zustand fließt), für eine Elementarzelle (Halbleiterelement-Funktionseinheit) dargestellt, und andere angrenzend an diese Elementarzelle angeordnete Elementarzellen und eine in einem Randabschlussbereich angeordnete Randabschlussstruktur sind in der Zeichnung weggelassen. Der Randabschlussbereich ist ein Bereich, der einen Umfang des aktiven Bereichs umgibt und das elektrische Feld einer Vorderflächenseite einer Basisvorderflächenseite eines n–-Drift-Bereichs 2 dämpft, um die Durchschlagspannung zu erhalten.
  • Die Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform und wie in 1 dargestellt ist ein vertikaler MOSFET mit einer MOS-Gate-Struktur einer planaren Gate-Struktur auf einer Vorderflächenseite (n–-Drift-Bereich-2-Seite) einer Siliciumcarbidbasis (Halbleiterchip) 20. Die Siliciumcarbidbasis 20 ist ein durch Bilden einer n–-Siliciumcarbidschicht 21 durch epitaxiales Wachstum epitaxial gewachsenes Substrat, um einen n–-Drift-Bereich 2 auf einer Vorderfläche eines n+-Auflagesubstrats (n+-Siliciumcarbidsubstrat) 1, zu bilden, der zu einem n+-Drain-Bereich wird. In einer Oberflächenschicht auf einer gegenüberliegenden Seite der n–-Siliciumcarbidschicht 21 (die zum n–-Drift-Bereich 2 wird) von einer Seite des n+-Siliciumcarbidsubstrats 1 hiervon sind p-Basisbereiche 3 selektiv angeordnet.
  • In den p-Basisbereichen 3 sind n+-Source-Bereiche 4 und p+-Kontaktbereiche 5 selektiv angeordnet. Ein anderer Teil der n–-Siliciumcarbidschicht 21 als die p-Basisbereiche 3, die n+-Source-Bereiche 4 und die p+-Kontaktbereiche 5 ist der n–-Drift-Bereich 2. Auf einer Oberfläche der p-Basisbereiche 3 ist an einem Teil zwischen dem n–-Drift-Bereich 2 und den n+-Source-Bereichen 4 eine Gate-Isolierfolie 6 angeordnet, die über den n–-Drift-Bereich 2 reicht. Auf der Gate-Isolierfolie 6 ist eine Gate-Elektrode 7 angeordnet. Die p-Basisbereiche 3, die n+-Source-Bereiche 4, die p+-Kontaktbereiche 5, die Gate-Isolierfolie 6 und die Gate-Elektrode 7 bilden die MOS-Gate-Struktur.
  • Eine Zwischenschicht-Isolierfolie 8 ist auf der gesamten Vorderfläche der Siliciumcarbidbasis 20 angeordnet und deckt die Gate-Elektrode 7 ab. Eine Titannitridfolie (TiN-Folie) 9 ist auf der gesamten Oberfläche der Zwischenschicht-Isolierfolie 8 angeordnet und deckt die Zwischenschicht-Isolierfolie 8 ab. Ferner erstreckt sich an einem Kontaktloch 8a die Titannitridfolie 9 auf die Vorderfläche der Siliciumcarbidbasis 20 und deckt ein Ende 6a der Gate-Isolierfolie 6 ab. Durch ein solches Anordnen der Titannitridfolie 9 weisen die Gate-Isolierfolie 6 und die Zwischenschicht-Isolierfolie 8 keinen Kontakt mit einer ersten Nickelsilicidfolie (NiSi-Folie) 10, die nachfolgend beschrieben wird, auf. Die Titannitridfolie 9 dient als ein Sperrschichtmetall, die eine Diffusion von Metall von der ersten Nickelsilicidfolie 10 und einer nachfolgend beschriebenen Vorderelektrode 11 auf die Seite der Zwischenschicht-Isolierfolie 8 verhindert.
  • Eine Kristallstruktur der Titannitridfolie 9 ist eine aus in einer vertikalen Richtung von der Substratvorderfläche gewachsenen kolumnaren Körnern gebildete kolumnare Struktur und diese Körner sind entlang einer horizontalen Richtung auf der Substratvorderfläche ausgerichtet. Eine Korngröße der Titannitridfolie beträgt beispielsweise etwa 20 nm oder mehr und 50 nm oder weniger. Da die Korngröße der Titannitridfolie 9 etwa 20 nm bis 50 nm beträgt, sind Zwischenräume der Körner der Titannitridfolie 9 kleiner als die einer herkömmlichen Struktur (siehe 8 und 9) oder fehlen. Die Korngröße der Titannitridfolie 9 kann beispielsweise vorzugsweise etwa 40 nm oder weniger und noch besser etwa 30 nm oder weniger betragen. Die kleinere Korngröße der Titannitridfolie 9 ermöglicht ein Verhindern eines Ablösens zwischen Körnern der Titannitridfolie 9 und verringert die Wahrscheinlichkeit des Bildens von Rissen in der Titannitridfolie 9.
  • Im Kontaktloch 8a ist die Nickelsilicidfolie (nachfolgend als erste Nickelsilicidfolie bezeichnet) 10 auf der Vorderfläche der Siliciumcarbidbasis 20 angeordnet. Die erste Nickelsilicidfolie 10 ist nur auf der Vorderfläche der Siliciumcarbidbasis 20 im Kontaktloch 8a angeordnet und weist einen Kontakt mit den n+-Source-Bereichen 4 und den p+-Kontaktbereichen 5 auf. Die erste Nickelsilicdfolie 10 bildet einen ohmschen Kontakt (elektrischer Kontaktteil) mit der Siliciumcarbidbasis 20. Die erste Nickelsilicidfolie 10 endet auf der Vorderfläche der Siliciumcarbidbasis 20 im Kontaktloch 8a und weist einen Kontakt mit der Titannitridfolie 9 auf.
  • Auf einer Oberfläche der Titannitridfolie 9 und der ersten Nickelsilicidfolie 10 ist die Vorderelektrode 11 angeordnet, so dass sie im Kontaktloch 8a eingebettet ist. Die Vorderelektrode 11 ist elektrisch mit den n+-Source-Bereichen 4 und den p+-Kontaktbereichen 5 über die erste Nickelsilicidfolie 10 verbunden, dient als eine Source-Elektrode und ist elektrisch von der Gate-Elektrode 7 durch die Zwischenschicht-Isolierfolie 8 isoliert. Auf der gesamten Rückseite der Siliciumcarbidbasis 20 (Rückseite des n+-Siliciumcarbidsubstrats 1) ist eine Nickelsilicidfolie (nachfolgend als zweite Nickelsilicidfolie bezeichnet) 12 angeordnet. Die zweite Nickelsilicdfolie 12 bildet einen ohmschen Kontakt mit der Siliciumcarbidbasis 20. Auf der Oberfläche der zweiten Nickelsilicidfolie 12 ist eine Rückelektrode 13 angeordnet. Die Rückelektrode 13 dient als eine Drain-Elektrode.
  • Nachfolgend ist ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform beschrieben. 2, 3, 4, 5, 6 und 7 zeigen Querschnittsansichten der Siliciumcarbid-Halbleitervorrichtung während der Herstellung gemäß der Ausführungsform. Wie in 2 dargestellt wird das n+-Siliciumcarbidsubstrat 1, das zum n+-Drain-Bereich wird, vorbereitet. Auf der Vorderseite des n+-Siliciumcarbidsubstrats 1 wird die n–-Siliciumcarbidschicht 21, die beispielsweise zum n–-Drift-Bereich 2 wird, durch epitaxiales Wachstum auf eine Stärke von 15 μm ausgebildet. Durch die bisherigen Prozesse wird die Siliciumcarbidbasis 20 ausgebildet, die ein epitaxiales Substrat ist, bei dem die n–-Siliciumcarbidschicht 21 auf dem n+-Siliciumcarbidsubstrat 1 aufgetragen (ausgebildet) wird.
  • Wie in 3 dargestellt werden durch Ionenimplantation die p-Basisbereiche 3 selektiv in der Oberflächenschicht der n–-Siliciumcarbidschicht 21 ausgebildet. Anschließend wird die Ionenimplantation wiederholt unter verschiedenen Bedingungen durchgeführt, um die n+-Source-Bereiche 4 und die p+-Kontaktbereiche 5 in den p-Basisbereichen 3 auszubilden. Es wird eine Wärmebehandlung bei einer Temperatur von beispielsweise etwa 1.800°C durchgeführt, um die von den Ionenimplantationen ausgebildeten Bereiche zu aktivieren. Die Wärmebehandlung zur Aktivierung kann für jede Ausbildung eines Bereichs durch Ionenimplantation durchgeführt werden. Ein anderer Teil der n–-Siliciumcarbidschicht 21 als die p-Basisbereiche 3, die n+-Source-Bereiche 4 und die p+-Kontaktbereiche 5 wird zum n–-Drift-Bereich 2.
  • Anschließend wird wie in 4 dargestellt die Gate-Isolierfolie 6 auf der Vorderfläche (Oberfläche auf der Seite der n–-Siliciumcarbidschicht 21) der Siliciumcarbidbasis 20 ausgebildet. Mit einer Verunreinigung dotiertes Polysilicium (Poly-Si) wird auf der Gate-Isolierfolie 6 aufgetragen und gemustert, wobei Polysilicium bleibt, um zur Gate-Elektrode 7 zu werden. Die Zwischenschicht-Isolierfolie 8 ist auf der gesamten Vorderfläche der Siliciumcarbidbasis 20 ausgebildet, um die Gate-Elektrode 7 abzudecken. Die Zwischenschicht-Isolierfolie 8 und die Gate-Isolierfolie 6 werden gemustert, das Kontaktloch 8a wird ausgebildet und die n+-Source-Bereiche 4 und die p+-Kontaktbereiche 5 werden freigelegt.
  • Anschließend wird wie in 5 dargestellt die Titannitridfolie 9 entlang der Oberfläche der Zwischenschicht-Isolierfolie 8 und der Innenwand des Kontaktlochs 8a beispielsweise durch Sputtern ausgebildet. Das Sputtern der Titannitridfolie 9 kann beispielsweise unter den Bedingungen des Erwärmens der Siliciumcarbidbasis 20 auf eine Temperatur (Temperatur der Basis) von etwa 200°C oder höher und 400°C oder niedriger und einer Gasatmosphäre eines Drucks von etwa 0,15 Pa oder höher und 0,4 Pa oder niedriger erfolgen. Zu diesem Zeitpunkt ist die Korngröße der Titannitridfolie 9 beispielsweise etwa kleiner als 20 nm und zwischen den Körnern der Titannitridfolie 9 werden Zwischenräume wie etwa die in einer herkömmlichen Struktur (siehe 8) erzeugt.
  • Eine Stärke der Titannitridfolie 9 kann vorzugsweise etwa 50 nm oder mehr und 150 nm oder weniger betragen. Hierfür gibt es den folgenden Grund. Wenn die Stärke der Titannitridfolie 9 150 nm überschreitet, werden Risse in der Titannitridfolie 9 während der folgenden Wärmebehandlung aufgrund einer Differenz des Wärmedehnungskoeffizienten relativ zur Zwischenschicht-Isolierfolie 8 erzeugt. Wenn die Stärke der Titannitridfolie 9 kleiner ist als 50 nm, treten Beschichtungsfehler auf, so dass die Stärke der Titannitridfolie 9 an Teilen dünn wird, die Zwischenschicht-Isolierfolie 8 nicht von der Titannitridfolie 9 abgedeckt und teilweise freigelegt ist usw.
  • Anschließend wird die Titannitridfolie 9 gemustert und die n+-Source-Bereiche 4 und die p+-Kontaktbereiche 5 werden erneut im Kontaktloch 8a freigelegt. Hier kann die Titannitridfolie 9 verbleiben, so dass sie sich auf der im Kontaktloch 8a freigelegten Vorderseite der Siliciumcarbidbasis 20 erstreckt. Dadurch ist an einer Seitenwand des Kontaktlochs 8a das Ende 6a der Gate-Isolierfolie 6 von der Titannitridfolie 9 abgedeckt. Somit kann eine Diffusion von Metall von einer ersten Nickel-(Ni-)Folie 31 wie nachfolgend beschrieben und der Vorderelektrode 11 zur Seite der Gate-Elektrode 7 über das Ende 6a der Gate-Isolierfolie 6 verhindert werden.
  • Anschließend wird wie in 6 dargestellt entlang der Oberfläche der Titannitridfolie 9 und der Innenwand des Kontaktlochs 8a die erste Nickelfolie 31 beispielsweise durch Sputtern mit einer Stärke von beispielsweise 60 nm ausgebildet. Das Sputtern der ersten Nickelfolie 31 kann beispielsweise durch Magnetronsputtern unter den Bedingungen der Temperatur der Basis gleich der Raumtemperatur RT (beispielsweise 25°C) und einer Argon-(Ar-)Gasatmosphäre mit einem Druck von etwa 0,3 Pa erfolgen. Die erste Nickelfolie 31 wird gemustert, so dass ein Teil 31a der ersten Nickelfolie 31 auf der Vorderfläche der Siliciumcarbidbasis 20 bleibt, so dass sie sich auf der Titannitridfolie 9 erstreckt.
  • Durch Belassen der ersten Nickelfolie 31, so dass sie sich auf der Titannitridfolie 9 vom Teil 31a auf der Vorderseite der Siliciumcarbidbasis 20 erstreckt, kann die erste Nickelfolie 31 so belassen werden, dass sich keine Lücken zwischen der ersten Nickelfolie 31 und der Titannitridfolie 9 bilden, selbst wenn Schwankungen beim Ätzen auftreten. Dadurch wird in folgenden Prozessen die erste Nickelsilicidfolie 10 auf der gesamten Vorderseite (Öffnungsteil der Titannitridfolie 9) der im Kontaktloch 8a ausgebildeten Siliciumcarbidbasis 20 ausgebildet. Somit kann eine Abnahme im Bereich des ohmschen Kontakts verhindert werden.
  • Nachfolgend werden wie in 7 dargestellt beispielsweise durch Kurzzeitausheilen 32 bei einer Temperatur von etwa 800°C oder höher und 1.100°C oder niedriger die Siliciumcarbidbasis 20 und die erste Nickelfolie 31 zum Reagieren und Bilden eines Silicids gebracht. Somit wird der Teil 31a der ersten Nickelfolie 31 auf der Vorderseite der Siliciumcarbidbasis 20 in ein Silicid umgewandelt, und es wird die erste Nickelsilicidfolie 10 zum Bilden eines ohmschen Kontakts mit der Siliciumcarbidbasis 20 ausgebildet. Ein Teil 31b der ersten Nickelfolie 31 auf der Titannitridfolie 9 weist keinen Kontakt mit der Siliciumcarbidbasis 20 auf und wird somit nicht in ein Silicid umgewandelt und bleibt unverändert. Somit wird der Teil 31b entfernt, bevor die nachfolgend beschriebene Vorderelektrode 11 ausgebildet wird.
  • Ferner werden durch Kurzzeitausheilen 32 zum Bilden dieses ohmschen Kontakts die Körner der Titannitridfolie 9 vergrößert und die Korngröße der Titannitridfolie 9 wird größer gestaltet als im Zustand vor dem Kurzzeitausheilen 32. Dadurch können Zwischenräume der Körner der Titannitridfolie 9 kleiner gestaltet werden als die in einem Zustand vor dem Kurzzeitausheilen 32 oder beseitigt werden. Daher kann während des Kurzzeitausheilens 32 zum Bilden des ohmschen Kontakts das Eindringen von Nickel zwischen den kolumnaren Körnern der Titannitridfolie 9 von der ersten Nickelfolie 31 auf der Titannitridfolie 9 verhindert werden. Somit kann Nickel am Durchdringen der Zwischenschicht-Isolierfolie 8 (der Schicht unter der Titannitridfolie 9) von der ersten Nickelfolie 31 gehindert werden.
  • Insbesondere wird durch das Kurzzeitausheilen 32 eine Korngröße der Titannitridfolie 9 von beispielsweise 20 nm oder mehr und 50 nm oder weniger erzielt. Hierfür gibt es den folgenden Grund. Wenn die Korngröße der Titannitridfolie 9 kleiner ist als 20 nm, ist die Umwandlung der ersten Nickelfolie 31 in ein Silicid unzureichend und somit kann ein niedriger Kontaktwiderstand durch den ohmschen Kontakt nicht ausreichend erzielt werden. Wenn die Korngröße der Titannitridfolie 9 50 nm überschreitet, werden die Körner der Titannitridfolie 9 zu groß, wodurch ein Ablösen zwischen Körnern der Titannitridfolie 9 auftritt und Risse in der Titannitridfolie 9 entstehen.
  • Die Korngröße der Titannitridfolie 9 wird beispielsweise durch die Sputterbedingungen (Druck und Temperatur der Gasatmosphäre, hinzugefügte Menge an Stickstoff u. Ä.) zum Ausbilden der Titannitridfolie 9 bestimmt. Daher werden die Sputterbedingungen zum Ausbilden der Titannitridfolie 9 so bestimmt, dass sich die Korngröße der Titannitridfolie 9 im Bereich oberhalb nach dem Kurzzeitausheilen 32 befindet. Beispielsweise beträgt beim Ausbilden der Titannitridfolie 9 unter den zuvor genannten Sputterbedingungen die Korngröße der Titannitridfolie 9 etwa 20 nm oder mehr und 50 nm oder weniger nach dem Kurzzeitausheilen 32 wie zuvor beschrieben.
  • Anschließend wird eine zweite Nickelfolie 33 auf der gesamten Oberfläche der Rückseite (Rückseite des n+-Siliciumcarbidsubstrats 1) der Siliciumcarbidbasis 20 ausgebildet. Ein Verfahren zum Ausbilden der zweiten Nickelfolie 33 ist beispielsweise das gleiche wie das Verfahren zum Ausbilden der ersten Nickelfolie 31. Die zweite Nickelfolie 33 der Rückseite der Siliciumcarbidbasis 20 wird in ein Silicid umgewandelt, wodurch die zweite Silicidfolie 12 auf der Rückseite der. Siliciumcarbidbasis 20 ausgebildet wird. Ein Verfahren zum Ausbilden der zweiten Nickelsilicidfolie 12 ist beispielsweise das gleiche wie das Verfahren zum Ausbilden der ersten Nickelsilicidfolie 10. Erste und zweite Nickelfolie 31, 33 können gleichzeitig auf beiden Oberflächen der Siliciumcarbidbasis 20 ausgebildet werden. Erste und zweite Nickelsilicidfolie 10, 12 können gleichzeitig auf beiden Oberflächen der Siliciumcarbidbasis 20 ausgebildet werden.
  • Anschließend werden eine Titan-(Ti-)Folie und eine Aluminium-(Al-)Folie kontinuierlich in dieser Reihenfolge durch Sputtern als Vorderelektrode 11 ausgebildet. Das Sputtern der Metallfolien zum Bilden der Vorderelektrode 11 kann beispielsweise durch Magetronsputtern unter den Bedingungen der Temperatur der Basis gleich 250°C und einer Argongasatmosphäre mit einem Druck von etwa 0,3 Pa erfolgen. Die Stärken der Titanfolie und der Aluminiumfolie zum Bilden der Vorderelektrode 11 können beispielsweise jeweils etwa 0,1 μm und etwa 5,0 μm betragen.
  • Ferner kann zum Zeitpunkt des Sputterns die Stärke der Titanfolie zum Bilden der Frontelektrode 11 beispielsweise vorzugsweise etwa 1,0 μm oder weniger betragen. Dies ist darauf zurückzuführen, dass, da Titan ein Hartmetall ist, wenn eine Stärke t11 der Titanfolie größer ist als 1,0 μm, Risse in der Titanfolie auftreten. Anschließend wird die Vorderelektrode 11 gemustert und ein Teil zum Bilden der Source-Elektrode wird freigelassen. Anschließend wird auf der Vorderflächenseite der Siliciumcarbidbasis 20 eine Polyimidfolie (nicht dargestellt) zum Bilden eines Passivierungsschutzfilms ausgebildet und beispielsweise durch eine Wärmebehandlung (Glühen) bei einer Temperatur von 380°C gehärtet.
  • Durch die Wärmebehandlung zum Härten der Passivierungsschutzfolie oder durch die folgende Wärmebehandlung schreitet die Bildung einer Legierung an einer Schnittstelle der Titanfolie und der Aluminiumfolie zum Bilden der Vorderelektrode 11 fort und eine Legierungsfolie (nachfolgend als TiAl-Legierungsfolie (nicht dargestellt) bezeichnet) umfassend Titan und Aluminium wird zwischen der Titanfolie und der Aluminiumfolie ausgebildet. Somit bleibt, selbst wenn die TiAl-Legierungsfolie nicht zwischen der Titanfolie und der Aluminiumfolie zum Bilden der Vorderelektrode 11 ausgebildet wird, die Titanfolie über den gesamten Oberflächen der Titannitridfolie 9 und der ersten Nickelsilicidfolie 10.
  • Daher werden aus dem Inneren der Aluminiumfolie zum Bilden der Vorderelektrode 11 erzeugte Wasserstoffatome/Wasserstoffionen in der Titanfolie darunter eingeschlossen und bewegen sich nicht zu Schichten unterhalb der Titanfolie (zur Seite der Siliciumcarbidbasis 20). Somit diffundieren Wasserstoffatome/Wasserstoffionen in der Aluminiumfolie zum Bilden der Vorderelektrode 11 nicht zur Gate-Isolierfolie 6. Daher kann die Gate-Isolierfolie 6 erzielt werden, die eine stabile Gate-Schwellenspannung aufweist. Die Wasserstoffatome/Wasserstoffionen sind Partikel, die Wasserstoffatome als den kleinsten Bestandteil aufweisen und insbesondere Wasserstoffatome, Wasserstoffionen und Wasserstoffmoleküle sind.
  • Beispielsweise beträgt die Stärke der zwischen der Titanfolie und der Aluminiumfolie zum Bilden der Vorderelektrode 11 ausgebildeten TiAl-Legierungsfolie etwa 10 nm oder weniger und die Stärke der in der Schicht unterhalb verbleibenden Titanfolie beträgt etwa 90 nm. Der Erfinder wies nach, dass durch solch eine Struktur unter Hochtemperaturbetrieb, bei dem die Betriebstemperatur (Sperrschichttemperatur) 200°C beträgt, die Menge der Änderung der Gate-Schwellenspannung nach Anlegen einer negativen Spannung von –3 MV/cm an der Gate-Elektrode 7 über 1.000 Stunden auf ±0,1 V oder weniger gesenkt werden kann.
  • Ferner muss zum Erzielen der Einschlusswirkung von Wasserstoffatome/Wasserstoffionen durch die Titanfolie zum Bilden der Vorderelektrode 11 die Stärke der nach der Wärmebehandlung verbleibenden Titanfolie etwa 10 nm oder mehr wie beschrieben betragen. Ergebnisse der Überprüfung der Konzentration der in der Titanfolie eingeschlossenen Wasserstoffmoleküle bestätigten, dass, wenn die Stärke der Titanfolie 100 nm beträgt und Wasserstoff bei 400°C zugeführt wird, die Konzentration der in der Titanfolie eingeschlossenen Wasserstoffmoleküle 6 × 1017/cm2 beträgt. Daher kann durch Festlegen der Stärke der nach der Wärmebehandlung verbleibenden Titanfolie auf 10 nm oder mehr wie beschrieben eine Konzentration der in der Titanfolie eingeschlossenen Wasserstoffmoleküle von 1 × 1015/cm2 oder erzielt werden.
  • Ferner kann zum Erzielen einer Stärke der nach der Wärmebehandlung verbleibenden Titanfolie von 10 nm oder mehr die Stärke der durch Reagieren der Titanfolie und der Aluminiumfolie darüber ausgebildeten TiAl-Legierungsfolie beispielsweise vorzugsweise 1 nm oder mehr und 50 nm oder weniger betragen. Beispielsweise wies der Erfinder nach, dass, wenn die Temperatur der nach der Ausbildung der Vorderelektrode 11 durchgeführten Wärmebehandlung 400°C oder höher ist, die Stärke der TiAl-Legierungsfolie 50 nm oder mehr beträgt, und wenn die Temperatur der Wärmebehandlung etwa 380°C beträgt, die Stärke der TiAl-Legierungsfolie 10 nm oder weniger beträgt. Daher kann die nach der Ausbildung der Vorderelektrode 11 durchgeführte Wärmebehandlung vorzugsweise bei 400°C oder weniger erfolgen.
  • Anschließend wird die Rückelektrode 13 auf der Oberfläche der zweiten Nickelsilicidfolie 12 ausgebildet, wodurch der in 1 dargestellte vertikale MOSFET fertiggestellt wird.
  • Wie beschrieben nimmt gemäß der Ausführungsform die Korngröße der zwischen der Nickelfolie und der Zwischenschicht-Isolierfolie ausgebildeten Titannitridfolie auf etwa 20 nm oder mehr und 50 nm oder weniger durch das Kurzzeitausheilen zum Bilden des ohmschen Kontakts der Siliciumcarbidbasis und der Nickelfolie zu. Somit kann während des Kurzzeitausheilens das Eindringen von Nickel von der Nickelfolie in Räume zwischen den kolumnaren Körnern der Titannitridfolie verhindert werden, wodurch ein weiteres Eindringen von Nickel in die Zwischenschicht-Isolierfolie unterhalb der Titannitridfolie verhindert werden kann. Daher können Abnahmen der Durchschlagfestigkeit der Zwischenschicht-Isolierfolie und Abnahmen der Zuverlässigkeit des Halbleiterelements verhindert werden, was vorteilhafte Elementeigenschaften ermöglicht. Ferner ist gemäß der Ausführungsform ähnlich wie bei einer herkömmlichen Struktur (siehe 8) das Anordnen der Titannitridfolie zum Abdecken der Zwischenschicht-Isolierfolie möglich und daher kann eine Wechselwirkung zwischen der Vorderelektrode und der Zwischenschicht-Isolierfolie, die durch die Titannitridfolie gegenüberliegen, verhindert werden.
  • Die vorliegende Erfindung ist nicht auf die vorhergehenden Ausführungsformen beschränkt und es können verschiedene Änderungen daran in einem Umfang vorgenommen werden, der nicht von der Wesensart der Erfindung abweicht. Beispielsweise wurde in den vorhergehenden Beispielen ein vertikaler MOSFET als ein Beispiel beschrieben; die Erfindung ist aber auch auf andere Siliciumcarbid-Halbleitervorrichtungen wie IGBTs anwendbar. Ferner werden ähnliche Wirkungen erzielt, wenn statt einer planaren Gate-Struktur eine Trench-Gate-Struktur verwendet wird. Ähnliche Wirkungen werden ferner erzielt, wenn ein Kurzzeitausheilen zum Umwandeln der ersten Nickelfolie in ein Silicid in einem Zustand, in dem die gesamte Oberfläche der Titannitridfolie von der ersten Nickelfolie abgedeckt ist, ohne Mustern der ersten Nickelfolie durchgeführt wird. In jeder Ausführungsform wird ein erster Leitfähigkeitstyp als eine n-Leitfähigkeit und ein zweiter Leitfähigkeitstyp als ein p-Leitfähigkeit betrachtet; die vorliegende Erfindung ist aber ähnlich anwendbar, wenn der erste Leitfähigkeitstyp eine p-Leitfähigkeit ist und der zweite Leitfähigkeitstyp eine n-Leitfähigkeit ist.
  • Hingegen muss herkömmlicherweise beim Ausbilden einer Nickelsilicidfolie durch Reagieren eines Siliciumcarbidsubstrats (nicht dargestellt) und einer Nickelfolie ein Kurzzeitausheilen bei einer Temperatur von 800°C oder höher erfolgen. 8 und 9 zeigen Querschnittsansichten einer herkömmlichen Siliciumcarbid-Halbleitervorrichtung während der Herstellung. 8 und 9 zeigen jeweils eine Titannitridfolie 109 vor und nach dem Kurzzeitausheilen zum Bilden eines ohmschen Kontakts. Während dieses Kurzzeitausheilens wird zum Verhindern der Diffusion von Nickel von einer Nickelfolie 110 zu einer Zwischenschicht-Isolierfolie 108 die Titannitridfolie 109 zwischen der Nickelfolie 110 und der Zwischenschicht-Isolierfolie 108 ausgebildet wie in 8 dargestellt.
  • Eine Kristallstruktur der Titannitridfolie 109 ist eine kolumnare Struktur von in einer vertikalen Richtung auf der Substratvorderfläche gewachsenen kolumnaren Körnern. Körner der Titannitridfolie 109 sind diskontinuierlich in einer horizontalen Richtung auf der Substratvorderfläche vorhanden und es werden Zwischenräume der Körner erzeugt. Daher dringt beim herkömmlichen Verfahren wie zuvor beschrieben und in 9 dargestellt nach dem Kurzzeitausheilen Nickel 121 von der Nickelfolie 110 auf der Titannitridfolie 109 zwischen die kolumnaren Körner der Titannitridfolie 109 ein, erreicht die Zwischenschicht-Isolierfolie 108 und durchdringt die Zwischenschicht-Isolierfolie 108. Somit kann, selbst wenn die Titannitridfolie 109 zwischen der Nickelfolie 110 und der Zwischenschicht-Isolierfolie 108 angeordnet wird, das Nickel nicht vollständig am Durchdringen der Zwischenschicht-Isolierfolie 108 von der Nickelfolie 110 gehindert werden. Somit treten Probleme wie die Abnahme der Durchschlagfestigkeit der Zwischenschicht-Isolierfolie 108, die Abnahme der Zuverlässigkeit des Halbleiterelements u. Ä. auf.
  • Gemäß der vorliegenden Erfindung kann während des Kurzzeitausheilens das Eindringen von Nickel zwischen den kolumnaren Körnern der Titannitridfolie von der Nickelfolie verhindert werden, wodurch das Nickel am Durchdringen der Isolierfolie unterhalb der Titannitridfolie gehindert wird. Daher können Abnahmen der Durchschlagfestigkeit der Isolierfolie und Abnahmen der Zuverlässigkeit des Halbleiterelements verhindert werden.
  • Die Siliciumcarbid-Halbleitervorrichtung und das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung erzielen eine Wirkung, die das Erzielen vorteilhafter Elementeigenschaften ermöglicht.
  • Wie beschrieben sind die Siliciumcarbid-Halbleitervorrichtung und das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung für in Stromversorgungsvorrichtungen für Wechselrichter und zum Schalten verwendete Leistungs-Halbleitervorrichtungen nützlich.
  • Die Erfindung wurde zwar in Bezug auf eine spezifische Ausführungsform für eine vollständige und deutliche Offenbarung beschrieben; die beigefügten Ansprüche werden aber dadurch nicht eingeschränkt und umfassen alle Änderungen und alternativen Konstruktionen, die einem Fachmann im Rahmen der hier dargestellten grundlegenden Erkenntnisse offensichtlich sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015-109474 [0003]

Claims (7)

  1. Siliciumcarbid-Halbleitervorrichtung umfassend: eine auf einer Oberfläche eines Halbleitersubstrats umfassend Siliciumcarbid angeordnete isolierte Gate-Struktur; eine Isolierfolie zum Abdecken der isolierten Gate-Struktur; ein die Isolierfolie in einer Tiefenrichtung durchdringendes Kontaktloch; eine zum Abdecken der Isolierfolie angeordnete Titannitridfolie; und eine auf der Oberfläche des Halbleitersubstrats im Kontaktloch angeordnete und einen ohmschen Kontakt mit dem Halbleitersubstrat bildende Nickelsilicidfolie, wobei die Titannitridfolie eine Korngröße von 20 nm bis 50 nm aufweist.
  2. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei die Titannitridfolie eine Kristallstruktur aufweist, die eine aus in einer vertikalen Richtung auf der Oberfläche des Halbleitersubstrats gewachsenen und entlang einer horizontalen Richtung auf der Oberfläche des Halbleitersubstrats ausgerichteten kolumnaren Körnern gebildete kolumnare Struktur ist.
  3. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Ausbilden einer isolierten Gate-Struktur auf einer Oberfläche eines Halbleitersubstrats umfassend Siliciumcarbid; Ausbilden einer Isolierfolie auf der Oberfläche des Halbleitersubstrats, um die isolierte Gate-Struktur abzudecken; Ausbilden eines die Isolierfolie in einer Tiefenrichtung durchdringenden Kontaktlochs, um die Oberfläche des Hableitersubstrats selektiv freizulegen; Ausbilden einer Titannitridfolie auf der Oberfläche des Halbleitersubstrats, um die Isolierfolie abzudecken; Ausbilden einer Nickelfolie auf der Oberfläche des im Kontaktloch freigelegten Halbleitersubstrats; und Wärmebehandlung des Halbleitersubstrats und der Nickelfolie zum Reagieren und Bilden eines Silicids, wobei eine Nickelsilicidfolie ausgebildet wird, die einen ohmschen Kontakt mit dem Halbleitersubstrat bildet, wobei die Wärmebehandlung so durchgeführt wird, dass eine Korngröße der Titannitridfolie zunimmt, so dass Zwischenräume von Körnern der Titannitridfolie kleiner werden als vor der Wärmebehandlung oder beseitigt werden.
  4. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung nach Anspruch 3, wobei die Wärmebehandlung so durchgeführt wird, dass die Korngröße der Titannitridfolie 20 nm bis 50 nm beträgt.
  5. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung nach Anspruch 3 oder 4, wobei die Wärmebehandlung in einem Kurzzeitausheilen bei einer Temperatur von 800°C bis 1.100°C besteht.
  6. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, wobei die Nickelfolie so ausgebildet wird, dass sie sich auf der Titannitridfolie von der im Kontaktloch freigelegten Oberfläche des Halbleitersubstrats erstreckt, und das Verfahren ferner das Entfernen eines ersten Teils der Nickelfolie unter Ausschluss eines zweiten Teils der Nickelfolie zum Bilden des Silicids umfasst.
  7. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung nach einem der Ansprüche 3 bis 6, wobei eine Folgewärmebehandlung nach der Wärmebehandlung zum Bilden des Silicids bei einer Temperatur von 400°C oder weniger erfolgt.
DE102017201550.0A 2016-03-16 2017-01-31 Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung Active DE102017201550B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016053128A JP6705231B2 (ja) 2016-03-16 2016-03-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016-053128 2016-03-16

Publications (2)

Publication Number Publication Date
DE102017201550A1 true DE102017201550A1 (de) 2017-09-21
DE102017201550B4 DE102017201550B4 (de) 2022-03-24

Family

ID=59751780

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017201550.0A Active DE102017201550B4 (de) 2016-03-16 2017-01-31 Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10032894B2 (de)
JP (1) JP6705231B2 (de)
CN (1) CN107204363A (de)
DE (1) DE102017201550B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7047734B2 (ja) * 2018-12-06 2022-04-05 株式会社デンソー トレンチゲート型半導体装置の製造方法
JP7548232B2 (ja) 2019-07-17 2024-09-10 住友電気工業株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
US12087821B2 (en) * 2019-07-17 2024-09-10 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109474A (ja) 2010-11-25 2015-06-11 三菱電機株式会社 炭化珪素半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256313A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 半導体装置の製造方法
KR0153878B1 (ko) * 1994-06-07 1998-10-15 쿠미하시 요시유키 탄화규소반도체장치와 그 제조방법
JP2789309B2 (ja) * 1995-03-20 1998-08-20 エルジイ・セミコン・カンパニイ・リミテッド 高融点金属窒化膜の形成方法
ATE518014T1 (de) * 2006-06-09 2011-08-15 Element Six Production Pty Ltd Ultraharte verbundwerkstoffe
JP2009043880A (ja) * 2007-08-08 2009-02-26 Panasonic Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP5694119B2 (ja) * 2010-11-25 2015-04-01 三菱電機株式会社 炭化珪素半導体装置
KR101492139B1 (ko) * 2010-12-01 2015-02-10 캐논 아네르바 가부시키가이샤 비휘발성 메모리 소자 및 그 제조방법
JP6086360B2 (ja) * 2012-04-27 2017-03-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
DE112014001741T8 (de) 2013-03-29 2016-02-18 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
JP6260711B2 (ja) * 2014-09-08 2018-01-17 富士電機株式会社 半導体装置の製造方法
JP6560112B2 (ja) * 2015-12-09 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109474A (ja) 2010-11-25 2015-06-11 三菱電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
JP6705231B2 (ja) 2020-06-03
US20170271486A1 (en) 2017-09-21
DE102017201550B4 (de) 2022-03-24
CN107204363A (zh) 2017-09-26
US10032894B2 (en) 2018-07-24
JP2017168684A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE112017003754B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE10257902B4 (de) Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren
DE102004041883B4 (de) Halbleitervorrichtung
DE102009056453B4 (de) Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
DE112009004744B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112009005320T5 (de) Leistungshalbleiterbauteil
DE102013010245A1 (de) Halbleitervorrichtung
DE102008027106A1 (de) Verfahren zur Herstellung einer SIC-Halbleitervorrichtung
DE112013001821T5 (de) Siliciumcarbid-Halbleiterbauelement
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014001050T5 (de) Halbleitereinrichtung
DE112015000352T5 (de) Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
DE112012002603T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE212019000027U1 (de) Halbleitervorrichtung
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112017003653T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final