CN107204363A - 碳化硅半导体装置及碳化硅半导体装置的制造方法 - Google Patents

碳化硅半导体装置及碳化硅半导体装置的制造方法 Download PDF

Info

Publication number
CN107204363A
CN107204363A CN201710050026.0A CN201710050026A CN107204363A CN 107204363 A CN107204363 A CN 107204363A CN 201710050026 A CN201710050026 A CN 201710050026A CN 107204363 A CN107204363 A CN 107204363A
Authority
CN
China
Prior art keywords
film
silicon carbide
titanium nitride
nitride film
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710050026.0A
Other languages
English (en)
Inventor
小松卓也
今井文
今井文一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107204363A publication Critical patent/CN107204363A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供能获得良好元件特性的碳化硅半导体装置及碳化硅半导体装置的制造方法。在以覆盖层间绝缘膜(8)的方式形成氮化钛膜(9)后，以沿着氮化钛膜(9)上延伸的方式在露出于接触孔(8a)的碳化硅基体(20)的正面上形成第一镍膜(31)。接着通过800℃～1100℃温度的高速热处理(32)使碳化硅基体(20)与第一镍膜(31)反应而形成构成欧姆接触的硅化镍膜。另外通过该高速热处理(32)使氮化钛膜(9)的晶粒变大，使氮化钛膜(9)的晶粒直径为20nm～50nm。由此使氮化钛膜(9)的晶粒间的间隙比高速热处理(32)前的状态窄或消除间隙，因此能抑制镍从第一镍膜(31)侵入到氮化钛膜(9)的柱状晶粒间。

Description

碳化硅半导体装置及碳化硅半导体装置的制造方法
技术领域
本发明涉及碳化硅半导体装置及碳化硅半导体装置的制造方法。
背景技术
一直以来用作功率设备的半导体器件主要使用硅(Si)作为半导体材料。另一方面，与硅相比，作为带隙比硅宽的半导体(以下称为宽带隙半导体)的碳化硅(SiC)具有热导率是硅的3倍，最大电场强度是硅的10倍，电子的漂移速度是硅的2倍的材料特性值。因此，作为介电击穿电压高且能够以低损耗进行高温动作的功率设备，近年来进行了应用碳化硅的研究。
在使用了碳化硅的半导体器件(以下称为SiC器件(碳化硅半导体装置))中，在功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：绝缘栅场效应晶体管)和/或IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)中，为了形成正面电极与半导体基板的欧姆接触，通常在半导体基板的正面设有硅化镍(NiSi)膜(例如，参照下述专利文献1)。
另外，在使用了现有的碳化硅的半导体器件中，在正面电极与层间绝缘膜之间设有氮化钛膜，该氮化钛膜成为用于抑制铝从作为正面电极的铝(Al)膜扩散的阻障金属。例如，为了抑制镍从形成于半导体基板的正面且成为硅化镍膜的构成材料的镍(Ni)膜向层间绝缘膜扩散，还提出了在形成镍膜之前，以覆盖层间绝缘膜的方式形成氮化钛膜的方法。
对现有的碳化硅半导体装置的制造方法进行说明。首先，在由碳化硅形成的半导体基板(以下称为碳化硅基板)的正面侧形成MOS栅极结构。接下来，在半导体基板的正面形成层间绝缘膜，用层间绝缘膜覆盖MOS栅极结构。接着，通过对层间绝缘膜进行图案化而形成接触孔，从而使碳化硅基板的接触部(电接触部)形成区域露出。接下来，通过溅射或蒸镀，沿着层间绝缘膜的表面和接触孔的内壁形成氮化钛(TiN)膜。
接着，利用蚀刻局部地除去氮化钛，使与碳化硅基板的接触形成区域再次露出。接下来，通过溅射或蒸镀，沿着氮化钛膜的表面和接触孔的内壁形成镍(Ni)膜。接着，通过利用热处理使碳化硅基板与镍膜反应，从而在接触孔中，在碳化硅基板的正面形成构成欧姆接触的硅化镍膜。其后，通过形成与硅化镍膜接触的正面电极，并且在碳化硅基板的背面形成背面电极，从而完成SiC器件。
现有技术文献
专利文献
专利文献1：日本特开2015-109474号公报
发明内容
技术问题
然而，为了通过碳化硅基板(未图示)与镍膜的反应形成硅化镍膜，必须进行在800℃以上的高温度下的高速热处理(RTA：Rapid Thermal Annealing：快速热退火)。图8、图9是表示现有的碳化硅半导体装置的制造过程中的状态的截面图。在图8、图9中分别示出用于形成欧姆接触的高速热处理之前和之后的氮化钛膜109的状态。为了防止在该高速热处理时镍从镍膜110向层间绝缘膜108扩散，如图8所示，在镍膜110与层间绝缘膜108之间形成有氮化钛膜109。
氮化钛膜109的晶体结构是由沿着与基板正面垂直的方向生长的柱状的晶粒构成的柱状结构。氮化钛膜109的晶粒在与基板正面平行的方向上不连续地存在，在晶粒之间产生间隙。因此，在上述的现有技术中，如图9所示，因为高速热处理，镍121从氮化钛膜109上的镍膜110侵入到氮化钛膜109的柱状的晶粒之间并到达层间绝缘膜108，并且渗透到层间绝缘膜108。因此，即使在镍膜110与层间绝缘膜108之间设置氮化钛膜109，也无法完全防止镍从镍膜110向层间绝缘膜108的渗透。由此，可能产生层间绝缘膜108的绝缘耐压降低和/或半导体元件的可靠性降低等问题。
为了消除上述现有技术的问题，本发明的目的在于提供能够获得良好的元件特性的碳化硅半导体装置及碳化硅半导体装置的制造方法。
技术方案
为了解决上述课题，实现本发明的目的，本发明的半导体装置具有如下特征。在包括碳化硅的半导体基板的表面设有绝缘栅结构。设有覆盖上述绝缘栅结构的绝缘膜。设有在深度方向上贯通上述绝缘膜的接触孔。以覆盖上述绝缘膜的方式设有氮化钛膜。在上述接触孔中，在上述半导体基板的表面设有硅化镍膜。上述硅化镍膜成为与上述半导体基板的欧姆接触。上述氮化钛膜的晶粒直径为20nm以上且50nm以下。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述氮化钛膜的晶体结构成为由柱状的晶粒构成的柱状结构，所述柱状的晶粒是沿着与上述半导体基板的表面垂直的方向生长，在与上述半导体基板的表面平行的方向排列。
另外，为了解决上述课题，实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行第一工序，形成设置在包括碳化硅的半导体基板的表面的绝缘栅结构。接下来，进行第二工序，以覆盖上述绝缘栅结构的方式在上述半导体基板的表面形成绝缘膜。接着，进行第三工序，形成在深度方向上贯通上述绝缘膜的接触孔，使上述半导体基板的表面选择性地露出。接下来，进行第四工序，以覆盖上述绝缘膜的方式在上述半导体基板的表面形成氮化钛膜。接着，进行第五工序，在露出到上述接触孔的上述半导体基板的表面形成镍膜。接下来，进行第六工序，通过热处理使上述半导体基板与上述镍膜反应而硅化，形成成为与上述半导体基板的欧姆接触的硅化镍膜。在上述第六工序中，以通过上述热处理，使上述氮化钛膜的晶粒之间的间隙比上述热处理之前窄或者消除上述间隙的方式增大上述氮化钛膜的晶粒直径。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第六工序中，通过上述热处理使上述氮化钛膜的晶粒直径为20nm以上且50nm以下。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，上述热处理是800℃以上且1100℃以下的温度的高速热处理。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第五工序中，以从露出到上述接触孔的上述半导体基板的表面起在上述氮化钛膜上延伸的方式形成上述镍膜。在上述第六工序之后，除去上述镍膜的已硅化的部分以外的部分。
另外，本发明的半导体装置的制造方法的特征在于，在上述第六工序之后进行的其它热处理是在400℃以下的温度进行。
根据上述的发明，在高速热处理时，能够抑制镍从镍膜侵入到氮化钛膜的柱状的晶粒之间，因此能够抑制镍渗透到氮化钛膜的下层的绝缘膜。因此，能够抑制绝缘膜的绝缘耐压降低和半导体元件的可靠性降低。
发明效果
根据本发明的碳化硅半导体装置及碳化硅半导体装置的制造方法，起到能够获得良好的元件特性的效果。
附图说明
图1是表示实施方式的碳化硅半导体装置的结构的截面图。
图2是表示实施方式的碳化硅半导体装置的制造过程中的状态的截面图。
图3是表示实施方式的碳化硅半导体装置的制造过程中的状态的截面图。
图4是表示实施方式的碳化硅半导体装置的制造过程中的状态的截面图。
图5是表示实施方式的碳化硅半导体装置的制造过程中的状态的截面图。
图6是表示实施方式的碳化硅半导体装置的制造过程中的状态的截面图。
图7是表示实施方式的碳化硅半导体装置的制造过程中的状态的截面图。
图8是表示现有的碳化硅半导体装置的制造过程中的状态的截面图。
图9是表示现有的碳化硅半导体装置的制造过程中的状态的截面图。
符号说明
1：n+型碳化硅基板
2：n-型漂移区
3：p型基区
4：n+型源区
5：p+型接触区
6：栅极绝缘膜
6a：栅极绝缘膜的端部
7：栅极
8：层间绝缘膜
8a：接触孔
9：氮化钛膜
10：碳化硅基体的正面的硅化镍膜(第一硅化镍膜)
11：正面电极
12：碳化硅基体的背面的硅化镍膜(第二硅化镍膜)
13：背面电极
20：碳化硅基体
21：n-型碳化硅层
31：形成于碳化硅基体的正面的镍膜(第一镍膜)
31a：第一镍膜的、与碳化硅基体的正面接触的部分
31b：第一镍膜的未硅化而残留在氮化钛膜上的部分
32：用于形成与碳化硅基体的欧姆接触的高速热处理
33：形成于碳化硅基体的背面的镍膜(第二镍膜)
具体实施方式
以下，参照附图详细说明本发明的半导体装置及半导体装置的制造方法的优选的实施方式。在本说明书和附图中，在前缀有n或p的层和区域中，分别表示电子或空穴为多数载流子。另外，标记于n或p的+和-分别表示杂质浓度比未标记+和-的层或区域的杂质浓度高和低。应予说明，在以下的实施方式的说明和附图中，对同样的结构标记相同的符号，并省略重复的说明。
(实施方式)
以纵向型MOSFET为例对实施方式的碳化硅半导体装置的结构进行说明。图1是表示实施方式的碳化硅半导体装置的结构的截面图。在图1中示出负责电流驱动的活性区域(在导通状态时电流流通的区域)的1个单位单元(半导体元件的功能单位)，对以与该单位单元邻接的方式配置的其它单位单元和/或配置于边缘终端区域的耐压结构省略图示。边缘终端区域是包围活性区域的周围、缓和n-型漂移区2的基体正面侧的电场并保持耐压的区域。
图1所示的实施方式的碳化硅半导体装置是在碳化硅基体(半导体芯片)20的正面侧(n-型漂移区2侧)具备平面栅极结构的MOS栅极结构的纵向型MOSFET。碳化硅基体20是在成为n+型漏区的n+型支撑基板(n+型碳化硅基板)1的正面上使成为n-型漂移区2的n-型碳化硅层21外延生长而成的外延生长基板(半导体基板)。在成为n-型漂移区2的n-型碳化硅层21的与n+型碳化硅基板1侧相反一侧的表面层选择性地设有p型基区3。
在p型基区3的内部分别选择性地设有n+型源区4和p+型接触区5。n-型碳化硅层21的、除p型基区3、n+型源区4和p+型接触区5以外的部分是n-型漂移区2。在p型基区3的被夹在n-型漂移区2与n+型源区4之间的部分的表面上，以在n-型漂移区2上跨过的方式设有栅极绝缘膜6。在栅极绝缘膜6上设有栅极7。由这些p型基区3、n+型源区4、p+型接触区5、栅极绝缘膜6和栅极7构成MOS栅极结构。
层间绝缘膜8设置于碳化硅基体20的整个正面，并覆盖栅极7。在层间绝缘膜8的整个表面设有氮化钛(TiN)膜9，并覆盖层间绝缘膜8。另外，氮化钛膜9以在接触孔8a中，沿着碳化硅基体20的正面上延伸的方式覆盖栅极绝缘膜6的端部6a。这样，通过设置氮化钛膜9，栅极绝缘膜6和层间绝缘膜8与后述的第一硅化镍(NiSi)膜10不接触。氮化钛膜9作为防止金属从第一硅化镍膜10和/或后述的正面电极11向层间绝缘膜8侧扩散的阻障金属发挥作用。
氮化钛膜9的晶体结构是由沿着与基板正面垂直的方向生长的柱状的晶粒构成的柱状结构，其晶粒在与基板正面平行的方向上排列。氮化钛膜9的晶粒直径例如在20nm以上且50nm以下的程度。通过将氮化钛膜9的晶粒直径设为在20nm以上且50nm以下的程度，氮化钛膜9的晶粒之间的间隙比现有结构(参照图8、图9)的晶粒之间的间隙窄，或者消除间隙。氮化钛膜9的晶粒直径优选例如约40nm以下，更优选为约30nm以下。使氮化钛膜9的晶粒直径变得越小，越能够抑制在氮化钛膜9的晶粒之间发生的剥离，越不容易在氮化钛膜9产生破裂。
在接触孔8a中，在碳化硅基体20的正面上设有硅化镍膜(以下称为第一硅化镍膜)10。第一硅化镍膜10仅设置在接触孔8a中的碳化硅基体20的正面上，与n+型源区4和p+型接触区5接触。第一硅化镍膜10形成与碳化硅基体20的欧姆接触(电接触部)。第一硅化镍膜10在接触孔8a中的碳化硅基体20的正面上终止，并与氮化钛膜9接触。
以埋入到接触孔8a中的方式在氮化钛膜9和第一硅化镍膜10的表面设有正面电极11。正面电极11经由第一硅化镍膜10与n+型源区4和p+型接触区5电连接，作为源极发挥功能，且通过层间绝缘膜8与栅极7电绝缘。在碳化硅基体20的整个背面(n+型碳化硅基板1的背面)设有硅化镍膜(以下称为第二硅化镍膜)12。第二硅化镍膜12形成与碳化硅基体20的欧姆接触。在第二硅化镍膜12的表面设有背面电极13。背面电极13作为漏极发挥作用。
接下来，对实施方式的碳化硅半导体装置的制造方法进行说明。图2～图7是表示实施方式的碳化硅半导体装置的制造过程中的状态的截面图。首先，如图2所示，准备成为n+型漏区的n+型碳化硅基板1。接下来，在n+型碳化硅基板1的正面上，使成为n-型漂移区2的n-型碳化硅层21外延生长到例如15μm的厚度。通过至此为止的工序，形成在n+型碳化硅基板1上堆积(形成)了n-型碳化硅层21的外延基板、即碳化硅基体20。
接下来，如图3所示，通过离子注入，在n-型碳化硅层21的表面层选择性地形成p型基区3。接下来，在不同的条件下反复进行离子注入，在p型基区3的内部分别选择性地形成n+型源区4和p+型接触区5。接着，进行用于使通过离子注入形成的各区域活化的例如1800℃左右的温度的热处理。可以在每次通过离子注入形成各区域时进行用于活化的热处理。n-型碳化硅层21的除了p型基区3、n+型源区4和p+型接触区5以外的部分成为n-型漂移区2。
接下来，如图4所示，在碳化硅基体20的正面(n-型碳化硅层21侧的面)形成栅极绝缘膜6。接着，通过在栅极绝缘膜6上堆积掺杂了杂质的多晶硅(poly-Si)并进行图案化，从而使成为栅极7的多晶硅残留。接下来，以覆盖栅极7的方式在碳化硅基体20的整个正面形成层间绝缘膜8。接下来，对层间绝缘膜8和栅极绝缘膜6进行图案化而形成接触孔8a，使n+型源区4和p+型接触区5露出。
接下来，如图5所示，通过例如溅射，沿着层间绝缘膜8的表面和接触孔8a的内壁形成氮化钛膜9。氮化钛膜9的溅射例如可以是将碳化硅基体20加热到在200℃以上且小于400℃的程度的温度(基体温度)，并在0.15Pa以上且小于0.4Pa的程度的压力的气体气氛下进行的。在该时刻，氮化钛膜9的晶粒直径例如为小于20nm左右，在氮化钛膜9的晶粒之间，与现有结构(参照图8)同等程度地产生间隙。
氮化钛膜9的厚度优选为在50nm以上且150nm以下的程度。其理由如下。因为在氮化钛膜9的厚度超过150nm时，在后续的热处理时会因与层间绝缘膜8的热膨胀系数之差而导致在氮化钛膜9产生破裂。在氮化钛膜9的厚度小于50nm时，会发生氮化钛膜9的厚度局部变薄，或者层间绝缘膜8不被氮化钛膜9覆盖而局部露出等被覆不良。
接下来，对氮化钛膜9进行图案化，使n+型源区4和p+型接触区5再次在接触孔8a露出。此时，可以以沿着在接触孔8a露出的碳化硅基体20的正面上延伸的方式残留氮化钛膜9。由此，在接触孔8a的侧壁，栅极绝缘膜6的端部6a被氮化钛膜9覆盖。因此，能够防止金属经由栅极绝缘膜6的端部6a从后述的第一镍(Ni)膜31和/或正面电极11向栅极7侧扩散。
接下来，如图6所示，通过例如溅射，沿着氮化钛膜9的表面和接触孔8a的内壁，以例如60nm的厚度形成第一镍膜31。第一镍膜31的溅射例如可以是在使基体温度为室温RT(例如25℃左右)，在0.3Pa左右的压力的氩(Ar)气体气氛中进行的磁控溅射。接下来，对第一镍膜31进行图案化，以使第一镍膜31从碳化硅基体20的正面上的部分31a起延伸到氮化钛膜9上的方式残留。
通过使第一镍膜31从碳化硅基体20的正面上的部分31a起延伸到氮化钛膜9上的方式残留第一镍膜31，从而即使产生蚀刻偏差，也能够以在氮化钛膜9之间不产生间隙的方式残留第一镍膜31。由此，在后续的工序中，在露出到接触孔8a的碳化硅基体20的整个正面(氮化钛膜9的开口部)形成第一硅化镍膜10。因此，能够防止欧姆接触的面积降低。
接下来，如图7所示，通过例如800℃以上且1100℃以下的程度的温度的高速热处理(RTA)32使碳化硅基体20与第一镍膜31反应而进行硅化。由此，第一镍膜31的在碳化硅基体20的正面上的部分31a被硅化，形成成为与碳化硅基体20的欧姆接触的第一硅化镍膜10。由于第一镍膜31的在氮化钛膜9上的部分31b与碳化硅基体20不接触，所以在不使其硅化的情况下直接残留，因此在形成后述的正面电极11之前除去。
另外，通过用于形成该欧姆接触的高速热处理32，使氮化钛膜9的晶粒变大，与高速热处理32之前的状态相比，氮化钛膜9的晶粒直径更大。由此，与高速热处理32之前的状态相比，能够使氮化钛膜9的晶粒之间的间隙变窄，或者消除间隙。因此，在进行用于形成欧姆接触的高速热处理32时，能够抑制镍从氮化钛膜9上的第一镍膜31侵入到氮化钛膜9的柱状的晶粒之间。这样，能够抑制镍从第一镍膜31渗透到氮化钛膜9的下层的层间绝缘膜8中。
具体而言，通过高速热处理32，使氮化钛膜9的晶粒直径为例如20nm以上且50nm以下的程度。其理由如下。在氮化钛膜9的晶粒直径小于20nm时，不能充分进行第一镍膜31的硅化，所以无法充分实现通过欧姆接触进行的低接触电阻化。在氮化钛膜9的晶粒直径超过50nm时，由于氮化钛膜9的晶粒过大，所以在氮化钛膜9的晶粒之间产生剥离，在氮化钛膜9产生破裂。
氮化钛膜9的晶粒直径由例如用于形成氮化钛膜9的溅射条件(气体气氛的压力和/或温度、氮气的添加量等)决定。因此，以在高速热处理32之后，氮化钛膜9的晶粒直径在上述范围内的方式决定用于形成氮化钛膜9的溅射条件即可。例如，通过在上述的溅射条件下形成氮化钛膜9，高速热处理32之后的氮化钛膜9的晶粒直径如上所述，为20nm以上且50nm以下的程度。
接下来，在碳化硅基体20的整个背面(n+型碳化硅基板1的背面)形成第二镍膜33。第二镍膜33的形成方法例如与第一镍膜31的形成方法相同。并且，使碳化硅基体20的背面的第二镍膜33硅化，在碳化硅基体20的背面形成第二硅化镍膜12。第二硅化镍膜12的形成方法例如与第一硅化镍膜10的形成方法相同。可以在碳化硅基体20的两面同时形成第一镍膜31、第二镍膜33。也可以在碳化硅基体20的两面同时形成第一硅化镍膜10、第二硅化镍膜12。
接下来，通过溅射，依次连续地形成钛(Ti)膜和铝(Al)膜作为正面电极11。构成正面电极11的各金属膜的溅射例如可以是在将基体温度设为250℃左右，0.3Pa左右的压力的氩气气氛中进行的磁控溅射。构成正面电极11的钛膜和铝膜的厚度例如可以分别为0.1μm左右和5.0μm左右。
另外，构成正面电极11的钛膜的溅射时的厚度优选为例如约1.0μm以下。其理由是因为钛是硬的金属，所以在使钛膜的厚度t11大于1.0μm时，钛膜会产生破裂。接下来，对正面电极11进行图案化并残留成为源极的部分。接下来，在碳化硅基体20的正面侧形成成为钝化保护膜的聚酰亚胺膜(未图示)，例如通过380℃的温度的热处理(退火)进行固化(硬化)。
通过用于使该钝化保护膜固化的热处理，或者其后的热处理，在构成正面电极11的钛膜与铝膜的界面进行合金化，在钛膜与铝膜之间形成包含钛和铝的合金膜(以下称为TiAl合金膜(未图示))。这样，即使在构成正面电极11的钛膜与铝膜之间形成有TiAl合金膜，也能够遍及氮化钛膜9和第一硅化镍膜10的整个表面残留钛膜。
因此，从构成正面电极11的铝膜中产生的氢原子和氢离子被下层的钛膜吸留，与钛膜相比不向下层(碳化硅基体20侧)进一步移动。由此，构成正面电极11的铝膜中的氢原子或氢离子不向栅极绝缘膜6扩散。因此，能够得到栅极阈值电压稳定的栅极绝缘膜6。氢原子或氢离子是指以氢原子为最小的结构单元的粒子，具体而言，是指氢原子、氢离子和氢分子。
例如，形成在构成正面电极11的钛膜与铝膜之间的TiAl合金膜的厚度为10nm左右以下，残留在其下层的钛膜的厚度可以为90nm左右。通过采用这样的结构，从而在动作温度(结温)为200℃的高温动作下，能够将对栅极7施加1000小时-3MV/cm的负电压之后的栅极阈值电压的变动量抑制在±0.1V以下，发明人已对此进行了确认。
另外，为了获得由构成正面电极11的钛膜带来的氢原子或氢离子的吸留效果，需要使在热处理之后残留的钛膜的厚度如上所述为10nm以上左右。对被吸留在钛膜上的氢分子浓度进行了验证，结果确认了在钛膜的厚度为100nm的情况下，在400℃的温度下注入氢时，被吸留于钛膜的氢分子浓度为6×1017/cm2。因此，通过使在热处理之后残留的钛膜的厚度如上所述为10nm以上，能够使被吸留于钛膜的氢分子浓度为1×1015/cm2以上。
另外，为了使在热处理之后残留的钛膜的厚度如上所述为10nm以上左右，优选使该钛膜与其上层的铝膜反应而形成的TiAl合金膜的厚度例如残留为1nm以上且50nm以下的程度。例如，在形成正面电极11之后进行的热处理的温度为400℃以上时，TiAl合金膜的厚度为50nm以上，在该热处理的温度为380℃左右时，TiAl合金膜的厚度为10nm以下，发明人已对此进行了确认。因此，在形成正面电极11之后进行的热处理优选例如为400℃以下左右。
接下来，通过在第二硅化镍膜12的表面形成背面电极13，完成图1所示的纵向型MOSFET。
如上所说明，根据实施方式，使形成在镍膜与层间绝缘膜之间的氮化钛膜的晶粒直径利用用于形成碳化硅基体与镍膜的欧姆接触的高速热处理增大至20nm以上且50nm以下。由此，在该高速热处理时，能够抑制镍从镍膜侵入到氮化钛膜的柱状的晶粒之间，因此能够进一步抑制镍渗透到氮化钛膜的下层的层间绝缘膜中。因此，能够抑制层间绝缘膜的绝缘耐压降低和半导体元件的可靠性降低，能够获得良好的元件特性。另外，根据实施方式，能够与现有结构(参照图8)同样地以覆盖层间绝缘膜的方式设置氮化钛膜，因此能够防止隔着氮化钛膜对置的正面电极与层间绝缘膜之间的相互反应。
以上，本发明不限于上述的实施方式，在不脱离本发明的主旨的范围内可以进行各种改变。例如，在上述的实施方式中，以纵向型MOSFET为例进行了说明，但也可以应用于IGBT等其它碳化硅半导体装置。另外，采用沟槽栅极结构代替平面栅极结构时也能够得到同样的效果。另外，在不对第一镍膜进行图案化，用第一镍膜覆盖氮化钛膜的整个表面的状态下进行高速热处理而使第一镍膜硅化的情况下也能够得到同样的效果。另外，在各实施方式中，将第一导电型设为n型，将第二导电型设为p型，但本发明将第一导电型设为p型，将第二导电型设为n型也同样成立。
产业上的可利用性
如上所述，本发明的碳化硅半导体装置及碳化硅半导体装置的制造方法对于在逆变器和/或开关用电源装置等中使用的功率半导体装置有用。

Claims (7)

1.一种碳化硅半导体装置，其特征在于，具备：
绝缘栅结构，其设置在由碳化硅构成的半导体基板的表面上；
绝缘膜，其覆盖所述绝缘栅结构；
接触孔，其在深度方向上贯通所述绝缘膜；
氮化钛膜，其以覆盖所述绝缘膜的方式设置；以及
硅化镍膜，其在所述接触孔中设置在所述半导体基板的表面上，构成与所述半导体基板的欧姆接触，
所述氮化钛膜的晶粒直径为20nm以上且50nm以下。
2.根据权利要求1所述的碳化硅半导体装置，其特征在于，所述氮化钛膜的晶体结构是由柱状的晶粒构成的柱状结构，所述晶粒在与所述半导体基板的表面垂直的方向上生长，并且在与所述半导体基板的表面平行的方向上排列。
3.一种碳化硅半导体装置的制造方法，其特征在于，包括：
第一工序，形成绝缘栅结构，所述绝缘栅结构设置在由碳化硅构成的半导体基板的表面上；
第二工序，以覆盖所述绝缘栅结构的方式在所述半导体基板的表面形成绝缘膜；
第三工序，形成在深度方向上贯通所述绝缘膜的接触孔，以选择性地露出所述半导体基板的表面；
第四工序，以覆盖所述绝缘膜的方式在所述半导体基板的表面形成氮化钛膜；
第五工序，在从所述接触孔露出的所述半导体基板的表面上形成镍膜；以及
第六工序，通过热处理使所述半导体基板与所述镍膜反应而进行硅化，形成构成与所述半导体基板的欧姆接触的硅化镍膜，
在所述第六工序中，通过所述热处理增大所述氮化钛膜的晶粒直径，以使得所述氮化钛膜的晶粒之间的间隙与所述热处理之前相比变窄或者消失。
4.根据权利要求3所述的碳化硅半导体装置的制造方法，其特征在于，在所述第六工序中，通过所述热处理，使所述氮化钛膜的晶粒直径变为20nm以上且50nm以下。
5.根据权利要求4所述的碳化硅半导体装置的制造方法，其特征在于，所述热处理是温度在800℃以上且1100℃以下的高速热处理。
6.根据权利要求4所述的碳化硅半导体装置的制造方法，其特征在于，在所述第五工序中，以从所述接触孔露出的所述半导体基板的表面起延伸到所述氮化钛膜的上面的方式形成所述镍膜，
在所述第六工序之后，除去所述镍膜的进行了硅化的部分以外的部分。
7.根据权利要求4所述的碳化硅半导体装置的制造方法，其特征在于，在所述第六工序之后进行的其它热处理的温度在400℃以下。
CN201710050026.0A 2016-03-16 2017-01-23 碳化硅半导体装置及碳化硅半导体装置的制造方法 Pending CN107204363A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016053128A JP6705231B2 (ja) 2016-03-16 2016-03-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016-053128 2016-03-16

Publications (1)

Publication Number Publication Date
CN107204363A true CN107204363A (zh) 2017-09-26

Family

ID=59751780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710050026.0A Pending CN107204363A (zh) 2016-03-16 2017-01-23 碳化硅半导体装置及碳化硅半导体装置的制造方法

Country Status (4)

Country Link
US (1) US10032894B2 (zh)
JP (1) JP6705231B2 (zh)
CN (1) CN107204363A (zh)
DE (1) DE102017201550B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7047734B2 (ja) * 2018-12-06 2022-04-05 株式会社デンソー トレンチゲート型半導体装置の製造方法
JP7459875B2 (ja) * 2019-07-17 2024-04-02 住友電気工業株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597744A (en) * 1994-06-07 1997-01-28 Mitsubishi Materials Corporation Method of producing a silicon carbide semiconductor device
WO2012073471A1 (ja) * 2010-12-01 2012-06-07 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
US20120248397A1 (en) * 2009-10-27 2012-10-04 Canon Anelva Corporation Nonvolatile storage element and manufacturing method thereof
JP2013232560A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
CN104064591A (zh) * 2010-11-25 2014-09-24 三菱电机株式会社 半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256313A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 半導体装置の製造方法
JP2789309B2 (ja) * 1995-03-20 1998-08-20 エルジイ・セミコン・カンパニイ・リミテッド 高融点金属窒化膜の形成方法
KR20090023474A (ko) * 2006-06-09 2009-03-04 엘리먼트 씩스 (프로덕션) (피티와이) 리미티드 초경질 복합체
JP2009043880A (ja) * 2007-08-08 2009-02-26 Panasonic Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP6324914B2 (ja) 2010-11-25 2018-05-16 三菱電機株式会社 炭化珪素半導体装置
CN105009295B (zh) 2013-03-29 2017-10-10 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6260711B2 (ja) * 2014-09-08 2018-01-17 富士電機株式会社 半導体装置の製造方法
JP6560112B2 (ja) * 2015-12-09 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597744A (en) * 1994-06-07 1997-01-28 Mitsubishi Materials Corporation Method of producing a silicon carbide semiconductor device
US20120248397A1 (en) * 2009-10-27 2012-10-04 Canon Anelva Corporation Nonvolatile storage element and manufacturing method thereof
CN104064591A (zh) * 2010-11-25 2014-09-24 三菱电机株式会社 半导体装置
WO2012073471A1 (ja) * 2010-12-01 2012-06-07 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP2013232560A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MAJA POPOVIC,ETAL: "Annealing effects on the properties of TiN thin films", 《PROCESSING AND APPLICATION OF CERAMICS》 *

Also Published As

Publication number Publication date
US10032894B2 (en) 2018-07-24
JP6705231B2 (ja) 2020-06-03
JP2017168684A (ja) 2017-09-21
US20170271486A1 (en) 2017-09-21
DE102017201550B4 (de) 2022-03-24
DE102017201550A1 (de) 2017-09-21

Similar Documents

Publication Publication Date Title
JP5588670B2 (ja) 半導体装置
CN101548387B (zh) 碳化硅半导体元件及其制造方法
JP5370480B2 (ja) 半導体装置及びその製造方法
JP5588671B2 (ja) 半導体装置の製造方法
CN106796956A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP5745974B2 (ja) 半導体装置およびその製造方法
JP5391643B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7381643B2 (ja) 半導体装置の製造方法
JP2013004636A (ja) 炭化珪素半導体装置およびその製造方法
TW201133573A (en) Method for manufacturing semiconductor device
JP5687127B2 (ja) 半導体装置およびその製造方法
KR20080039243A (ko) 탄화규소 반도체 장치를 제조하는 방법
JP5171363B2 (ja) 半導体装置の製造方法
JP6861365B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2006179870A (ja) ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法
TW200406849A (en) MOSFET formed by self-aligned silicide process and method for producing the same
CN107204363A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP6296970B2 (ja) 半導体装置及びその製造方法
CN104617142B (zh) 半导体器件和用于生产其的方法
JP6690333B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN108231557A (zh) 在半导体器件中形成复合中心
TW200418128A (en) High density trench power MOSFET structure and method thereof
JP2014241426A (ja) 半導体装置
US20150091020A1 (en) Semiconductor Device and Method of Manufacturing the Same
CN107204369A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170926

RJ01 Rejection of invention patent application after publication