JP7381643B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7381643B2
JP7381643B2 JP2022061934A JP2022061934A JP7381643B2 JP 7381643 B2 JP7381643 B2 JP 7381643B2 JP 2022061934 A JP2022061934 A JP 2022061934A JP 2022061934 A JP2022061934 A JP 2022061934A JP 7381643 B2 JP7381643 B2 JP 7381643B2
Authority
JP
Japan
Prior art keywords
sic semiconductor
region
layer
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022061934A
Other languages
English (en)
Other versions
JP2022088613A (ja
Inventor
佑紀 中野
亮太 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2022088613A publication Critical patent/JP2022088613A/ja
Priority to JP2023188783A priority Critical patent/JP2024001352A/ja
Application granted granted Critical
Publication of JP7381643B2 publication Critical patent/JP7381643B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

本発明は、ＳｉＣが使用された半導体装置の製造方法に関する。
近年、高耐圧、低オン抵抗を実現する次世代のパワーデバイス材料として、ＳｉＣ（シリコンカーバイト：炭化ケイ素）の使用が検討されている。
また、パワーデバイスの微細化およびオン抵抗の低減のための構造として、トレンチゲート構造が知られている。たとえば、パワーＭＯＳＦＥＴでは、トレンチゲート構造を採用したものが主流になりつつある。
図１１は、ＳｉＣが使用された従来のトレンチゲート型ＶＤＭＯＳＦＥＴを有する半導体装置の模式断面図である。
半導体装置２０１は、トレンチゲート型ＶＤＭＯＳＦＥＴの単位セルがマトリクス状に配置された構造を有している。
半導体装置２０１は、半導体装置２０１の基体をなすＮ＋型のＳｉＣ基板２０２を備えている。ＳｉＣ基板２０２のＳｉ面（シリコン面）上には、ＳｉＣ基板２０２よりもＮ型不純物が低濃度にドーピングされたＳｉＣ（シリコンカーバイト：炭化ケイ素）からなる、Ｎ－型のエピタキシャル層２０３が積層されている。エピタキシャル層２０３の基層部は、エピタキシャル成長後のままの状態が維持された、Ｎ－型のドレイン領域２０４をなしている。また、エピタキシャル層２０３には、ドレイン領域２０４上に、Ｐ型のボディ領域２０５がドレイン領域２０４に接して形成されている。
エピタキシャル層２０３には、ゲートトレンチ２０６がその表面２１７（Ｓｉ面）から掘り下がって形成されている。ゲートトレンチ２０６は、ボディ領域２０５を層厚方向に貫通し、その最深部（底面２１６）がドレイン領域２０４に達している。
ゲートトレンチ２０６内には、ゲートトレンチ２０６の側面２１４および底面２１６を熱酸化させることにより、ＳｉＯ２からなるゲート絶縁膜２０７がゲートトレンチ２０６の内面全域に形成されている。
そして、ゲート絶縁膜２０７の内側をＮ型不純物が高濃度にドーピングされたポリシリコンで埋め尽くすことにより、ゲートトレンチ２０６内にゲート電極２０８が埋設されている。
エピタキシャル層２０３の表層部には、ゲートトレンチ２０６に対してゲート幅と直交する方向（図１１における左右方向）の両側に、Ｎ＋型のソース領域２０９が形成されている。ソース領域２０９は、ゲートトレンチ２０６に沿ってゲート幅に沿う方向に延び、その底部がエピタキシャル層２０３の表面２１７側からボディ領域２０５に接している。
また、エピタキシャル層２０３には、その表面２１７から、ゲート幅と直交する方向におけるソース領域２０９の中央部を貫通し、ボディ領域２０５に接続されるＰ＋型のボディコンタクト領域２１０が形成されている。
エピタキシャル層２０３上には、ＳｉＯ２からなる層間絶縁膜２１１が積層されている。層間絶縁膜２１１上には、ソース配線２１２が形成されている。ソース配線２１２は、層間絶縁膜２１１およびゲート絶縁膜２０７に形成されたコンタクトホール２１３を介してソース領域２０９およびボディコンタクト領域２１０にコンタクトされるニッケルシリサイド層２１８と、ニッケルシリサイド層２１８上に形成されたアルミニウム層２１９とを有している。
ＳｉＣ基板２０２の裏面（カーボン面：Ｃ面）には、ドレイン配線２１５が形成されている。ドレイン配線２１５は、ＳｉＣ基板２０２にコンタクトされるニッケルシリサイド層２２０と、ニッケルシリサイド層２２０上に形成されたアルミニウム層２２１とを有している。
ソース配線２１２とドレイン配線２１５との間（ソース－ドレイン間）に所定の電位差を発生させた状態で、ゲート電極２０８に所定の電圧（ゲート閾値電圧以上の電圧）が印加されることにより、ゲート電極２０８からの電界によりボディ領域２０５におけるゲート絶縁膜２０７との界面近傍にチャネルが形成される。これにより、ソース配線２１２とドレイン配線２１５との間に電流が流れ、ＶＤＭＯＳＦＥＴがオン状態となる。
特開２００７－２５８４６５号公報
本発明の一実施形態に係るＳｉＣ半導体装置の製造方法は、表面および裏面を有し、第１導電型のＳｉＣ半導体層の前記表面側に形成されたゲートトレンチと、前記ＳｉＣ半導体層の前記裏面側に形成された第１導電型のドレイン領域とを有するＭＯＳＦＥＴが形成されたＳｉＣ半導体装置の製造方法であって、前記ゲートトレンチの内面に一部が露出するように第２導電型イオンが選択的に注入されたボディ形成領域と、前記ゲートトレンチの内面に一部が露出するように前記ボディ形成領域の前記表面側に第１導電型イオンが選択的に注入されたソース形成領域とを有する前記ＳｉＣ半導体層の前記表面および前記ゲートトレンチの内面に沿う形状にカーボン膜を形成する第１工程と、前記カーボン膜が形成された前記ＳｉＣ半導体層を加熱して前記ボディ形成領域および前記ソース形成領域のイオンを活性化させることによって、前記ＳｉＣ半導体層に第２導電型のボディ領域、当該ボディ領域の前記表面側に第１導電型のソース領域を形成する第２工程と、前記カーボン膜を除去した後、前記ゲートトレンチの内面に沿ってゲート絶縁膜を形成する第３工程と、前記ゲートトレンチ内にポリシリコンを埋め込む工程とを含み、前記第１工程は、第１温度に所定時間保持する工程を含み、前記第２工程は、前記第１温度よりも高い第２温度に所定時間保持する工程を含む。
図１は、本発明の第１の実施形態に係る半導体装置の模式断面図である。 図２Ａは、図１に示す半導体装置の製造方法を説明するための模式断面図である。 図２Ｂは、図２Ａの次の工程を示す図である。 図２Ｃは、図２Ｂの次の工程を示す図である。 図２Ｄは、図２Ｃの次の工程を示す図である。 図２Ｅは、図２Ｄの次の工程を示す図である。 図２Ｆは、図２Ｅの次の工程を示す図である。 図２Ｇは、図２Ｆの次の工程を示す図である。 図２Ｈは、図２Ｇの次の工程を示す図である。 図２Ｉは、図２Ｈの次の工程を示す図である。 図２Ｊは、図２Ｉの次の工程を示す図である。 図２Ｋは、図２Ｊの次の工程を示す図である。 図２Ｌは、図２Ｋの次の工程を示す図である。 図２Ｍは、図２Ｌの次の工程を示す図である。 図２Ｎは、図２Ｍの次の工程を示す図である。 図３（ａ）（ｂ）は、本発明の第２の実施形態に係る半導体装置の模式平面図であって、図３（ａ）は全体図、図３（ｂ）は内部拡大図をそれぞれ示す。 図４は、本発明の第２の実施形態に係る半導体装置の模式断面図であって、図３（ｂ）の切断線IＶ－IＶでの切断面を示す。 図５Ａは、図４に示す半導体装置の製造方法を説明するための模式断面図である。 図５Ｂは、図５Ａの次の工程を示す図である。 図５Ｃは、図５Ｂの次の工程を示す図である。 図５Ｄは、図５Ｃの次の工程を示す図である。 図５Ｅは、図５Ｄの次の工程を示す図である。 図５Ｆは、図５Ｅの次の工程を示す図である。 図５Ｇは、図５Ｆの次の工程を示す図である。 図５Ｈは、図５Ｇの次の工程を示す図である。 図５Ｉは、図５Ｈの次の工程を示す図である。 図５Ｊは、図５Ｉの次の工程を示す図である。 図５Ｋは、図５Ｊの次の工程を示す図である。 図５Ｌは、図５Ｋの次の工程を示す図である。 図５Ｍは、図５Ｌの次の工程を示す図である。 図５Ｎは、図５Ｍの次の工程を示す図である。 図５Ｏは、図５Ｎの次の工程を示す図である。 図５Ｐは、図５Ｎの次の工程を示す図である。 図５Ｑは、図５Ｎの次の工程を示す図である。 図５Ｒは、図５Ｎの次の工程を示す図である。 図５Ｓは、図５Ｎの次の工程を示す図である。 図５Ｔは、図５Ｎの次の工程を示す図である。 図５Ｕは、図５Ｎの次の工程を示す図である。 図６は、抵抗加熱炉内における温度変化を示すグラフである。 図４に示す半導体装置の変形例を説明するための模式断面図である。 図８は、プレーナゲート型の半導体装置の模式断面図である。 図９Ａは、図８の半導体装置の製造方法を説明する模式断面図である。 図９Ｂは、図９Ａの次の工程を示す模式的な断面図である。 図９Ｃは、図９Ｂの次の工程を示す模式的な断面図である。 図９Ｄは、図９Ｃの次の工程を示す模式的な断面図である。 図９Ｅは、図９Ｄの次の工程を示す模式的な断面図である。 図９Ｆは、図９Ｅの次の工程を示す模式的な断面図である。 図９Ｇは、図９Ｆの次の工程を示す模式的な断面図である。 図９Ｈは、図９Ｇの次の工程を示す模式的な断面図である。 図９Ｉは、図９Ｈの次の工程を示す模式的な断面図である。 図９Ｊは、図９Ｉの次の工程を示す模式的な断面図である。 図９Ｋは、図９Ｊの次の工程を示す模式的な断面図である。 図９Ｌは、図９Ｋの次の工程を示す模式的な断面図である。 図１０（ａ）（ｂ）（ｃ）は、酸化膜の厚さを酸化ガスの供給時間ごとにプロットしたグラフであって、（ａ）は参考例１のグラフ、（ｂ）は参考例２のグラフ、（ｃ）は参考例３のグラフをそれぞれ示す。 図１１は、ＳｉＣが使用された従来のトレンチゲート型ＶＤＭＯＳＦＥＴを有する半導体装置の模式断面図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の模式断面図である。
半導体装置１は、トレンチゲート型ＶＤＭＯＳＦＥＴの単位セルがマトリクス状に配置された構造を有している。なお、図１では、複数の単位セルのうちの一部が示されている。
半導体装置１は、半導体装置１の基体をなすＳｉＣ基板２を備えている。ＳｉＣ基板２には、Ｎ型不純物が高濃度（たとえば、１ｅ１８～１ｅ２１ｃｍ－３）にドーピングされている。ＳｉＣ基板２は、その表面２１（上面）がＳｉ面であり、その裏面（下面）がＣ面である。
ＳｉＣ基板２の表面２１には、ＳｉＣ基板２よりもＮ型不純物が低濃度にドーピングされたＳｉＣ（シリコンカーバイト：炭化ケイ素）からなる、Ｎ－型のエピタキシャル層３が積層されている。半導体層としてのエピタキシャル層３は、ＳｉＣ基板２上に、いわゆるエピタキシャル成長によって形成されている。Ｓｉ面である表面２１上に形成されるエピタキシャル層３は、Ｓｉ面を成長主面として成長させられる。したがって、成長により形成されるエピタキシャル層３の表面３１は、ＳｉＣ基板２の表面２１と同様、Ｓｉ面である。
エピタキシャル層３におけるＳｉ面側の部分（表層部）とは反対のＣ面側の部分（基層部）は、その全域がエピタキシャル成長後のままの状態が維持された、Ｎ－型のドレイン領域４をなしている。ドレイン領域４のＮ型不純物濃度は、たとえば、１ｅ１５～１ｅ１７ｃｍ－３である。
一方、エピタキシャル層３の表層部には、Ｐ型のボディ領域５が形成されている。ボディ領域５は、エピタキシャル層３の表面３１側（Ｓｉ面側）からドレイン領域４に接している。ボディ領域５のＰ型不純物濃度は、たとえば、１ｅ１６～１ｅ１９ｃｍ－３である。
エピタキシャル層３には、ゲートトレンチ６が表面３１から掘り下がって形成されている。ゲートトレンチ６は、図１では図示しないが、一定の間隔を空けて複数形成され、それらが互いに平行をなして同一方向（図１の紙面に垂直な方向、以下、この方向を「ゲート幅に沿う方向」ということがある。）に延び、たとえば、ストライプ構造をなしている。
各ゲートトレンチ６は、互いに間隔を空けて対向し、それぞれが表面３１に対して直交する平面状の側面７一対と、表面３１に対して平行な部分を有する底面８とを有している。ゲートトレンチ６は、ボディ領域５を層厚方向に貫通し、その最深部（底面８）がドレイン領域４に達している。
ゲートトレンチ６の内面およびエピタキシャル層３の表面３１には、ゲートトレンチ６の内面（側面７および底面８）全域を覆うように、ゲート絶縁膜９が形成されている。ゲート絶縁膜９は、窒素を含有する酸化膜、たとえば、窒素含有ガスを用いた熱酸化により形成される窒化酸化シリコン膜からなる。ゲート絶縁膜９における窒素含有量（窒素濃度）は、たとえば、０．１～１０％である。
また、ゲート絶縁膜９は、底面８上の部分（絶縁膜底部１１）の厚さＴ２が、側面７上の部分（絶縁膜側部１０）の厚さＴ１よりも小さい。具体的には、絶縁膜側部１０の厚さＴ１に対する絶縁膜底部１１の厚さＴ２の比（絶縁膜底部１１の厚さＴ２／絶縁膜側部１０の厚さＴ１）が、０．３～１．０であり、好ましくは、０．５～１．０である。また、双方の厚さの具体的な大きさは、たとえば、絶縁膜側部１０の厚さＴ１が３００～１０００Åであり、絶縁膜底部１１の厚さＴ２が１５０～５００Åである。
そして、ゲート絶縁膜９の内側をＮ型不純物が高濃度にドーピングされたポリシリコン材料で埋め尽くすことにより、ゲートトレンチ６内にゲート電極１２が埋設されている。
ボディ領域５の表層部には、ゲートトレンチ６に対してゲート幅と直交する方向（図１における左右方向）の両側に、Ｎ＋型のソース領域１３が形成されている。ソース領域１３は、ドレイン領域４のＮ型不純物濃度よりも高く、Ｎ型不純物が高濃度にドーピングされた領域である。ソース領域１３のＮ型不純物濃度は、たとえば、１ｅ１８～１ｅ２１ｃｍ－３である。ソース領域１３は、ゲートトレンチ６に隣接する位置においてゲート幅に沿う方向に延びている。
また、エピタキシャル層３には、その表面３１から、ゲート幅と直交する方向におけるソース領域１３の中央部を貫通し、ボディ領域５に接続されるＰ＋型のボディコンタクト領域１４が形成されている。ボディコンタクト領域１４は、ボディ領域５のＰ型不純物濃度よりも高く、Ｐ型不純物が高濃度にドーピングされた領域である。ボディコンタクト領域１４のＰ型不純物濃度は、たとえば、１ｅ１８～１ｅ２１ｃｍ－３である。
すなわち、ゲートトレンチ６およびソース領域１３は、ゲート幅と直交する方向に交互に設けられ、それぞれゲート幅に沿う方向に延びている。そして、ソース領域１３上に、ソース領域１３に沿って、ゲート幅と直交する方向に隣接するユニットセル間の境界が設定されている。ボディコンタクト領域１４は、ゲート幅と直交する方向に隣接する２つのユニットセル間に跨って少なくとも１つ以上設けられている。また、ゲート幅に沿う方向に隣接するユニットセル間の境界は、各ユニットセルに含まれるゲート電極１２が一定のゲート幅を有するように設定されている。
エピタキシャル層３上には、ＳｉＯ２からなる層間絶縁膜１５が積層されている。層間絶縁膜１５およびゲート絶縁膜９には、ソース領域１３およびボディコンタクト領域１４の表面を露出させるコンタクトホール１６が形成されている。
層間絶縁膜１５上には、ソース配線１７が形成されている。ソース配線１７は、コンタクトホール１６を介してソース領域１３およびボディコンタクト領域１４にコンタクト（電気的に接続）されている。ソース配線１７は、ソース領域１３およびボディコンタクト領域１４とのコンタクト部分にポリシリコン層１８を有し、ポリシリコン層１８上にメタル層２０を有している。
ポリシリコン層１８は、不純物がドーピングされたドープトポリシリコンを用いて形成されたドープ層であり、たとえば、１０１９～１０２１ｃｍ－３の高濃度で不純物がドーピングされた高濃度ドープ層であることが好ましい。ポリシリコン層１８をドープ層（高濃度ドープ層を含む）として形成するときの不純物としては、リン（Ｐ）やＡｓ（ひ素）などのＮ型不純物、Ｂ（ホウ素）などのＰ型不純物を用いることができる。また、ポリシリコン層１８は、コンタクトホール１６を埋め尽くしている。そのようなポリシリコン層１８の厚さは、コンタクトホール１６の深さにより異なるが、たとえば、５０００～１００００Åである。
メタル層２０は、たとえば、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、それらの合金およびそれらを含有するメタル材料を用いて形成されている。メタル層２０は、ソース配線１７の最表層をなし、たとえば、金属ワイヤなどが接続（ボンディング）される。また、メタル層２０の厚さは、たとえば、１～５μｍである。
ソース配線１７において、ポリシリコン層１８とメタル層２０との間には、チタンを含有する中間層１９が介在されている。中間層１９は、チタン（Ｔｉ）を含有する層の単層もしくはその層を有する複数の層からなる。チタンを含有する層は、チタン、窒化チタンなどを用いて形成することができる。また、中間層１９の厚さは、たとえば、２００～５００ｎｍである。
上記のようなポリシリコン層１８、中間層１９およびメタル層２０を有するソース配線１７は、ポリシリコン（ポリシリコン層１８）、チタン（中間層１９）、窒化チタン（中間層１９）およびアルミニウム（メタル層２０）が順に積層される積層構造（Ｐｏ－Ｓｉ／Ｔｉ／ＴｉＮ／Ａｌ）であることが好ましい。
ＳｉＣ基板２の裏面２２には、ドレイン配線２３が形成されている。ドレイン配線２３は、ＳｉＣ基板２にコンタクト（電気的に接続）されている。ドレイン配線２３は、ＳｉＣ基板２とのコンタクト部分にポリシリコン層２４を有し、ポリシリコン層２４上にメタル層２６を有している。
ポリシリコン層２４は、上記したポリシリコン層１８を構成する材料と同様のものを用いて形成することができる。また、ポリシリコン層２４の厚さは、たとえば、１０００～２０００Åである。
メタル層２６は、上記したメタル層２０を構成する材料と同様のものを用いて形成することができる。メタル層２６は、ドレイン配線２３の最表層をなし、たとえば、ＳｉＣ基板２がリードフレームのダイパッドにボンディングされるとき、ダイパッドに接合される。また、メタル層２６の厚さは、たとえば、０．５～１μｍである。
ドレイン配線２３において、ポリシリコン層２４とメタル層２６との間には、チタンを含有する中間層２５が介在されている。中間層２５は、上記した中間層１９を構成する材料と同様のものを用いて形成することができる。
ゲート電極１２には、層間絶縁膜１５に形成されたコンタクトホール（図示せず）を介して、ゲート配線２７がコンタクト（電気的に接続）されている。
ソース配線１７とドレイン配線２３との間（ソース－ドレイン間）に所定の電位差を発生させた状態で、ゲート配線２７に所定の電圧（ゲート閾値電圧以上の電圧）が印加されることにより、ゲート電極１２からの電界によりボディ領域５におけるゲート絶縁膜９との界面近傍にチャネルが形成される。これにより、ソース配線１７とドレイン配線２３との間に電流が流れ、ＶＤＭＯＳＦＥＴがオン状態となる。
図２Ａ～図２Ｎは、図１に示す半導体装置の製造方法を説明するための模式断面図である。
まず、図２Ａに示すように、ＣＶＤ(Chemical Vapor Deposition：化学気相成長)法、ＬＰＥ（Liquid Phase Epitaxy：液相エピタキシ）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法などのエピタキシャル成長法により、ＳｉＣ基板２の表面２１（Ｓｉ面）上に、不純物をドーピングしながらＳｉＣ結晶が成長させられる。これにより、ＳｉＣ基板２上に、Ｎ－型のエピタキシャル層３が形成される。続いて、Ｐ型不純物が、エピタキシャル層３の表面３１からエピタキシャル層３の内部にインプランテーション（注入）される。このときの注入条件は、Ｐ型不純物の種類により異なるが、たとえば、加速エネルギーが２００～４００ｋｅＶである。
これにより、図２Ｂに示すように、エピタキシャル層３の表層部に、Ｐ型不純物がインプランテーションされた領域（Ｐ型インプラ領域２８）が形成される。Ｐ型インプラ領域２８の形成により、エピタキシャル層３の基層部には、Ｐ型インプラ領域２８と分離され、エピタキシャル成長後のままの状態を維持するドレイン領域４が形成される。
次いで、図２Ｃに示すように、ＣＶＤ法により、エピタキシャル層３上にＳｉＯ２からなるマスク２９が形成される。続いて、マスク２９がフォトレジスト（図示せず）を介してエッチングされることにより、ボディコンタクト領域１４を形成すべき領域に開口３０を有するパターンにパターニングされる。開口３０の形成後、Ｐ型不純物が、エピタキシャル層３の表面３１からエピタキシャル層３の内部にインプランテーション（注入）される。このときの注入条件は、Ｐ型不純物の種類により異なるが、たとえば、加速エネルギーが３０～２００ｋｅＶである。これにより、Ｐ型インプラ領域２８の表層部に、Ｐ型不純物が高濃度でインプランテーションされた領域（Ｐ＋型インプラ領域３２）が形成される。Ｐ型不純物の注入後、マスク２９が除去される。
次いで、図２Ｄに示すように、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、エピタキシャル層３上にＳｉＯ２からなるマスク３３が形成される。続いて、マスク３３がフォトレジスト（図示せず）を介してエッチングされることにより、ソース領域１３を形成すべき領域に開口３４を有するパターンにパターニングされる。開口３４の形成後、Ｎ型不純物が、エピタキシャル層３の表面３１からエピタキシャル層３の内部にインプランテーション（注入）される。このときの注入条件は、Ｎ型不純物の種類により異なるが、たとえば、加速エネルギーが３０～２００ｋｅＶである。Ｎ型不純物の注入後、マスク３３が除去される。これにより、Ｐ型インプラ領域２８の表層部に、Ｎ型不純物が高濃度でインプランテーションされた領域（Ｎ＋型インプラ領域３５）が形成される。
次いで、図２Ｅに示すように、たとえば、１４００～２０００℃でエピタキシャル層３が熱処理される。これにより、注入されたＮ型およびＰ型不純物が活性化して、エピタキシャル層３の表層部にボディ領域５が形成されるとともに、ボディ領域５の表層部にソース領域１３およびボディコンタクト領域１４が形成される。
次いで、図２Ｆに示すように、ＣＶＤ法、熱酸化法などにより、エピタキシャル層３の表面３１全域にＳｉＯ２からなるマスク３６が形成される。なお、マスク３６は、ＣＶＤ法を利用することにより、ＳｉＮなどで形成することもできる。
次いで、図２Ｇに示すように、マスク３６がフォトレジスト（図示せず）を介してエッチングされることにより、ゲートトレンチ６を形成すべき領域に開口３７を有するパターンにパターニングされる。
次いで、図２Ｈに示すように、ＳＦ６（六フッ化硫黄）およびＯ２（酸素）を含む混合ガス（ＳＦ６／Ｏ２ガス）が、開口３７を介してエピタキシャル層３の表面３１へ入射される。これにより、エピタキシャル層３が表面３１（Ｓｉ面）からドライエッチングされて、表面３１に平行な部分（Ｓｉ面）を有する底面８およびＳｉ面に対して直交する側面７を有するゲートトレンチ６が形成される。ゲートトレンチ６の形成後、マスク３６が除去される。
次いで、図２Ｉに示すように、ＳｉＣ基板２が拡散炉内に搬入され、拡散炉内が加熱された状態で窒素含有ガスが供給されることにより、ゲートトレンチ６の内面（側面７および底面８）およびエピタキシャル層３の表面３１が熱酸化される。窒素含有ガスとしては、たとえば、Ｎ２Ｏガス、ＮＯガスなどを用いることができる。また、拡散炉のヒータ温度（加熱温度）は、たとえば、１２００～１３５０℃であり、窒素含有ガスの供給時間（酸化時間）は、たとえば、３～５時間である。ゲートトレンチ６がＳｉＣからなるエピタキシャル層３に形成されていることから、ゲートトレンチ６の内面の酸化は、Ｓｉ面を有する底面８の酸化レートおよびＳｉ面に直交する面である側面７の酸化レートが、関係式：底面８の酸化レート／側面７の酸化レート＜０を満たす条件で進行する。これにより、底面８上の部分（絶縁膜底部１１）の厚さが、側面７上の部分（絶縁膜側部１０）の厚さよりも小さいゲート絶縁膜９が形成される。
次いで、図２Ｊに示すように、ＣＶＤ法により、ドーピングされたポリシリコン材料がエピタキシャル層３上に堆積される。堆積されたポリシリコン材料は、エッチバック面がエピタキシャル層の表面３１に対して面一になるまでエッチバックされる。これにより、ポリシリコン材料におけるゲートトレンチ６外の部分が除去されて、ゲートトレンチ６内に残存するポリシリコン材料からなるゲート電極１２が形成される。
次いで、図２Ｋに示すように、ＣＶＤ法により、エピタキシャル層３上にＳｉＯ２からなる層間絶縁膜１５が積層される。そして、層間絶縁膜１５およびゲート絶縁膜９がパターニングされることにより、層間絶縁膜１５およびゲート絶縁膜９にソース領域１３およびボディコンタクト領域１４を露出させるコンタクトホール１６が形成される。
次いで、図２Ｌに示すように、ＣＶＤ法により、ポリシリコン材料３８がコンタクトホール１６を埋め尽くすまで堆積される。
次いで、図２Ｍに示すように、堆積されたポリシリコン材料３８に対してＮ型またはＰ型不純物がインプランテーション（注入）される。このときの注入条件は、不純物の種類により異なるが、たとえば、加速エネルギーが１０～１００ｋｅＶである。これにより、不純物が高濃度にドーピングされたポリシリコン層１８が形成される。
次いで、図２Ｎに示すように、スパッタ法、蒸着法などの方法により、ポリシリコン層１８の表面にチタンおよび窒化チタンがこの順に堆積されて、中間層１９が形成される。続いて、スパッタ法、蒸着法などの方法により、中間層１９の表面にアルミニウムが堆積されて、メタル層２０が形成される。そして、メタル層２０、中間層１９およびポリシリコン層１８が所定の配線パターンにパターニングされることにより、ソース配線１７が形成される。続いて、ゲート電極１２に接続されるゲート配線２７が形成される。その後、ソース配線１７と同様の方法により、ＳｉＣ基板２の裏面２２に、ポリシリコン層２４、中間層２５およびメタル層２６を有するドレイン配線２３が形成される。
以上の工程を経て、図１に示す半導体装置１が得られる。
以上のように、半導体装置１によれば、ゲートトレンチ６がＳｉＣからなるエピタキシャル層３の表面３１（Ｓｉ面）から掘り下がって形成されている。そのため、ゲートトレンチ６の内面の酸化は、Ｓｉ面を有する底面８の酸化レートおよびＳｉ面に直交する面である側面７の酸化レートが、関係式：底面８の酸化レート／側面７の酸化レート＜０を満たす条件で進行する。
上記の製造方法では、ゲートトレンチ６の内面の酸化が、酸素ガスを用いた熱酸化（Ｄｒｙ酸化）や水蒸気（Ｈ２Ｏ）ガスを用いた熱酸化（Ｗｅｔ酸化）とは異なり、窒素含有ガスを用いた熱酸化により行なわれる。そのため、側面７の酸化レートに対する底面８の酸化レートの比（底面８の酸化レート／側面７の酸化レート）を、ゲート絶縁膜がＤｒｙ酸化もしくはＷｅｔ酸化で形成される場合に比べて大きくすることができる。
そして、そのようにして形成されるゲート絶縁膜９は、絶縁膜側部１０の厚さＴ１に対する絶縁膜底部１１の厚さＴ２の比（絶縁膜底部１１の厚さＴ２／絶縁膜側部１０の厚さＴ１）が０．３～１．０の範囲である。
絶縁破壊を抑制できる程度に絶縁膜底部１１の厚さＴ２を増大させても、（絶縁膜底部１１の厚さＴ２／絶縁膜側部１０の厚さＴ１）の下限が０．３であるため、絶縁膜側部１０の厚さＴ１の過剰な増大を抑制することができる。一方、上限が１．０であるため、絶縁膜底部１１の厚さＴ２を適切な大きさに設計したときに、絶縁膜側部１０の厚さＴ１が過剰に小さくなることがない。これらの結果、絶縁膜底部１１の厚さＴ２を適切に設計することにより、絶縁膜側部１０の厚さＴ１の増大を抑制しつつ、絶縁膜底部１１の絶縁破壊を抑制することができる。
また、ゲート絶縁膜９が窒素含有ガスを用いた熱酸化により形成される窒化酸化シリコン膜からなるため、ＶＤＭＯＳＦＥＴのチャネル移動度を向上させることができる。
図３（ａ）（ｂ）は、本発明の第２の実施形態に係る半導体装置の模式平面図であって、図３（ａ）は全体図、図３（ｂ）は内部拡大図をそれぞれ示す。
この半導体装置４１は、ＳｉＣを用いたトレンチゲート型パワーＶＤＭＯＳＦＥＴ（個別素子）であり、たとえば、平面視正方形のチップ状である。チップ状の半導体装置４１は、図３（ａ）の紙面における左右（上下）方向の長さが数ｍｍ程度である。
半導体装置４１は、ＳｉＣ基板４２と、このＳｉＣ基板４２上に形成され、平面視格子状のゲートトレンチ４３により区画された多数の単位セル４４とを有している。すなわち、ＳｉＣ基板４２上には、格子状ゲートトレンチ４３の各窓部分に配置された直方体状の単位セル４４がマトリクス状に整列している。各単位セル４４は、たとえば、図３（ｂ）の紙面における左右（上下）方向の長さが１０μｍ以下であり、その中央には表面側からＳｉＣ基板４２側へ掘り下がった平面視正方形状のソーストレンチ４５が形成されている。
半導体装置４１の表面には、ソースパッド４６が形成されている。ソースパッド４６は、四隅が外方へ湾曲した平面視略正方形状であり、半導体装置４１の表面のほぼ全域を覆うように形成されている。このソースパッド４６には、図３（ａ）の紙面における左右方向やや左寄りに、その一部が平面視略正方形状に除去された除去領域４７が形成されている。
この除去領域４７には、ゲートパッド４８が配置されている。ゲートパッド４８とソースパッド４６との間には間隔が設けられており、これらは互いに絶縁されている。
図４は、本発明の第２の実施形態に係る半導体装置の模式断面図であって、図３（ｂ）の切断線IＶ－IＶでの切断面を示す。
図４を参照して半導体装置４１の断面構造を説明する。半導体装置４１は、Ｎ＋型（たとえば、濃度が１ｅ１８～１ｅ２１ｃｍ－３）のＳｉＣ基板４２を備えている。このＳｉＣ基板４２は、その表面４９（上面）がＳｉ面であり、その裏面５０（下面）がＣ面である。
ＳｉＣ基板４２上には、ＳｉＣ基板４２よりも低濃度のＮ－型（たとえば、濃度が１ｅ１５～１ｅ１７ｃｍ－３）のＳｉＣからなるエピタキシャル層５１が積層されている。半導体層としてのエピタキシャル層５１は、ＳｉＣ基板４２上に、いわゆるエピタキシャル成長によって形成されている。Ｓｉ面である表面４９上に形成されるエピタキシャル層５１は、Ｓｉ面を成長主面として成長させられる。したがって、成長により形成されるエピタキシャル層５１の表面５２は、ＳｉＣ基板４２の表面４９と同様、Ｓｉ面である。
エピタキシャル層５１の表面５２側（Ｓｉ面側）には、Ｐ型のボディ領域５３が広範囲にわたってウェル状に形成されていて、その濃度は、たとえば、１ｅ１６～１ｅ１９ｃｍ－３である。また、エピタキシャル層５１において、ボディ領域５３よりもＳｉＣ基板４２側（Ｃ面側）の領域は、エピタキシャル成長後のままの状態が維持された、Ｎ－型のドレイン領域５４（ドリフト領域）となっている。
ボディ領域５３内には、その表面５２側のほぼ全域にＮ＋型（たとえば、濃度が１ｅ１８～１ｅ２１ｃｍ－３）のソース領域５５と、このソース領域５５よりもＳｉＣ基板４２側（下方）にＰ＋型（たとえば、濃度が１ｅ１８～１ｅ２１ｃｍ－３）のボディコンタクト領域５６とが形成されている。ボディコンタクト領域５６は、マトリクス状に多数形成されている。
そして、個々のボディコンタクト領域５６を貫通するようにソーストレンチ４５がボディコンタクト領域５６と同数形成されており、ソーストレンチ４５が形成された各ボディコンタクト領域５６を取り囲むように、格子状のゲートトレンチ４３が形成されている。これにより、エピタキシャル層５１に、それぞれが電界効果トランジスタとして機能する単位セル４４が多数形成されている。すなわち、単位セル４４では、ボディコンタクト領域５６がソーストレンチ４５を取り囲むように形成されており、さらにそのボディコンタクト領域５６を取り囲むようにボディ領域５３が形成されている。そして、ボディ領域５３におけるボディコンタクト領域５６側の反対側は、ゲートトレンチ４３の側面に露出している。また、単位セル４４では、ゲートトレンチ４３の深さ方向がゲート長方向であり、そのゲート長方向に直交する各単位セル４４の周方向がゲート幅方向である。
ソーストレンチ４５およびゲートトレンチ４３は、その両方がエピタキシャル層５１の表面５２からボディ領域５３を貫通してドレイン領域５４に達しており、この実施形態では、それらの深さは同じである。また、ソーストレンチ４５の側面５９とゲートトレンチ４３の側面５７との距離Ｄ１は、たとえば、０．５～３μｍである。距離Ｄ１がこの範囲であれば、各単位セル４４をオンしたときの抵抗値（オン抵抗）の上昇を抑制でき、ゲートトレンチ４３の底部にかかる電界を緩和することができる。
ゲートトレンチ４３は、その底部におけるゲート幅に直交する方向（隣接する単位セル４４との対向方向）の両端角部６１がドレイン領域５４側へ向かって湾曲していて、互いに対向する側面５７と底面５８とが湾曲面を介して連続する断面Ｕ字状である。さらに、ソーストレンチ４５も、ゲートトレンチ４３同様、互いに対向する側面５９と底面６０とが湾曲面を介して連続する断面Ｕ字状である。これにより、単位セル４４のターンオフ時に、ゲートトレンチ４３の底部における両端角部６１に加わる電界を、両端角部６１以外の部分へ分散させることができるため、後述するゲート絶縁膜６３における底面５８上の部分（絶縁膜底部６４）の絶縁破壊を抑制することができる。
ドレイン領域５４において、ゲートトレンチ４３の底面５８からその厚さ方向途中部に至る部分には、Ｐ型不純物（たとえば、Ｂ（ホウ素）、Ａｌ（アルミニウム）など）のインプランテーションにより形成されたインプラ層としてのインプラ活性層６２が形成されている。インプラ活性層６２は、平面視でゲートトレンチ４３に重なる格子状に、隣接する単位セル４４間の距離よりも幅狭な形状に形成されている。インプラ活性層６２の深さは、この実施形態では、たとえば、０．１～０．５μｍである。
このインプラ活性層６２は、エピタキシャル層５１における周囲の領域（たとえば、ドレイン領域５４）よりも抵抗値が高い高抵抗層であり、その抵抗値は、たとえば、数十ｋ～数百ｋΩ／□である。また、インプラ活性層６２のＰ型不純物濃度は、たとえば、１ｅ１６～１ｅ２１ｃｍ－３である。
ゲートトレンチ４３の内面には、その全域を覆うように、ゲート絶縁膜６３が形成されている。ゲート絶縁膜６３は、窒素を含有する酸化膜、たとえば、窒素および酸素を含有するガスを用いた熱酸化により形成される窒化酸化シリコン膜からなる。ゲート絶縁膜６３における窒素含有量（窒素濃度）は、たとえば、０．１～１０％である。
このゲート絶縁膜６３は、ゲートトレンチ４３の底面５８上の部分（絶縁膜底部６４）の厚さＴ４が、ゲートトレンチ４３の側面５７上の部分（絶縁膜側部６５）の厚さＴ３よりも小さく、厚さＴ３に対する厚さＴ４の比（厚さＴ４／厚さＴ３）が、０．３～１．０であり、好ましくは、０．５～１．０である。また、双方の厚さの具体的な大きさは、たとえば、厚さＴ３が３００～１０００Åであり、厚さＴ４が１５０～５００Åである。絶縁膜側部６５の厚さＴ３が上記範囲であれば、適当なゲートオン電圧で半導体装置４１を動作させることができ、効率的なトランジスタ動作を達成できる。
そして、ゲート絶縁膜６３の内側をＮ型不純物が高濃度にドーピングされたポリシリコン材料で埋め尽くすことにより、ゲートトレンチ４３内にゲート電極６６が埋設されている。
エピタキシャル層５１上には、ＳｉＯ２からなる層間絶縁膜６７が積層されている。層間絶縁膜６７およびゲート絶縁膜６３には、各単位セル４４のソーストレンチ４５およびソース領域５５の表面を露出させるコンタクトホール６８が形成されている。
層間絶縁膜６７上には、ソース配線６９が形成されている。ソース配線６９は、各コンタクトホール６８を介して、すべての単位セル４４のソーストレンチ４５に一括して入り込んでいて、各単位セル４４において、ソーストレンチ４５の底側から順にドレイン領域５４、ボディコンタクト領域５６およびソース領域５５に接触している。つまり、ソース配線６９は、すべての単位セル４４に対して共通の配線となっている。そして、このソース配線６９上には層間絶縁膜（図示せず）が形成されており、その層間絶縁膜（図示せず）を介して、ソース配線６９がソースパッド４６（図３（ａ）参照）に電気的に接続されている。一方、ゲートパッド４８（図３（ａ）参照）は、当該層間絶縁膜（図示せず）上に引き回されたゲート配線（図示せず）を介して、ゲート電極６６に電気的に接続されている。
また、ソース配線６９は、エピタキシャル層５１との接触側から順にポリシリコン層７０、中間層７１およびメタル層７２を有している。
ポリシリコン層７０は、不純物がドーピングされたドープトポリシリコンを用いて形成されたドープ層であり、たとえば、１ｅ１９～１ｅ２１ｃｍ－３の高濃度で不純物がドーピングされた高濃度ドープ層である。ポリシリコン層７０をドープ層（高濃度ドープ層を含む）として形成するときの不純物としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）などのＮ型不純物、Ａｌ（アルミニウム）、Ｂ（ホウ素）などのＰ型不純物を用いることができる。また、ポリシリコン層７０の厚さは、たとえば、５０００～１００００Åである。
また、ポリシリコン層７０は、この実施形態では、コンタクトホール６８内に露出する単位セル４４の表面全域を覆うように形成されていて、ソーストレンチ４５内でドレイン領域５４、ボディコンタクト領域５６およびソース領域５５に接触している。
ソース配線６９におけるドレイン領域５４、ボディコンタクト領域５６およびソース領域５５との接触層にポリシリコンを用いることにより、ソース配線６９を、高濃度な不純物領域であるボディコンタクト領域５６およびソース領域５５の両方に対してオーミック接合させることができる。一方で、低濃度なドレイン領域５４に対しては、半導体装置４１に内在するボディダイオード７３（ボディ領域５３とドレイン領域５４との接合により形成されるＰＮダイオード）の拡散電位よりも接合障壁の小さいヘテロジャンクション接合を形成することができる。
ところで、半導体装置４１に内在するボディダイオード７３に電流が流れると、ボディ領域５３からドレイン領域５４に移動した正孔（ホール）がドレイン領域５４内で電子と再結合し、その際に生じる結合エネルギーによって、エピタキシャル層５１におけるＳｉＣ結晶の欠陥が面内に広がる場合がある。この結晶欠陥は抵抗値が高いので、結晶欠陥がゲートトレンチ４３側へ拡大すると、結晶欠陥が通常のトランジスタ動作の妨げとなって、オン抵抗が上昇するおそれがある。
これに対し、この実施形態のように、ポリシリコン層７０とドレイン領域５４との接触によりヘテロジャンクション接合が形成されていれば、ソース－ドレイン間に逆電圧がかかって、上記ボディダイオード７３に電流が流れる状態になっても、ボディダイオード７３側よりもヘテロジャンクション接合側に優先的に電流を流すことができる。その結果、ＳｉＣの結晶欠陥の拡大を防止することができ、オン抵抗の上昇を抑制することができる。
中間層７１は、ポリシリコン層７０上に積層されており、Ｔｉ（チタン）を含有する層の単層もしくはその層を有する複数の層からなる。Ｔｉを含有する層は、Ｔｉ、ＴｉＮ（窒化チタン）などを用いて形成することができる。また、中間層７１の厚さは、たとえば、２００～５００ｎｍである。
メタル層７２は、中間層７１上に積層されており、たとえば、Ａｌ（アルミニウム）、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ｍｏ（モリブデン）、それらの合金およびそれらを含有するメタル材料を用いて形成されている。メタル層７２は、ソース配線６９の最表層をなしている。また、メタル層７２の厚さは、たとえば、１～５μｍである。
上記のようなポリシリコン層７０、中間層７１およびメタル層７２の組み合わせとしては、具体的には、Ｐｏｌｙ－Ｓｉ（ポリシリコン層７０）、Ｔｉ（中間層７１）、ＴｉＮ（中間層７１）およびＡｌ（メタル層７２）が順に積層される積層構造（Ｐｏｌｙ－Ｓｉ／Ｔｉ／ＴｉＮ／Ａｌ）が例示できる。
ＳｉＣ基板４２の裏面５０には、その全域を覆うようにドレイン電極７４が形成されている。このドレイン電極７４は、すべての単位セル４４に対して共通の電極となっている。ドレイン電極７４としては、たとえば、ＳｉＣ基板４２側から順にＴｉおよびＡｌが積層された積層構造（Ｔｉ／Ａｌ）が例示できる。
ソースパッド４６（ソース配線６９）とドレイン電極７４との間（ソース－ドレイン間）に所定の電位差を発生させた状態で、ゲートパッド４８に所定の電圧（ゲート閾値電圧以上の電圧）が印加されることにより、ゲート電極６６からの電界によりボディ領域５３におけるゲート絶縁膜６３との界面近傍にチャネルが形成される。これにより、ソース配線６９とドレイン電極７４との間に電流が流れ、ＶＤＭＯＳＦＥＴがオン状態となる。
図５Ａ～図５Ｕは、図４に示す半導体装置の製造方法を説明するための模式断面図である。
まず、図５Ａに示すように、ＣＶＤ(Chemical Vapor Deposition：化学気相成長)法、ＬＰＥ（Liquid Phase Epitaxy：液相エピタキシ）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法などのエピタキシャル成長法により、ＳｉＣ基板４２の表面４９（Ｓｉ面）上に、不純物をドーピングしながらＳｉＣ結晶が成長させられる。これにより、ＳｉＣ基板４２上に、Ｎ－型のエピタキシャル層５１が形成される。
続いて、図５Ｂに示すように、Ｐ型不純物が、エピタキシャル層５１の表面５２からエピタキシャル層５１の内部にインプランテーション（注入）される。このときの注入条件は、Ｐ型不純物の種類により異なるが、たとえば、加速エネルギーが２００～３０００ｋｅＶである。
次いで、図５Ｃに示すように、ＣＶＤ法により、エピタキシャル層５１上にＳｉＯ２からなるマスク７５が形成される。続いて、マスク７５がフォトレジスト（図示せず）を介してエッチングされることにより、ボディコンタクト領域５６を形成すべき領域に開口７６を有するパターンにパターニングされる。開口７６の形成後、Ｐ型不純物が、エピタキシャル層５１の表面５２からエピタキシャル層５１の内部にインプランテーション（注入）される。このときの注入条件は、Ｐ型不純物の種類により異なるが、たとえば、加速エネルギーが３０～４００ｋｅＶである。Ｐ型不純物の注入後、マスク７５が除去される。
次いで、図５Ｄに示すように、Ｎ型不純物が、エピタキシャル層５１の表面５２からエピタキシャル層５１の内部にインプランテーション（注入）される。このときの注入条件は、Ｎ型不純物の種類により異なるが、たとえば、加速エネルギーが３０～４００ｋｅＶである。
次いで、図５Ｅに示すように、ＣＶＤ法、熱酸化法などにより、エピタキシャル層５１の表面５２全域にＳｉＯ２からなるマスク７７が形成される。なお、マスク７７は、ＣＶＤ法を利用することにより、ＳｉＮなどで形成することもできる。続いて、マスク７７がフォトレジスト（図示せず）を介してエッチングされることにより、ゲートトレンチ４３およびソーストレンチ４５を形成すべき領域に開口７８を有するパターンにパターニングされる。開口７８の形成後、たとえば、ＳＦ６（六フッ化硫黄）およびＯ２（酸素）を含む混合ガス（ＳＦ６／Ｏ２ガス）、ＳＦ６、Ｏ２およびＨＢｒ（臭化水素）を含む混合ガス（ＳＦ６／Ｏ２／ＨＢｒガス）が、開口７８を介してエピタキシャル層５１の表面５２へ入射される。これにより、エピタキシャル層５１が表面５２（Ｓｉ面）からドライエッチングされて、ゲートトレンチ４３およびソーストレンチ４５が同時に形成される。それとともに、エピタキシャル層５１に多数の単位セル４４が形成される。
次いで、図５Ｆに示すように、Ｏ２ガスを用いた熱酸化法（Ｄｒｙ酸化）により、ゲートトレンチ４３の内面およびソーストレンチ４５の内面が酸化される。これにより、ストッパ膜７９が形成される。なお、このストッパ膜７９の厚さは全体的に一様でない場合があるが、図５Ｆ～図５Ｉでは、便宜上、ストッパ膜７９が一様な厚さを有する場合を表している。
次いで、図５Ｇに示すように、ＣＶＤ法により、ゲートトレンチ４３およびソーストレンチ４５を形成するためのマスク７７の材料（ＳｉＯ２）とは異なる材料であるポリシリコン材料が、エピタキシャル層５１上にストッパ膜７９の表面全域およびマスク７７の表面全域が覆い尽くされるまで堆積される。これにより、ストッパ膜７９上およびマスク７７上に、保護マスク８０が形成される。保護マスク８０の厚さは、たとえば、０．１～０．５μｍとなるように制御される。
次いで、図５Ｈに示すように、保護マスク８０が、エピタキシャル層５１の上方からエッチバックされる。エッチバックは、保護マスク８０におけるソーストレンチ４５の底面６０上の部分をマスクした状態で行なわれ、ストッパ膜７９およびマスク７７によりエッチングが停止するまで続けられる。これにより、保護マスク８０におけるゲートトレンチ４３の底面５８上の部分のみが除去され、保護マスク８０におけるゲートトレンチ４３の側面５７およびソーストレンチ４５の底面６０および側面５９を覆う部分が残存する。
次いで、図５Ｉに示すように、Ｐ型不純物が、ストッパ膜７９を介してゲートトレンチ４３の底面５８からエピタキシャル層５１の内部にインプランテーション（注入）される。このときの注入条件は、Ｐ型不純物の種類により異なるが、たとえば、加速エネルギーが３０～４００ｋｅＶである。
次いで、図５Ｊに示すように、ウェットエッチングにより、保護マスク８０が除去され、続いて、マスク７７およびストッパ膜７９が除去される。
その後、図５Ｋに示すように、エピタキシャル層５１の表面５２全域に有機材料膜８１が形成される。有機材料膜８１は、カーボン（炭素）を含有する材料であり、たとえば、フォトレジストとして用いられる有機材料（たとえば、ポリイミドなど）などを適用することができる。このような有機材料膜８１は、たとえば、スピンコータなどを用いて形成される。
有機材料膜８１の形成後、ＳｉＣ基板４２が抵抗加熱炉８２に装入される。抵抗加熱炉８２としては、被加熱体がセットされる抵抗加熱炉８２内の気密性を確保できるとともに、抵抗加熱炉８２内に各種ガスを導入することができる装置であれば、特に制限されず、その加熱方式は、直接加熱方式、間接加熱方式のいずれであってもよい。
そして、ＳｉＣ基板４２が抵抗加熱炉８２内にセットされた状態で、抵抗加熱炉８２内に不活性ガス（たとえば、Ｎ２、Ａｒなど）が導入されるとともに、抵抗加熱炉８２が昇温制御（第１の昇温制御）される。
この第１の昇温制御では、図６に示すように、加熱温度が、たとえば、３５～４５分掛けて１００℃から１０００℃まで上昇するように制御され、上昇後、たとえば、５～１０分間、加熱温度が１０００℃に保持（第１の温度保持）される。この昇温および温度保持により、有機材料膜８１中のカーボン以外の元素が蒸発し、図５Ｌに示すように、有機材料膜８１がカーボン膜８３に変質する。したがって、エピタキシャル層５１の表面５２は、その全域がカーボン膜８３に覆われる。
続いて、抵抗加熱炉８２内を不活性雰囲気に維持したまま、抵抗加熱炉８２がさらに昇温制御（第２の昇温制御）される。
この第２の昇温制御では、図６に示すように、加熱温度が、たとえば、３０～６０分掛けて１０００℃から１６００℃まで上昇するように制御される。上昇後、たとえば、５～１０分間、加熱温度が１６００℃に保持（第２の温度保持）される。この昇温および温度保持により、エピタキシャル層５１の表層部に注入された個々のＮ型不純物およびＰ型不純物のイオンが活性化され、図５Ｍに示すように、注入された箇所に応じて、ボディ領域５３、ソース領域５５、ボディコンタクト領域５６がそれぞれ形成される。また、エピタキシャル層５１の基層部には、エピタキシャル成長後のままの状態を維持するドレイン領域５４が形成される。
次いで、抵抗加熱炉８２内を不活性雰囲気に維持したまま、抵抗加熱炉８２が降温制御される。
降温制御では、図６に示すように、加熱温度が、たとえば、１５～３０分掛けて１６００℃から１３００℃まで降下するように制限（降温制限）される。降温後、加熱温度が１３００℃に保持（第３の温度保持）された状態で、抵抗加熱炉８２内に、たとえば、５～１０分間、窒素・酸素含有ガスが導入される。窒素・酸素含有ガスの導入により、図５Ｎに示すように、カーボン膜８３がガス中の酸素と反応して酸化除去される。導入される窒素・酸素含有ガスとしては、少なくともＮ２Ｏ（一酸化二窒素）を含有するガスを用いることができ、ＮＯ（一酸化窒素）を含有していてもよい。さらにＮ２Ｏガスは、導入されるガスの総流量に対して３０％以下、好ましくは、１～３０％の流量比で供給される。
その後、抵抗加熱炉８２内に窒素・酸素含有ガスを同じ流量で導入しながら、さらに、たとえば、２００～２４０分間、加熱温度が１３００℃に保持（第４の温度保持）される。これにより、エピタキシャル層５１の表面５２が酸化されて、図５Ｏに示すように、表面５２全域を覆う窒化酸化シリコン膜（ゲート絶縁膜６３）が形成される。
ゲート絶縁膜６３の形成後、抵抗加熱炉８２内に不活性ガス（たとえば、Ｎ２、Ａｒなど）が再度導入されるとともに、加熱温度が、１３００℃から３００℃まで降下するように制御される。降温後、ＳｉＣ基板４２が抵抗加熱炉８２から取り出される。
次いで、図５Ｐに示すように、ＣＶＤ法により、ドーピングされたポリシリコン材料８４がエピタキシャル層５１の上方から堆積される。ポリシリコン材料８４の堆積は、少なくともゲートトレンチ４３およびソーストレンチ４５が埋め尽くされるまで続けられる。
その後、図５Ｑに示すように、堆積したポリシリコン材料８４が、エッチバック面がエピタキシャル層５１の表面５２に対して面一になるまでエッチバックされる。
続いて、図５Ｒに示すように、ソーストレンチ４５内に残存するポリシリコン材料８４のみがドライエッチングにより除去される。これにより、ゲートトレンチ４３内に残存するポリシリコン材料８４からなるゲート電極６６が形成される。
次いで、図５Ｓに示すように、ＣＶＤ法により、エピタキシャル層５１上にＳｉＯ２からなる層間絶縁膜６７が積層される。
そして、図５Ｔに示すように、層間絶縁膜６７およびゲート絶縁膜６３が連続してパターニングされることにより、層間絶縁膜６７およびゲート絶縁膜６３にコンタクトホール６８が形成される。
次いで、図５Ｕに示すように、ＣＶＤ法により、ポリシリコン材料がコンタクトホール６８を埋め尽くすまで堆積される。この後、堆積されたポリシリコン材料に対してＮ型またはＰ型不純物がインプランテーション（注入）される。このときの注入条件は、不純物の種類により異なるが、たとえば、加速エネルギーが１０～１００ｋｅＶである。その後、たとえば、９００℃で２０分間不純物拡散が行なわれる。これにより、不純物が高濃度にドーピングされたポリシリコン層７０が形成される。次いで、スパッタ法、蒸着法などの方法により、ポリシリコン層７０の表面にＴｉおよびＴｉＮがこの順に堆積されて、中間層７１が形成される。続いて、スパッタ法、蒸着法などの方法により、中間層７１の表面にＡｌなどの金属が堆積されて、メタル層７２が形成される。これにより、ソース配線６９が形成される。次いで、ＳｉＣ基板４２の裏面５０に、ドレイン電極７４が形成される。
この後、層間絶縁膜（図示せず）、ソースパッド４６、ゲートパッド４８などが形成されることにより、図４に示す半導体装置４１が得られる。
以上のように、この半導体装置４１によれば、第１の実施形態の半導体装置１と同様に、ゲートトレンチ４３がＳｉＣからなるエピタキシャル層５１の表面５２（Ｓｉ面）から掘り下がって形成されている。そのため、ゲートトレンチ４３の内面の酸化（図５Ｏ参照）は、Ｓｉ面を有する底面５８の酸化レートおよびＳｉ面に直交する面である側面の酸化レートが、関係式：底面５８の酸化レート／側面５７の酸化レート＜０を満たす条件で進行する。
そして、上記の製造方法では、ゲートトレンチ４３の内面の酸化が、Ｏ２ガスを用いた熱酸化（Ｄｒｙ酸化）やＨ２Ｏ（水蒸気）ガスを用いた熱酸化（Ｗｅｔ酸化）ではなく、窒素・酸素含有ガスを用いた熱酸化により行なわれる。さらに、ゲートトレンチ４３の底面５８直下に、Ｐ型不純物がインプランテーションされたインプラ活性層６２が形成されている。そのため、側面５７の酸化レートに対する底面５８の酸化レートの比（底面５８の酸化レート／側面５７の酸化レート）を、ゲート絶縁膜６３がＤｒｙ酸化もしくはＷｅｔ酸化で形成される場合に比べて大きくすることができる。
そして、そのようにして形成されるゲート絶縁膜６３は、絶縁膜側部６５の厚さＴ３に対する絶縁膜底部６４の厚さＴ４の比（厚さＴ４／厚さＴ３）が０．３～１．０の範囲である。
すなわち、絶縁破壊を抑制できる程度に絶縁膜底部６４の厚さＴ４を増大させても、（厚さＴ４／厚さＴ３）の下限が０．３であるため、絶縁膜側部６５の厚さＴ３の過剰な増大を抑制することができる。一方、上限が１．０であるため、絶縁膜底部６４の厚さＴ４を適切な大きさに設計したときに、絶縁膜側部６５の厚さＴ３が過剰に小さくなることがない。これらの結果、絶縁膜底部６４の厚さＴ４を適切に設計することにより、絶縁膜側部６５の厚さＴ３の増大を抑制しつつ、絶縁膜底部６４の絶縁破壊を抑制することができる。
また、ゲート絶縁膜６３が窒素含有ガスを用いた熱酸化により形成される窒化酸化シリコン膜からなるため、ＶＤＭＯＳＦＥＴのチャネル移動度を向上させることができる。
また、ゲートトレンチ４３の直下にインプラ活性層６２が形成されているため、インプラ活性層６２とエピタキシャル層５１との間に形成されるエネルギー障壁を大きくすることができる。そのため、電流をインプラ活性層６２に流れにくくすることができる。その結果、ゲートトレンチ４３の底面５８への電界集中を抑制することができる。
また、ゲートトレンチ４３で取り囲まれる個々の単位セル４４の中央にソーストレンチ４５が形成されているので、ゲートトレンチ４３の両端角部６１付近における等電位線の密集を抑制することができる。その結果、ゲートトレンチ４３の底部における両端角部６１に加わる電界を緩和できるので、絶縁膜底部６４の絶縁破壊を抑制することができる。
なお、ソーストレンチ４５は、図７に示す半導体装置８５のように、ゲートトレンチ４３よりも深くてもよい。これにより、ゲートトレンチ４３の底部における両端角部６１に加わる電界を一層緩和することができる。
また、半導体装置４１では、ソース配線６９が、ソース領域５５およびボディコンタクト領域５６とのコンタクト部分にポリシリコン層７０を有しているので、ソース配線６９を、高濃度な不純物領域であるボディコンタクト領域５６およびソース領域５５の両方に対してオーミック接合させることができる。
そのため、半導体装置４１の製造に際して、Ａｌなどの金属のみからなる層が不純物領域に直接にコンタクトされる場合とは異なり、エピタキシャル層５１の表面５２にＮｉ層を形成する工程を省略でき、さらにはそのようなＮｉ層をシリサイド化する工程を省略することができる。よって、エピタキシャル層５１の表面５２でのカーボン層の発生を防止することができる。
その結果、ソース配線６９とエピタキシャル層５１との間での層剥がれを抑制することができる。よって、ソース配線６９の接続信頼性を向上させることができる。
また、ソーストレンチ４５に入り込んでドレイン領域５４、ボディコンタクト領域５６およびソース領域５５に接触する層（ポリシリコン層７０）が、カバレッジ性に優れるポリシリコンからなるので、ソース配線６９のカバレッジ性を向上させることができる。その結果、ソース配線６９の接続信頼性を一層向上させることができる。
また、ポリシリコン層７０とメタル層７２との間に、Ｔｉ層およびＴｉＮ層の積層構造からなる中間層７１が介在されている。Ｔｉを含有する材料は、ポリシリコン材料およびメタル材料のいずれに対しても優れた密着性を有する。そのため、ポリシリコン層７０とメタル層７２との密着性を向上させることができる。その結果、ソース配線６９の接続信頼性をより一層向上させることができる。
さらに、メタル層７２にＡｌが含有される場合には、ＴｉＮ層が、メタル層７２からポリシリコン層７０へのＡｌの拡散を防止するためのバリア層として利用できるので、余分なＡｌがポリシリコン層７０へ拡散することを防止することができる。その結果、ポリシリコン層７０の不純物濃度を安定させることができるので、ポリシリコン層７０の抵抗値を安定させることができる。
次いで、抵抗加熱炉を利用したＳｉＣ半導体装置の製造方法の発明に関する実施形態を示しておく。
図８は、プレーナゲート型の半導体装置の模式断面図である。
半導体装置１０１は、プレーナゲート型ＶＤＭＯＳＦＥＴの単位セルがマトリクス状に配置された構造を有している。なお、図８では、複数の単位セルのうちの一部が示されている。
半導体装置１０１は、半導体装置１０１の基体をなすＮ＋型のＳｉＣ基板１０２を備えている。ＳｉＣ基板１０２の表面１２１には、ＳｉＣ基板１０２よりもＮ型不純物が低濃度にドーピングされたＳｉＣ（シリコンカーバイト：炭化ケイ素）からなる、Ｎ－型のエピタキシャル層１０３が積層されている。エピタキシャル層１０３の表面１３１は、たとえば、ＳｉＣの（０００１）面で構成されている。
エピタキシャル層１０３には、エピタキシャル成長後のままの状態が維持された、Ｎ－型のドレイン領域１０４が形成されている。
また、エピタキシャル層１０３の表層部には、Ｐ型のボディ領域１０５が形成されている。ボディ領域１０５は、図８では図示しないが、一定の間隔を空けて複数形成され、それらが互いに平行をなして同一方向（図８の紙面に垂直な方向）に延び、たとえば、ストライプ状、マトリクス状（行列状）に配置されている。そして、互いに隣り合うボディ領域１０５の間において、ドレイン領域１０４が露出している。
ボディ領域１０５の表層部には、その周縁から間隔を空けて、Ｎ＋型のソース領域１０６が形成されている。
また、エピタキシャル層１０３の表面１３１には、ドレイン領域１０４、ボディ領域１０５およびソース領域１０６に跨るゲート絶縁膜１０７が形成されている。ゲート絶縁膜１０７は、ＳｉＯ２からなる。
そして、ゲート絶縁膜１０７上には、Ｎ型不純物が高濃度にドーピングされたポリシリコンからなるゲート電極１０８が形成されている。ゲート電極１０８は、ゲート絶縁膜１０７を介して、ドレイン領域１０４、ボディ領域１０５およびソース領域１０６に対向している。
エピタキシャル層１０３上には、ＳｉＯ２からなる層間絶縁膜１０９が積層されている。層間絶縁膜１０９上には、ソース配線１１１が形成されている。ソース配線１１１は、層間絶縁膜１０９に形成されたコンタクトホール１１０を介して、ボディ領域１０５およびソース領域１０６に電気的に接続されている。
ゲート電極１０８には、層間絶縁膜１０９に形成されたコンタクトホール（図示せず）を介して、ゲート配線１１２が電気的に接続されている。
ＳｉＣ基板１０２の裏面には、ドレイン電極１１３が形成されている。
ソース配線１１１を接地し、ドレイン電極１１３に適当な大きさの正電圧を印加しつつ、ゲート電極１０８の電位を制御すると、ゲート電極１０８からの電界によりボディ領域１０５におけるゲート絶縁膜１０７との界面近傍にチャネルを形成することができる。これにより、ソース配線１１１とドレイン電極１１３との間に電流を流すことができる。
図９Ａ～図９Ｌは、図８の半導体装置の製造方法を説明する模式断面図である。
まず、図９Ａに示すように、エピタキシャル成長法により、ＳｉＣ基板１０２の表面１２１に、エピタキシャル層１０３が形成される。このとき、ＳｉＣ基板１０２の成長主面（表面１２１）は、（０００１）面である。ＳｉＣ基板１０２の表面１２１が（０００１）面であることにより、ＳｉＣ基板１０２上にエピタキシャル成長によって形成されるエピタキシャル層１０３は、やはり（０００１）面を主面として形成されることになる。したがって、ＳｉＣ基板１０２の表面１２１に平行なエピタキシャル層１０３の表面１３１は、（０００１）面となる。
次いで、公知のフォトリソグラフィ技術により、エピタキシャル層１０３の表面１３１に、ボディ領域１０５を形成すべき領域に対向する部分に開口１１５を有するフォトレジスト１１４が形成される。そして、フォトレジスト１１４上からエピタキシャル層１０３の表面１３１に対して、Ｐ型不純物のイオン（たとえば、ホウ素イオン）が入射される。これにより、図９Ｂに示すように、エピタキシャル層１０３の開口１１５から露出する部分の表層部に、Ｐ型不純物が注入される。
続いて、公知のフォトリソグラフィ技術により、エピタキシャル層１０３の表面１３１に、ソース領域１０６を形成すべき領域に対向する部分に開口１１７を有するフォトレジスト１１６が形成される。そして、フォトレジスト１１６上からエピタキシャル層１０３の表面１３１に対して、Ｎ型不純物のイオン（たとえば、ヒ素イオン）が入射される。これにより、図９Ｃに示すように、エピタキシャル層１０３の開口１１７から露出する部分の表層部（Ｐ型不純物の注入箇所よりも表面１３１側）に、Ｎ型不純物が注入される。
エピタキシャル層１０３の表層部への不純物イオン注入後、図９Ｄに示すように、エピタキシャル層１０３の表面１３１全域に有機材料膜１１８が形成される。有機材料膜１１８は、カーボン（炭素）を含有する材料であり、たとえば、フォトレジストとして用いられる有機材料（たとえば、ポリイミドなど）などを適用することができる。このような有機材料膜１１８は、たとえば、スピンコータなどを用いて形成される。
有機材料膜１１８の形成後、ＳｉＣ基板１０２が抵抗加熱炉１２２に装入される。抵抗加熱炉１２２としては、被加熱体がセットされる抵抗加熱炉１２２内の気密性を確保できるとともに、抵抗加熱炉１２２内に各種ガスを導入することができる装置であれば、特に制限されず、その加熱方式は、直接加熱方式、間接加熱方式のいずれであってもよい。
そして、ＳｉＣ基板１０２が抵抗加熱炉１２２内にセットされた状態で、抵抗加熱炉１２２内に不活性ガス（たとえば、Ｎ２、Ａｒなど）が導入されるとともに、抵抗加熱炉１２２が昇温制御（第１の昇温制御）される。
この第１の昇温制御では、図６に示すように、加熱温度が、たとえば、３５～４５分掛けて１００℃から１０００℃まで上昇するように制御され、上昇後、たとえば、５～１０分間、加熱温度が１０００℃に保持（第１の温度保持）される。この昇温および温度保持により、有機材料膜１１８中のカーボン以外の元素が蒸発し、図９Ｅに示すように、有機材料膜１１８がカーボン膜１１９に変質する。したがって、エピタキシャル層１０３の表面１３１は、その全域がカーボン膜１１９に覆われる。
続いて、抵抗加熱炉１２２内を不活性雰囲気に維持したまま、抵抗加熱炉１２２がさらに昇温制御（第２の昇温制御）される。
この第２の昇温制御では、図６に示すように、加熱温度が、たとえば、３０～６０分掛けて１０００℃から１６００℃まで上昇するように制御される。上昇後、たとえば、５～１０分間、加熱温度が１６００℃に保持（第２の温度保持）される。この昇温および温度保持により、エピタキシャル層１０３の表層部に注入されたＮ型不純物およびＰ型不純物のイオンが活性化され、図９Ｆに示すように、エピタキシャル層１０３の表層部にボディ領域１０５およびソース領域１０６が形成される。また、エピタキシャル層１０３の基層部には、ボディ領域１０５と分離され、エピタキシャル成長後のままの状態を維持するドレイン領域１０４が形成される。
次いで、抵抗加熱炉１２２内を不活性雰囲気に維持したまま、抵抗加熱炉１２２が降温制御される。
降温制御では、図６に示すように、加熱温度が、たとえば、１５～３０分掛けて１６００℃から１３００℃まで降下するように制限（降温制限）される。降温後、加熱温度が１３００℃に保持（第３の温度保持）された状態で、抵抗加熱炉１２２内に、たとえば、５～１０分間、酸素含有ガスが導入される。酸素含有ガスの導入により、図９Ｇに示すように、カーボン膜１１９が酸素含有ガスの酸素と反応して酸化除去される。ただし、抵抗加熱炉１２２内に導入される酸素含有ガスとしては、酸素および窒素を含有するガスを用いることが好ましく、具体的には、ＮＯ（一酸化窒素）、Ｎ２Ｏ（一酸化二窒素）などを含有するガスを用いることができる。
その後、抵抗加熱炉１２２内に酸素含有ガスを導入しながら、さらに、たとえば、２００～２４０分間、加熱温度が１３００℃に保持（第４の温度保持）される。これにより、エピタキシャル層１０３の表面１３１が酸化されて、図９Ｈに示すように、表面１３１全域を覆う酸化膜１２０が形成される。
酸化膜１２０の形成後、抵抗加熱炉１２２内に不活性ガス（たとえば、Ｎ２、Ａｒなど）が再度導入されるとともに、加熱温度が、１３００℃から３００℃まで降下するように制御される。降温後、ＳｉＣ基板１０２が抵抗加熱炉１２２から取り出される。
次いで、スパッタ法により、導電材料が成膜される。そして、公知のフォトリソグラフィおよびエッチング技術により、導電材料がパターニングされて、図９Ｉに示すように、酸化膜１２０上にゲート電極１０８が形成される。
その後、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、図９Ｊに示すように、エピタキシャル層１０３上に層間絶縁膜１０９が積層される。
そして、公知のフォトリソグラフィ技術およびエッチング技術により、図９Ｋに示すように、層間絶縁膜１０９および酸化膜１２０にコンタクトホール１１０が形成される。酸化膜１２０の残存する部分は、ゲート絶縁膜１０７となる。
次いで、スパッタ法により、エピタキシャル層１０３上に、導電材料が成膜される。導電材料は、コンタクトホール１１０を埋め尽くし、層間絶縁膜１０９上に薄膜を形成するように付着（堆積）される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、層間絶縁膜１０９上の導電材料がパターニングされる。これにより、図９Ｌに示すように、ソース配線１１１が形成される。また、ゲート電極１０８と電気的に接続されるゲート配線１１２が形成される。さらに、ＳｉＣ基板１０２の裏面にドレイン電極１１３が形成される。
以上の工程を経て、図８に示す半導体装置１０１が得られる。
上記の製造方法によれば、有機材料膜１１８の形成後、抵抗加熱炉１２２の第１の昇温制御により、抵抗加熱炉１２２内の有機材料膜１１８が加熱されてカーボン膜１１９に変質し、エピタキシャル層１０３の表面１３１にカーボン膜１１９が形成される。
カーボン膜１１９の形成後、抵抗加熱炉１２２内を不活性雰囲気に維持したまま、抵抗加熱炉１２２の第２の昇温制御により、エピタキシャル層１０３が加熱されてエピタキシャル層１０３内のＮ型不純物およびＰ型不純物のイオンが活性化される。
そして、抵抗加熱炉１２２内を不活性状態に維持したまま、降温制御（たとえば、１６００℃から１３００℃への降温）が実行される。その後、加熱温度が１３００℃に保持（第３の温度保持）された状態で、酸素含有ガスが、たとえば、５～１０分間導入される。これにより、カーボン膜１１９が酸化除去されてエピタキシャル層１０３の表面１３１が露出する。
カーボン膜１１９の除去後、引き続き抵抗加熱炉１２２内に酸素含有ガスを導入しながら、抵抗加熱炉１２２が温度保持（第４の温度保持）されることにより、露出した表面１３１が酸化されて酸化膜１２０が形成される。
イオン活性のための加熱（第２の昇温制御）に先立って、エピタキシャル層１０３の表面１３１にカーボン膜１１９が形成されるので、エピタキシャル層１０３の加熱時に、表面１３１からのＳｉ抜けを防止することができる。そのため、エピタキシャル層１０３の表面１３１の荒れを抑制することができ、表面１３１の平坦性を維持することができる。その結果、エピタキシャル層１０３とゲート絶縁膜１０７との界面を滑らかにすることができるので、半導体装置１０１のチャネル移動度を向上させることができる。
さらに、有機材料膜１１８を加熱してカーボン膜１１９に変質させる工程（第１の昇温制御）、エピタキシャル層１０３を加熱してイオンを活性化させる工程（第２の昇温制御）、酸素含有ガスによりカーボン膜１１９を酸化除去する工程（降温制限制御および第３の温度保持）およびＳｉＣ層の表面を酸化させて酸化膜を形成する工程（第４の温度保持）からなる４工程を、１つの抵抗加熱炉１２２で連続して行なうことができる。カーボン膜を除去するための装置などを別途必要としないので、装置コストの増加を抑制することもできる。しかも、抵抗加熱炉１２２を用いるので、第１の昇温制御、第２の昇温制御、降温制限制御および第３の温度保持、ならびに第４の温度保持を、精密かつ簡単に実行することができる。
また、酸化膜１２０の形成されるエピタキシャル層１０３の表面１３１が（０００１）面であり、加熱炉内に導入される酸素含有ガスが酸素および窒素を含有するガスである。
たとえば、Ｏ２ガス、Ｈ２Ｏガス（水蒸気）およびＮ２Ｏガスにより、ＳｉＣ層の（０００１）面を酸化させて酸化膜を形成した場合、そのＳｉＣ層を備えるＭＯＳＦＥＴのチャネル移動度は、たとえば、それぞれ１～５ｃｍ２／Ｖ・ｓ、５～１５ｃｍ２／Ｖ・ｓおよび１５～２５ｃｍ２／Ｖ・ｓであり、Ｎ２Ｏガスの場合が最もチャネル移動度に優れる。
そして、この実施形態の半導体装置１０１では、エピタキシャル層１０３の（０００１）面（表面１３１）をＮＯガスやＮ２Ｏガスにより酸化して酸化膜１２０を形成するので、半導体装置１０１のチャネル移動度を一層向上させることができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体装置１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置１，４１，８５において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であってもよい。
また、ソース配線１７，６９およびドレイン配線２３（ドレイン電極７４）は、ニッケル（Ｎｉ）、チタン（Ｔｉ）がシリサイド化された層と、上記したメタル層との積層構造であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
なお、前述の実施形態の内容から、特許請求の範囲に記載した発明以外にも、以下のような特徴が抽出され得る。
たとえば、図１１において、エピタキシャル層２０３の表面２１７がＳｉ面であるため、表面２１７から掘り下がったゲートトレンチ２０６の底面２１６はＳｉ面である。
そのため、ゲート絶縁膜２０７がＤｒｙ酸化もしくはＷｅｔ酸化で形成される場合、側面２１４の酸化レートに対する底面２１６の酸化レートの比（底面２１６の酸化レート／側面２１４の酸化レート）が、０．２もしくはそれ未満となる。そのため、ゲート絶縁膜２０７では、底面２１６上の部分の厚さが側面２１４上の部分の厚さよりも小さくなる。
一方、半導体装置２０１において、ＶＤＭＯＳＦＥＴがターンオフしたとき、ゲート電極２０８とドレイン配線２１５との間（ゲート－ドレイン間）に高い電位差が生じ、ゲートトレンチ２０６の底面２１６に電界が集中する。上記のように底面２１６上の部分の厚さが小さいゲート絶縁膜２０７では、電界の集中による絶縁破壊が起きやすい。
その不具合に対して、ゲート絶縁膜２０７形成時の酸化時間を長くすることにより底面２１６上の部分の厚さを大きくする対策が検討される。しかし、底面２１６の酸化に並行して側面２１４の酸化が進行するので、上記酸化レートの差に起因して、側面２１４上の部分の厚さが非常に大きくなってしまう。
下記に記載の特徴の目的は、ゲート絶縁膜における、ゲートトレンチ側面上の部分の厚さの増大を抑制しつつ、ゲートトレンチ底面上の部分の絶縁破壊を抑制することのできる半導体装置およびその製造方法を提供することにある。
（項１）ＳｉＣからなり、表面がＳｉ面である第１導電型の半導体層と、前記半導体層の表面から掘り下がったゲートトレンチと、前記ゲートトレンチの底面および側面上に形成され、前記側面上の部分の厚さに対する前記底面上の部分の厚さの比が０．３～１．０であるゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲートトレンチに埋設されたゲート電極とを含む、半導体装置。
この構成によれば、ＳｉＣからなり、表面がＳｉ面である第１導電型の半導体層の表面から掘り下がってゲートトレンチが形成されている。ゲートトレンチの底面および側面上には、ゲート絶縁膜が形成されている。また、ゲートトレンチには、ゲート絶縁膜を介してゲート電極が埋設されている。
これにより、この半導体装置には、ゲート絶縁膜におけるゲートトレンチの側面上の部分（Oxide）を介して半導体層（Semiconductor）にゲート電極（Metal）が対向するＭＯＳ（Metal Oxide Semiconductor）構造を有するトレンチゲート型ＭＯＳＦＥＴが形成されている。
そのＭＯＳＦＥＴにおいて、ゲート絶縁膜における側面上の部分の厚さに対する底面上の部分の厚さの比が０．３～１．０である。絶縁破壊を抑制できる程度に底面上の部分の厚さを増大させても、（底面上の部分の厚さ／側面上の部分の厚さ）の下限が０．３であるため、側面上の部分の厚さの過剰な増大を抑制することができる。一方、上限が１．０であるため、底面上の部分の厚さを適切な大きさに設計したときに、側面上の部分の厚さが過剰に小さくなることがない。これらの結果、底面上の部分の厚さを適切に設計することにより、側面上の部分の厚さの増大を抑制しつつ、底面上の部分の絶縁破壊を抑制することができる。
（項２）前記半導体層において、前記ゲートトレンチの側方に形成され、前記ゲートトレンチの側面で前記ゲート絶縁膜と接する第２導電型のボディ領域と、前記ボディ領域の表層部において、前記ゲートトレンチに隣接して形成された第１導電型のソース領域とを含み、前記ゲート絶縁膜に窒素が含有されている、項１に記載の半導体装置。
この構成では、半導体層において、ゲートトレンチの側方には、ゲートトレンチの側面でゲート絶縁膜と接する第２導電型のボディ領域が形成されている。ボディ領域の表層部には、ゲートトレンチに隣接して第１導電型のソース領域が形成されている。したがって、半導体装置におけるトレンチゲート型ＭＯＳＦＥＴにおいて、ボディ領域におけるゲート絶縁膜との界面近傍の部分が、ゲート電極からの電界によりチャネルが形成されるチャネル部分である。そして、この半導体装置では、ゲート絶縁膜に窒素が含有されているので、ＭＯＳＦＥＴのチャネル移動度を向上させることができる。
（項３）前記ボディ領域の前記第２導電型不純物の濃度が、１ｅ１９ｃｍ－３以下である、項２に記載の半導体装置。
ゲートトレンチ側方のボディ領域の不純物濃度が１ｅ１９ｃｍ－３を超えていると、ゲートトレンチの底面および側面を酸化したときに、トレンチ底面に対してトレンチ側面が相対的に非常に高い酸化レートで酸化されて、ゲート絶縁膜における側面上の部分が非常に厚くなってしまう。
これに対し、ボディ領域の不純物濃度が１ｅ１９ｃｍ－３以下であれば、ゲートトレンチの底面および側面を酸化する際、トレンチ底面の酸化レートに対するトレンチ側面の酸化レートの比を適切な大きさに維持することができる。その結果、ゲート絶縁膜における側面上の部分の厚さの増大を抑制することができる。
（項４）前記半導体層における前記ゲートトレンチの前記底面から前記半導体層の厚さ方向途中部に至る部分に、不純物のインプランテーションにより形成されたインプラ層をさらに含む、項１～３のいずれか一項に記載の半導体装置。
ゲートトレンチの底面の直下にインプラ層を形成することにより、インプラ層の形成後、ゲートトレンチの底面および側面の酸化に際して、トレンチ側面に対してトレンチ底面を相対的に高い酸化レートで酸化させて、ゲート絶縁膜における側面上の部分の厚さに対する底面上の部分の厚さの比を０．３～１．０にすることができる。
（項５）前記インプラ層が、前記第２導電型不純物のインプランテーションにより形成されている、項３に記載の半導体装置。
インプラ層を、半導体層の導電型とは異なる第２導電型不純物のインプランテーションにより形成すれば、インプラ層と半導体層との間に形成されるエネルギー障壁を大きくすることができる。そのため、電流をインプラ層に流れにくくすることができる。その結果、ゲートトレンチの底面への電界集中を抑制することができる。
（項６）前記ゲート絶縁膜における前記ゲートトレンチの前記側面上の部分の厚さが、２０００Å以下である、項１～５のいずれか一項に記載の半導体装置。
ゲートトレンチの側面上の部分の厚さが２０００Åを超えていると、高いゲートオン電圧（たとえば、２０Ｖ程度）で半導体装置を動作させる必要が生じ、効率的なトランジスタ動作を実行できない場合がある。
これに対し、ゲートトレンチの側面上の部分の厚さが２０００Å以下であれば、適当なゲートオン電圧で半導体装置を動作させることができ、効率的なトランジスタ動作を達成できる。
（項７）前記ゲートトレンチの底部のゲート幅に直交する方向における端部が、外方へ向かって湾曲している、項１～６のいずれか一項に記載の半導体装置。
この構成では、ターンオフ時に電界が集中し易いゲートトレンチ底部の端部を湾曲させることにより、当該端部に加わる電界を、端部以外の部分へ分散させることができる。その結果、ゲート絶縁膜における底面上の部分の絶縁破壊を抑制することができる。
（項８）前記半導体層上に形成され、前記ソース領域にコンタクトされるソース配線を含み、前記ソース配線は、前記ソース領域とのコンタクト部分にポリシリコン層を有し、前記ポリシリコン層上にメタル層を有している、項２に記載の半導体装置。
たとえば、図１１に示す半導体装置２０１において、ソース配線２１２を形成するには、まず、スパッタ法により、エピタキシャル層２０３における不純物のドーピングされた領域（不純物領域）の表面（ソース領域２０９およびボディコンタクト領域２１０の表面）にＮｉが堆積される。次いで、Ｎｉを不純物領域にオーミック接合させるため、高温（たとえば、１０００℃程度）の熱処理により、ＳｉＣ中のＳｉとＮｉとを反応させてＮｉがシリサイド化される。これにより、ニッケルシリサイド層２１８が形成される。その後、スパッタ法により、ニッケルシリサイド層２１８上にＡｌが堆積される。これにより、アルミニウム層２１９が形成されて、ソース配線２１２が形成される。
しかしながら、ニッケルシリサイド層２１８の形成時、ニッケルシリサイド層２１８の表面およびニッケルシリサイド層２１８における不純物領域との界面近傍に、ＳｉＣ中の残留カーボン（Ｃ）が析出して、Ｃが多く含有されるカーボン層が形成される。そして、カーボン層がメタルやＳｉＣとの密着性に乏しいことから、アルミニウム層２１９とニッケルシリサイド層２１８との間、ニッケルシリサイド層２１８と不純物領域との間で層剥がれが生じやすい。
そこで、項８の構成では、ソース領域にコンタクトされるソース配線が、ソース領域とのコンタクト部分にポリシリコン層を有し、ポリシリコン層上にメタル層を有している。
ポリシリコンは、ＳｉＣにおける不純物がドーピングされた領域（不純物領域）との間に良好なオーミック接合を形成することができる。そのため、メタル層がソース領域に直接にコンタクトされる構造に不可欠なシリサイド化を省略することができる。よって、ポリシリコン層の表面およびポリシリコン層におけるソース領域との界面近傍でのカーボン層の発生を防止することができる。その結果、ポリシリコン層とメタル層との間およびポリシリコン層とソース領域との間での層剥がれを抑制することができる。よって、ソース配線の接続信頼性を向上させることができる。
（項９）前記ポリシリコン層と前記メタル層との間に、Ｔｉを含有する中間層が介在されている、項８に記載の半導体装置。
チタンを含有する材料は、ポリシリコン材料およびメタル材料のいずれに対しても優れた密着性を有する。そのため、ポリシリコン層とメタル層との間にチタンを含有する層が介在されている構成を有する半導体装置では、ポリシリコン層とメタル層との密着性を向上させることができる。その結果、ソース配線の接続信頼性を一層向上させることができる。
（項１０）前記メタル層が、Ａｌを含有する層を有し、前記中間層が、前記ポリシリコン層の側からＴｉ層およびＴｉＮ層がこの順で積層された構造を有する、項９に記載の半導体装置。
Ａｌは、ポリシリコン層に導電性を付与するための不純物として利用することができるが、適当な量でポリシリコン層に混入しないと、ソース配線として利用されるポリシリコン層の抵抗値が不安定になる場合がある。
そこで、項１０の構成では、Ａｌを含有する層とポリシリコン層との間に、ポリシリコン層へのＡｌの拡散を防止するためのバリア層としてＴｉＮ層が介在されている。これにより、余分なＡｌがポリシリコン層に拡散しないので、ポリシリコン層の不純物濃度を安定させることができる。その結果、ポリシリコン層の抵抗値を安定させることができる。
（項１１）ＳｉＣからなり、表面がＳｉ面である第１導電型の半導体層の表層部に、その表面から掘り下がったゲートトレンチを形成する工程と、前記ゲートトレンチの底面および側面を、窒素および酸素を含有するガス中において１２００℃以上の熱処理温度で酸化させることにより、前記ゲートトレンチの前記底面および前記側面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記ゲートトレンチを埋め尽くすようにゲート電極を形成する工程とを含む、半導体装置の製造方法。
この方法における条件（雰囲気ガスおよび熱処理温度）で前記ゲートトレンチの底面および側面を酸化させれば、ゲート絶縁膜における側面上の部分の厚さに対する底面上の部分の厚さの比を０．３～１．０にすることができる。
また、前記ゲート絶縁膜を形成する工程では、（項１２）として、少なくともＮ２Ｏを含有するガス中において前記ゲートトレンチの前記底面および前記側面を酸化させることが好ましく、さらに、Ｎ２Ｏガスは、（項１３）として、供給するガスの総流量に対して３０％以下の流量比で供給することが好ましい。
なお、前記ゲート絶縁膜を形成する工程は、前記半導体層を抵抗加熱炉に装入する工程と、前記抵抗加熱炉内に窒素および酸素を含有するガスを導入して、窒素および酸素含有ガス雰囲気を作り出す工程と、前記ガス雰囲気を維持したまま、前記抵抗加熱炉の加熱温度を１２００℃以上に制御する工程とを含んでいてもよい。
たとえば、ＳｉＣからなる半導体層の加熱に関する背景技術として、以下の知見が知られている（たとえば、特開２００３－３１８３８８号公報）。
具体的には、ＳｉＣが採用された半導体装置として、たとえば、表層部に活性化イオン領域を有するＳｉＣ層と、ＳｉＣ層の表面に形成されたゲート酸化膜と、ゲート酸化膜上に形成され、ゲート酸化膜を介してイオン領域と対向するゲート電極とからなるＭＯＳ（Metal Oxide Semiconductor）構造を有するＭＯＳＦＥＴが知られている。
このようなＭＯＳ構造を作製するには、たとえば、まず、ＳｉＣ層の表層部に不純物イオンが注入される。次いで、抵抗加熱炉内において、ＳｉＣ層が加熱されることにより、注入されたイオンが活性化する。イオンの活性化後、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）装置内において、酸素含有ガスの供給により、ＳｉＣ層の表面にゲート酸化膜が形成される。そして、スパッタ法により、ゲート酸化膜上にゲート電極が形成される。これにより、ゲート電極（Metal）－ゲート酸化膜（Oxide）－ＳｉＣ層（Semiconductor）の層構造（ＭＯＳ構造）が作製される。
ＳｉＣ層内のイオンを活性化させるには、たとえば、１６００～１７００℃の温度でアニール処理する必要がある。抵抗加熱炉では高温域までの加熱時間が長くなるため、イオン活性のための加熱中に、ＳｉＣ層の表面からＳｉが昇華する、いわゆるＳｉ抜けが生じ、ＳｉＣ層の表面が荒れてしまう。その結果、ＳｉＣ層とゲート酸化膜との界面が凸凹になり、ＭＯＳＦＥＴのチャネル移動度が低下する。
そこで、高周波誘導加熱炉を利用して高温域までの加熱時間を短縮することにより、ＳｉＣ層の表面荒れを抑制し、その後、ゲート酸化炉を利用してゲート酸化膜を形成する手法が採用されている。
しかし、このような手法では、高周波誘導加熱炉およびゲート酸化炉の２つの装置が別途必要になるため、装置コストが増加するという不具合を生じる。
別の手法として、イオンの活性化に先立ってＳｉＣ層の表面にカーボン膜を形成し、このカーボン膜によってＳｉ抜けを防止することにより、ＳｉＣ層表面の平坦性を維持することが提案されている。
カーボン膜は、たとえば、ＳｉＣ層表面にカーボンを含む膜を形成し、高周波誘導加熱炉内においてカーボンを含む膜を加熱することにより、当該膜からカーボン以外の元素を蒸発させて形成される。
しかしながら、本発明者らは、鋭意研究したところ、カーボン膜を形成するための加熱温度は、１０００℃程度でよく、イオンを活性化させるための温度（１６００～１７００℃）よりも低い。そのため、加熱温度を２段階制御する必要があるが、高周波誘導加熱炉を精密に温度制御することは困難であるという課題を見出した。
また、イオンの活性化後、カーボン膜は不要となる。この不要になったカーボン膜は、高周波誘導加熱炉とは別の装置において、酸化ガスにより酸化除去される。高周波誘導加熱炉内に酸化ガスを導入し、イオンの活性化に引き続いてカーボン膜を除去することも検討されるが、高周波誘導加熱炉の発熱体にはカーボン材料が使用されているため、酸化ガスが供給されると当該カーボン材料が酸化されてしまう。そのため、カーボン膜除去装置が別途必要不可欠であり、装置コストの増加が不可避であるという課題も見出した。
そこで、装置コストを増加させることなく、簡単な温度制御により、ＳｉＣ層表面の荒れを抑制することのできる半導体装置の製造方法を提供する目的を達するために、下記の発明をした。
その発明とは、具体的には、表層部にイオンが注入されたＳｉＣ層の表面に有機材料膜を形成する工程と、前記有機材料膜の形成後、抵抗加熱炉内において、前記有機材料膜を加熱することにより、前記有機材料膜をカーボン膜に変質させる工程と、前記抵抗加熱炉内において、前記カーボン膜が形成された前記ＳｉＣ層を加熱することにより、前記ＳｉＣ層内のイオンを活性化する工程と、前記抵抗加熱炉内に酸素含有ガスを導入することにより、前記カーボン膜を酸化させて除去する工程と、前記カーボン膜の除去後、引き続き前記抵抗加熱炉内において、前記酸素含有ガスにより、前記ＳｉＣ層の表面を酸化させて酸化膜を形成する工程とを含む、半導体装置の製造方法である。
この製造方法によれば、有機材料膜の形成後、抵抗加熱炉内において有機材料膜を加熱することにより、有機材料膜がカーボン膜に変質して、ＳｉＣ層表面にカーボン膜が形成される。カーボン膜の形成後、ＳｉＣ層内のイオンを活性化させるために、ＳｉＣ層が加熱される。その後、抵抗加熱炉内に酸素含有ガスが導入されることにより、カーボン膜が酸化除去される。カーボン膜の除去後、引き続き抵抗加熱炉内において、酸素含有ガスにより、ＳｉＣ層の表面が酸化されて酸化膜が形成される。
イオン活性のための加熱に先立って、ＳｉＣ層の表面にカーボン膜が形成されるので、ＳｉＣ層の加熱時に、ＳｉＣ層表面からのＳｉ抜けを防止することができる。そのため、ＳｉＣ層表面の荒れを抑制することができ、ＳｉＣ層表面の平坦性を維持することができる。その結果、ＳｉＣ層と酸化膜との界面を滑らかにすることができるので、半導体装置のチャネル移動度を向上させることができる。
さらに、有機材料膜を加熱してカーボン膜に変質させる工程、ＳｉＣ層を加熱してイオンを活性化させる工程、酸素含有ガスによりカーボン膜を酸化除去する工程およびＳｉＣ層の表面を酸化させて酸化膜を形成する工程からなる４工程を、１つの抵抗加熱炉内で連続して行なうことができる。カーボン膜を除去するための装置などを別途必要としないので、装置コストの増加を抑制することもできる。しかも、抵抗加熱炉を用いるので、カーボン膜を形成するための加熱温度およびイオンを活性化させるための加熱温度を、精密かつ簡単に制御することができる。
また、前記酸素含有ガスは、酸素および窒素を含有するガスであってもよい。酸化膜を形成するための酸素含有ガスが酸素および窒素を含有するガスであれば、半導体装置のチャネル移動度を一層向上させることができる。
なお、酸素および窒素を含有するガスとしては、たとえば、ＮＯ（一酸化窒素）、Ｎ２Ｏ（一酸化二窒素）などを含有するガスを用いることができる。
また、前記ＳｉＣ層の表面は、（０００１）面、つまりＳｉ面であることが好ましい。
上記のように、本発明者らは、ＳｉＣからなる半導体層の加熱に関する発明として、抵抗加熱炉を利用した発明をした。
したがって、前記ゲート絶縁膜を形成する工程が、前記半導体層を抵抗加熱炉に装入する工程と、前記抵抗加熱炉内に窒素および酸素を含有するガスを導入して、窒素および酸素含有ガス雰囲気を作り出す工程と、前記ガス雰囲気を維持したまま、前記抵抗加熱炉の加熱温度を１２００℃以上に制御する工程とを含む場合には、本発明の作用効果に加えて、上記した抵抗加熱炉を利用した発明による作用効果を享受することができる。
次に、本発明の参考例に基づいて説明するが、本発明は下記の参考例によって限定されるものではない。
参考例１（Ｎ２Ｏ酸化）
まず、ウエハ状のＳｉＣ基板（Ｃｒｅｅ社製）のＳｉ面に、Ｎ型不純物をドーピングしながらＳｉＣ結晶を成長させてＳｉＣからなるエピタキシャル層を形成した。次いで、エピタキシャル層の表面（Ｓｉ面）に所定パターンのＳｉＯ２マスクを形成し、そのＳｉＯ２マスクを介して、ＳＦ６／Ｏ２ガスをエピタキシャル層の表面に入射することによりトレンチを形成した。
次いで、ＳｉＣ基板を拡散炉に搬入し、拡散炉内を１２７５℃に加熱した状態でＮ２Ｏガスを３時間供給した。これにより、トレンチ内面を酸化させて酸化膜を形成した。
また、Ｎ２Ｏガスの供給時間（酸化時間）を８時間および１２時間とした場合の酸化膜も、上記と同様の操作により形成した。
参考例２（Ｄｒｙ酸化）
トレンチを形成する工程まで、参考例１と同様の工程を行なった。トレンチの形成後、ＳｉＣ基板を拡散炉に搬入し、拡散炉内を１１５０℃に加熱した状態でＯ２ガスを４時間供給した。これにより、トレンチ内面を酸化させて酸化膜を形成した。
また、Ｏ２ガスの供給時間（酸化時間）を６時間および８時間とした場合の酸化膜も、上記と同様の操作により形成した。
参考例３（Ｗｅｔ酸化）
トレンチを形成する工程まで、参考例１と同様の工程を行なった。トレンチの形成後、ＳｉＣ基板を拡散炉に搬入し、拡散炉内を１２７５℃に加熱した状態で水蒸気（Ｈ２Ｏガスを１５分間供給した。これにより、トレンチ内面を酸化させて酸化膜を形成した。
また、Ｈ２Ｏガスの供給時間（酸化時間）を２５分間および３５分間とした場合の酸化膜も、上記と同様の操作により形成した。
１）酸化膜の厚さ測定
参考例１～３により形成された各酸化膜の厚さを、トレンチ側面上の部分およびトレンチ底面上の部分ごとに測定した。結果を、図１０（ａ）～（ｃ）（図１０（ａ）：参考例１、図１０（ｂ）：参考例２、図１０（ｃ）：参考例３）に示す。
２）酸化膜の厚さ比
図１０（ａ）～（ｃ）で示される各酸化膜の厚さを用いて、酸化膜における側面上の部分の厚さに対する底面上の部分の厚さの比（底面／側面）を算出した。結果を図１０（ａ）～（ｃ）に示す。
図１０（ａ）によると、酸化膜における側面上の部分の厚さに対する底面上の部分の厚さの比（底面／側面）は、供給時間ごとに、約０．５４（３時間）、０．４６（８時間）、０．４８（１２時間）であることが確認された。
また、図１０（ｂ）によると、酸化膜における側面上の部分の厚さに対する底面上の部分の厚さの比（底面／側面）は、供給時間ごとに、約０．２０（４時間）、０．２０（６時間）、０．１９（８時間）であることが確認された。
また、図１０（ｃ）によると、酸化膜における側面上の部分の厚さに対する底面上の部分の厚さの比（底面／側面）は、供給時間ごとに、約０．２３（１５分間）、０．２１（２５分間）、０．２２（３５分間）であることが確認された。
１ 半導体装置
３ エピタキシャル層
５ ボディ領域
６ ゲートトレンチ
９ ゲート絶縁膜
１０ 絶縁膜側部
１１ 絶縁膜底部
１２ ゲート電極
１３ ソース領域
１８ ポリシリコン層
２５ 中間層
２６ メタル層
４１ 半導体装置
４３ ゲートトレンチ
５１ エピタキシャル層
５３ ボディ領域
５５ ソース領域
６１ 角部
６２ インプラ活性層
６３ ゲート絶縁膜
６４ 絶縁膜底部
６５ 絶縁膜側部
６６ ゲート電極
６９ ソース配線
７０ ポリシリコン層
７１ 中間層
７２ メタル層
８５ 半導体装置

Claims (17)

  1. 表面および裏面を有し、第１導電型のＳｉＣ半導体層の前記表面側に形成されたゲートトレンチと、前記ＳｉＣ半導体層の前記裏面側に形成された第１導電型のドレイン領域とを有するＭＯＳＦＥＴが形成されたＳｉＣ半導体装置の製造方法であって、
    前記ゲートトレンチの内面に一部が露出するように第２導電型イオンが選択的に注入されたボディ形成領域と、前記ゲートトレンチの内面に一部が露出するように前記ボディ形成領域の前記表面側に第１導電型イオンが選択的に注入されたソース形成領域とを有する前記ＳｉＣ半導体層の前記表面および前記ゲートトレンチの内面に沿う形状にカーボン膜を形成する第１工程と、
    前記カーボン膜が形成された前記ＳｉＣ半導体層を加熱して前記ボディ形成領域および前記ソース形成領域のイオンを活性化させることによって、前記ＳｉＣ半導体層に第２導電型のボディ領域、当該ボディ領域の前記表面側に第１導電型のソース領域を形成する第２工程と、
    前記カーボン膜を除去した後、前記ゲートトレンチの内面に沿ってゲート絶縁膜を形成する第３工程と、
    前記ゲートトレンチ内にポリシリコンを埋め込む工程とを含み、
    前記第１工程は、第１温度に所定時間保持する工程を含み、
    前記第２工程は、前記第１温度よりも高い第２温度に所定時間保持する工程を含み、
    前記第１温度から前記第２温度へは、３０分以上掛けて移行する、ＳｉＣ半導体装置の製造方法。
  2. 表面および裏面を有し、第１導電型のＳｉＣ半導体層の前記表面側に形成されたゲートトレンチと、前記ＳｉＣ半導体層の前記裏面側に形成された第１導電型のドレイン領域とを有するＭＯＳＦＥＴが形成されたＳｉＣ半導体装置の製造方法であって、
    前記ゲートトレンチの内面に一部が露出するように第２導電型イオンが選択的に注入されたボディ形成領域と、前記ゲートトレンチの内面に一部が露出するように前記ボディ形成領域の前記表面側に第１導電型イオンが選択的に注入されたソース形成領域とを有する前記ＳｉＣ半導体層の前記表面および前記ゲートトレンチの内面に沿う形状にカーボン膜を形成する第１工程と、
    前記カーボン膜が形成された前記ＳｉＣ半導体層を加熱して前記ボディ形成領域および前記ソース形成領域のイオンを活性化させることによって、前記ＳｉＣ半導体層に第２導電型のボディ領域、当該ボディ領域の前記表面側に第１導電型のソース領域を形成する第２工程と、
    前記カーボン膜を除去した後、前記ゲートトレンチの内面に沿ってゲート絶縁膜を形成する第３工程と、
    前記ゲートトレンチ内にポリシリコンを埋め込む工程と、
    前記ソース領域にオーミック接合されるソースコンタクト配線を形成する工程とを含み、
    前記第１工程は、第１温度に所定時間保持する工程を含み、
    前記第２工程は、前記第１温度よりも高い第２温度に所定時間保持する工程を含み、
    前記ソースコンタクト配線を形成する工程は、前記ソース領域との接合部分にポリシリコン層を形成する工程を含み、
    前記ＳｉＣ半導体層を表面から前記ソース形成領域および前記ボディ形成領域を貫通するソーストレンチを形成する工程を、前記カーボン膜を形成する工程の前にさらに含む、ＳｉＣ半導体装置の製造方法。
  3. 表面および裏面を有し、第１導電型のＳｉＣ半導体層の前記表面側に形成されたゲートトレンチと、前記ＳｉＣ半導体層の前記裏面側に形成された第１導電型のドレイン領域とを有するＭＯＳＦＥＴが形成されたＳｉＣ半導体装置の製造方法であって、
    前記ゲートトレンチの内面に一部が露出するように第２導電型イオンが選択的に注入されたボディ形成領域と、前記ゲートトレンチの内面に一部が露出するように前記ボディ形成領域の前記表面側に第１導電型イオンが選択的に注入されたソース形成領域とを有する前記ＳｉＣ半導体層の前記表面および前記ゲートトレンチの内面に沿う形状にカーボン膜を形成する第１工程と、
    前記カーボン膜が形成された前記ＳｉＣ半導体層を加熱して前記ボディ形成領域および前記ソース形成領域のイオンを活性化させることによって、前記ＳｉＣ半導体層に第２導電型のボディ領域、当該ボディ領域の前記表面側に第１導電型のソース領域を形成する第２工程と、
    前記カーボン膜を除去した後、前記ゲートトレンチの内面に沿ってゲート絶縁膜を形成する第３工程と、
    前記ゲートトレンチ内にポリシリコンを埋め込む工程とを含み、
    前記第１工程は、第１温度に所定時間保持する工程を含み、
    前記第２工程は、前記第１温度よりも高い第２温度に所定時間保持する工程を含み、
    前記第３工程は、酸素含有ガスにより前記カーボン膜を酸化除去すると共に、前記ＳｉＣ半導体層を酸化させて前記ゲート絶縁膜を形成する工程を含み、
    前記第１工程、前記第２工程および前記第３工程を、１つの加熱炉内で前記加熱炉から前記ＳｉＣ半導体層を出すことなく引き続いて行なう、ＳｉＣ半導体装置の製造方法。
  4. 前記第３工程は、前記カーボン膜よりも薄い前記ゲート絶縁膜を形成する工程を含む、請求項１～３のいずれか一項に記載のＳｉＣ半導体装置の製造方法。
  5. 前記第１工程は、前記ゲートトレンチの側面から離れた中央部において、前記ＳｉＣ半導体層の前記表面よりも下方に位置する上面を有する前記カーボン膜を形成する工程を含む、請求項１～４のいずれか一項に記載のＳｉＣ半導体装置の製造方法。
  6. 前記第３工程は、前記ゲートトレンチの側面上の部分の第２厚さに対する前記ゲートトレンチの底面上の部分の第１厚さの比（第１厚さ／第２厚さ）が０．３～１．０となるように、前記ゲート絶縁膜を形成する工程を含む、請求項１～５のいずれか一項に記載のＳｉＣ半導体装置の製造方法。
  7. 前記ポリシリコンの前記表面側が前記ＳｉＣ半導体層の表面と面一になるまで、前記ポリシリコンをエッチバックする工程をさらに含む、請求項１～６のいずれか一項に記載のＳｉＣ半導体装置の製造方法。
  8. 前記第１温度から前記第２温度へは、３０分以上掛けて移行する、請求項２または３に記載のＳｉＣ半導体装置の製造方法。
  9. 前記ゲート絶縁膜を形成する工程は、ＮＯまたはＮ２Ｏを含有するガス中で行われる、請求項１～８のいずれか一項に記載のＳｉＣ半導体装置の製造方法。
  10. 前記第１工程は、前記ＳｉＣ半導体層の表面に有機材料膜を形成し、前記有機材料膜を前記第１温度まで加熱することによって、前記有機材料膜を前記カーボン膜に変質させる工程を含む、請求項１～９のいずれか一項に記載のＳｉＣ半導体装置の製造方法。
  11. 前記有機材料膜としてポリイミドを使用する、請求項１０に記載のＳｉＣ半導体装置の製造方法。
  12. 前記ソース領域にオーミック接合されるソースコンタクト配線を形成する工程をさらに含み、
    前記ソースコンタクト配線を形成する工程は、前記ソース領域との接合部分にポリシリコン層を形成する工程を含む、請求項１または３に記載のＳｉＣ半導体装置の製造方法。
  13. 前記ＳｉＣ半導体層を表面から前記ソース形成領域および前記ボディ形成領域を貫通するソーストレンチを形成する工程を、前記カーボン膜を形成する工程の前にさらに含む、請求項１２に記載のＳｉＣ半導体装置の製造方法。
  14. 前記ソースコンタクト配線を形成する工程は、前記ソーストレンチ内に前記ポリシリコン層を埋め込む工程を含む、請求項２または１３に記載のＳｉＣ半導体装置の製造方法。
  15. 前記ポリシリコン層に第１導電型または第２導電型の不純物を注入する工程をさらに含む、請求項１２～１４のいずれか一項に記載のＳｉＣ半導体装置の製造方法。
  16. 前記ゲート絶縁膜を形成する工程は、窒素を０．１～１０％の濃度で含有するゲート絶縁膜を形成する工程を含む、請求項１～１５のいずれか一項に記載のＳｉＣ半導体装置の製造方法。
  17. 前記第３工程は、酸素含有ガスにより前記カーボン膜を酸化除去すると共に、前記ＳｉＣ半導体層を酸化させて前記ゲート絶縁膜を形成する工程を含み、
    前記第１工程、前記第２工程および前記第３工程を、１つの加熱炉内で前記加熱炉から前記ＳｉＣ半導体層を出すことなく引き続いて行なう、請求項１または２に記載のＳｉＣ半導体装置の製造方法。
JP2022061934A 2008-12-25 2022-04-01 半導体装置の製造方法 Active JP7381643B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023188783A JP2024001352A (ja) 2008-12-25 2023-11-02 半導体装置の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008330318 2008-12-25
JP2008330318 2008-12-25
JP2008334480 2008-12-26
JP2008334480 2008-12-26
JP2020102849A JP7054403B2 (ja) 2008-12-25 2020-06-15 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020102849A Division JP7054403B2 (ja) 2008-12-25 2020-06-15 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023188783A Division JP2024001352A (ja) 2008-12-25 2023-11-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022088613A JP2022088613A (ja) 2022-06-14
JP7381643B2 true JP7381643B2 (ja) 2023-11-15

Family

ID=52124093

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2014153257A Pending JP2014225692A (ja) 2008-12-25 2014-07-28 半導体装置および半導体装置の製造方法
JP2016033565A Active JP6235635B2 (ja) 2008-12-25 2016-02-24 半導体装置
JP2017207469A Active JP6510612B2 (ja) 2008-12-25 2017-10-26 半導体装置
JP2019071605A Active JP6719009B2 (ja) 2008-12-25 2019-04-03 半導体装置
JP2020102849A Active JP7054403B2 (ja) 2008-12-25 2020-06-15 半導体装置の製造方法
JP2022061934A Active JP7381643B2 (ja) 2008-12-25 2022-04-01 半導体装置の製造方法
JP2023188783A Pending JP2024001352A (ja) 2008-12-25 2023-11-02 半導体装置の製造方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2014153257A Pending JP2014225692A (ja) 2008-12-25 2014-07-28 半導体装置および半導体装置の製造方法
JP2016033565A Active JP6235635B2 (ja) 2008-12-25 2016-02-24 半導体装置
JP2017207469A Active JP6510612B2 (ja) 2008-12-25 2017-10-26 半導体装置
JP2019071605A Active JP6719009B2 (ja) 2008-12-25 2019-04-03 半導体装置
JP2020102849A Active JP7054403B2 (ja) 2008-12-25 2020-06-15 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023188783A Pending JP2024001352A (ja) 2008-12-25 2023-11-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (7) JP2014225692A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
CN109768091B (zh) * 2019-03-13 2022-05-20 中国科学院微电子研究所 一种双沟槽SS-SiC MOSFET结构
CN109950147A (zh) * 2019-03-26 2019-06-28 上海华力集成电路制造有限公司 栅极制造方法、场效应晶体管形成方法及场效应晶体管
CN115295407B (zh) * 2022-09-29 2023-07-07 浙江大学杭州国际科创中心 一种SiC功率器件的栅氧结构制备方法和栅氧结构
CN116741639A (zh) * 2023-06-20 2023-09-12 中国科学院上海微系统与信息技术研究所 半导体器件的制备方法及半导体器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261275A (ja) 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2003514381A (ja) 1999-11-11 2003-04-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電界効果トランジスタを有する半導体装置およびその製造方法
JP2005136386A (ja) 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2007059711A (ja) 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd フィールドプレート構造の形成方法および半導体装置
JP2007281005A (ja) 2006-04-03 2007-10-25 Denso Corp 炭化珪素半導体装置の製造方法
JP2007287992A (ja) 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法
WO2008056698A1 (fr) 2006-11-10 2008-05-15 Sumitomo Electric Industries, Ltd. Dispositif semi-conducteur de carbure de silicium et procédé de fabrication de celui-ci
JP2008235546A (ja) 2007-03-20 2008-10-02 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009117593A (ja) 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009130069A (ja) 2007-11-22 2009-06-11 Mitsubishi Electric Corp 半導体装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
JPS63229852A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd 半導体装置
JPH06232074A (ja) * 1993-02-02 1994-08-19 Nippon Steel Corp 半導体装置及びその製造方法
JP3259485B2 (ja) * 1993-12-03 2002-02-25 富士電機株式会社 炭化けい素たて型ｍｏｓｆｅｔ
JPH0864802A (ja) * 1994-06-07 1996-03-08 Mitsubishi Materials Corp 炭化珪素半導体装置及びその製造方法
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
JPH09102602A (ja) * 1995-10-05 1997-04-15 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓｆｅｔ
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JPH1098188A (ja) * 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
JP5116910B2 (ja) * 1999-02-23 2013-01-09 パナソニック株式会社 絶縁ゲート型半導体素子の製造方法
JP3575331B2 (ja) * 1999-05-17 2004-10-13 日産自動車株式会社 電界効果トランジスタ
JP3337012B2 (ja) * 1999-09-08 2002-10-21 日本電気株式会社 半導体装置およびその製造方法
JP4025063B2 (ja) * 2001-12-06 2007-12-19 株式会社ルネサステクノロジ 半導体装置
JP3960837B2 (ja) * 2002-03-22 2007-08-15 三菱電機株式会社 半導体装置およびその製法
JP4004843B2 (ja) * 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP2004031471A (ja) * 2002-06-24 2004-01-29 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子及びその製造方法
JP2004260101A (ja) * 2003-02-27 2004-09-16 Rohm Co Ltd 半導体装置の製造方法
JP4057470B2 (ja) * 2003-06-05 2008-03-05 三菱電機株式会社 半導体装置
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4742539B2 (ja) * 2004-08-30 2011-08-10 日産自動車株式会社 半導体装置
JP5044885B2 (ja) * 2004-09-28 2012-10-10 日産自動車株式会社 半導体装置及びその製造方法
JP4791015B2 (ja) * 2004-09-29 2011-10-12 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔ
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
JP2007115875A (ja) * 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP4867333B2 (ja) * 2005-12-27 2012-02-01 三菱電機株式会社 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
DE112007000697B4 (de) * 2006-03-22 2013-11-07 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
JP2007299845A (ja) * 2006-04-28 2007-11-15 Nissan Motor Co Ltd 半導体装置の製造方法および半導体装置
JP5132123B2 (ja) * 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
JP2008227441A (ja) * 2007-02-15 2008-09-25 Nec Electronics Corp 半導体装置およびその製造方法
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008270656A (ja) * 2007-04-24 2008-11-06 Iwate Toshiba Electronics Co Ltd 半導体製造方法
JP4600936B2 (ja) * 2007-06-20 2010-12-22 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003514381A (ja) 1999-11-11 2003-04-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電界効果トランジスタを有する半導体装置およびその製造方法
JP2002261275A (ja) 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2005136386A (ja) 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2007059711A (ja) 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd フィールドプレート構造の形成方法および半導体装置
JP2007281005A (ja) 2006-04-03 2007-10-25 Denso Corp 炭化珪素半導体装置の製造方法
JP2007287992A (ja) 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法
WO2008056698A1 (fr) 2006-11-10 2008-05-15 Sumitomo Electric Industries, Ltd. Dispositif semi-conducteur de carbure de silicium et procédé de fabrication de celui-ci
JP2008235546A (ja) 2007-03-20 2008-10-02 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009117593A (ja) 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009130069A (ja) 2007-11-22 2009-06-11 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2019145815A (ja) 2019-08-29
JP6510612B2 (ja) 2019-05-08
JP2016154236A (ja) 2016-08-25
JP2014225692A (ja) 2014-12-04
JP2024001352A (ja) 2024-01-09
JP6719009B2 (ja) 2020-07-08
JP2018056570A (ja) 2018-04-05
JP7054403B2 (ja) 2022-04-13
JP2022088613A (ja) 2022-06-14
JP6235635B2 (ja) 2017-11-22
JP2020145483A (ja) 2020-09-10

Similar Documents

Publication Publication Date Title
US11804545B2 (en) Semiconductor device
USRE48072E1 (en) Semiconductor device
JP7381643B2 (ja) 半導体装置の製造方法
JP5800162B2 (ja) トレンチゲート型半導体装置およびその製造方法
JP5102411B2 (ja) 半導体装置およびその製造方法
JP5745974B2 (ja) 半導体装置およびその製造方法
JP3759145B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5928429B2 (ja) 半導体装置及びその製造方法
JP2014241426A (ja) 半導体装置
US20150091021A1 (en) Method of Manufacturing Semiconductor Device and the Semiconductor Device
KR100640161B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231102

R150 Certificate of patent or registration of utility model

Ref document number: 7381643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150