JP3960837B2 - 半導体装置およびその製法 - Google Patents
半導体装置およびその製法 Download PDFInfo
- Publication number
- JP3960837B2 JP3960837B2 JP2002081301A JP2002081301A JP3960837B2 JP 3960837 B2 JP3960837 B2 JP 3960837B2 JP 2002081301 A JP2002081301 A JP 2002081301A JP 2002081301 A JP2002081301 A JP 2002081301A JP 3960837 B2 JP3960837 B2 JP 3960837B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- thermal oxide
- layer
- semiconductor device
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置および該装置の製法に関する。さらに詳しくは、半導体装置の耐電圧を向上させることができる半導体装置および該装置の製法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
炭化珪素（ＳｉＣ）を用いたパワー用の半導体装置は、Ｓｉを用いた半導体装置に比べて優れた特性をもつ。このため、炭化珪素を用いた半導体装置に関する研究が盛んに行なわれている。パワー用の半導体装置を実現する上で重要な技術として、高耐電圧を得るためのパッシベーション膜の形成がある。B. Jayant BaligaによるPower Semiconductor Devicesでは、珪素を用いた半導体装置にＳｉＯ2やＳｉＮなど様々なパッシベーション膜が使われている。炭化珪素を用いた半導体装置においても同様なパッシベーション膜の利用が考えられる。中でもＳｉＯ2は、熱酸化やＣＶＤなどにより容易に作製することができることから、炭化珪素半導体装置のパッシベーション膜としてよく利用されている。しかし、ＳｉＯ2の作製方法が炭化珪素の耐圧（耐電圧）に与える影響について詳しく調べられた報告はない。
【０００３】
本発明は、叙上の事情に鑑み、半導体装置の耐圧層がｐ-型かｎ-型であるかによって酸化方法を使い分けることにより、半導体装置の耐圧を向上させることができる半導体装置および該装置に用いる製法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
我々は図５に示すようなＳｉＯ2をパッシベーション膜に用いたプレーナ型のｐｎダイオードを試作し、ＳｉＯ2の作製方法によりｐｎダイオードの耐圧が変化するかどうかを調べた。抵抗率０．０２１Ωｃｍのｎ+ＳｉＣ基板１上にキャリア濃度２．４×１０15ｃｍ-3、厚さ２０μｍのｎ-ＳｉＣ層２をエピタキシャル成長した基板を用いて試料を作製した。Ａｌを選択イオン注入することによりｐ領域３、ｐ+領域４を形成した。ｐ領域の周辺にはｐｎダイオードの耐圧を向上させるために４本の電界緩和リング（ＦＬＲ：Field Limiting Ring）５を形成した。１本のＦＬＲの幅は５μｍで、各ＦＬＲの間隔を内側から２μｍ、２μｍ、２．５μｍおよび３μｍとしたものと、４μｍ、４μｍ、５μｍおよび６μｍとしたものの２種類を作製した。熱処理を行ないドーパントを活性化させたのち、熱酸化膜６を形成し、さらにＣＶＤによりＳｉＯ2膜７を堆積した。最後にｐコンタクト電極８および裏面にｎコンタクト電極９を形成した。熱酸化膜６の形成方法として、（１）パイロジェニック法によるウェット雰囲気で酸化したのち、ウェット雰囲気で再酸化を行なう方法および、（２）Ｏ2ガスのみを供給してドライ酸化を行なう方法の２つを試みた。
【０００５】
図６〜７にそれぞれの方法で形成されたｐｎダイオードの耐圧の分布を示す。図７に示す前記（２）のドライ酸化に比べて、図６に示す前記（１）のウェット酸化＋ウェット再酸化で熱酸化膜６を形成した方がＦＬＲの間隔に関係なく耐圧が大きくなっていた。このことから、前記ウェット酸化＋ウェット再酸化により形成したパッシベーション膜がＳｉＣデバイスの高耐圧化に有効であることがわかった。
【０００６】
この原因を調べるために、図８に示すようなｎＭＯＳキャパシタを作製した。ｎ+基板１上にｎ-ＳｉＣ層２をエピタキシャル成長した基板を用い、熱酸化膜６を形成したのち、ゲート電極１０および裏面ｎコンタクト電極９を形成した。
【０００７】
つぎに図９に作製したｎＭＯＳキャパシタの高周波Ｃ−Ｖ特性を示す。前記（２）のドライ酸化法に比べて、前記（１）のウェット酸化＋ウェット再酸化法の方がＣ−Ｖ特性曲線圧が正電圧側にシフトしている。このことから、前記（２）のドライ酸化法に比べて前記（１）のウェット酸化＋ウェット再酸化法では、熱酸化膜とＳｉＣの界面または熱酸化膜中に負の電荷が多いことがわかる。負の電荷が多い場合、界面付近のｎ-ＳｉＣ層２に形成される空乏層が外側に向けて広がる。この効果により、図１０〜１１に示されるように今回試作したプレーナ型のｐｎダイオードに逆バイアスを印加したときの空乏層１０は主にｎ-ＳｉＣ層２に広がり、前記（２）のドライ酸化法（図１０）に比べて前記（１）ウェット酸化＋ウェット再酸化法（図１１）の方が界面付近で大きく伸びる。このため、前記（１）ウェット酸化＋ウェット再酸化法の方が界面付近での電界強度が小さくなり、プレーナ型のｐｎダイオードの耐圧が向上したと考えられる。
【０００８】
以上のことから、逆バイアスを印加したときに空乏層がｎ-型のＳｉＣに広がり、その部分で耐圧を保持するような半導体装置において、ｎ-型のＳｉＣの表面を負の電荷を多く含む熱酸化膜で表面を保護することにより、半導体装置の耐圧を向上できることがわかった。
【０００９】
また、逆バイアスを印加したときに空乏層がｐ-型のＳｉＣに広がり、その部分で耐圧を保持するような半導体装置において、ｐ-型のＳｉＣの表面を負の電荷が少ない（正の電荷を多く含む）熱酸化膜で表面を保護することにより、半導体装置の耐圧を向上できることがわかった。
【００１０】
正の電荷を多く含む熱酸化膜はドライ酸化によって形成できるのに対し、負の電荷を多く含む熱酸化膜は、ウェット酸化＋ウェット再酸化により形成できる。
【００１１】
本発明にかかわる半導体装置は、炭化珪素を用い、ｎ-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護することを特徴とする。
【００１２】
また、本発明にかかわる半導体装置の製法は、炭化珪素を用い、ｎ-層を耐圧層として含む半導体装置の製法であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護する際に、該負の電荷を含む熱酸化膜を、ウェット酸化したのち、ウェット再酸化により形成することを特徴とする。
【００１３】
また、本発明にかかわる半導体装置は、炭化珪素を用い、ｐ-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜で保護することを特徴とする。
【００１４】
さらに本発明にかかわる半導体装置の製法は、炭化珪素を用い、ｐ-層を耐圧層として含む半導体装置の製法であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜で保護する際に、該正の電荷を含む熱酸化膜をドライ酸化により形成することを特徴とする。
【００１５】
【発明の実施の形態】
以下、添付図面に基づいて、本発明の半導体装置およびその製法を説明する。
【００１６】
実施の形態１
図１に示されるように、本実施の形態１では、耐圧層として、ｎ-層を含むＳｉＣ（炭化珪素）を用いたプレーナ型のｐｎダイオードにおいて、コンタクト電極周辺でｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護している。図１において、１はｎ+ＳｉＣ基板、２はｎ-ＳｉＣ層、３はＡｌイオン注入ｐ領域、４はＡｌイオン注入ｐ+領域、５はＡｌイオン注入電界緩和リング（ＦＬＲ：Field Limiting Ring）、７はＣＶＤにより堆積したＳｉＯ2膜、８はｐコンタクト電極、９は裏面ｎコンタクト電極および１３は負の電荷を含む熱酸化膜である。
【００１７】
本実施の形態１にかかわる構造によれば、熱酸化膜１３に負の電荷を含むため、ｐｎダイオードに逆バイアスを印加したときにＳｉＣと熱酸化膜の界面での空乏層が外側に伸びやすくなる。このため、ＳｉＣと熱酸化膜の界面での電界強度を小さくすることができるから、プレーナ型ｐｎダイオードの耐圧を向上させることができる。
【００１８】
実施の形態２
図１において、パイロジェニック法または水のバブリングにより形成したウェット雰囲気で酸化を行ない、酸化後、酸化温度より低温でウェット雰囲気で再酸化を行なうことにより、負の電荷を含む熱酸化膜１３を形成したプレーナ型のｐｎダイオードとすることができる。
【００１９】
実施の形態３
図１において、ｐ領域３、ｐ＋領域４、Field Limiting Ring５はＡｌイオン注入により形成するとしたが、Ｂイオン注入またはＡｌイオンとＢイオン注入により形成することもできる。熱酸化膜１３に負の電荷が存在すれば、プレーナ型ｐｎダイオードの耐圧を向上させることができる。
【００２０】
実施の形態４
図１において、ｐｎ接合の終端部分（外縁部分）にField Limiting Ring５を入れたが、終端構造として、Junction Termination Edge構造やField Plateなどを用いることもできる。熱酸化膜１３に負の電荷が存在すればプレーナ型ｐｎダイオードの耐圧を向上させることができる。
【００２１】
実施の形態５
図１において、熱酸化膜１３を保護する膜としてＣＶＤにより堆積したＳｉＯ2膜を用いているが、ＣＶＤ以外の方法でＳｉＯ2膜を形成してもよい。また、本発明においては、この保護膜はＳｉＯ2膜でなくてもよく、ＳｉＮ膜やポリイミド膜などの絶縁耐圧の大きい膜であればよい。いずれの場合でも、熱酸化膜１３に負の電荷が存在すればプレーナ型ｐｎダイオードの耐圧を向上させることができる。
【００２２】
実施の形態６
図２に示されるように、本実施の形態６では、耐圧層として、ｎ-層を含むＳｉＣを用いたショットキーダイオードにおいて、ショットキー電極周辺のＳｉＣ表面を負の電荷を含む熱酸化膜１３で保護している。図２において、１はｎ+ＳｉＣ基板、２はｎ-ＳｉＣ層、７はＣＶＤにより堆積したＳｉＯ2膜、９は裏面ｎコンタクト電極、１３は負の電荷を含む熱酸化膜および１４はショットキー電極である。
【００２３】
本実施の形態６にかかわる構造によれば、熱酸化膜１３に負の電荷を含むため、ショットキーダイオードに逆バイアスを印加したときにＳｉＣと熱酸化膜の界面での空乏層が外側に伸びやすくなる。このため、ＳｉＣと熱酸化膜の界面での電界強度を小さくすることができるから、ショットキーダイオードの耐圧を向上させることができる。
【００２４】
実施の形態７
図２において、パイロジェニック法または水のバブリングにより形成したウェット雰囲気で酸化を行ない、酸化後、酸化温度より低温でウェット雰囲気で再酸化を行なうことで、負の電荷を含む熱酸化膜１３を形成したショットキーダイオードとすることができる。
【００２５】
実施の形態８
図２において、熱酸化膜１３を保護する膜としてＣＶＤにより堆積したＳｉＯ2膜を用いているが、ＣＶＤ以外の方法でＳｉＯ2膜を形成してもよい。また、本発明においては、この保護膜はＳｉＯ2膜でなくてもよく、ＳｉＮ膜やポリイミド膜などの絶縁耐圧の大きい膜であればよい。いずれの場合でも、熱酸化膜１３に負の電荷が存在すればショットキーダイオードの耐圧を向上させることができる。
【００２６】
実施の形態９
図３に示すように、本実施の形態９では、耐圧層として、ｎ-層を含むＳｉＣを用いたＭＯＳＦＥＴにおいてソース電極周辺でｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜１３で保護している。図３において、１はｎ+ＳｉＣ基板、２はｎ-ＳｉＣ層、７はＣＶＤにより堆積したＳｉＯ2膜、１３は負の電荷を含む熱酸化膜、１５はｐボディ領域、１６はｐ+ボディコンタクト領域、１７はｎ+ソース領域、１８はField Limiting Ring、１９はゲート酸化膜、２０はゲート電極、２１はソース電極および２２はドレイン電極である。
【００２７】
本実施の形態９にかかわる構造によれば、熱酸化膜１３に負の電荷を含むため、ＭＯＳＦＥＴに逆バイアスを印加したときにＳｉＣと熱酸化膜の界面での空乏層が伸びやすくなる。このため、ＳｉＣと熱酸化膜の界面での電界強度を小さくすることができるから、ＭＯＳＦＥＴの耐圧を向上させることができる。
【００２８】
実施の形態１０
図３において、パイロジェニック法または水のバブリングにより形成したウェット雰囲気で酸化を行ない、酸化後酸化温度より低温でウェット雰囲気で再酸化を行なうことで、負の電荷を含む熱酸化膜１３を形成した高耐圧のＭＯＳＦＥＴとすることができる。
【００２９】
実施の形態１１
図３において、熱酸化膜１３を保護する膜としてＣＶＤにより堆積したＳｉＯ2膜を用いているが、ＣＶＤ以外の方法でＳｉＯ2膜を形成してもよい。また、本発明においては、この保護膜はＳｉＯ2膜でなくてもよくＳｉＮ膜やポリイミド膜など絶縁耐圧の大きい膜であればよい。いずれの場合でも、熱酸化膜１３に負の電荷が存在すればＭＯＳＦＥＴの耐圧を向上させることができる。
【００３０】
実施の形態１２
図３において、ｐｎ接合の終端部分にField Limiting Ring１８を入れたが、終端構造として、Junction Termination Edge構造やField Plateなどを用いてもよく、熱酸化膜１３に負の電荷が存在すればＭＯＳＦＥＴの耐圧を向上させることができる。
【００３１】
実施の形態１３
図４に示されるように、本実施の形態１３では、耐圧層として、ｐ-層を含むＳｉＣを用いたプレーナ型のｐｎダイオードにおいてコンタクト電極周辺でｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜３０で保護している。
【００３２】
図４において、７はＣＶＤにより堆積したＳｉＯ2膜、２３はｐ+ＳｉＣ基板、２４はｐ-ＳｉＣ層、２５はｎ領域、２６はｎ+領域、２７はField Limiting Ring、２８はｎコンタクト電極、２９は裏面ｐコンタクト電極および３０は正の電荷を含む熱酸化膜である。
【００３３】
本実施の形態１３にかかわる構造によれば、ｐｎダイオードに逆バイアスを印加したときにｐ-ＳｉＣ層２４に空乏層が伸びる。このとき、熱酸化膜３０には正の電荷を含むためにＳｉＣと熱酸化膜の界面での空乏層が伸びやすくなる。このため、ＳｉＣと熱酸化膜の界面での電界強度を小さくすることができ、プレーナ型ｐｎダイオードの耐圧を向上させることができる。
【００３４】
実施の形態１４
図４において、酸素ガスのみ供給するドライ雰囲気で酸化を行なうことで、正の電荷を含む熱酸化膜３０を形成したプレーナ型のｐｎダイオードとすることができる。
【００３５】
実施の形態１５
図４において、熱酸化膜３０を保護する膜としてＣＶＤにより堆積したＳｉＯ2膜を用いているが、ＣＶＤ以外の方法でＳｉＯ2膜を形成してもよい。また、本発明においては、この保護膜はＳｉＯ2膜でなくてもよく、ＳｉＮ膜やポリイミド膜などの絶縁耐圧の大きい膜であればよい。いずれの場合でも、熱酸化膜１３に負の電荷が存在すればプレーナ型のｐｎダイオードの耐圧を向上させることができる。
【００３６】
実施の形態１６
図４において、ｐｎ接合の終端部分にField Limiting Ring２７を入れたが、終端構造として、Junction Termination Edge構造やField Plateなどを用いてもよく、熱酸化膜３０に正の電荷が存在すればプレーナ型のｐｎダイオードの耐圧を向上させることができる。
【００３７】
【発明の効果】
以上説明したおり、本発明の請求項１にかかわる半導体装置は、炭化珪素を用い、ｎ-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護するので、半導体装置の耐圧を向上させることができる。
【００３８】
本発明の請求項２にかかわる半導体装置の製法は、炭化珪素を用い、ｎ-層を耐圧層として含む半導体装置の製法であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護する際に、該負の電荷を含む熱酸化膜を、ウェット酸化したのち、ウェット再酸化により形成するので、半導体装置の耐圧を向上させる保護膜を形成することができる。
【００３９】
本発明の請求項３にかかわる半導体装置は、炭化珪素を用い、ｐ-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜で保護するので、半導体装置の耐圧を向上させることができる。
【００４０】
本発明の請求項４にかかわる半導体装置の製法は、炭化珪素を用い、ｐ-層を耐圧層として含む半導体装置の製法であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜で保護する際に、該正の電荷を含む熱酸化膜をドライ酸化により形成するので、半導体装置の耐圧を向上させる保護膜を形成することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１〜５にかかわる、耐圧層として、ｎ-層を含むＳｉＣを用いたプレーナ型のｐｎダイオードを示す断面図である。
【図２】 本発明の実施の形態６〜８にかかわる、耐圧層として、ｎ-層を含むＳｉＣを用いたショットキーダイオードを示す断面図である。
【図３】 本発明の実施の形態９〜１２にかかわる、耐圧層として、ｎ-層を含むＳｉＣを用いたＭＯＳＦＥＴを示す断面図である。
【図４】 本発明の実施の形態１３〜１６にかかわる、耐圧層として、ｐ-層を含むＳｉＣを用いたプレーナ型のｐｎダイオードを示す断面図である。
【図５】 炭化珪素半導体装置の一例を示す断面図である。
【図６】 ウェット酸化＋ウェット再酸化で形成されたｐｎダイオードの耐圧の分布を示す図である。
【図７】 ドライ酸化で形成されたｐｎダイオードの耐圧の分布を示す図である。
【図８】 ｎＭＯＳキャパシタを形成した断面図である。
【図９】 ｎＭＯＳキャパシタの高周波Ｃ−Ｖ特性を示す図である。
【図１０】 ドライ酸化により作製した熱酸化膜を有するプレーナ型のｐｎダイオードに逆バイアスを印加したときの空乏層の広がりを説明する図である。
【図１１】 ウェット酸化＋ウェット再酸化により作製した熱酸化膜を有するプレーナ型のｐｎダイオードに逆バイアスを印加したときの空乏層の広がりを説明する図である。
【符号の説明】
１ ｎ+ＳｉＣ基板、２ ｎ-ＳｉＣ層、３ Ａｌイオン注入ｐ領域、４ Ａｌイオン注入ｐ+領域、５ Ａｌイオン注入 Field Limiting Ring、７ ＣＶＤにより堆積したＳｉＯ2膜、８ ｐコンタクト電極、９ 裏面ｎコンタクト電極、１３ 負の電荷を含む熱酸化膜、１４ ショットキー電極、１５ ｐボディ領域、１６ ｐ+ボディコンタクト領域、１７ ｎ+ソース領域、１８ Field Limiting Ring、１９ ゲート酸化膜、２０ ゲート電極、２１ ソース電極、２２ ドレイン電極、 ２３ ｐ+ＳｉＣ基板、２４ ｐ-ＳｉＣ層、２５ ｎ領域、２６ ｎ+領域、 ２７ Field Limiting Ring、２８ ｎコンタクト電極、２９ 裏面ｐコンタクト電極、３０ 正の電荷を含む熱酸化膜。
【発明の属する技術分野】
本発明は半導体装置および該装置の製法に関する。さらに詳しくは、半導体装置の耐電圧を向上させることができる半導体装置および該装置の製法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
炭化珪素（ＳｉＣ）を用いたパワー用の半導体装置は、Ｓｉを用いた半導体装置に比べて優れた特性をもつ。このため、炭化珪素を用いた半導体装置に関する研究が盛んに行なわれている。パワー用の半導体装置を実現する上で重要な技術として、高耐電圧を得るためのパッシベーション膜の形成がある。B. Jayant BaligaによるPower Semiconductor Devicesでは、珪素を用いた半導体装置にＳｉＯ2やＳｉＮなど様々なパッシベーション膜が使われている。炭化珪素を用いた半導体装置においても同様なパッシベーション膜の利用が考えられる。中でもＳｉＯ2は、熱酸化やＣＶＤなどにより容易に作製することができることから、炭化珪素半導体装置のパッシベーション膜としてよく利用されている。しかし、ＳｉＯ2の作製方法が炭化珪素の耐圧（耐電圧）に与える影響について詳しく調べられた報告はない。
【０００３】
本発明は、叙上の事情に鑑み、半導体装置の耐圧層がｐ-型かｎ-型であるかによって酸化方法を使い分けることにより、半導体装置の耐圧を向上させることができる半導体装置および該装置に用いる製法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
我々は図５に示すようなＳｉＯ2をパッシベーション膜に用いたプレーナ型のｐｎダイオードを試作し、ＳｉＯ2の作製方法によりｐｎダイオードの耐圧が変化するかどうかを調べた。抵抗率０．０２１Ωｃｍのｎ+ＳｉＣ基板１上にキャリア濃度２．４×１０15ｃｍ-3、厚さ２０μｍのｎ-ＳｉＣ層２をエピタキシャル成長した基板を用いて試料を作製した。Ａｌを選択イオン注入することによりｐ領域３、ｐ+領域４を形成した。ｐ領域の周辺にはｐｎダイオードの耐圧を向上させるために４本の電界緩和リング（ＦＬＲ：Field Limiting Ring）５を形成した。１本のＦＬＲの幅は５μｍで、各ＦＬＲの間隔を内側から２μｍ、２μｍ、２．５μｍおよび３μｍとしたものと、４μｍ、４μｍ、５μｍおよび６μｍとしたものの２種類を作製した。熱処理を行ないドーパントを活性化させたのち、熱酸化膜６を形成し、さらにＣＶＤによりＳｉＯ2膜７を堆積した。最後にｐコンタクト電極８および裏面にｎコンタクト電極９を形成した。熱酸化膜６の形成方法として、（１）パイロジェニック法によるウェット雰囲気で酸化したのち、ウェット雰囲気で再酸化を行なう方法および、（２）Ｏ2ガスのみを供給してドライ酸化を行なう方法の２つを試みた。
【０００５】
図６〜７にそれぞれの方法で形成されたｐｎダイオードの耐圧の分布を示す。図７に示す前記（２）のドライ酸化に比べて、図６に示す前記（１）のウェット酸化＋ウェット再酸化で熱酸化膜６を形成した方がＦＬＲの間隔に関係なく耐圧が大きくなっていた。このことから、前記ウェット酸化＋ウェット再酸化により形成したパッシベーション膜がＳｉＣデバイスの高耐圧化に有効であることがわかった。
【０００６】
この原因を調べるために、図８に示すようなｎＭＯＳキャパシタを作製した。ｎ+基板１上にｎ-ＳｉＣ層２をエピタキシャル成長した基板を用い、熱酸化膜６を形成したのち、ゲート電極１０および裏面ｎコンタクト電極９を形成した。
【０００７】
つぎに図９に作製したｎＭＯＳキャパシタの高周波Ｃ−Ｖ特性を示す。前記（２）のドライ酸化法に比べて、前記（１）のウェット酸化＋ウェット再酸化法の方がＣ−Ｖ特性曲線圧が正電圧側にシフトしている。このことから、前記（２）のドライ酸化法に比べて前記（１）のウェット酸化＋ウェット再酸化法では、熱酸化膜とＳｉＣの界面または熱酸化膜中に負の電荷が多いことがわかる。負の電荷が多い場合、界面付近のｎ-ＳｉＣ層２に形成される空乏層が外側に向けて広がる。この効果により、図１０〜１１に示されるように今回試作したプレーナ型のｐｎダイオードに逆バイアスを印加したときの空乏層１０は主にｎ-ＳｉＣ層２に広がり、前記（２）のドライ酸化法（図１０）に比べて前記（１）ウェット酸化＋ウェット再酸化法（図１１）の方が界面付近で大きく伸びる。このため、前記（１）ウェット酸化＋ウェット再酸化法の方が界面付近での電界強度が小さくなり、プレーナ型のｐｎダイオードの耐圧が向上したと考えられる。
【０００８】
以上のことから、逆バイアスを印加したときに空乏層がｎ-型のＳｉＣに広がり、その部分で耐圧を保持するような半導体装置において、ｎ-型のＳｉＣの表面を負の電荷を多く含む熱酸化膜で表面を保護することにより、半導体装置の耐圧を向上できることがわかった。
【０００９】
また、逆バイアスを印加したときに空乏層がｐ-型のＳｉＣに広がり、その部分で耐圧を保持するような半導体装置において、ｐ-型のＳｉＣの表面を負の電荷が少ない（正の電荷を多く含む）熱酸化膜で表面を保護することにより、半導体装置の耐圧を向上できることがわかった。
【００１０】
正の電荷を多く含む熱酸化膜はドライ酸化によって形成できるのに対し、負の電荷を多く含む熱酸化膜は、ウェット酸化＋ウェット再酸化により形成できる。
【００１１】
本発明にかかわる半導体装置は、炭化珪素を用い、ｎ-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護することを特徴とする。
【００１２】
また、本発明にかかわる半導体装置の製法は、炭化珪素を用い、ｎ-層を耐圧層として含む半導体装置の製法であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護する際に、該負の電荷を含む熱酸化膜を、ウェット酸化したのち、ウェット再酸化により形成することを特徴とする。
【００１３】
また、本発明にかかわる半導体装置は、炭化珪素を用い、ｐ-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜で保護することを特徴とする。
【００１４】
さらに本発明にかかわる半導体装置の製法は、炭化珪素を用い、ｐ-層を耐圧層として含む半導体装置の製法であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜で保護する際に、該正の電荷を含む熱酸化膜をドライ酸化により形成することを特徴とする。
【００１５】
【発明の実施の形態】
以下、添付図面に基づいて、本発明の半導体装置およびその製法を説明する。
【００１６】
実施の形態１
図１に示されるように、本実施の形態１では、耐圧層として、ｎ-層を含むＳｉＣ（炭化珪素）を用いたプレーナ型のｐｎダイオードにおいて、コンタクト電極周辺でｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護している。図１において、１はｎ+ＳｉＣ基板、２はｎ-ＳｉＣ層、３はＡｌイオン注入ｐ領域、４はＡｌイオン注入ｐ+領域、５はＡｌイオン注入電界緩和リング（ＦＬＲ：Field Limiting Ring）、７はＣＶＤにより堆積したＳｉＯ2膜、８はｐコンタクト電極、９は裏面ｎコンタクト電極および１３は負の電荷を含む熱酸化膜である。
【００１７】
本実施の形態１にかかわる構造によれば、熱酸化膜１３に負の電荷を含むため、ｐｎダイオードに逆バイアスを印加したときにＳｉＣと熱酸化膜の界面での空乏層が外側に伸びやすくなる。このため、ＳｉＣと熱酸化膜の界面での電界強度を小さくすることができるから、プレーナ型ｐｎダイオードの耐圧を向上させることができる。
【００１８】
実施の形態２
図１において、パイロジェニック法または水のバブリングにより形成したウェット雰囲気で酸化を行ない、酸化後、酸化温度より低温でウェット雰囲気で再酸化を行なうことにより、負の電荷を含む熱酸化膜１３を形成したプレーナ型のｐｎダイオードとすることができる。
【００１９】
実施の形態３
図１において、ｐ領域３、ｐ＋領域４、Field Limiting Ring５はＡｌイオン注入により形成するとしたが、Ｂイオン注入またはＡｌイオンとＢイオン注入により形成することもできる。熱酸化膜１３に負の電荷が存在すれば、プレーナ型ｐｎダイオードの耐圧を向上させることができる。
【００２０】
実施の形態４
図１において、ｐｎ接合の終端部分（外縁部分）にField Limiting Ring５を入れたが、終端構造として、Junction Termination Edge構造やField Plateなどを用いることもできる。熱酸化膜１３に負の電荷が存在すればプレーナ型ｐｎダイオードの耐圧を向上させることができる。
【００２１】
実施の形態５
図１において、熱酸化膜１３を保護する膜としてＣＶＤにより堆積したＳｉＯ2膜を用いているが、ＣＶＤ以外の方法でＳｉＯ2膜を形成してもよい。また、本発明においては、この保護膜はＳｉＯ2膜でなくてもよく、ＳｉＮ膜やポリイミド膜などの絶縁耐圧の大きい膜であればよい。いずれの場合でも、熱酸化膜１３に負の電荷が存在すればプレーナ型ｐｎダイオードの耐圧を向上させることができる。
【００２２】
実施の形態６
図２に示されるように、本実施の形態６では、耐圧層として、ｎ-層を含むＳｉＣを用いたショットキーダイオードにおいて、ショットキー電極周辺のＳｉＣ表面を負の電荷を含む熱酸化膜１３で保護している。図２において、１はｎ+ＳｉＣ基板、２はｎ-ＳｉＣ層、７はＣＶＤにより堆積したＳｉＯ2膜、９は裏面ｎコンタクト電極、１３は負の電荷を含む熱酸化膜および１４はショットキー電極である。
【００２３】
本実施の形態６にかかわる構造によれば、熱酸化膜１３に負の電荷を含むため、ショットキーダイオードに逆バイアスを印加したときにＳｉＣと熱酸化膜の界面での空乏層が外側に伸びやすくなる。このため、ＳｉＣと熱酸化膜の界面での電界強度を小さくすることができるから、ショットキーダイオードの耐圧を向上させることができる。
【００２４】
実施の形態７
図２において、パイロジェニック法または水のバブリングにより形成したウェット雰囲気で酸化を行ない、酸化後、酸化温度より低温でウェット雰囲気で再酸化を行なうことで、負の電荷を含む熱酸化膜１３を形成したショットキーダイオードとすることができる。
【００２５】
実施の形態８
図２において、熱酸化膜１３を保護する膜としてＣＶＤにより堆積したＳｉＯ2膜を用いているが、ＣＶＤ以外の方法でＳｉＯ2膜を形成してもよい。また、本発明においては、この保護膜はＳｉＯ2膜でなくてもよく、ＳｉＮ膜やポリイミド膜などの絶縁耐圧の大きい膜であればよい。いずれの場合でも、熱酸化膜１３に負の電荷が存在すればショットキーダイオードの耐圧を向上させることができる。
【００２６】
実施の形態９
図３に示すように、本実施の形態９では、耐圧層として、ｎ-層を含むＳｉＣを用いたＭＯＳＦＥＴにおいてソース電極周辺でｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜１３で保護している。図３において、１はｎ+ＳｉＣ基板、２はｎ-ＳｉＣ層、７はＣＶＤにより堆積したＳｉＯ2膜、１３は負の電荷を含む熱酸化膜、１５はｐボディ領域、１６はｐ+ボディコンタクト領域、１７はｎ+ソース領域、１８はField Limiting Ring、１９はゲート酸化膜、２０はゲート電極、２１はソース電極および２２はドレイン電極である。
【００２７】
本実施の形態９にかかわる構造によれば、熱酸化膜１３に負の電荷を含むため、ＭＯＳＦＥＴに逆バイアスを印加したときにＳｉＣと熱酸化膜の界面での空乏層が伸びやすくなる。このため、ＳｉＣと熱酸化膜の界面での電界強度を小さくすることができるから、ＭＯＳＦＥＴの耐圧を向上させることができる。
【００２８】
実施の形態１０
図３において、パイロジェニック法または水のバブリングにより形成したウェット雰囲気で酸化を行ない、酸化後酸化温度より低温でウェット雰囲気で再酸化を行なうことで、負の電荷を含む熱酸化膜１３を形成した高耐圧のＭＯＳＦＥＴとすることができる。
【００２９】
実施の形態１１
図３において、熱酸化膜１３を保護する膜としてＣＶＤにより堆積したＳｉＯ2膜を用いているが、ＣＶＤ以外の方法でＳｉＯ2膜を形成してもよい。また、本発明においては、この保護膜はＳｉＯ2膜でなくてもよくＳｉＮ膜やポリイミド膜など絶縁耐圧の大きい膜であればよい。いずれの場合でも、熱酸化膜１３に負の電荷が存在すればＭＯＳＦＥＴの耐圧を向上させることができる。
【００３０】
実施の形態１２
図３において、ｐｎ接合の終端部分にField Limiting Ring１８を入れたが、終端構造として、Junction Termination Edge構造やField Plateなどを用いてもよく、熱酸化膜１３に負の電荷が存在すればＭＯＳＦＥＴの耐圧を向上させることができる。
【００３１】
実施の形態１３
図４に示されるように、本実施の形態１３では、耐圧層として、ｐ-層を含むＳｉＣを用いたプレーナ型のｐｎダイオードにおいてコンタクト電極周辺でｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜３０で保護している。
【００３２】
図４において、７はＣＶＤにより堆積したＳｉＯ2膜、２３はｐ+ＳｉＣ基板、２４はｐ-ＳｉＣ層、２５はｎ領域、２６はｎ+領域、２７はField Limiting Ring、２８はｎコンタクト電極、２９は裏面ｐコンタクト電極および３０は正の電荷を含む熱酸化膜である。
【００３３】
本実施の形態１３にかかわる構造によれば、ｐｎダイオードに逆バイアスを印加したときにｐ-ＳｉＣ層２４に空乏層が伸びる。このとき、熱酸化膜３０には正の電荷を含むためにＳｉＣと熱酸化膜の界面での空乏層が伸びやすくなる。このため、ＳｉＣと熱酸化膜の界面での電界強度を小さくすることができ、プレーナ型ｐｎダイオードの耐圧を向上させることができる。
【００３４】
実施の形態１４
図４において、酸素ガスのみ供給するドライ雰囲気で酸化を行なうことで、正の電荷を含む熱酸化膜３０を形成したプレーナ型のｐｎダイオードとすることができる。
【００３５】
実施の形態１５
図４において、熱酸化膜３０を保護する膜としてＣＶＤにより堆積したＳｉＯ2膜を用いているが、ＣＶＤ以外の方法でＳｉＯ2膜を形成してもよい。また、本発明においては、この保護膜はＳｉＯ2膜でなくてもよく、ＳｉＮ膜やポリイミド膜などの絶縁耐圧の大きい膜であればよい。いずれの場合でも、熱酸化膜１３に負の電荷が存在すればプレーナ型のｐｎダイオードの耐圧を向上させることができる。
【００３６】
実施の形態１６
図４において、ｐｎ接合の終端部分にField Limiting Ring２７を入れたが、終端構造として、Junction Termination Edge構造やField Plateなどを用いてもよく、熱酸化膜３０に正の電荷が存在すればプレーナ型のｐｎダイオードの耐圧を向上させることができる。
【００３７】
【発明の効果】
以上説明したおり、本発明の請求項１にかかわる半導体装置は、炭化珪素を用い、ｎ-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護するので、半導体装置の耐圧を向上させることができる。
【００３８】
本発明の請求項２にかかわる半導体装置の製法は、炭化珪素を用い、ｎ-層を耐圧層として含む半導体装置の製法であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護する際に、該負の電荷を含む熱酸化膜を、ウェット酸化したのち、ウェット再酸化により形成するので、半導体装置の耐圧を向上させる保護膜を形成することができる。
【００３９】
本発明の請求項３にかかわる半導体装置は、炭化珪素を用い、ｐ-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜で保護するので、半導体装置の耐圧を向上させることができる。
【００４０】
本発明の請求項４にかかわる半導体装置の製法は、炭化珪素を用い、ｐ-層を耐圧層として含む半導体装置の製法であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜で保護する際に、該正の電荷を含む熱酸化膜をドライ酸化により形成するので、半導体装置の耐圧を向上させる保護膜を形成することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１〜５にかかわる、耐圧層として、ｎ-層を含むＳｉＣを用いたプレーナ型のｐｎダイオードを示す断面図である。
【図２】 本発明の実施の形態６〜８にかかわる、耐圧層として、ｎ-層を含むＳｉＣを用いたショットキーダイオードを示す断面図である。
【図３】 本発明の実施の形態９〜１２にかかわる、耐圧層として、ｎ-層を含むＳｉＣを用いたＭＯＳＦＥＴを示す断面図である。
【図４】 本発明の実施の形態１３〜１６にかかわる、耐圧層として、ｐ-層を含むＳｉＣを用いたプレーナ型のｐｎダイオードを示す断面図である。
【図５】 炭化珪素半導体装置の一例を示す断面図である。
【図６】 ウェット酸化＋ウェット再酸化で形成されたｐｎダイオードの耐圧の分布を示す図である。
【図７】 ドライ酸化で形成されたｐｎダイオードの耐圧の分布を示す図である。
【図８】 ｎＭＯＳキャパシタを形成した断面図である。
【図９】 ｎＭＯＳキャパシタの高周波Ｃ−Ｖ特性を示す図である。
【図１０】 ドライ酸化により作製した熱酸化膜を有するプレーナ型のｐｎダイオードに逆バイアスを印加したときの空乏層の広がりを説明する図である。
【図１１】 ウェット酸化＋ウェット再酸化により作製した熱酸化膜を有するプレーナ型のｐｎダイオードに逆バイアスを印加したときの空乏層の広がりを説明する図である。
【符号の説明】
１ ｎ+ＳｉＣ基板、２ ｎ-ＳｉＣ層、３ Ａｌイオン注入ｐ領域、４ Ａｌイオン注入ｐ+領域、５ Ａｌイオン注入 Field Limiting Ring、７ ＣＶＤにより堆積したＳｉＯ2膜、８ ｐコンタクト電極、９ 裏面ｎコンタクト電極、１３ 負の電荷を含む熱酸化膜、１４ ショットキー電極、１５ ｐボディ領域、１６ ｐ+ボディコンタクト領域、１７ ｎ+ソース領域、１８ Field Limiting Ring、１９ ゲート酸化膜、２０ ゲート電極、２１ ソース電極、２２ ドレイン電極、 ２３ ｐ+ＳｉＣ基板、２４ ｐ-ＳｉＣ層、２５ ｎ領域、２６ ｎ+領域、 ２７ Field Limiting Ring、２８ ｎコンタクト電極、２９ 裏面ｐコンタクト電極、３０ 正の電荷を含む熱酸化膜。
Claims (2)
- 炭化珪素を用い、ｎ-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含み、ウェット酸化後、該ウェット酸化温度より低温のウェット雰囲気でウェット再酸化した熱酸化膜で保護されてなる
ことを特徴とする半導体装置。 - 炭化珪素を用い、ｎ-層を耐圧層として含む半導体装置の製法であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護する際に、該負の電荷を含む熱酸化膜を、ウェット酸化後、前記ウェット酸化温度より低温のウェット雰囲気でウェット再酸化により形成することを特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002081301A JP3960837B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002081301A JP3960837B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置およびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282888A JP2003282888A (ja) | 2003-10-03 |
| JP3960837B2 true JP3960837B2 (ja) | 2007-08-15 |
Family
ID=29229989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002081301A Expired - Fee Related JP3960837B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3960837B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351587A (ja) * | 2005-06-13 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2007149843A (ja) * | 2005-11-25 | 2007-06-14 | Sharp Corp | パッシベーション膜の形成方法および太陽電池の製造方法 |
| KR101193453B1 (ko) * | 2006-07-31 | 2012-10-24 | 비쉐이-실리코닉스 | 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법 |
| CN101946322B (zh) | 2008-02-12 | 2012-12-19 | 三菱电机株式会社 | 碳化硅半导体装置 |
| JP2014225692A (ja) * | 2008-12-25 | 2014-12-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5588671B2 (ja) | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置の製造方法 |
| JP5861081B2 (ja) * | 2010-06-03 | 2016-02-16 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびこれを用いた半導体リレー |
| JP5600698B2 (ja) * | 2012-03-14 | 2014-10-01 | 株式会社 日立パワーデバイス | ＳｉＣ素子搭載パワー半導体モジュール |
| WO2018016165A1 (ja) | 2016-07-20 | 2018-01-25 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251039A (ja) * | 1985-04-27 | 1986-11-08 | Hitachi Ltd | 半導体装置 |
| JPS648633A (en) * | 1987-07-01 | 1989-01-12 | Hitachi Ltd | Semiconductor device |
| JPH0756869B2 (ja) * | 1988-03-03 | 1995-06-14 | 株式会社東芝 | 半導体装置 |
| US5465249A (en) * | 1991-11-26 | 1995-11-07 | Cree Research, Inc. | Nonvolatile random access memory device having transistor and capacitor made in silicon carbide substrate |
| US5459107A (en) * | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| JPH06244174A (ja) * | 1993-08-04 | 1994-09-02 | Tadahiro Omi | 絶縁酸化膜の形成方法 |
| JP3230650B2 (ja) * | 1996-03-27 | 2001-11-19 | 富士電機株式会社 | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 |
| JPH1012897A (ja) * | 1996-06-21 | 1998-01-16 | Hitachi Ltd | ガラス被覆半導体装置及びその製造方法 |
| JP4179492B2 (ja) * | 2000-09-01 | 2008-11-12 | 日産自動車株式会社 | オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置 |
| JP4843854B2 (ja) * | 2001-03-05 | 2011-12-21 | 住友電気工業株式会社 | Ｍｏｓデバイス |
-
2002
- 2002-03-22 JP JP2002081301A patent/JP3960837B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282888A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4796665B2 (ja) | 半導体装置およびその製造方法 | |
| JP5236279B2 (ja) | 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ | |
| TW501203B (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| JP5306193B2 (ja) | ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 | |
| JP5645404B2 (ja) | 高電力絶縁ゲート・バイポーラ・トランジスタ | |
| KR100937276B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP6066219B2 (ja) | 低いソース抵抗を有する電界効果トランジスタデバイス | |
| US9263525B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| US20140252376A1 (en) | Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device | |
| JP2004515080A5 (ja) | ||
| JP2007115875A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2002507325A (ja) | ｐｎ接合を有するＳｉＣ半導体装置 | |
| JP2004140067A (ja) | 炭化珪素半導体装置 | |
| JP3960837B2 (ja) | 半導体装置およびその製法 | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| WO2014192437A1 (ja) | 炭化珪素半導体装置 | |
| JP7367341B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN104704611B (zh) | 碳化硅半导体装置的制造方法 | |
| JP5880311B2 (ja) | 炭化珪素半導体装置 | |
| JP2011040431A (ja) | 半導体装置およびその製造方法 | |
| JP2010258329A (ja) | ワイドバンドギャップ半導体素子 | |
| CN114497181B (zh) | 一种功率器件的体内复合终端结构及制备方法 | |
| WO2016152281A1 (ja) | 炭化珪素半導体装置 | |
| EP1908118B1 (en) | Method for producing a semiconductor device | |
| CN107275393A (zh) | 碳化硅mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070515 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |