CN104704611B - 碳化硅半导体装置的制造方法 - Google Patents

碳化硅半导体装置的制造方法 Download PDF

Info

Publication number
CN104704611B
CN104704611B CN201380021025.3A CN201380021025A CN104704611B CN 104704611 B CN104704611 B CN 104704611B CN 201380021025 A CN201380021025 A CN 201380021025A CN 104704611 B CN104704611 B CN 104704611B
Authority
CN
China
Prior art keywords
sic substrate
semiconductor device
silicon carbide
sic
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380021025.3A
Other languages
English (en)
Other versions
CN104704611A (zh
Inventor
前山雄介
渡部善之
中村俊
中村俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN104704611A publication Critical patent/CN104704611A/zh
Application granted granted Critical
Publication of CN104704611B publication Critical patent/CN104704611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的碳化硅半导体装置的制造方法按以下顺序包括：在含有包含氮及氧的分子的气体环境下，以1150℃以上的温度将SiC基板的一个表面进行热氧化从而形成热氧化膜的同时，在该过程中向SiC基板的一个表面导入高浓度的氮；第二工序，通过蚀刻将热氧化膜从SiC基板的一个表面上去除后，通过将所述SiC基板的一个表面暴露在自由基中，在被导入到SiC基板的一个表面的高浓度的氮中将被导入到SiC的晶格中的氮保留的同时，将在SiC基板的一个表面上形成的Si‑N结合体及C‑N结合体去除，从而在SiC基板的一个表面上形成高浓度n型SiC层；以及第三工序，在SiC基板的一个表面上形成欧姆电极层。通过本发明，不实施高温退火工序，便能够在SiC层的表面上形成欧姆电极层。

Description

碳化硅半导体装置的制造方法
技术领域
本发明涉及一种碳化硅半导体装置的制造方法。
背景技术
碳化硅半导体装置是具有碳化硅层(SiC层)的半导体装置，具有高耐压，低损失，低漏(Leak)电流，能够高温工作，能够高速工作等优秀特性。因此，碳化硅半导体装置在开关(Switching)元件及整流元件等功率(Power)元件中的应用备受期待。在功率元件中有功率MOSFET、IGBT、肖特基二极管(Schottky Diode)、pn结二极管、晶体闸流管(Thyristor)等，它们都具有与SiC层相接触的欧姆(Ohmic)电极层，在多数情况下，在SiC层与欧姆电极层之间有数安培的电流流过。
以往，作为碳化硅半导体装置的制造方法，我们已知如专利文献一中记载的方法(以往的碳化硅半导体装置900的制造方法)。图14是用于说明以往的碳化硅半导体装置900的制造方法的示意图。图14(a)～图14(e)为各工序图。以往的碳化硅半导体装置900的制造方法如图14所示，包括：Ni层形成工序，在SiC层910上形成Ni层920(图14(a))；高温退火工序，以950℃以上的温度使SiC层910与Ni层920进行反应形成由反应层922及硅化物(Silicide)层924构成的合金层926(图14(b)及图14(c))；蚀刻(Etching)工序，去除硅化物层924使得反应层922的表面露出(图14(d))；以及电极层形成工序，在反应层922的表面上形成欧姆电极层930及其他的电极层932(图14(e))。
根据以往的碳化硅半导体装置900的制造方法，SiC层910的碳成份不会扩散至欧姆电极层，因此能够改善欧姆电极层和其他的电极层932的密着性。因此，能够制造出一种可靠性高的碳化硅半导体装置，在确保对于SiC层和电极层的良好接触(Contact)的同时，电极剥离的可能性被降低。
然而,在以往的碳化硅半导体装置900的制造方法中,由于必须实施所述高温退火工序,因此导致有时在高温退火工序中产生的“副产物的碳”和“剥离完的电极材料”成为之后工序的污染源而污染生产线的问题。
另外，在以往的碳化硅半导体装置900的制造方法中,由于必须实施所述高温退火工序,因此导致在晶元(Wafer)工序中会产生种种限制的问题。例如，在将以往的碳化硅半导体装置900的制造方法应用到肖特基势垒二极管(Schottky Barrier Diode)的制造方法中时，在形成阻挡金属(Barrier Metal)层之后一旦形成欧姆电极层，在实施高温退火工序的过程中阻挡金属层的整流功能便消失了，因此导致必须在形成阻挡金属层之前先形成欧姆电极层的问题。
先行技术文献
专利文献
专利文献一日本特开2006-24880号公报
专利文献二日本特表2002-525849号公报
发明内容
本发明是为了解决以上问题而产生的，目的在于提供一种不实施引起以上问题的高温退火工序，便能够在SiC层的表面形成欧姆电极层的碳化硅半导体装置的制造方法。
[1]本发明的碳化硅半导体装置的制造方法，其特征在于，依次包括：第一工序，在含有包含氮及氧的分子的气体环境下，以1150℃以上的温度将SiC基板的一个表面进行热氧化从而形成热氧化膜的同时，在该过程中向所述SiC基板的一个表面导入高浓度的氮；第二工序，通过蚀刻将所述热氧化膜从所述SiC基板的一个表面上去除后，通过将所述SiC基板的一个表面暴露在自由基中，在被导入到所述SiC基板的一个表面的高浓度的氮中将被导入到SiC的晶格中的氮保留的同时，在向所述SiC基板的一个表面导入高浓度的氮的过程中将在所述SiC基板的一个表面上形成的Si-N结合体及C-N结合体去除，从而在所述SiC基板的一个表面上形成高浓度n型SiC层；以及第三工序，在所述SiC基板的一个表面上形成欧姆电极层。
[2]在本发明的碳化硅半导体装置的制造方法中，较为理想的是在所述热氧化膜和所述SiC基板的边界面的氮浓度变为5×1019cm－3以上的条件下实施所述第一工序。
[3]在本发明的碳化硅半导体装置的制造方法中，在所述热氧化膜的最大氮浓度变为1×1020cm－3以上的条件下实施所述第一工序。
[4]在本发明的碳化硅半导体装置的制造方法中，在所述第一工序中，较为理想的是从所述热氧化膜的底面向所述SiC基板导入氮到5～20nm的深度位置。
[5]在本发明的碳化硅半导体装置的制造方法中，较为理想的是在用氮化硅膜将所述SiC基板的另一表面覆盖的状态下实施所述第一工序。
[6]在本发明的碳化硅半导体装置的制造方法中，在所述第二工序中，较为理想的是通过使用缓冲氢氟酸(Buffered Hydrofluoric Acid)的湿法蚀刻(Wet Etching)从所述SiC基板的一个表面上将所述热氧化膜去除。
[7]在本发明的碳化硅半导体装置的制造方法中，在所述第二工序中，较为理想的是使用远程等离子法向所述SiC基板的一个表面供给自由基并将所述Si-N结合体及所述C-N结合体去除。
[8]在本发明的碳化硅半导体装置的制造方法中，在所述第二工序中，使用CF4、C2F6、SiF4、F2以及/或者O2作为所述自由基源。
[9]在本发明的碳化硅半导体装置的制造方法中，在所述第三工序中，较为理想的是在所述SiC基板的一个表面上形成欧姆电极层后，通过在400℃～550℃的范围内的温度下的实行退火，使所述SiC基板与所述欧姆电极层的接合部分的电阻降低。
[10]在本发明的碳化硅半导体装置的制造方法中，所述碳化硅半导体装置为肖特基势垒二极管。
[11]在本发明的碳化硅半导体装置的制造方法中，所述碳化硅半导体装置为pn结二极管。
发明效果
根据本发明的碳化硅半导体装置的制造方法，在第一工序中向SiC基板的一个表面导入高浓度的氮的同时，通过在第二工序中将SiC基板的一个表面暴露在自由基中，在被导入到SiC基板的一个表面的高浓度的氮中将被导入到SiC的晶格中的氮保留的同时，在向SiC基板的一个表面导入高浓度的氮的过程中将在SiC基板的一个表面上形成的Si-N结合体及C-N结合体(使电阻增大的结合体)去除，从而在SiC基板的一个表面上形成高浓度n型SiC层(参照后述图9。从表面上将约30nm的热氧化膜去除后保留8×1019CM－3的氮。)，因此在这之后的第三工序中在SiC基板的一个表面上形成欧姆电极层时，即便只实施温度较低的退火工序或者将此退火工序省略，也能够形成SiC基板与欧姆电极层的良好的欧姆接合。
因此，根据本发明的碳化硅半导体装置的制造方法，由于不需要实施所述高温退火工序，因此不实施高温退火工序，便能够在SiC层的表面上形成欧姆电极层。
另外,根据本发明的碳化硅半导体装置的制造方法,由于不需要实施所述高温退火工序，因此不会存在高温退火工序中产生的“副产物的碳”和“剥离完的电极材料”在之后的工序中成为污染源而污染生产线的情况。
另外，根据本发明的碳化硅半导体装置的制造方法,由于不需要实施所述高温退火工序，因此不会存在在晶元程序中产生种种限制的问题。例如，在将本发明的碳化硅半导体装置的制造方法应用到肖特基势垒二极管的制造方法中时，由于不需要实施所述高温退火工序，因此阻挡金属层的整流功能便不会消失，也就不会受到必须在形成阻挡金属层之前先形成欧姆电极层的限制。
另外，在专利文献二(日本特表2002-525849号公报)中，记载了通过离子(Ion)注入法在室温下向SiC基板的表面导入氮(氮原子或双氮原子)，从而在SiC基板的表面形成高浓度n型SiC层的技术。
然而，在专利文献二所记载的技术中，在通过离子注入法向SiC基板的表面导入氮之后的牺牲氧化工序与氧化工序中，存在导入的氮容易消失的问题。原因在于，一旦离子注入大量足以形成欧姆接触(Ohmic Contact)的氮，则在离子注入部产生晶体缺陷从而导致氧化速度加快。另外，通常，用来作为背面的(000-1)C面，比用来作为正面的(0001)Si面的氧化速度约快十倍。与此相对，根据本发明的碳化硅半导体装置的制造方法，由于在氧化工序(第一工序)中导入氮便不会存在这样的问题。
本发明的碳化硅半导体装置的制造方法也可以适用于肖特基势垒二极管的制造方法(参照后述图1～图3)，还可以适用于pn结二极管的制造方法(参照后述图4～图6)。
附图说明
图1是用于说明实施方式一涉及的碳化硅半导体装置的制造方法的示意图；
图2是用于说明实施方式一涉及的碳化硅半导体装置的制造方法的示意图；
图3是用于说明实施方式一涉及的碳化硅半导体装置的制造方法的示意图；
图4是用于说明实施方式二涉及的碳化硅半导体装置的制造方法的示意图；
图5是用于说明实施方式二涉及的碳化硅半导体装置的制造方法的示意图；
图6是用于说明实施方式二涉及的碳化硅半导体装置的制造方法的示意图；
图7是用于说明实施方式三涉及的碳化硅半导体装置的制造方法的示意图；
图8是用于说明实施方式四涉及的碳化硅半导体装置的制造方法的示意图；
图9是显示在样品1中的沿着深度方向的Si、C以及N的浓度分布的图；
图10是用于说明在实施例二中的样品(样品2～4)的示意图；
图11是将关于样品2及样品3的I-V特性重叠的示意图；
图12是将关于样品3及样品4的I-V特性重叠的示意图；
图13是显示关于样品5～8的肖特基势垒二极管的理想因子(n值)的图；
图14是用于说明以往的碳化硅半导体装置900的制造方法的示意图。
具体实施方式
以下，将关于本发明的碳化硅半导体装置的制造方法，通过图示的实施方式进行说明。
实施方式一
图1～图3是用于说明实施方式一的碳化硅半导体装置的制造方法的示意图。图1(a)～图1(d)、图2(a)～图2(d)以及图3(a)～图3(d)为各工序图。在实施方式一中，以制造作为碳化硅半导体装置的肖特基势垒二极管的情况为示例对本发明进行说明。
实施方式一涉及的碳化硅半导体装置的制造方法包括：“SiC基板准备工序”，“保护环(Guard Ring)层形成工序”，“保护绝缘膜形成工序”，“氮化膜及热氧化膜去除工序”，“高浓度氮导入工序(第一工序)”，“高浓度n型SiC层形成工序(第二工序)”，“开口形成工序”，“阳极(Anode)电极层形成工序”以及“欧姆电极层形成工序(第三工序)”。以下，将根据这些工序对实施方式一的碳化硅半导体装置的制造方法进行说明。
1.SiC基板准备工序
首先,准备SiC基板110,其具有n+型SiC层112和在该n+型SiC层112上外延生长的n-型SiC层114所构成的层积结构(参照图1(a))。n+型SiC层112的厚度例如是400μm，n+型SiC层112的不纯物浓度例如是5×1018cm-3。n-型SiC层114的厚度例如是10μm，n-型SiC层114的不纯物浓度例如是1×1016cm-3。
2.保护环层形成工序
之后，向n-型SiC层114的表面的指定区域(外周部)通过离子注入法注入Al离子从而形成Al离子导入区域115(参照图1(b))。离子注入的能量例如是30～400keV，Al离子导入区域115的深度例如是0.5μm，Al离子导入区域115的不纯物浓度例如是2～5×1017cm-3。之后，以1500℃以上的温度实行Al离子的退火(活化退火处理)，从而形成p型保护环区域116(参照图1(c))。
3.保护绝缘膜形成工序
之后，通过使用湿氧(WetO2)的热氧化法，在SiC基板110的另一表面(n-型SiC层114)上形成热氧化膜120的同时，在SiC基板110的一个表面(n+型SiC层112)上形成热氧化膜126。在SiC基板的另一表面侧为(0001)Si面的情况下，热氧化膜120的膜厚度例如是0.06μm。在SiC基板110的另一表面侧为(000-1)C面的情况下，热氧化膜126的膜厚度例如是0.6μm。之后，例如使用TEOS或者CVD法在热氧化膜120上形成NSG膜122。NSG膜122的膜厚度例如是1μm。之后，通过减压CVD法在NSG膜122上形成Si3N4膜(氮化膜)124。此时，在背面的热氧化膜126上也形成Si3N4膜(氮化膜)128。氮化膜124、128的膜厚度例如是0.1μm。于是，在n-型SiC层114的表面上形成由热氧化膜120、NSG膜122以及氮化膜124构成的保护绝缘膜，在n+型SiC层112的表面上形成由热氧化膜126及氮化膜128构成的保护绝缘膜(参照图1(d))。
4.氮化膜及热氧化膜去除工序
之后，在氮化膜124、128中通过电容耦合方式的干法蚀刻(Dry Etching)将在n+型SiC层112侧上形成的氮化膜128去除的同时，在热氧化膜120、126中通过缓冲氢氟酸(Buffered Hydrofluoric Acid)将在n+型SiC层112侧上形成的热氧化膜126去除(参照图2(a))。
5.高浓度氮导入工序(本发明中的第一工序)
之后，在含有包含氮及氧的分子(例如NO)的气体环境下，以1150℃以上的温度将SiC基板110的一个表面(n+型SiC层112的表面)进行热氧化从而形成热氧化膜130(参照图2(b))。此时，SiC基板110的一个表面(n+型SiC层112的表面)被导入高浓度的氮。SiC基板110的一个表面(n+型SiC层112的表面)被导入的高浓度的氮是由“被导入到SiC的晶格中的氮132”和“Si-N结合体及C-N结合体134”构成的。
另外，在高浓度氮导入工序中，由于在SiC基板110的另一表面(n-型SiC层114的表面)上存在氮化膜124，因此SiC基板110的另一表面(n-型SiC层114)不会被导入氮。
另外，在高浓度氮导入工序中，从后述图9可知，高浓度的氮不仅可以被导入到热氧化膜130的内部，还可以被导入到n+型SiC层112的表面(例如，从热氧化膜130的底面起直到5～20nm的深度位置)。此时，热氧化膜130的最大氮浓度例如是2×1020cm－3，热氧化膜130和SiC基板110(n+型SiC层112)的边界面的氮浓度例如是8×1019cm－3。
6.高浓度n型SiC层形成工序(本发明的第二工序)
(1)热氧化膜去除工序
之后，通过使用缓冲氢氟酸的湿法蚀刻，从SiC基板110的一个表面(n+型SiC层112的表面)上将热氧化膜130去除(参照图2(c))。
(2)自由基暴露工序
之后，通过将SiC基板110的一个表面(n+型SiC层112的表面)暴露在自由基中，在被导入到SiC基板110的一个表面(n+型SiC层112的表面)的氮中将被导入到SiC的晶格中的氮保留的同时，在向SiC基板110的一个表面(n+型SiC层112表面)导入高浓度的氮的过程中将在SiC基板的一个表面(n+型SiC层112的表面)上形成的Si-N结合体及C-N结合体去除，从而在SiC基板110的一个表面(n+型SiC层112的表面)上形成高浓度n型SiC层(n++型SiC层)136(参照图2(d))。在本自由基暴露工序中，使用远程等离子(Remote Plasma)法向SiC基板110的一个表面(n+型SiC层112的表面)供给自由基。使用例如CF4、C2F6、SiF4、F2以及/或者O2作为自由基供给源。
7.开口形成工序
之后，例如，通过使用电容耦合方式的干法蚀刻及使用缓冲氢氟酸的湿法蚀刻，使氮化膜124、NSG膜122以及热氧化膜120开口成指定的形状(参照图3(a))。
8.阳极电极层形成工序
之后，在SiC基板110的另一表面(n-型SiC层114的表面)的所述开口上形成例如由Ti构成的阻挡金属层138。阻挡金属层138的厚度例如是0.1μm～0.5μm。之后，在阻挡金属层138上形成例如由Ai构成的金属丝(Wire)连接用金属层140。金属丝连接用金属层140的厚度例如是3μm。于是，在SiC基板110的另一表面(n-型SiC层114的表面)形成由阻挡金属层138及金属丝连接用金属层140构成的阳极电极层(参照图3(b))。
9.欧姆电极层形成工序
(1)欧姆电极层成膜工序
之后，在SiC基板110的一个表面(高浓度n型SiC层136的表面)上形成由例如Ti(0.1μm)、Ni(0.5μm)以及Ag(0.1μm)的层积膜构成的欧姆电极层144。此时，由于在SiC基板110的一个表面形成高浓度n型SiC层(n++型SiC层)，因此可以实现SiC基板110(高浓度n型SiC层136的表面)与欧姆电极层144的良好的欧姆接合。欧姆电极层144成为了肖特基势垒二极管的阳极电极层(参照图3(c))。
(2)低温退火工序
之后，在400℃～550℃的范围内的温度(例如450℃)下通过将欧姆电极层144实行低温退火，能够使SiC基板110(高浓度n型SiC层136)与欧姆电极层144的欧姆接合变得更好(参照图3(d))。
通过以上的工序，能够制造碳化硅半导体装置100(肖特基势垒二极管)。
根据实施方式一涉及的碳化硅半导体装置的制造方法，在第一工序中向SiC基板110的一个表面导入高浓度的氮的同时，通过在第二工序中将SiC基板110的一个表面暴露在自由基中，在被导入到SiC基板110的一个表面的高浓度的氮中将被导入到SiC的晶格中的氮保留(作为给予体(Donor)将工作电阻降低的氮)的同时，在向SiC基板110的一个表面导入高浓度的氮的过程中将在SiC基板110的一个表面上形成的Si-N结合体及C-N结合体(使电阻增大的结合体)去除，从而在SiC基板110的一个表面上形成高浓度n型SiC层136(参照后述图9。从表面上将约30nm的热氧化膜去除后保留8×1019CM－3的氮。)，因此在这之后的第三工序中在SiC基板110的一个表面上形成欧姆电极层144时，即便只实施温度较低的退火工序或者将此退火工序省略，也能够形成SiC基板与欧姆电极层的良好的欧姆接合。
因此，根据实施方式一涉及的碳化硅半导体装置的制造方法，由于不需要实施所述高温退火工序，因此不实施高温退火工序，便能够在SiC层的表面上形成欧姆电极层。
另外,根据实施方式一涉及的碳化硅半导体装置的制造方法,由于不需要实施所述高温退火工序，因此不会导致在高温退火工序中产生的“副产物的碳”和“剥离完的电极材料”在之后的工序中成为污染源而污染生产线的情况。
另外，根据实施方式一涉及的碳化硅半导体装置的制造方法,由于不需要实施所述高温退火工序，因此不会存在在晶元(Wafer)程序中产生种种限制的问题。即，由于不需要实施所述高温退火工序，因此阻挡金属层的整流功能便不会消失，也就不会受到必须在形成阻挡金属层之前先形成欧姆电极层的限制。
另外，根据实施方式一涉及的碳化硅半导体装置的制造方法,由于在热氧化膜130和SiC基板110的边界面的氮浓度变为5×1019cm-3以上的条件下实施第一工序，因此能够向SiC基板110的一个表面导入浓度足够高的氮。
另外，根据实施方式一涉及的碳化硅半导体装置的制造方法,由于在热氧化膜130的最大氮浓度变为1×1020cm-3以上的条件下实施第一工序，因此能够向SiC基板110的一个表面(n+型SiC层112的表面)导入浓度足够高的氮。
另外，根据实施方式一涉及的碳化硅半导体装置的制造方法,在第一工序中，由于从热氧化膜130的底面向所述SiC基板导入氮到5～20nm的深度位置，因此能够直至SiC基板的一个表面的足够深的深度位置形成高浓度n型SiC层。
另外，根据实施方式一涉及的碳化硅半导体装置的制造方法,由于在用氮化膜将SiC基板110的另一表面覆盖的状态下实施第一工序，因此SiC基板110的另一表面不会被导入氮。
另外，根据实施方式一涉及的碳化硅半导体装置的制造方法,在第二工序中，由于通过使用缓冲氢氟酸的湿法蚀刻从SiC基板110的一个表面上将热氧化膜去除，因此SiC的基板110的一个表面完全露出，之后，便能够将处于完全露出状态的SiC基板110的一个表面暴露在自由基中。
另外，根据实施方式一涉及的碳化硅半导体装置的制造方法，在第二工序中，由于使用远程等离子法向SiC基板110的一个表面供给自由基，因此能够在被导入到SiC基板110的一个表面的高浓度的氮中将被导入到SiC的晶格中的氮保留的同时，在向SiC基板110的一个表面导入高浓度的氮的过程中将在SiC基板110的一个表面上形成的“Si-N结合体及C-N结合体134”去除，从而在SiC基板110的一个表面上形成高浓度n型SiC层。
另外，根据实施方式一涉及的碳化硅半导体装置的制造方法，在第二工序中，由于使用例如CF4、C2F6、SiF4、F2以及/或者O2作为自由基源，因此在远程等离子法中，能够选择性地只将“Si-N结合体及C-N结合体134”去除。
另外，根据实施方式一涉及的碳化硅半导体装置的制造方法，在第三工序中，由于在SiC基板的一个表面上形成欧姆电极层后，在400℃～550℃范围内的温度下通过实行退火，使SiC基板110(高浓度n型SiC层136)与欧姆电极层144的结合部分的电阻降低，因此能够实现SiC基板110(高浓度n型SiC层136)与欧姆电极层144之间良好的欧姆接合。另外，由于即便不实施高温退火工序也能够实现SiC基板110(高浓度n型SiC层136)与欧姆电极层144之间良好的欧姆接合，因此便不会发生以往的碳化硅半导体装置900的制造方法所具有的问题。
实施方式二
图4～图6是用于说明实施方式二涉及的碳化硅半导体装置的制造方法的示意图。图4(a)～图4(d)、图5(a)～图5(d)以及图6(a)～图6(d)为各工序图。在实施方式二中，以制造作为碳化硅半导体装置的pn结二极管的情况为示例对本发明进行说明。
实施方式二涉及的碳化硅半导体装置的制造方法包括：“SiC基板准备工序”，“保护环层及p+型SiC区域形成工序”，“保护绝缘膜形成工序”，“氮化膜及热氧化膜去除工序”，“高浓度氮导入工序(第一工序)”，“高浓度n型SiC层形成工序(第二工序)”，“开口形成工序”，“阳极电极层形成工序”以及“欧姆电极层形成工序(第三工序)”。以下，将根据这些工序对实施方式二涉及的碳化硅半导体装置的制造方法进行说明。
1.SiC基板准备工序
首先,准备SiC基板210,其具有n+型SiC层212和在该n+型SiC层212上外延生长的n-型SiC层214所构成的层积结构(参照图4(a))。n+型SiC层212的厚度例如是400μm，n+型SiC层212的不纯物浓度例如是5×1018cm-3。n-型SiC层214的厚度例如是10μm，n-型SiC层114的不纯物浓度例如是1×1016cm-3。
2.保护环层及p+型SiC区域形成工序
之后，在向n-型SiC层214的表面的指定区域(外周部)通过离子注入法注入Al离子从而形成Al离子导入区域215的同时，向n-型SiC层214的表面的指定区域(主面部)通过离子注入法注入Al离子从而形成Al离子导入区域217(参照图4(b))。形成Al离子导入区域215时离子注入的能量例如是30～400keV，形成Al离子导入区域217时离子注入的能量例如是30～200keV。Al离子导入区域215的深度例如是0.5μm，Al离子导入区域215的不纯物浓度例如是2～5×1017cm-3。Al离子导入区域217的深度例如是0.2μm，Al离子导入区域217的不纯物浓度例如是0.5～5×1019cm-3。之后，以1500℃以上的温度实行Al离子的退火处理(活化退火处理)，形成p型保护环区域216及p+型SiC区域218(参照图4(c))。
3.保护绝缘膜形成工序
之后，通过使用湿氧(WetO2)的热氧化法，在SiC基板210的另一表面(n-型SiC层214)上形成热氧化膜220的同时，在SiC基板210的一个表面(n+型SiC层212)上形成热氧化膜226。在SiC基板210的另一表面侧为(0001)Si面的情况下，热氧化膜220的膜厚度例如是0.06μm。在SiC基板210的另一表面侧为(000-1)C面的情况下，热氧化膜226的膜厚度例如是0.6μm。之后，例如使用TEOS或者CVD法在热氧化膜220上形成NSG膜222。NSG膜222的膜厚度例如是1μm。之后，通过减压CVD法在NSG膜222上形成Si3N4膜(氮化膜)224。此时，在背面的热氧化膜226上也形成Si3N4膜(氮化膜)228。氮化膜224,228的膜厚度例如都是0.1μm。于是，在n-型SiC基板210的另一表面(n-型SiC层214的表面)上形成由热氧化膜220、NSG膜222以及氮化膜224构成的保护绝缘膜，在SiC基板210的一个表面(n+型SiC层212的表面)上形成由热氧化膜226与氮化膜228构成的保护绝缘膜(参照图4(d))。
4.氮化膜及热氧化膜去除工序
之后，在氮化膜224，228中通过电容耦合方式的干法蚀刻将在SiC基板210的一个表面侧(n+型SiC层212侧)上形成的氮化膜228去除的同时，在热氧化膜220，226中通过缓冲氢氟酸将在SiC基板210的一个表面侧(n+型SiC层212侧)上形成的热氧化膜226去除(参照图5(a))。
5.高浓度氮导入工序(本发明的第一工序)
之后，在含有包含氮及氧的分子(例如NO)的气体环境下，以1150℃以上的温度将SiC基板210的一个表面(n+型SiC层112的表面)热氧化从而形成热氧化膜230(参照图5(b))。此时，SiC基板210的一个表面(n+型SiC层212的表面)被导入高浓度的氮。SiC基板210的一个表面(n+型SiC层212的表面)被导入的高浓度的氮是由“被导入到SiC的晶格中的氮232”和“Si-N结合体及C-N结合体234”构成的。
另外，在高浓度氮导入工序中，由于在SiC基板210的另一表面(n-型SiC层214的表面)上存在氮化膜224，因此SiC基板210的另一表面(n-型SiC层214的表面)不会被导入氮。
另外，在高浓度氮导入工序中，如后述图9可知，高浓度的氮不仅可以被导入到热氧化膜230的内部，还可以被导入到SiC基板210的一个表面(n+型SiC层的表面)(例如，从热氧化膜230的底面起直到5～20nm的深度位置)。此时，热氧化膜230的最大氮浓度变为例如2×1020cm－3，热氧化膜230和SiC基板210的边界面的氮浓度变为例如8×1019cm－3。
6.高浓度n型SiC层形成工序(本发明的第二工序)
(1)热氧化膜去除工序
之后，通过使用缓冲氢氟酸的湿法蚀刻，从SiC基板210的一个表面(n+型SiC层112的表面)上将热氧化膜230去除(参照图5(c))。
(2)自由基暴露工序
之后，通过将SiC基板210的一个表面(n+型SiC层212的表面)暴露在自由基中，在被导入到SiC基板210的一个表面(n+型SiC层212的表面)的的氮中将被导入到SiC的晶格中的氮保留的同时，在向SiC基板210的一个表面(n+型SiC层212表面)导入高浓度的氮的过程中将在SiC基板的一个表面(n+型SiC层212的表面)上形成的Si-N结合体及C-N结合体去除，从而在SiC基板210的一个表面(n+型SiC层212的表面)上形成高浓度n型SiC层(n++型SiC层)236(参照图5(d))。在本自由基暴露工序中，使用远程等离子(Remote Plasma)法向SiC基板210的一个表面(n+型SiC层212的表面)供给自由基。使用例如CF4、C2F6、SiF4、F2以及/或者O2作为自由基供给源。
7.开口形成工序
之后，例如，通过使用电容耦合方式的干法蚀刻及使用缓冲氢氟酸的湿法蚀刻，使氮化膜224、NSG膜222以及热氧化膜220开口成指定的形状。(参照图6(a))。
8.阳极电极层形成工序
之后，在SiC基板210的另一表面(n-型SiC层214的表面)的所述开口上形成欧姆电极层238。欧姆电极层是例如将Ti(0.1μm)/Al(0.1μm)层积后在950℃以上实行退火而成。之后，在欧姆电极层238上形成例如由Ti(0.1μm)构成的电极层239。电极层239是用于确保欧姆电极238与金属丝连接用金属层240的接触而形成。之后，在电极层239上形成例如由Al构成的金属丝连接用金属层240。金属丝连接用金属层240的厚度例如是3μm。于是，在SiC基板210的另一表面上形成由欧姆电极层238、电极层239以及金属丝连接用金属层240构成的阳极电极层(参照图6(b))。
9.欧姆电极层形成工序
(1)欧姆电极层成膜工序
之后，在SiC基板210的一个表面(高浓度n型SiC层236的表面)形成由例如Ti(0.1μm)、Ni(0.5μm)以及Ag(0.1μm)的层积膜构成的欧姆电极层242。此时，由于在SiC基板210的一个表面形成高浓度n型SiC层(n++型SiC层)236，因此可以实现SiC基板210与欧姆电极层242的良好的欧姆接合。欧姆电极层242成为了pn结二极管的阳极电极层(参照图6(c))。
(2)低温退火工序
之后，在400℃～550℃的范围内的温度(例如450℃)下通过将欧姆电极层242实行低温退火，能够使SiC基板210(高浓度n型SiC层236)与欧姆电极层242的欧姆接合变得更好(参照图6(d))。
通过以上的工序，能够制造碳化硅半导体装置200(pn结二极管)。
根据实施方式二涉及的碳化硅半导体装置的制造方法，在第一工序中向SiC基板210的一个表面导入高浓度的氮的同时，通过在第二工序中将SiC基板210的一个表面暴露在自由基中，在被导入到SiC基板210的一个表面的高浓度的氮中将被导入到SiC的晶格中的氮(作为给予体将电阻降低的氮)保留的同时，在向SiC基板210的一个表面导入高浓度的氮的过程中将在SiC基板210的一个表面上形成的Si-N结合体及C-N结合体(使电阻增大的结合体)去除，从而在SiC基板210的一个表面上形成高浓度n型SiC层236(参照后述图9。从表面上将约30nm的热氧化膜去除后保留8×1019CM－3的氮。)，因此在这之后的第三工序中在SiC基板210的一个表面上形成欧姆电极层242时，即便只实施温度较低的退火工序或者将此退火工序省略，也能够形成SiC基板与欧姆电极层的良好的欧姆接合。
因此，根据实施方式二涉及的碳化硅半导体装置的制造方法，由于不需要实施所述高温退火工序，因此不实施高温退火工序，便能够在SiC层的表面上形成欧姆电极层。
另外,根据实施方式二涉及的碳化硅半导体装置的制造方法,由于不需要实施所述高温退火工序，因此不会存在高温退火工序中产生的“副产物的碳”和“剥离完的电极材料”在之后的工序中成为污染源而污染生产线的情况。
另外，根据实施方式二涉及的碳化硅半导体装置的制造方法,由于在热氧化膜230和SiC基板210的边界面的氮浓度变为5×1019cm-3以上的条件下实施第一工序，因此能够向SiC基板210的一个表面导入浓度足够高的氮。
另外，根据实施方式二涉及的碳化硅半导体装置的制造方法,由于在热氧化膜230的最大氮浓度变为1×1020cm－3以上的条件下实施第一工序，因此能够向SiC基板210的一个表面导入浓度足够高的氮。
另外，根据实施方式二涉及的碳化硅半导体装置的制造方法,在第一工序中，由于从所述热氧化膜的底面向所述SiC基板导入氮到5～20nm的深度位置，因此能够直至SiC基板的一个表面的足够深的深度位置形成高浓度n型SiC层。
另外，根据实施方式二涉及的碳化硅半导体装置的制造方法,由于在用氮化膜将SiC基板210的另一表面覆盖的状态下实施第一工序，因此SiC基板210的另一表面不会被导入氮。
另外，根据实施方式二涉及的碳化硅半导体装置的制造方法,在第二工序中，由于通过使用缓冲氢氟酸的湿法蚀刻从SiC基板210的一个表面上将热氧化膜230去除，因此SiC的基板210的一个表面完全露出，之后，能够将处于完全露出状态的SiC基板210的一个表面暴露在自由基中。
另外，根据实施方式二涉及的碳化硅半导体装置的制造方法，在第二工序中，由于使用远程等离子法向SiC基板210的一个表面供给自由基，因此能够在被导入到SiC基板210的一个表面的高浓度的氮中将被导入到SiC的晶格中的氮232保留的同时，在向SiC基板210的一个表面导入高浓度的氮的过程中将在SiC基板210的一个表面上形成的“Si-N结合体及C-N结合体234”去除，从而在SiC基板210的一个表面上形成高浓度n型SiC层。
另外，根据实施方式二涉及的碳化硅半导体装置的制造方法，在第二工序中，由于使用例如CF4、C2F6、SiF4、F2以及/或者O2作为自由基源，因此在远程等离子法中，能够可选择地只将Si-N结合体及C-N结合体去除。
另外，根据实施方式二涉及的碳化硅半导体装置的制造方法，在第三工序中，在SiC基板的一个表面上形成欧姆电极层后，在400℃～550℃的范围内的温度下通过实行退火，由于使SiC基板210(高浓度n型SiC层236)与欧姆电极层242的结合部分的电阻降低，因此能够实现SiC基板210(高浓度n型SiC层236)与欧姆电极层242之间良好的欧姆接合。另外，由于即便不实施高温退火工序也能够实现SiC基板210(高浓度n型SiC层236)与欧姆电极层242之间良好的欧姆接合，因此便不会发生以往的碳化硅半导体装置900的制造方法所具有的问题。
实施方式三
图7是用于说明实施方式三涉及的碳化硅半导体装置的制造方法的示意图。图7(a)与图7(b)是显示工序的一部分的图。在实施方式三中，以制造作为碳化硅半导体装置的肖特基势垒二极管的情况为示例对本发明进行说明。
根据实施方式三涉及的碳化硅半导体装置的制造方法,基本上包含与实施方式一的碳化硅半导体装置的制造方法同样的工序，但是在SiC层110的一个表面侧上以保留热氧化膜126的状态实施高浓度氮导入工序这一点，与实施方式一的碳化硅半导体装置的制造方法的情况不同。即，在实施方式三涉及的碳化硅半导体装置的制造方法中，通过从SiC层110的一个表面侧上仅将氮化膜128去除(参照图7(a))，从而在SiC层110的一个表面侧上以保留热氧化膜126的状态实施高浓度氮导入工序(参照图7(b))。
于是，实施方式三涉及的碳化硅半导体装置的制造方法在SiC层110的一个表面侧上以保留热氧化膜126的状态实施高浓度氮导入工序这一点上，与实施方式一的碳化硅半导体装置的制造方法的情况不同，但是与实施方式一的碳化硅半导体装置的制造方法的情况同样，在第一工序中向SiC基板110的一个表面导入高浓度的氮的同时，通过在第二工序中将SiC基板110的一个表面暴露在自由基中，在被导入到SiC基板110的一个表面的高浓度的氮中将被导入到SiC的晶格中的氮(作为给予体将电阻降低的氮)保留的同时，在向SiC基板110的一个表面导入高浓度的氮的过程中将在SiC基板110的一个表面上形成的Si-N结合体及C-N结合体(使电阻增大的结合体)去除，由于在SiC基板110的一个表面上形成高浓度n型SiC层136，因此在这之后的第三工序中在SiC基板110的一个表面上形成欧姆电极层144时，即便只实施温度较低的退火工序或者将此退火工序省略，也能够形成SiC基板与欧姆电极层的良好的欧姆接合。因此，根据实施方式三涉及的碳化硅半导体装置的制造方法，与实施方式一的碳化硅半导体装置的制造方法的情况同样，由于不需要实施所述高温退火工序，因此不实施高温退火工序，便能够在SiC层的表面上形成欧姆电极层。
另外，通过本发明的发明者的实验，即便在SiC层110的一个表面侧上以保留热氧化膜126的状态实施高浓度氮导入工序的情况下，确认了在该高浓度氮导入工序中高浓度的氮通过热氧化膜126能够被导入到SiC基板110的一个表面。并且，在实施方式三涉及的碳化硅半导体装置的制造方法中,在“高浓度n型SiC层形成工序(第二工序)”中的“热氧化膜去除工序”中，通过使用缓冲氢氟酸的湿法蚀刻从SiC基板110的一个表面上将热氧化膜130与热氧化膜126去除。
实施方式四
图8是用于说明实施方式四涉及的碳化硅半导体装置的制造方法的示意图。图8(a)与图8(b)是显示工序的一部分的图。在实施方式四中，以制造作为碳化硅半导体装置的pn结二极管的情况为示例对本发明进行说明。
根据实施方式四涉及的碳化硅半导体装置的制造方法,基本上包含与实施方式二涉及的碳化硅半导体装置的制造方法同样的工序，但是在SiC层210的一个表面侧上以保留热氧化膜226的状态实施高浓度氮导入工序这一点上，与实施方式二涉及的碳化硅半导体装置的制造方法的情况不同。即，在实施方式四涉及的碳化硅半导体装置的制造方法中，通过从SiC层210的一个表面侧上仅将氮化膜228去除(参照图8(a))，从而在SiC层210的一个表面侧上以保留热氧化膜226的状态实施高浓度氮导入工序(参照图8(b))。
于是，实施方式四涉及的碳化硅半导体装置的制造方法，在SiC层210的一个表面侧上以保留热氧化膜226的状态实施高浓度氮导入工序这一点与实施方式二涉及的碳化硅半导体装置的制造方法的情况不同，但是与实施方式二涉及的碳化硅半导体装置的制造方法的情况同样，在第一工序中向SiC基板210的一个表面导入高浓度的氮的同时，通过在第二工序中将SiC基板210的一个表面暴露在自由基中，在被导入到SiC基板210的一个表面的高浓度的氮中将被导入到SiC的晶格中的氮(作为给予体将电阻降低的氮)保留的同时，在向SiC基板210的一个表面导入高浓度的氮的过程中将在SiC基板210的一个表面上形成的Si-N结合体及C-N结合体(使电阻增大的结合体)去除，由于在SiC基板210的一个表面上形成高浓度n型SiC层236，因此在这之后的第三工序中在SiC基板210的一个表面上形成欧姆电极层242时，即便只实施温度较低的退火工序或者将此退火工序省略，也能够形成SiC基板与欧姆电极层的良好的欧姆接合。因此，根据实施方式四涉及的碳化硅半导体装置的制造方法，与实施方式二涉及的碳化硅半导体装置的制造方法的情况同样，由于不需要实施所述高温退火工序，因此不实施高温退火工序，便能够在SiC层的表面上形成欧姆电极层。
另外，通过本发明的发明者的实验，即便在SiC层210的一个表面侧上以保留热氧化膜226的状态实施高浓度氮导入工序的情况下，在该高浓度氮导入工序中，确认高浓度的氮通过热氧化膜226能够被导入到SiC基板210的一个表面。并且，在实施方式四涉及的碳化硅半导体装置的制造方法中,在“高浓度n型SiC层形成工序(第二工序)”中的“热氧化膜去除工序”中，通过使用缓冲氢氟酸的湿法蚀刻从SiC基板210的一个表面上将热氧化膜230与热氧化膜226去除。
[实施例一]
实施例一是用于表示通过实施本发明的第一工序，能够向SiC基板的一个表面导入高浓度的氮的实施例。
1.样品的制作
在实行实施方式三涉及的碳化硅半导体装置的制造方法的过程中，第一工序完成时(参照图7(b))，将SiC基板110取出，并将该SiC基板110以含有沿着深度方向的轴的平面切断并作为样品1(实施例)。
2.评价方法
在样品1中，从SiC基板110的一个表面侧起，通过二次离子质量分析法(SIMS)测定沿着深度方向的Si，C以及N的浓度分布。
3.评价结果
图9是显示在样品1中的沿着深度方向的Si、C以及N的浓度分布的图。Si与C的浓度分布用相对强度(计(Count)数)表示，N的浓度分布用氮浓度表示。
这样的结果如图9所示可知，在第一工序完成后，氮通过热氧化膜被导入到SiC基板。另外，热氧化膜的最大氮浓度是2.4×1020cm-3。另外，热氧化膜和SiC基板的边界面的氮浓度为8×1019cm-3。另外，考虑到氮浓度的检测限度是1×1019cm-3的程度，能够推测出氮被导入到从热氧化膜和SiC基板的边界面起约15nm的深度位置。
[实施例二]
实施例二是用于表示通过实施本发明从而能够形成低电阻的欧姆接合的实施例。
1.样品的制作及评价
图10是用于说明在实施例二中的样品(样品2～4)的示意图。图10(a)是样品2的截面图，图10(b)是样品3的截面图，10(c)是样品4的截面图。
1-1.样品2
准备SiC基板(n+型SiC基板)，在该SiC基板的一个表面((000-1)C面侧的表面)上形成多个间距不同的长方形Ti电极(膜厚：0.5μm)，并将此作为样品2(比较例)(参照图10(a))。并且，关于样品2测定I-V特性。
1-2.样品3
在N2O与N2的混合气体环境下，在1300℃下20分钟内，将SiC基板(n+型SiC基板)的一个表面((000-1)C面侧的表面)热氧化从而形成热氧化膜的同时，在该过程中向SiC基板的一个表面导入高浓度的氮(第一工序)。
之后，通过使用缓冲氢氟酸的湿法蚀刻将SiC基板210的一个表面上的热氧化膜去除后，通过在由远程等离子法生成的自由基CF4及O2上将SiC基板的一个表面暴露，在被导入到SiC基板的一个表面的高浓度的氮中将被导入到SiC的晶格中的氮保留的同时，在向SiC基板的一个表面导入高浓度的氮的过程中将在SiC基板的一个表面上形成的Si-N结合体及C-N结合体去除，从而在SiC基板的一个表面上形成高浓度n型SiC层(n++型SiC层)(第二工序)。
之后，在SiC基板的一个表面(n++型SiC层的表面)上，形成多个间距不同的长方形Ti电极(膜厚：0.5μm)，并将此作为样品3(实施例)(参照图10(b))。并且，关于样品3测定I-V特性。I-V特性的测定是将端子接触任意的两个Ti电极而进行的。
1-3.样品4
之后，关于样品3在压力1×10-6Torr以下的真空环境中，在450℃下进行30分钟的退火，并将此作为样品4(实施例)。并且，关于样品4测定I-V特性。
3.评价结果
图11是将关于样品2及样品3的I-V特性重叠的示意图。图12是将关于样品3及样品4的I-V特性重叠的示意图。
从图11可知，通过实施高浓度氮导入工序及远程等离子工序而形成高浓度n型SiC层的样品3与不形成高浓度n型SiC层的样品2相比，欧姆特性得到巨大的改善。另外，从图12可知，在高浓度n型SiC层上形成电极后实施了450℃的退火的样品4与在高浓度n型SiC层上形成电极后没有实施450℃的退火的样品3相比，欧姆特性得到更大的改善。
另外，关于样品4，在通过Transfer Length Method(长度传递法)法寻求高浓度n型SiC层和Ti电极间的接触电阻时，得到较低的值“3.8×10－3Ωcm2”。
[实施例三]
实施例三是显示即便经过欧姆电极层形成后的退火，肖特基接合也能正常维持的实施例。
1.样品的制作
将实施方式三涉及的碳化硅半导体装置的制造方法实施所得到的肖特基势垒二极管原封不动作为样品使用。将在350℃下实施退火工序(低温退火工序)时的样品作为样品5(实施例)，将在450℃下实施了退火工序(低温退火工序)的样品作为样品6(实施例)，将在550℃下实施了退火工序(低温退火工序)的样品作为样品7(实施例)，将在650℃下实施了退火工序的样品作为样品8(比较例)。
2.评价方法
从I-V特性正向上升的波形算出样品5～8的肖特基势垒二极管的理想因子(n值)。图13是显示关于样品5～8的肖特基势垒二极管的理想因子(n值)的图。
3.评价结果
从图13可知，关于在650℃下实行退火工序的样品(样品8)通过实施退火工序，理想因子(n值)变为1.27，比理想值(1)大幅上升，即，肖特基接合不能正常维持。从图13还可以得知，与此相对，关于在350℃～550℃的温度下实行退火工序的样品(样品5～7)即便通过实施退火工序(低温退火工序)，理想因子(n值)也为1.01～1.02左右，与理想值基本同等，即，肖特基接合能够正常地维持。
以上是基于上述实施方式对本发明的碳化硅半导体装置的制造方法进行了说明，但不仅限于本发明，在不脱离该主旨的范围内便可以实施，例如以下的变形亦可。
(1)在上述实施方式一～四中，在包含作为含有氮及氧的分子NO的气体环境下，将SiC基板的一个表面进行热氧化从而形成热氧化膜，但本发明不仅限于此。例如，在包含作为含有氮及氧的分子N2O的气体环境下，将SiC基板的一个表面进行热氧化从而形成热氧化膜亦可。另外，在包含作为含有氮及氧的分子NO及N2O的气体环境下，将SiC基板的一个表面进行热氧化从而形成热氧化膜亦可。另外，在用氮和氧和Ar将NO和N2O稀释了的气体环境下，将SiC基板的一个表面进行热氧化从而形成热氧化膜亦可。
(2)在上述实施方式一～四中，实施欧姆电极成膜工序后，通过实施低温退火工序实施欧姆电极层形成工序，但本发明不仅限于此。例如，实施欧姆电极成膜工序后，不实施低温退火工序也可以实施欧姆电极层形成工序。
(3)在上述实施方式一～四中，通过使用湿氧的热氧化法形成热氧化膜，但本发明不仅限于此。例如，通过使用湿氧及氮(WetO2+N2)的热氧化法形成热氧化膜亦可，通过使用干氧(DryO2)的热氧化法形成热氧化膜亦可，通过使用干氧及氮(DryO2+N2)的热氧化法形成热氧化膜亦可。另外，以通过CVD的硅(Silicon)氧化膜代替亦可。
(4)在上述实施例二中，在1300℃下实施第一工序，但本发明不仅限于此。例如，以1300℃以下的温度(例如1150℃以上，未满1300℃的温度)实施第一工序亦可，以1300℃以上的温度实施第一工序亦可。即，通过以1150℃以上的温度实施第一工序，能够在将SiC基板的一个表面进行热氧化并形成热氧化膜的过程中向SiC基板的一个表面导入高浓度的氮。
(5)在上述实施方式一～四中，将肖特基势垒二极管及pn结二极管作为示例对本发明进行了说明，但本发明不仅限于此。本发明可全面适用于例如，肖特基势垒二极管及pn结二极管以外的二极管，二极管以外的半导体装置(例如晶体闸流管)等在SiC基板的一个表面形成欧姆电极层的半导体装置。
符号说明
100、200、900……碳化硅半导体装置，110、210……SiC基板，112、212……n+型SiC层，114、214……n-型SiC层，115、215、217……Al离子低浓度导入区域，116、216……p型保护环区域，120、126、220、226……热氧化膜(通过WetO2的热氧化膜)，122、222……NSG膜，124、128、224、228……SiNx膜，130、230……热氧化膜(通过NO的热氧化膜)，132、232……被导入到SiC的晶格中的氮，134、234……Si-N结合体及C-N结合体，136、236……高浓度n型SiC层，138……阻挡金属层(Ti层)，140、240……金属丝连接用金属层(Al层)，144、242……欧姆电极层(Ti/Ni/Ag层)，218……p+型SiC层，238……欧姆电极层，239……电极层，910……SiC层，920……Ni层，922……反应层，924……硅化物(Silicide)层，930……欧姆电极层，932……其他电极层，926……合金层。

Claims (10)

1.一种碳化硅半导体装置的制造方法，其特征在于，依次包括：
第一工序，在含有包含氮及氧的分子的气体环境下，以1150℃以上的温度将SiC基板的一个表面进行热氧化从而形成热氧化膜的同时，在该过程中向所述SiC基板的一个表面导入浓度为5×1019cm-3以上的高浓度的氮；
第二工序，通过蚀刻将所述热氧化膜从所述SiC基板的一个表面去除后，通过将所述SiC基板的一个表面暴露在自由基中，在被导入到所述SiC基板的一个表面的所述高浓度的氮中将被导入到SiC的晶格中的所述氮保留的同时，在向所述SiC基板的一个表面导入所述高浓度的氮的过程中将在所述SiC基板的一个表面上形成的Si-N结合体及C-N结合体去除，从而在所述SiC基板的一个表面上形成氮的浓度为所述高浓度的高浓度n型SiC层；以及
第三工序，在所述SiC基板的一个表面上形成欧姆电极层。
2.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：
其中，在所述热氧化膜的最大氮浓度变为1×1020cm-3以上的条件下实施所述第一工序。
3.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：
其中，在所述第一工序中，从所述热氧化膜的底面向所述SiC基板导入氮到5～20nm的深度位置。
4.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：
其中，在用氮化硅膜将所述SiC基板的另一表面覆盖的状态下实施所述第一工序。
5.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：
其中，在所述第二工序中，通过使用缓冲氢氟酸的湿法蚀刻从所述SiC基板的一个表面上将所述热氧化膜去除。
6.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：
其中，在所述第二工序中，使用远程等离子法向所述SiC基板的一个表面供给自由基并将所述Si-N结合体及所述C-N结合体去除。
7.根据权利要求6所述的碳化硅半导体装置的制造方法，其特征在于：
其中，在所述第二工序中，使用CF4、C2F6、SiF4、F2以及/或者O2作为所述自由基源。
8.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：
其中，在所述第三工序中，在所述SiC基板的一个表面上形成欧姆电极层后，通过在400℃～550℃的范围内的温度下实行退火，使所述SiC基板与所述欧姆电极层的接合部分的电阻降低。
9.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：
其中，所述碳化硅半导体装置为肖特基势垒二极管。
10.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：
其中，所述碳化硅半导体装置为pn结二极管。
CN201380021025.3A 2013-10-08 2013-10-08 碳化硅半导体装置的制造方法 Active CN104704611B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/077401 WO2015052782A1 (ja) 2013-10-08 2013-10-08 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104704611A CN104704611A (zh) 2015-06-10
CN104704611B true CN104704611B (zh) 2017-04-05

Family

ID=52684866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380021025.3A Active CN104704611B (zh) 2013-10-08 2013-10-08 碳化硅半导体装置的制造方法

Country Status (6)

Country Link
US (1) US9496366B2 (zh)
EP (1) EP2905806B1 (zh)
JP (1) JP5681835B1 (zh)
CN (1) CN104704611B (zh)
TW (1) TWI543243B (zh)
WO (1) WO2015052782A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
CN109326659B (zh) * 2018-09-26 2021-04-23 南京大学 一种高响应度低暗电流PIN结构的4H-SiC紫外探测器及其制备方法
US11804555B2 (en) 2019-01-29 2023-10-31 Mitsubishi Electric Corporation Semiconductor device and power conversion device
CN111710599A (zh) * 2020-06-30 2020-09-25 全球能源互联网研究院有限公司 一种碳化硅欧姆接触的制备方法
CN112768510A (zh) * 2021-01-22 2021-05-07 成都杰启科电科技有限公司 一种常温下形成低电阻欧姆接触的方法及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101336473A (zh) * 2006-01-30 2008-12-31 住友电气工业株式会社 制造碳化硅半导体器件的方法
CN102132388A (zh) * 2008-08-26 2011-07-20 本田技研工业株式会社 双极型半导体装置及其制造方法
CN102244099A (zh) * 2011-06-23 2011-11-16 西安电子科技大学 外延沟道的SiCIEMOSFET器件及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016382A1 (en) 1998-09-16 2000-03-23 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP2006024880A (ja) 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4996828B2 (ja) * 2005-03-23 2012-08-08 本田技研工業株式会社 接合型半導体装置の製造方法
JP5037003B2 (ja) * 2005-11-25 2012-09-26 一般財団法人電力中央研究所 ショットキーバリアダイオードおよびその使用方法
JP5435922B2 (ja) * 2008-08-12 2014-03-05 新電元工業株式会社 ショットキーバリアダイオードの製造方法
EP2487720A4 (en) * 2009-10-05 2014-01-01 Sumitomo Electric Industries SEMICONDUCTOR COMPONENT
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP5920684B2 (ja) * 2010-02-10 2016-05-18 株式会社東芝 半導体装置
WO2012017878A1 (ja) * 2010-08-02 2012-02-09 日産自動車株式会社 半導体装置
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
JP5646570B2 (ja) * 2012-09-26 2014-12-24 株式会社東芝 半導体装置及びその製造方法
WO2014103186A1 (ja) * 2012-12-27 2014-07-03 パナソニック株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101336473A (zh) * 2006-01-30 2008-12-31 住友电气工业株式会社 制造碳化硅半导体器件的方法
CN102132388A (zh) * 2008-08-26 2011-07-20 本田技研工业株式会社 双极型半导体装置及其制造方法
CN102244099A (zh) * 2011-06-23 2011-11-16 西安电子科技大学 外延沟道的SiCIEMOSFET器件及制备方法

Also Published As

Publication number Publication date
JP5681835B1 (ja) 2015-03-11
EP2905806A1 (en) 2015-08-12
CN104704611A (zh) 2015-06-10
TW201515073A (zh) 2015-04-16
EP2905806A4 (en) 2015-10-28
EP2905806B1 (en) 2016-08-24
US9496366B2 (en) 2016-11-15
WO2015052782A1 (ja) 2015-04-16
US20160056260A1 (en) 2016-02-25
TWI543243B (zh) 2016-07-21
JPWO2015052782A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
CN105074921B (zh) 半导体装置
CN103477439B (zh) 半导体装置及其制造方法
CN104704611B (zh) 碳化硅半导体装置的制造方法
JP5613640B2 (ja) 半導体装置の製造方法
CN106796956A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP5955246B2 (ja) 半導体装置の製造方法
CN104737292A (zh) 碳化硅半导体器件及其制造方法
US9443926B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN108257858B (zh) 一种高k栅介质层的制备方法及碳化硅MOS功率器件
CN104981897A (zh) 制造碳化硅半导体器件的方法
CN105849877A (zh) 半导体装置以及半导体装置的制造方法
CN104282766A (zh) 一种新型碳化硅mosfet及其制造方法
WO2017051616A1 (ja) 炭化珪素半導体装置およびその製造方法
CN105580112A (zh) 制造碳化硅半导体器件的方法
US10147797B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6395299B2 (ja) 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
CN106876471B (zh) 双槽umosfet器件
Elahipanah et al. Modification of etched junction termination extension for the high voltage 4H-SiC power devices
JP6325743B2 (ja) 半導体装置およびその製造方法、並びに電力変換装置
CN103199107A (zh) 半导体器件及制造方法
CN104347403A (zh) 一种绝缘栅双极性晶体管的制造方法
CN104319292A (zh) 一种新型碳化硅mosfet及其制造方法
KR20200069047A (ko) 전력 반도체 소자 및 그 제조방법
CN102412147B (zh) 场阻断型半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant