JP5681835B1 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5681835B1
JP5681835B1 JP2014511623A JP2014511623A JP5681835B1 JP 5681835 B1 JP5681835 B1 JP 5681835B1 JP 2014511623 A JP2014511623 A JP 2014511623A JP 2014511623 A JP2014511623 A JP 2014511623A JP 5681835 B1 JP5681835 B1 JP 5681835B1
Authority
JP
Japan
Prior art keywords
sic substrate
semiconductor device
silicon carbide
nitrogen
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014511623A
Other languages
English (en)
Other versions
JPWO2015052782A1 (ja
Inventor
雄介 前山
雄介 前山
善之 渡部
善之 渡部
俊一 中村
俊一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5681835B1 publication Critical patent/JP5681835B1/ja
Publication of JPWO2015052782A1 publication Critical patent/JPWO2015052782A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本発明の炭化珪素半導体装置の製造方法は、窒素及び酸素を含有する分子を含むガス雰囲気の下、１１５０℃以上の温度でＳｉＣ基板の一方の表面を熱酸化して熱酸化膜を形成するとともに、その過程でＳｉＣ基板の一方の表面に高濃度の窒素を導入する第１工程と、エッチングによりＳｉＣ基板の一方の表面から熱酸化膜を除去した後、ＳｉＣ基板の一方の表面をラジカルに暴露することにより、ＳｉＣ基板の一方の表面に導入された高濃度の窒素のうちＳｉＣの格子に導入された窒素を残しつつ、ＳｉＣ基板の一方の表面に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体を除去して、ＳｉＣ基板の一方の表面に高濃度ｎ型ＳｉＣ層を形成する第２工程と、ＳｉＣ基板の一方の表面にオーミック電極層を形成する第３工程とをこの順序で含む。本発明によれば、高温アニール工程を実施することなく、ＳｉＣ層の表面にオーミック電極層を形成することが可能となる。

Description

本発明は、炭化珪素半導体装置の製造方法に関する。
炭化珪素半導体装置は、炭化珪素層（ＳｉＣ層）を備える半導体装置であり、高耐圧、低損失、低リーク電流、高温動作可能、高速動作可能などの優れた特徴を有する。このため、スイッチング素子や整流素子などのパワー素子への応用が特に期待されている。パワー素子には、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ショットキーダイオード、ｐｎダイオード、サイリスターなどがあるが、これらはいずれもＳｉＣ層と接触するオーミック電極層を有しており、多くの場合、ＳｉＣ層とオーミック電極層との間には数Ａ程度の電流が流れる。
従来、炭化珪素半導体装置の製造方法としては特許文献１に記載されたような方法（従来の炭化珪素半導体装置の製造方法）が知られている。図１４は、従来の炭化珪素半導体装置の製造方法を説明するために示す図である。図１４（ａ）〜図１４（ｅ）は各工程図である。従来の炭化珪素半導体装置の製造方法は、図１４に示すように、ＳｉＣ層９１０上にＮｉ層９２０を形成するＮｉ層形成工程（図１４（ａ））と、９５０℃以上の温度でＳｉＣ層９１０とＮｉ層９２０とを反応させて反応層９２２及びシリサイド層９２４からなる合金層９２６を形成する高温アニール工程（図１４（ｂ）及び図１４（ｃ））と、シリサイド層９２４を除去して反応層９２２の表面を露出させるエッチング工程（図１４（ｄ））と、反応層９２２の表面上にオーミック電極層９３０及び他の電極層９３２とを形成する電極層形成工程（図１４（ｅ））とを含む。
従来の炭化珪素半導体装置の製造方法によれば、ＳｉＣ層９１０の炭素成分がオーミック電極層９３０まで拡散することがなくなる結果、オーミッック電極層９３０と他の電極層９３２との密着性を改善することができる。従って、ＳｉＣ層と電極層とに対する良好なコンタクトを確保しつつ、電極剥離の可能性が低減された高信頼性の炭化珪素半導体装置を製造することができる。
特開２００６−２４８８０号公報 特表２００２−５２５８４９号公報
しかしながら、従来の炭化珪素半導体装置の製造方法においては、上記したように高温アニール工程を実施する必要があることから、高温アニール工程で発生する「副生成物の炭素」や「剥離した電極材料」がその後の工程で汚染源となってラインを汚染する場合があるという問題がある。
また、従来の炭化珪素半導体装置の製造方法においては、上記したように高温アニール工程を実施する必要があることから、ウェーハ工程で種々の制限が生じてしまうという問題がある。例えば、従来の炭化珪素半導体装置の製造方法をショットキーバリアダイオードの製造方法に応用した場合には、バリアメタル層を形成した後にオーミック電極層を形成すると高温アニール工程を実施する過程でバリアメタル層の整流機能が消失してしまうため、バリアメタル層を形成するよりも前にオーミック電極層を形成しなければならないという問題がある。
そこで、本発明は、上記した問題を解決するためになされたもので、上記のような問題を引き起こす高温アニール工程を実施することなく、ＳｉＣ層の表面にオーミック電極層を形成可能な、炭化珪素半導体装置の製造方法を提供することを目的とする。
［１］本発明の炭化珪素半導体装置の製造方法は、窒素及び酸素を含有する分子を含むガス雰囲気の下、１１５０℃以上の温度でＳｉＣ基板の一方の表面を熱酸化して熱酸化膜を形成するとともに、その過程で前記ＳｉＣ基板の一方の表面に高濃度の窒素を導入する第１工程と、エッチングにより前記ＳｉＣ基板の一方の表面から前記熱酸化膜を除去した後、前記ＳｉＣ基板の一方の表面をラジカルに暴露することにより、前記ＳｉＣ基板の一方の表面に導入された高濃度の窒素のうちＳｉＣの格子に導入された窒素を残しつつ、前記ＳｉＣ基板の一方の表面に高濃度の窒素を導入する過程で前記ＳｉＣ基板の一方の表面に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体を除去して、前記ＳｉＣ基板の一方の表面に高濃度ｎ型ＳｉＣ層を形成する第２工程と、前記ＳｉＣ基板の一方の表面にオーミック電極層を形成する第３工程とをこの順序で含むことを特徴とする。
［２］本発明の炭化珪素半導体装置の製造方法においては、前記熱酸化膜と前記ＳｉＣ基板との境界面における窒素濃度が５×１０１９ｃｍ−３以上となる条件で前記第１工程を実施することが好ましい。
［３］本発明の炭化珪素半導体装置の製造方法においては、前記熱酸化膜における最大窒素濃度が１×１０２０ｃｍ−３以上となる条件で前記第１工程を実施することが好ましい。
［４］本発明の炭化珪素半導体装置の製造方法においては、前記第１工程において、前記熱酸化膜の下面から５〜２０ｎｍの深さ位置まで前記ＳｉＣ基板に窒素を導入することが好ましい。
［５］本発明の炭化珪素半導体装置の製造方法においては、前記ＳｉＣ基板の他方の表面を窒化珪素膜で覆った状態で前記第１工程を実施することが好ましい。
［６］本発明の炭化珪素半導体装置の製造方法においては、前記第２工程において、バッファードフッ酸を用いたウェットエッチングにより前記ＳｉＣ基板の一方の表面から前記熱酸化膜を除去することが好ましい。
［７］本発明の炭化珪素半導体装置の製造方法においては、前記第２工程において、リモートプラズマ法を用いて前記ＳｉＣ基板の一方の表面に前記ラジカルを供給して前記Ｓｉ−Ｎ結合体及び前記Ｃ−Ｎ結合体を除去することが好ましい。
［８］本発明の炭化珪素半導体装置の製造方法においては、前記第２工程において、ＣＦ４、Ｃ２Ｆ６、ＳｉＦ４、Ｆ２及び／又はＯ２をラジカル源として用いることが好ましい。
［９］本発明の炭化珪素半導体装置の製造方法においては、前記第３工程において、前記ＳｉＣ基板の一方の表面にオーミック電極層を形成した後、４００℃〜５５０℃の範囲内の温度でアニールすることにより、前記ＳｉＣ基板と前記オーミック電極層との接合部分における抵抗を低減させることが好ましい。
［１０］本発明の炭化珪素半導体装置の製造方法においては、前記炭化珪素半導体装置がショットキーバリアダイオードであることが好ましい。
［１１］本発明の炭化珪素半導体装置の製造方法においては、前記炭化珪素半導体装置がｐｎダイオードであることが好ましい。
本発明の炭化珪素半導体装置の製造方法によれば、第１工程で、ＳｉＣ基板の一方の表面に高濃度の窒素を導入するとともに、第２工程で、ＳｉＣ基板の一方の表面をラジカルに暴露することにより、ＳｉＣ基板の一方の表面に導入された高濃度の窒素のうちＳｉＣの格子に導入された窒素を残しつつ、ＳｉＣ基板の一方の表面に高濃度の窒素を導入する過程でＳｉＣ基板の一方の表面に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体（電気抵抗を増大させる結合体）を除去して、ＳｉＣ基板の一方の表面に高濃度ｎ型ＳｉＣ層（後述する図９参照。表面から約３０ｎｍの熱酸化膜を除去した後も８×１０１９ｃｍ−３の窒素が残存している。）を形成することとしたことから、その後の第３工程でＳｉＣ基板の一方の表面にオーミック電極層を形成する際に、比較的低温のアニール工程を実施するだけで又はアニール工程そのものを省略したとしても、ＳｉＣ基板とオーミック電極層との良好なオーミック接合を形成することが可能となる。
その結果、本発明の炭化珪素半導体装置の製造方法によれば、上記したように高温アニール工程を実施する必要がなくなることから、高温アニール工程を実施することなく、ＳｉＣ層の表面にオーミック電極層を形成することが可能となる。
また、本発明の炭化珪素半導体装置の製造方法によれば、上記したように高温アニール工程を実施する必要がなくなることから、高温アニール工程で発生する「副生成物の炭素」や「剥離した電極材料」がその後の工程で汚染源となってラインを汚染することがなくなる。
また、本発明の炭化珪素半導体装置の製造方法によれば、上記したように高温アニール工程を実施する必要がなくなることから、ウェーハ工程で種々の制限が生じてしまうという問題がなくなる。例えば、本発明の炭化珪素半導体装置の製造方法をショットキーバリアダイオードの製造方法に応用した場合には、高温アニール工程を実施する必要がなくなることから、バリアメタル層の整流機能が消失してしまうことがなくなり、バリアメタル層を形成するよりも前にオーミック電極層を形成しなければならないという制約を受けることがなくなる。
なお、特許文献２（特表２００２−５２５８４９号公報）には、イオン注入法により室温でＳｉＣ基板の表面に窒素（原子窒素又は２原子窒素）を導入することにより、ＳｉＣ基板の表面に高濃度ｎ型ＳｉＣ層を形成する技術が記載されている。
しかしながら、特許文献２に記載の技術においては、イオン注入法によりＳｉＣ基板の表面に窒素を導入した後の犠牲酸化工程や酸化工程で、導入した窒素が消失し易いという問題がある。なぜならば、オーミックコンタクトが形成できるほど多量の窒素をイオン注入すると、イオン注入部に結晶欠陥が生じ酸化速度が速くなるからである。さらに、通常、裏側面として用いられる（０００−１）Ｃ面は、表側面として用いられる（０００１）Ｓｉ面によりも酸化速度が約１桁大きいからである。これに対して、本発明の炭化珪素半導体装置の製造方法によれば、酸化工程（第１工程）で窒素を導入していることから、そのような問題がない。
本発明の炭化珪素半導体装置の製造方法は、ショットキーバリアダイオードの製造方法に適用することもできるし（後述する図１〜図３参照）、ｐｎダイオードの製造方法に適用することもできる（後述する図４〜図６参照）。
実施形態１に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態１に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態１に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態２に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態２に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態２に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態３に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 実施形態４に係る炭化珪素半導体装置の製造方法を説明するために示す図である。 試料１における深さ方向に沿ったＳｉ、Ｃ及びＮの濃度分布を示す図である。 実施例２における試料（試料２〜４）を説明するために示す図である。 試料２及び試料３についてのＩ−Ｖ特性を重畳して示す図である。 試料３及び試料４についてのＩ−Ｖ特性を重畳して示す図である。 試料５〜８についてのショットキーバリアダイオードの理想因子（ｎ値）を示す図である。 従来の炭化珪素半導体装置の製造方法を説明するために示す図である。
以下、本発明の炭化珪素半導体装置の製造方法について、図に示す実施の形態に基づいて説明する。
［実施形態１］
図１〜図３は、実施形態１に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図１（ａ）〜図１（ｄ）、図２（ａ）〜図２（ｄ）及び図３（ａ）〜図３（ｄ）は各工程図である。実施形態１においては、炭化珪素半導体装置としてショットキーバリアダイオードを製造する場合を例にとって本発明を説明する。
実施形態１に係る炭化珪素半導体装置の製造方法は、「ＳｉＣ基板準備工程」と、「ガードリング層形成工程」と、「保護絶縁膜形成工程」と、「窒化膜及び熱酸化膜除去工程」と、「高濃度窒素導入工程（第１工程）」と、「高濃度ｎ型ＳｉＣ層形成工程（第２工程）」と、「開口形成工程」と、「アノード電極層形成工程」と、「オーミック電極層形成工程（第３工程）」とを含む。以下、実施形態１に係る炭化珪素半導体装置の製造方法をこれらの工程に沿って説明する。
１．ＳｉＣ基板準備工程
まず、ｎ＋型ＳｉＣ層１１２と、当該ｎ＋型ＳｉＣ層１１２上にエピタキシャル成長させたｎ−型ＳｉＣ層１１４とが積層された構造を有するＳｉＣ基板１１０を準備する（図１（ａ）参照。）。ｎ＋型ＳｉＣ層１１２の厚さは例えば４００μｍであり、ｎ＋型ＳｉＣ層１１２の不純物濃度は例えば５×１０１８ｃｍ−３である。ｎ−型ＳｉＣ層１１４の厚さは例えば１０μｍであり、ｎ−型ＳｉＣ層１１４の不純物濃度は例えば１×１０１６ｃｍ−３である。
２．ガードリング層形成工程
その後、ｎ−型ＳｉＣ層１１４の表面における所定領域（外周部）にイオン注入法によりＡｌイオンを導入してＡｌイオン導入領域１１５を形成する（図１（ｂ）参照。）。イオン注入のエネルギーは例えば３０〜４００ｋｅＶであり、Ａｌイオン導入領域１１５の深さは例えば０．５μｍであり、Ａｌイオン導入領域１１５における不純物濃度は例えば２〜５×１０１７ｃｍ−３である。その後、１５００℃以上の温度でＡｌイオンのアニール処理（活性化焼鈍処理）を行い、ｐ型ガードリング領域１１６を形成する（図１（ｃ）参照。）。
３．保護絶縁膜形成工程
その後、ウェット酸素（ＷｅｔＯ２）を用いた熱酸化法により、ＳｉＣ基板１１０の他方の表面（ｎ−型ＳｉＣ層１１４）に熱酸化膜１２０を形成するとともに、ＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２）に熱酸化膜１２６を形成する。ＳｉＣ基板の他方の表面側が（０００１）Ｓｉ面の場合、熱酸化膜１２０の膜厚は例えば０．０６μｍである。ＳｉＣ基板の一方の表面側が（０００−１）Ｃ面の場合、熱酸化膜１２６の膜厚は例えば０．６μｍである。その後、例えばＴＥＯＳ又はＣＶＤ法を用いて、熱酸化膜１２０上にＮＳＧ膜１２２を形成する。ＮＳＧ膜１２２の膜厚は例えば１μｍである。その後、減圧ＣＶＤ法により、ＮＳＧ膜１２２上にＳｉ３Ｎ４膜（窒化膜）１２４を形成する。この際、裏面の熱酸化膜１２６上にもＳｉ３Ｎ４膜（窒化膜）１２８が形成される。窒化膜１２４，１２８の膜厚は例えば０．１μｍである。これにより、ｎ−型ＳｉＣ層１１４の表面に、熱酸化膜１２０、ＮＳＧ膜１２２及び窒化膜１２４からなる保護絶縁膜が形成され、ｎ＋型ＳｉＣ層１１２の表面に、熱酸化膜１２６及び窒化膜１２８からなる保護絶縁膜が形成される（図１（ｄ）参照。）。
４．窒化膜及び熱酸化膜除去工程
その後、窒化膜１２４，１２８のうちｎ＋型ＳｉＣ層１１２側に形成された窒化膜１２８を容量結合方式のドライエッチングにより除去するとともに、熱酸化膜１２０，１２６のうちｎ＋型ＳｉＣ層１１２側に形成された熱酸化膜１２６をバッファードフッ酸により除去する（図２（ａ）参照。）。
５．高濃度窒素導入工程（本発明における第１工程）
その後、窒素及び酸素を含有する分子（例えばＮＯ）を含むガス雰囲気の下、１１５０℃以上の温度でＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）を熱酸化して熱酸化膜１３０を形成する（図２（ｂ）参照。）。このとき、ＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）には高濃度の窒素が導入される。ＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）に導入された窒素には、「ＳｉＣの格子に導入された窒素１３２」と、「Ｓｉ−Ｎ結合体及びＣ−Ｎ結合体１３４」を構成する窒素がある。
なお、高濃度窒素導入工程においては、ＳｉＣ基板１１０の他方の表面（ｎ−型ＳｉＣ層１１４の表面）には窒化膜１２４が存在することから、ＳｉＣ基板１１０の他方の表面（ｎ−型ＳｉＣ層１１４の表面）には窒素が導入されることはない。
また、高濃度窒素導入工程においては、後述する図９からも分かるように、高濃度の窒素が、熱酸化膜１３０の内部のみならず、ｎ＋型ＳｉＣ層１１２の表面にも（例えば、熱酸化膜１３０の下面から５〜２０ｎｍの深さ位置まで）導入される。このとき、熱酸化膜１３０における最大窒素濃度は、例えば２×１０２０ｃｍ−３となり、熱酸化膜１３０とＳｉＣ基板１１０（ｎ＋型ＳｉＣ層１１２）との境界面における窒素濃度は、例えば８×１０１９ｃｍ−３となる。
６．高濃度ｎ型ＳｉＣ層形成工程（本発明における第２工程）
（１）熱酸化膜除去工程
その後、バッファードフッ酸によるウェットエッチングにより、ＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）から熱酸化膜１３０を除去する（図２（ｃ）参照。）。
（２）ラジカル暴露工程
その後、ＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）をラジカルに暴露することにより、ＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）に導入された窒素のうちＳｉＣの格子に導入された窒素を残しつつ、ＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）に高濃度の窒素を導入する過程でＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体を除去して、ＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）に高濃度ｎ型ＳｉＣ層（ｎ＋＋型ＳｉＣ層）１３６を形成する（図２（ｄ）参照。）。本ラジカル暴露工程においては、リモートプラズマ法を用いて、ＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）にラジカルを供給する。ラジカル供給源としては例えばＣＦ４、Ｃ２Ｆ６、ＳｉＦ４、Ｆ２及び／又はＯ２を用いる。
７．開口形成工程
その後、例えば、容量結合方式によるドライエッチング及びバッファードフッ酸によるウェットエッチングにより、窒化膜１２４、ＮＳＧ膜１２２及び熱酸化膜１２０を所定の形状に開口する（図３（ａ）参照。）。
８．アノード電極層形成工程
その後、ＳｉＣ基板１１０の他方の表面（ｎ−型ＳｉＣ層１１４の表面）における上記開口に例えばＴｉからなるバリアメタル層１３８を形成する。バリアメタル層１３８の厚さは例えば０．１μｍ〜０．５μｍである。その後、バリアメタル層１３８上に例えばＡｌからなるワイヤ接続用金属層１４０を形成する。ワイヤ接続用金属層１４０の厚さは例えば３μｍである。これにより、ＳｉＣ基板１１０の他方の表面（ｎ−型ＳｉＣ層１１４の表面）にバリアメタル層１３８及びワイヤ接続用金属層１４０からなるアノード電極層が形成される（図３（ｂ）参照。）。
９．オーミック電極層形成工程
（１）オーミック電極層成膜工程
その後、ＳｉＣ基板１１０の一方の表面（高濃度ｎ型ＳｉＣ層１３６の表面）に例えばＴｉ（０．１μｍ）、Ｎｉ（０．５μｍ）及びＡｇ（０．１μｍ）の積層膜からなるオーミック電極層１４４を形成する。このとき、ＳｉＣ基板１１０の一方の表面には高濃度ｎ型ＳｉＣ層（ｎ＋＋型ＳｉＣ層）１３６が形成されていることから、ＳｉＣ基板１１０（高濃度ｎ型ＳｉＣ層１３６の表面）とオーミック電極層１４４との良好なオーミック接合が実現する。オーミック電極層１４４がショットキーバリアダイオードのカソード電極層となる（図３（ｃ）参照。）。
（２）低温アニール工程
その後、４００℃〜５５０℃の範囲内の温度（例えば４５０℃）でオーミック電極層１４４を低温アニールすることにより、ＳｉＣ基板１１０（高濃度ｎ型ＳｉＣ層１３６）とオーミック電極層１４４とのオーミック接合をより一層良好なものとすることができる（図３（ｄ）参照。）。
以上の工程により、炭化珪素半導体装置１００（ショットキーバリアダイオード）を製造することができる。
実施形態１に係る炭化珪素半導体装置の製造方法によれば、第１工程で、ＳｉＣ基板１１０の一方の表面に高濃度の窒素を導入するとともに、第２工程で、ＳｉＣ基板１１０の一方の表面をラジカルに暴露することにより、ＳｉＣ基板１１０の一方の表面に導入された高濃度の窒素のうちＳｉＣの格子に導入された窒素（ドナーとして働き電気抵抗を低減する窒素）を残しつつ、ＳｉＣ基板１１０の一方の表面に高濃度の窒素を導入する過程でＳｉＣ基板１１０の一方の表面に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体（電気抵抗を増大させる結合体）を除去して、ＳｉＣ基板１１０の一方の表面に高濃度ｎ型ＳｉＣ層１３６（後述する図９参照。表面から約３０ｎｍの熱酸化膜を除去した後も８×１０１９ｃｍ−３の窒素が残存している。）を形成することとしたことから、その後の第３工程でＳｉＣ基板１１０の一方の表面にオーミック電極層１４４を形成する際に、比較的低温のアニール工程を実施するだけで又はアニール工程そのものを省略したとしても、ＳｉＣ基板とオーミック電極層との良好なオーミック接合を形成することが可能となる。
その結果、実施形態１に係る炭化珪素半導体装置の製造方法によれば、上記したように高温アニール工程を実施する必要がなくなることから、高温アニール工程を実施することなく、ＳｉＣ層の表面にオーミック電極層を形成することが可能となる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、上記したように高温アニール工程を実施する必要がなくなることから、高温アニール工程で発生する「副生成物の炭素」や「剥離した電極材料」がその後の工程で汚染源となってラインを汚染することがなくなる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、上記したように高温アニール工程を実施する必要がなくなることから、ウェーハ工程で種々の制限が生じてしまうという問題がなくなる。すなわち、高温アニール工程を実施する必要がなくなることから、バリアメタル層の整流機能が消失してしまうことがなくなり、バリアメタル層を形成するよりも前にオーミック電極層を形成しなければならないという制約を受けることがなくなる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、熱酸化膜１３０とＳｉＣ基板１１０との境界面における窒素濃度が５×１０１９ｃｍ−３以上となる条件で第１工程を実施することとしたことから、ＳｉＣ基板１１０の一方の表面に十分高濃度の窒素を導入することができる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、熱酸化膜１３０における最大窒素濃度が１×１０２０ｃｍ−３以上となる条件で第１工程を実施することとしたことから、ＳｉＣ基板１１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）に十分高濃度の窒素を導入することができる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、第１工程において、熱酸化膜１３０の下面から５〜２０ｎｍの深さ位置までＳｉＣ基板に窒素を導入することとしたことから、ＳｉＣ基板の一方の表面の十分に深い深さ位置まで高濃度ｎ型ＳｉＣ層を形成することができる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、ＳｉＣ基板１１０の他方の表面を窒化膜で覆った状態で第１工程を実施することとしたことから、ＳｉＣ基板１１０の他方の表面に窒素が導入されなくなる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、第２工程において、バッファードフッ酸を用いたウェットエッチングによりＳｉＣ基板１１０の一方の表面から熱酸化膜１３０を除去することとしたことから、ＳｉＣ基板１１０の一方の表面が完全に露出し、爾後、完全に露出した状態のＳｉＣ基板１１０の一方の表面をラジカルに暴露することができる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、第２工程において、リモートプラズマ法を用いてＳｉＣ基板１１０の一方の表面にラジカルを供給することとしたことから、ＳｉＣ基板１１０の一方の表面に導入された高濃度の窒素のうちＳｉＣの格子に導入された窒素１３２を残しつつ、ＳｉＣ基板１１０の一方の表面に高濃度の窒素を導入する過程でＳｉＣ基板１１０の一方の表面に形成された「Ｓｉ−Ｎ結合体及びＣ−Ｎ結合体１３４」を除去して、ＳｉＣ基板１１０の一方の表面に高濃度ｎ型ＳｉＣ層を形成することが可能となる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、第２工程において、ＣＦ４、Ｃ２Ｆ６、ＳｉＦ４、Ｆ２及び／又はＯ２をラジカル源として用いることとしているため、リモートプラズマ法で、「Ｓｉ−Ｎ結合体及びＣ−Ｎ結合体１３４」のみを選択的に除去することが可能となる。
また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、第３工程において、ＳｉＣ基板の一方の表面にオーミック電極層を形成した後、４００℃〜５５０℃範囲内の温度でアニールすることにより、ＳｉＣ基板１１０（高濃度ｎ型ＳｉＣ層１３６）とオーミック電極層１４４との接合部分における抵抗を低減させることとしていることから、ＳｉＣ基板１１０（高濃度ｎ型ＳｉＣ層１３６）とオーミック電極層１４４との間の良好なオーミック接合を実現できるようになる。また、ＳｉＣ基板１１０（高濃度ｎ型ＳｉＣ層１３６）とオーミック電極層１４４との間の良好なオーミック接合を高温アニール工程を実施しなくても実現できることから、従来の炭化珪素半導体装置の製造方法が有する問題が発生することもない。
［実施形態２］
図４〜図６は、実施形態２に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図４（ａ）〜図４（ｄ）、図５（ａ）〜図５（ｄ）及び図６（ａ）〜図６（ｄ）は各工程図である。実施形態２においては、炭化珪素半導体装置としてｐｎダイオードを製造する場合を例にとって本発明を説明する。
実施形態２に係る炭化珪素半導体装置の製造方法は、「ＳｉＣ基板準備工程」と、「ガードリング層及びｐ＋型ＳｉＣ領域形成工程」と、「保護絶縁膜形成工程」と、「窒化膜及び熱酸化膜除去工程」と、「高濃度窒素導入工程（第１工程）」と、「高濃度ｎ型ＳｉＣ層形成工程（第２工程）」と、「開口形成工程」と、「アノード電極層形成工程」と、「オーミック電極層形成工程（第３工程）」とを含む。以下、実施形態２に係る炭化珪素半導体装置の製造方法をこれらの工程に沿って説明する。
１．ＳｉＣ基板準備工程
まず、ｎ＋型ＳｉＣ層２１２と、当該ｎ＋型ＳｉＣ層２１２上にエピタキシャル成長させたｎ−型ＳｉＣ層２１４とが積層された構造を有するＳｉＣ基板２１０を準備する（図４（ａ）参照。）。ｎ＋型ＳｉＣ層２１２の厚さは例えば４００μｍであり、ｎ＋型ＳｉＣ層２１２の不純物濃度は例えば５×１０１８ｃｍ−３である。ｎ−型ＳｉＣ層２１４の厚さは例えば１０μｍであり、ｎ−型ＳｉＣ層１１４の不純物濃度は例えば１×１０１６ｃｍ−３である。
２．ガードリング層及びｐ＋型ＳｉＣ領域形成工程
その後、ｎ−型ＳｉＣ層２１４の表面における所定領域（外周部）にイオン注入法によりＡｌイオンを導入してＡｌイオン導入領域２１５を形成するとともに、ｎ−型ＳｉＣ層２１４の表面における所定領域（主面部）にイオン注入法によりＡｌイオンを導入してＡｌイオン導入領域２１７を形成する（図４（ｂ）参照。）。Ａｌイオン導入領域２１５を形成する際のイオン注入のエネルギーは例えば３０〜４００ｋｅＶであり、Ａｌイオン導入領域２１７を形成する際のイオン注入のエネルギーは例えば３０〜２００ｋｅＶである。Ａｌイオン導入領域２１５の深さは例えば０．５μｍであり、Ａｌイオン導入領域２１５における不純物濃度は例えば２〜５×１０１７ｃｍ−３である。Ａｌイオン導入領域２１７の深さは例えば０．２μｍであり、Ａｌイオン導入領域２１７における不純物濃度は例えば０．５〜５×１０１９ｃｍ−３である。その後、１５００℃以上の温度でＡｌイオンのアニール処理（活性化焼鈍処理）を行い、ｐ型ガードリング領域２１６及びｐ＋型ＳｉＣ領域２１８を形成する（図４（ｃ）参照。）。
３．保護絶縁膜形成工程
その後、ウェット酸素（ＷｅｔＯ２）を用いた熱酸化法により、ＳｉＣ基板２１０の他方の表面（ｎ−型ＳｉＣ層２１４）に熱酸化膜２２０を形成するとともに、ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層２１２）に熱酸化膜２２６を形成する。ＳｉＣ基板２１０の他方の表面側が（０００１）Ｓｉ面の場合、熱酸化膜２２０の膜厚は例えば０．０６μｍである。ＳｉＣ基板２１０の一方の表面側が（０００−１）Ｃ面の場合、熱酸化膜２２６の膜厚は例えば０．６μｍである。その後、例えばＴＥＯＳ又はＣＶＤ法を用いて、熱酸化膜２２０上にＮＳＧ膜２２２を形成する。ＮＳＧ膜２２２の膜厚は例えば１μｍである。その後、減圧ＣＶＤ法により、ＮＳＧ膜２２２上にＳｉ３Ｎ４膜（窒化膜）２２４を形成する。この際、裏面の熱酸化膜２２６上にもＳｉ３Ｎ４膜（窒化膜）２２８が形成される。窒化膜２２４，２２８の膜厚は例えばともに０．１μｍである。これにより、ｎ−型ＳｉＣ基板２１０の他方の表面（ｎ−型ＳｉＣ層２１４の表面）に、熱酸化膜２２０、ＮＳＧ膜２２２及び窒化膜２２４からなる保護絶縁膜が形成され、ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層２１２の表面）に、熱酸化膜２２６及び窒化膜２２８からなる保護絶縁膜が形成される（図４（ｄ）参照。）。
４．窒化膜及び熱酸化膜除去工程
その後、窒化膜２２４，２２８のうちＳｉＣ基板２１０の一方の表面側（ｎ＋型ＳｉＣ層１１２側）に形成された窒化膜２２８を容量結合方式のドライエッチングにより除去するとともに、熱酸化膜２２０，２２６のうちＳｉＣ基板２１０の一方の表面側（ｎ＋型ＳｉＣ層２１２側）に形成された熱酸化膜２２６をバッファードフッ酸により除去する（図５（ａ）参照。）。
５．高濃度窒素導入工程（本発明における第１工程）
その後、窒素及び酸素を含有する分子（例えばＮＯ）を含むガス雰囲気の下、１１５０℃以上の温度でＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）を熱酸化して熱酸化膜２３０を形成する（図５（ｂ）参照。）。このとき、ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層２１２の表面）には高濃度の窒素が導入される。ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層２１２の表面）に導入された窒素には、「ＳｉＣの格子に導入された窒素２３２」と、「Ｓｉ−Ｎ結合体及びＣ−Ｎ結合体２３４」を構成する窒素がある。
なお、高濃度窒素導入工程においては、ＳｉＣ基板２１０の他方の表面（ｎ−型ＳｉＣ層２１４の表面）には窒化膜２２４が存在することから、ＳｉＣ基板２１０の他方の表面（ｎ−型ＳｉＣ層２１４の表面）には窒素が導入されることはない。
また、高濃度窒素導入工程においては、後述する図９からも分かるように、高濃度の窒素が、熱酸化膜２３０の内部のみならず、ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層の表面）にも（例えば、熱酸化膜２３０の下面から５〜２０ｎｍの深さ位置まで）導入される。このとき、熱酸化膜２３０における最大窒素濃度は例えば２×１０２０ｃｍ−３となり、熱酸化膜２３０とＳｉＣ基板２１０との境界面における窒素濃度は例えば８×１０１９ｃｍ−３となる。
６．高濃度ｎ型ＳｉＣ層形成工程（本発明における第２工程）
（１）熱酸化膜除去工程
その後、バッファードフッ酸によるウェットエッチングにより、ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層１１２の表面）から熱酸化膜２３０を除去する（図５（ｃ）参照。）。
（２）ラジカル暴露工程
その後、ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層２１２の表面）をラジカルに暴露することにより、ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層２１２の表面）に導入された窒素のうちＳｉＣの格子に導入された窒素を残しつつ、ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層２１２の表面）に高濃度の窒素を導入する過程でＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層２１２の表面）に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体を除去して、ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層２１２の表面）に高濃度ｎ型ＳｉＣ層（ｎ＋＋型ＳｉＣ層）２３６を形成する（図５（ｄ）参照。）。本ラジカル暴露工程においては、リモートプラズマ法を用いて、ＳｉＣ基板２１０の一方の表面（ｎ＋型ＳｉＣ層２１２の表面）にラジカルを供給する。ラジカル供給源としては例えばＣＦ４、Ｃ２Ｆ６、ＳｉＦ４、Ｆ２及び／又はＯ２を用いる。
７．開口形成工程
その後、例えば、容量結合方式によるドライエッチング及びバッファードフッ酸によるウェットエッチングにより、窒化膜２２４、ＮＳＧ膜２２２及び熱酸化膜２２０を所定の形状に開口する（図６（ａ）参照。）。
８．アノード電極層形成工程
その後、ＳｉＣ基板２１０の他方の表面（ｎ−型ＳｉＣ層２１４の表面）における上記開口にオーミック電極層２３８を形成する。オーミック電極層は、例えば、Ｔｉ（０．１μｍ）／Ａｌ（０．１μｍ）を積層した後に９５０℃以上で焼鈍したものである。その後、オーミック電極層２３８上に例えばＴｉ０．１μｍからなる電極層２３９を形成する。電極層２３９はオーミック電極２３８とワイヤ接続用電極２４０の接触を確保するために形成する。その後、電極層２３９上に例えばＡｌからなるワイヤ接続用金属層２４０を形成する。ワイヤ接続用金属層２４０の厚さは例えば３μｍである。これにより、ＳｉＣ基板２１０の他方の表面にオーミック電極層２３８、電極層２３９及びワイヤ接続用金属層２４０からなるアノード電極層が形成される（図６（ｂ）参照。）。
９．オーミック電極層形成工程
（１）オーミック電極層成膜工程
その後、ＳｉＣ基板２１０の一方の表面（高濃度ｎ型ＳｉＣ層２３６の表面）に例えばＴｉ（０．１μｍ）、Ｎｉ（０．５μｍ）及びＡｇ（０．１μｍ）の積層膜からなるオーミック電極層２４４を形成する。このとき、ＳｉＣ基板２１０の一方の表面には高濃度ｎ型ＳｉＣ層（ｎ＋＋型ＳｉＣ層）２３６が形成されていることから、ＳｉＣ基板２１０とオーミック電極層２４４との良好なオーミック接合が実現する。オーミック電極層２４４がｐｎダイオードのカソード電極層となる（図６（ｃ）参照。）。
（２）低温アニール工程
その後、４００℃〜５５０℃の範囲内の温度（例えば４５０℃）でオーミック電極層２４４を低温アニールすることにより、ＳｉＣ基板２１０（高濃度ｎ型ＳｉＣ層２３６）とオーミック電極層２４４とのオーミック接合をより一層良好なものとすることができる（図６（ｄ）参照。）。
以上の工程により、炭化珪素半導体装置２００（ｐｎダイオード）を製造することができる。
実施形態２に係る炭化珪素半導体装置の製造方法によれば、第１工程で、ＳｉＣ基板２１０の一方の表面に高濃度の窒素を導入するとともに、第２工程で、ＳｉＣ基板２１０の一方の表面をラジカルに暴露することにより、ＳｉＣ基板２１０の一方の表面に導入された高濃度の窒素のうちＳｉＣの格子に導入された窒素（ドナーとして働き電気抵抗を低減する窒素）を残しつつＳｉＣ基板２１０の一方の表面に高濃度の窒素を導入する過程でＳｉＣ基板２１０の一方の表面に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体（電気抵抗を増大させる結合体）を除去して、ＳｉＣ基板２１０の一方の表面に高濃度ｎ型ＳｉＣ層２３６（後述する図９参照。表面から約３０ｎｍの熱酸化膜を除去した後も８×１０１９ｃｍ−３の窒素が残存している。）を形成することとしたことから、その後の第３工程でＳｉＣ基板２１０の一方の表面にオーミック電極層２４４を形成する際に、比較的低温のアニール工程を実施するだけで又はアニール工程そのものを省略したとしても、ＳｉＣ基板とオーミック電極層との良好なオーミック接合を形成することが可能となる。
その結果、実施形態２に係る炭化珪素半導体装置の製造方法によれば、上記したように高温アニール工程を実施する必要がなくなることから、高温アニール工程を実施することなく、ＳｉＣ層の表面にオーミック電極層を形成することが可能となる。
また、実施形態２に係る炭化珪素半導体装置の製造方法によれば、上記したように高温アニール工程を実施する必要がなくなることから、高温アニール工程で発生する「副生成物の炭素」や「剥離した電極材料」がその後の工程で汚染源となってラインを汚染することがなくなる。
また、実施形態２に係る炭化珪素半導体装置の製造方法によれば、熱酸化膜２３０とＳｉＣ基板２１０との境界面における窒素濃度が５×１０１９ｃｍ−３以上となる条件で第１工程を実施することとしたことからＳｉＣ基板２１０の一方の表面に十分高濃度の窒素を導入することができる。
また、実施形態２に係る炭化珪素半導体装置の製造方法によれば、熱酸化膜２３０における最大窒素濃度が１×１０２０ｃｍ−３以上となる条件で第１工程を実施することとしたことから、ＳｉＣ基板２１０の一方の表面に十分高濃度の窒素を導入することができる。
また、実施形態２に係る炭化珪素半導体装置の製造方法によれば、第１工程において、熱酸化膜２３０の下面から５〜２０ｎｍの深さ位置までＳｉＣ基板に窒素を導入することとしたことから、ＳｉＣ基板の一方の表面の十分に深い深さ位置まで高濃度ｎ型ＳｉＣ層を形成することができる。
また、実施形態２に係る炭化珪素半導体装置の製造方法によれば、ＳｉＣ基板２１０の他方の表面を窒化膜で覆った状態で第１工程を実施することとしたことから、ＳｉＣ基板２１０の他方の表面に窒素が導入されなくなる。
また、実施形態２に係る炭化珪素半導体装置の製造方法によれば、第２工程において、バッファードフッ酸を用いたウェットエッチングによりＳｉＣ基板２１０の一方の表面から熱酸化膜２３０を除去することとしたことから、ＳｉＣ基板２１０の一方の表面が完全に露出し、爾後、完全に露出した状態のＳｉＣ基板２１０の一方の表面をラジカルに暴露することができる。
また、実施形態２に係る炭化珪素半導体装置の製造方法によれば、第２工程において、リモートプラズマ法を用いてＳｉＣ基板２１０の一方の表面にラジカルを供給することとしたことから、ＳｉＣ基板２１０の一方の表面に導入された高濃度の窒素のうちＳｉＣの格子に導入された窒素２３２を残しつつ、ＳｉＣ基板２１０の一方の表面に高濃度の窒素を導入する過程でＳｉＣ基板２１０の一方の表面に形成された「Ｓｉ−Ｎ結合体及びＣ−Ｎ結合体２３４」を除去して、ＳｉＣ基板２１０の一方の表面に高濃度ｎ型ＳｉＣ層を形成することが可能となる。
また、実施形態２に係る炭化珪素半導体装置の製造方法によれば、第２工程において、ＣＦ４、Ｃ２Ｆ６、ＳｉＦ４、Ｆ２及び／又はＯ２をラジカル源として用いることとしているため、リモートプラズマ法で、Ｓｉ−Ｎ結合体及びＣ−Ｎ結合体のみを選択的に除去することが可能となる。
また、実施形態２に係る炭化珪素半導体装置の製造方法によれば、第３工程において、ＳｉＣ基板の一方の表面にオーミック電極層を形成した後、４００℃〜５５０℃の範囲内の温度でアニールすることにより、ＳｉＣ基板２１０（高濃度ｎ型ＳｉＣ層２３６）とオーミック電極層２４４との接合部分における抵抗を低減させることとしていることから、ＳｉＣ基板２１０（高濃度ｎ型ＳｉＣ層２３６）とオーミック電極層２４４との間の良好なオーミック接合を実現できるようになる。また、ＳｉＣ基板２１０（高濃度ｎ型ＳｉＣ層２３６）とオーミック電極層２４４との間の良好なオーミック接合を高温アニール工程を実施しなくても実現できることから、従来の炭化珪素半導体装置の製造方法が有する問題が発生することもない。
［実施形態３］
図７は、実施形態３に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図７（ａ）及び図７（ｂ）は工程の一部を示す図である。実施形態３においては、炭化珪素半導体装置としてショットキーバリアダイオードを製造する場合を例にとって本発明を説明する。
実施形態３に係る炭化珪素半導体装置の製造方法は、基本的には実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程を含むが、ＳｉＣ層１１０の一方の表面側に熱酸化膜１２６が残存した状態で高濃度窒素導入工程を実施する点で、実施形態１に係る炭化珪素半導体装置の製造方法の場合と異なる。すなわち、実施形態３に係る炭化珪素半導体装置の製造方法においては、ＳｉＣ層１１０の一方の表面側から窒化膜１２８のみを除去することにより（図７（ａ）参照。）、ＳｉＣ層１１０の一方の表面側に熱酸化膜１２６が残存した状態で高濃度窒素導入工程を実施する（図７（ｂ）参照。）。
このように、実施形態３に係る炭化珪素半導体装置の製造方法は、ＳｉＣ層１１０の一方の表面側に熱酸化膜１２６が残存した状態で高濃度窒素導入工程を実施する点で、実施形態１に係る炭化珪素半導体装置の製造方法とは異なるが、実施形態１に係る炭化珪素半導体装置の製造方法の場合と同様に、第１工程で、ＳｉＣ基板１１０の一方の表面に高濃度の窒素を導入するとともに、第２工程で、ＳｉＣ基板１１０の一方の表面をラジカルに暴露することにより、ＳｉＣ基板１１０の一方の表面に導入された高濃度の窒素のうちＳｉＣの格子に導入された窒素（ドナーとして働き電気抵抗を低減する窒素）を残しつつ、ＳｉＣ基板１１０の一方の表面に高濃度の窒素を導入する過程でＳｉＣ基板１１０の一方の表面に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体（電気抵抗を増大させる結合体）を除去して、ＳｉＣ基板１１０の一方の表面に高濃度ｎ型ＳｉＣ層１３６を形成することとしたことから、その後の第３工程でＳｉＣ基板１１０の一方の表面にオーミック電極層１４４を形成する際に、比較的低温のアニール工程を実施するだけで又はアニール工程そのものを省略したとしても、ＳｉＣ基板とオーミック電極層との良好なオーミック接合を形成することが可能となる。その結果、実施形態３に係る炭化珪素半導体装置の製造方法によれば、実施形態１に係る炭化珪素半導体装置の製造方法の場合と同様に、上記したように高温アニール工程を実施する必要がなくなることから、高温アニール工程を実施することなく、ＳｉＣ層の表面にオーミック電極層を形成することが可能となる。
なお、本発明の発明者の実験により、ＳｉＣ層１１０の一方の表面側に熱酸化膜１２６が残存した状態で高濃度窒素導入工程を実施する場合であっても、当該高濃度窒素導入工程においては、熱酸化膜１２６を介して高濃度の窒素がＳｉＣ基板１１０の一方の表面に導入されることを確認している。そして、実施形態３に係る炭化珪素半導体装置の製造方法においては、「高濃度ｎ型ＳｉＣ層形成工程（第２工程）」における「熱酸化膜除去工程」において、バッファードフッ酸によるウェットエッチングにより、ＳｉＣ基板１１０の一方の表面から熱酸化膜１３０及び熱酸化膜１２６を除去する。
［実施形態４］
図８は、実施形態４に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図８（ａ）及び図８（ｂ）は工程の一部を示す図である。実施形態４においては、炭化珪素半導体装置としてｐｎダイオードを製造する場合を例にとって本発明を説明する。
実施形態４に係る炭化珪素半導体装置の製造方法は、基本的には実施形態２に係る炭化珪素半導体装置の製造方法と同様の工程を含むが、ＳｉＣ層２１０の一方の表面側に熱酸化膜２２６が残存した状態で高濃度窒素導入工程を実施する点で、実施形態２に係る炭化珪素半導体装置の製造方法の場合と異なる。すなわち、実施形態４に係る炭化珪素半導体装置の製造方法においては、ＳｉＣ層２１０の一方の表面側から窒化膜２２８のみを除去することにより（図８（ａ）参照。）、ＳｉＣ層２１０の一方の表面側に熱酸化膜２２６が残存した状態で高濃度窒素導入工程を実施する（図８（ｂ）参照。）。
このように、実施形態４に係る炭化珪素半導体装置の製造方法は、ＳｉＣ層２１０の一方の表面側に熱酸化膜２２６が残存した状態で高濃度窒素導入工程を実施する点で、実施形態２に係る炭化珪素半導体装置の製造方法とは異なるが、実施形態２に係る炭化珪素半導体装置の製造方法の場合と同様に、第１工程で、ＳｉＣ基板２１０の一方の表面に高濃度の窒素を導入するとともに、第２工程で、ＳｉＣ基板２１０の一方の表面をラジカルに暴露することにより、ＳｉＣ基板２１０の一方の表面に導入された高濃度の窒素のうちＳｉＣの格子に導入された窒素（ドナーとして働き電気抵抗を低減する窒素）を残しつつ、ＳｉＣ基板２１０の一方の表面に高濃度の窒素を導入する過程でＳｉＣ基板２１０の一方の表面に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体（電気抵抗を増大させる結合体）を除去して、ＳｉＣ基板２１０の一方の表面に高濃度ｎ型ＳｉＣ層２３６を形成することとしたことから、その後の第３工程でＳｉＣ基板２１０の一方の表面にオーミック電極層２４４を形成する際に、比較的低温のアニール工程を実施するだけで又はアニール工程そのものを省略したとしても、ＳｉＣ基板とオーミック電極層との良好なオーミック接合を形成することが可能となる。その結果、実施形態４に係る炭化珪素半導体装置の製造方法によれば、実施形態２に係る炭化珪素半導体装置の製造方法の場合と同様に、上記したように高温アニール工程を実施する必要がなくなることから、高温アニール工程を実施することなく、ＳｉＣ層の表面にオーミック電極層を形成することが可能となる。
なお、本発明の発明者の実験により、ＳｉＣ層２１０の一方の表面側に熱酸化膜２２６が残存した状態で高濃度窒素導入工程を実施する場合であっても、当該高濃度窒素導入工程においては、熱酸化膜２２６を介して高濃度の窒素がＳｉＣ基板２１０の一方の表面に導入されることを確認している。そして、実施形態４に係る炭化珪素半導体装置の製造方法においては、「高濃度ｎ型ＳｉＣ層形成工程（第２工程）」における「熱酸化膜除去工程」において、バッファードフッ酸によるウェットエッチングにより、ＳｉＣ基板２１０の一方の表面から熱酸化膜２３０及び熱酸化膜２２６を除去する。
［実施例１］
実施例１は、本発明の第１工程を実施することにより、ＳｉＣ基板の一方の表面に高濃度の窒素を導入することが可能であることを示すための実施例である。
１．試料の調製
実施形態３に係る炭化珪素半導体装置の製造方法を実施する過程において、第１工程が終了したところで（図７（ｂ）参照。）、ＳｉＣ基板１１０を取り出し、当該ＳｉＣ基板１１０を深さ方向に沿った軸を含む平面で切断して試料１（実施例）とした。
２．評価方法
試料１における、ＳｉＣ基板１１０の一方の表面側から、深さ方向に沿ったＳｉ、Ｃ及びＮの濃度分布を二次イオン質量分析法（ＳＩＭＳ）により測定した。
３．評価結果
図９は、試料１における深さ方向に沿ったＳｉ、Ｃ及びＮの濃度分布を示す図である。Ｓｉ及びＣの濃度分布は相対強度（カウント数）で示し、Ｎの濃度分布は窒素濃度で示す。
その結果、図９に示すように、第１工程終了後には、窒素は、熱酸化膜を通過してＳｉＣ基板にまで導入されていることが分かった。また、熱酸化膜における最大窒素濃度は２．４×１０２０ｃｍ−３であった。また、熱酸化膜とＳｉＣ基板との境界面における窒素濃度は８×１０１９ｃｍ−３であった。また、窒素濃度の検出限度が１×１０１９ｃｍ−３程度であることを考慮すると、窒素は、熱酸化膜とＳｉＣ基板との境界面から約１５ｎｍの深さ位置まで導入されているものと推察できる。
［実施例２］
実施例２は、本発明を実施することにより低抵抗なオーミック接合が形成できることを示す実施例である。
１．試料の調製及び評価
図１０は、実施例２における各試料（試料２〜４）を説明するために示す図である。図１０（ａ）は試料２の断面図であり、図１０（ｂ）は試料３の断面図であり、図１０（ｃ）は試料４の断面図である。
１−１．試料２
ＳｉＣ基板（ｎ＋型ＳｉＣ基板）を準備し、当該ＳｉＣ基板の一方の表面（（０００−１）Ｃ面側の表面）に、離間距離の異なる長方形のＴｉ電極（膜厚：０．５μｍ）を複数形成し、これを試料２（比較例）とした（図１０（ａ）参照。）。そして、試料２についてＩ−Ｖ特性を測定した。
１−２．試料３
Ｎ２Ｏ及びＮ２の混合ガス雰囲気の下、１３００℃で２０分間、ＳｉＣ基板（ｎ＋型ＳｉＣ基板）の一方の表面（（０００−１）Ｃ面側の表面）を熱酸化して熱酸化膜を形成するとともに、その過程でＳｉＣ基板の一方の表面に高濃度の窒素を導入した（第１工程）。
その後、バッファードフッ酸によるウェットエッチングにより、ＳｉＣ基板の一方の表面の熱酸化膜を除去した後、リモートプラズマ法により生成したＣＦ４及びＯ２ラジカルにＳｉＣ基板の一方の表面を暴露することにより、ＳｉＣ基板の一方の表面に導入された高濃度の窒素のうちＳｉＣの格子に導入された窒素を残しつつ、ＳｉＣ基板の一方の表面に高濃度の窒素を導入する過程でＳｉＣ基板の一方の表面に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体を除去して、ＳｉＣ基板の一方の表面に高濃度ｎ型ＳｉＣ層（ｎ＋＋型ＳｉＣ層）を形成した（第２工程）。
その後、ＳｉＣ基板の一方の表面（ｎ＋＋型ＳｉＣ層の表面）に、離間距離の異なる長方形のＴｉ電極（膜厚：０．５μｍ）を複数形成し、これを試料３（実施例）とした（図１０（ｂ）参照。）。そして、試料３についてＩ−Ｖ特性を測定した。Ｉ−Ｖ特性の測定は、任意の２つのＴｉ電極に端子を当てて行った。
１−３．試料４
その後、試料３について、圧力１×１０−６Ｔｏｒｒ以下の真空雰囲気で、４５０℃で３０分間のアニールを行い、これを試料４（実施例）とした。そして、試料４についてＩ−Ｖ特性を測定した。
３．評価結果
図１１は、試料２及び試料３についてのＩ−Ｖ特性を重畳して示す図である。図１２は、試料３及び試料４についてのＩ−Ｖ特性を重畳して示す図である。
図１１からも分かるように、高濃度窒素導入工程及びリモートプラズマ工程を実施することにより高濃度ｎ型ＳｉＣ層を形成した試料３は、高濃度ｎ型ＳｉＣ層を形成していない試料２よりもオーミック特性が劇的に改善していることが分かった。また、図１２からも分かるように、高濃度ｎ型ＳｉＣ層上に電極を形成した後、４５０℃のアニールを施した試料４は、高濃度ｎ型ＳｉＣ層上に電極を形成した後、４５０℃のアニールを施さなかった試料３よりもオーミック特性がより一層改善していることが分かった。
なお、試料４について、高濃度ｎ型ＳｉＣ層とＴｉ電極間の接触抵抗をTransfer Length Method法によって求めたところ、「３．８×１０−３Ωｃｍ２」という低い値が得られた。
［実施例３］
実施例３は、オーミック電極層形成後のアニールによってもショットキー接合が正常に維持されることを示すための実施例である。
１．試料の調製
実施形態３に係る炭化珪素半導体装置の製造方法を実施して得られたショットキーバリアダイオードをそのまま試料と用いた。但し、３５０℃でアニール工程（低温アニール工程）を実施した場合の試料を試料５（実施例）とし、４５０℃でアニール工程（低温アニール工程）を実施した場合の試料を試料６（実施例）とし、５５０℃で低温アニール工程（低温アニール工程）を実施した場合の試料を試料７（実施例）とし、６５０℃でアニール工程を実施した場合の試料を試料８（比較例）とした。
２．評価方法
試料５〜８におけるショットキーバリアダイオードの理想因子（ｎ値）をＩ−Ｖ特性における順方向の立ち上がり波形から算出した。図１３は、試料５〜８についてのショットキーバリアダイオードの理想因子（ｎ値）を示す図である。
３．評価結果
図１３からも分かるように、６５０℃でアニール工程を行った試料（試料８）については、アニール工程を実施することによって、理想因子（ｎ値）が１．２７となり、理想値（１）よりも大幅に高くなること、すなわち、ショットキー接合が正常に維持されないことが分かった。その一方において、３５０℃〜５５０℃の温度でアニール工程を行った試料（試料５〜７）については、アニール工程（低温アニール工程）を実施することによっても、理想因子（ｎ値）が１．０１〜１．０２程度となり、理想値（１）とほぼ同等となること、すなわちショットキー接合が正常に維持されることが分かった。
以上、本発明の炭化珪素半導体装置の製造方法を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。
（１）上記の実施形態１〜４においては、窒素及び酸素を含有する分子としてＮＯを含むガス雰囲気の下、ＳｉＣ基板の一方の表面を熱酸化して熱酸化膜を形成したが、本発明はこれに限定されるものではない。例えば、窒素及び酸素を含有する分子としてＮ２Ｏを含むガス雰囲気の下、ＳｉＣ基板の一方の表面を熱酸化して熱酸化膜を形成してもよい。また、窒素及び酸素を含有する分子としてＮＯ及びＮ２Ｏを含むガス雰囲気の下、ＳｉＣ基板の一方の表面を熱酸化して熱酸化膜を形成してもよい。また、ＮＯやＮ２Ｏを窒素や酸素やＡｒで希釈したガス雰囲気の下、ＳｉＣ基板の一方の表面を熱酸化して熱酸化膜を形成してもよい。
（２）上記の実施形態１〜４においては、オーミック電極成膜工程を実施した後、低温アニール工程を実施することによりオーミック電極層形成工程を実施したが、本発明はこれに限定されるものではない。例えば、オーミック電極成膜工程を実施した後、低温アニール工程を実施することなくオーミック電極層形成工程を実施してもよい。
（３）上記の実施形態１〜４においては、ウェット酸素（ＷｅｔＯ２）を用いた熱酸化法によって熱酸化膜を形成したが、本発明はこれに限定されるものではない。例えば、ウェット酸素及び窒素（ＷｅｔＯ２＋Ｎ２）を用いた熱酸化法によって熱酸化膜を形成してもよいし、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって熱酸化膜を形成してもよいし、ドライ酸素及び窒素（ＤｒｙＯ２＋Ｎ２）を用いた熱酸化法によって熱酸化膜を形成してもよい。また、ＣＶＤによるシリコン酸化膜を代用してもよい。
（４）上記の実施例２においては、１３００℃で第１工程を実施したが、本発明はこれに限定されるものではない。例えば、１３００℃以下の温度（例えば１１５０℃以上、１３００℃未満の温度）で第１工程を実施してもよいし、１３００℃以上の温度で第１工程を実施してもよい。しなわち、１１５０℃以上の温度で第１工程を実施することにより、ＳｉＣ基板の一方の表面を熱酸化して熱酸化膜を形成する過程でＳｉＣ基板の一方の表面に高濃度の窒素を導入することができる。
（５）上記の実施形態１〜４においては、ショットキーバリアダイオード及びｐｎダイオードを例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、ショットキーバリアダイオード及びｐｎダイオード以外のダイオード、ダイオード以外の半導体装置（例えばサイリスター）のように、ＳｉＣ基板の一方の表面にオーミック電極層を形成する半導体装置全般に適用可能である。
１００，２００，９００…炭化珪素半導体装置、１１０，２１０…ＳｉＣ基板、１１２，２１２…ｎ＋型ＳｉＣ層、１１４，２１４…ｎ−型ＳｉＣ層、１１５，２１５，２１７…Ａｌイオン低濃度導入領域、１１６，２１６…ｐ型ガードリング領域、１２０，１２６，２２０，２２６…熱酸化膜（ＷｅｔＯ２による熱酸化膜）、１２２，２２２…ＮＳＧ膜、１２４，１２８，２２４，２２８…ＳｉＮｘ膜、１３０，２３０…熱酸化膜（ＮＯによる熱酸化膜）、１３２，２３２…ＳｉＣの格子に導入された窒素、１３４，２３４…Ｓｉ−Ｎ結合体及びＣ−Ｎ結合体、１３６，２３６…高濃度ｎ型ＳｉＣ層、１３８…バリアメタル層（Ｔｉ層）、１４０，２４０…ワイヤ接続用金属層（Ａｌ層）、１４４，２４４…オーミック電極層（Ｔｉ／Ｎｉ／Ａｇ層）、２１８…ｐ＋型ＳｉＣ層、２３８…オーミック電極層、２３９…電極層、９１０…ＳｉＣ層、９２０…Ｎｉ層、９２２…反応層、９２４…シリサイド層、９３０…オーミック電極層、９３２…他の電極層

Claims (11)

  1. 窒素及び酸素を含有する分子を含むガス雰囲気の下、１１５０℃以上の温度でＳｉＣ基板の一方の表面を熱酸化して熱酸化膜を形成するとともに、その過程で前記ＳｉＣ基板の一方の表面に窒素を導入する第１工程と、
    エッチングにより前記ＳｉＣ基板の一方の表面から前記熱酸化膜を除去した後、前記ＳｉＣ基板の一方の表面をラジカルに暴露することにより、前記ＳｉＣ基板の一方の表面に導入された窒素のうちＳｉＣの格子に導入された窒素を残しつつ、前記ＳｉＣ基板の一方の表面に窒素を導入する過程で前記ＳｉＣ基板の一方の表面に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体を除去して、前記ＳｉＣ基板の一方の表面にｎ型ＳｉＣ層を形成する第２工程と、
    前記ＳｉＣ基板の一方の表面にオーミック電極層を形成する第３工程とをこの順序で含む炭化珪素半導体装置の製造方法であって、
    前記熱酸化膜と前記ＳｉＣ基板との境界面における窒素濃度が５×１０ １９ ｃｍ −３ 以上となる条件で前記第１工程を実施することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記熱酸化膜における最大窒素濃度が１×１０２０ｃｍ−３以上となる条件で前記第１工程を実施することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 窒素及び酸素を含有する分子を含むガス雰囲気の下、１１５０℃以上の温度でＳｉＣ基板の一方の表面を熱酸化して熱酸化膜を形成するとともに、その過程で前記ＳｉＣ基板の一方の表面に窒素を導入する第１工程と、
    エッチングにより前記ＳｉＣ基板の一方の表面から前記熱酸化膜を除去した後、前記ＳｉＣ基板の一方の表面をラジカルに暴露することにより、前記ＳｉＣ基板の一方の表面に導入された窒素のうちＳｉＣの格子に導入された窒素を残しつつ、前記ＳｉＣ基板の一方の表面に窒素を導入する過程で前記ＳｉＣ基板の一方の表面に形成されたＳｉ−Ｎ結合体及びＣ−Ｎ結合体を除去して、前記ＳｉＣ基板の一方の表面にｎ型ＳｉＣ層を形成する第２工程と、
    前記ＳｉＣ基板の一方の表面にオーミック電極層を形成する第３工程とをこの順序で含む炭化珪素半導体装置の製造方法であって、
    前記熱酸化膜における最大窒素濃度が１×１０ ２０ ｃｍ −３ 以上となる条件で前記第１工程を実施することを特徴とする炭化珪素半導体装置の製造方法。
  4. 前記第１工程においては、前記熱酸化膜の下面から５〜２０ｎｍの深さ位置まで前記ＳｉＣ基板に窒素を導入することを特徴とする請求項１〜３のいずれかに記載の炭化珪素半導体装置の製造方法。
  5. 前記ＳｉＣ基板の他方の表面を窒化珪素膜で覆った状態で前記第１工程を実施することを特徴とする請求項１〜４のいずれかに記載の炭化珪素半導体装置の製造方法。
  6. 前記第２工程においては、バッファードフッ酸を用いたウェットエッチングにより前記ＳｉＣ基板の一方の表面から前記熱酸化膜を除去することを特徴とする請求項１〜５のいずれかに記載の炭化珪素半導体装置の製造方法。
  7. 前記第２工程においては、リモートプラズマ法を用いて前記ＳｉＣ基板の一方の表面に前記ラジカルを供給して前記Ｓｉ−Ｎ結合体及び前記Ｃ−Ｎ結合体を除去することを特徴とする請求項１〜６のいずれかに記載の炭化珪素半導体装置の製造方法。
  8. 前記第２工程においては、ＣＦ４、Ｃ２Ｆ６、ＳｉＦ４、Ｆ２及び／又はＯ２を前記ラジカル源として用いることを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。
  9. 前記第３工程においては、前記ＳｉＣ基板の一方の表面にオーミック電極層を形成した後、４００℃〜５５０℃の範囲内の温度でアニールすることにより、前記ＳｉＣ基板と前記オーミック電極層との接合部分における抵抗を低減させることを特徴とする請求項１〜８のいずれかに記載の炭化珪素半導体装置の製造方法。
  10. 前記炭化珪素半導体装置がショットキーバリアダイオードであることを特徴とする請求項１〜９のいずれかに記載の炭化珪素半導体装置の製造方法。
  11. 前記炭化珪素半導体装置がｐｎダイオードであることを特徴とする請求項１〜９のいずれかに記載の炭化珪素半導体装置の製造方法。
JP2014511623A 2013-10-08 2013-10-08 炭化珪素半導体装置の製造方法 Active JP5681835B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/077401 WO2015052782A1 (ja) 2013-10-08 2013-10-08 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP5681835B1 true JP5681835B1 (ja) 2015-03-11
JPWO2015052782A1 JPWO2015052782A1 (ja) 2017-03-09

Family

ID=52684866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014511623A Active JP5681835B1 (ja) 2013-10-08 2013-10-08 炭化珪素半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9496366B2 (ja)
EP (1) EP2905806B1 (ja)
JP (1) JP5681835B1 (ja)
CN (1) CN104704611B (ja)
TW (1) TWI543243B (ja)
WO (1) WO2015052782A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
CN109326659B (zh) * 2018-09-26 2021-04-23 南京大学 一种高响应度低暗电流PIN结构的4H-SiC紫外探测器及其制备方法
DE112019006756T5 (de) 2019-01-29 2021-10-14 Mitsubishi Electric Corporation Halbleiterelement und leistungswandlereinheit
CN111710599A (zh) * 2020-06-30 2020-09-25 全球能源互联网研究院有限公司 一种碳化硅欧姆接触的制备方法
CN112768510A (zh) * 2021-01-22 2021-05-07 成都杰启科电科技有限公司 一种常温下形成低电阻欧姆接触的方法及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086196A1 (ja) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. 炭化珪素半導体装置の製造方法
JP2010067937A (ja) * 2008-08-12 2010-03-25 Shindengen Electric Mfg Co Ltd ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP2011165941A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2012017878A1 (ja) * 2010-08-02 2012-02-09 日産自動車株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU6391699A (en) 1998-09-16 2000-04-03 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP2006024880A (ja) 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4996828B2 (ja) * 2005-03-23 2012-08-08 本田技研工業株式会社 接合型半導体装置の製造方法
JP5037003B2 (ja) * 2005-11-25 2012-09-26 一般財団法人電力中央研究所 ショットキーバリアダイオードおよびその使用方法
US20110169015A1 (en) * 2008-08-26 2011-07-14 Honda Motor Co., Ltd. Bipolar semiconductor device and method for manufacturing same
JP5682556B2 (ja) * 2009-10-05 2015-03-11 住友電気工業株式会社 半導体装置
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
CN102244099B (zh) * 2011-06-23 2013-04-17 西安电子科技大学 外延沟道的SiCIEMOSFET器件及制备方法
JP5646570B2 (ja) * 2012-09-26 2014-12-24 株式会社東芝 半導体装置及びその製造方法
CN104137266B (zh) * 2012-12-27 2015-07-15 松下电器产业株式会社 碳化硅半导体装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086196A1 (ja) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. 炭化珪素半導体装置の製造方法
JP2010067937A (ja) * 2008-08-12 2010-03-25 Shindengen Electric Mfg Co Ltd ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP2011165941A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2012017878A1 (ja) * 2010-08-02 2012-02-09 日産自動車株式会社 半導体装置

Also Published As

Publication number Publication date
CN104704611B (zh) 2017-04-05
US20160056260A1 (en) 2016-02-25
EP2905806B1 (en) 2016-08-24
TWI543243B (zh) 2016-07-21
JPWO2015052782A1 (ja) 2017-03-09
EP2905806A1 (en) 2015-08-12
CN104704611A (zh) 2015-06-10
TW201515073A (zh) 2015-04-16
US9496366B2 (en) 2016-11-15
EP2905806A4 (en) 2015-10-28
WO2015052782A1 (ja) 2015-04-16

Similar Documents

Publication Publication Date Title
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US10134848B2 (en) Semiconductor device having a graphene layer, and method of manufacturing thereof
US10062759B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP5757103B2 (ja) ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
JP5681835B1 (ja) 炭化珪素半導体装置の製造方法
US20140061674A1 (en) SiC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
CN105074886A (zh) 碳化硅半导体器件及其制造方法
US20140346531A1 (en) SiC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2015103631A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104981897A (zh) 制造碳化硅半导体器件的方法
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JPWO2010134344A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6776204B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2017135283A (ja) 半導体装置および半導体装置の製造方法
WO2015194590A1 (ja) 半導体装置および半導体装置の製造方法
JP6822089B2 (ja) 炭化珪素半導体装置の製造方法、および炭化珪素半導体装置
TWI258805B (en) Bipolar transistor, semiconductor device comprising the bipolar transistor and process for fabricating them
JP2008159927A (ja) Ｉｉｉ族窒化物半導体装置とその製造方法
WO2009157299A1 (ja) 半導体装置及びその製造方法
JP5949305B2 (ja) 炭化珪素半導体装置の製造方法
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
JP2005079233A (ja) ショットキーダイオードとその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150109

R150 Certificate of patent or registration of utility model

Ref document number: 5681835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150