CN102132388A - 双极型半导体装置及其制造方法 - Google Patents

双极型半导体装置及其制造方法 Download PDF

Info

Publication number
CN102132388A
CN102132388A CN2009801332463A CN200980133246A CN102132388A CN 102132388 A CN102132388 A CN 102132388A CN 2009801332463 A CN2009801332463 A CN 2009801332463A CN 200980133246 A CN200980133246 A CN 200980133246A CN 102132388 A CN102132388 A CN 102132388A
Authority
CN
China
Prior art keywords
film
semiconductor device
silicon carbide
oxide
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801332463A
Other languages
English (en)
Inventor
根来佑树
堀内明彦
岩永健介
横山诚一
桥本英喜
野中贤一
前山雄介
佐藤雅
清水正章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Honda Motor Co Ltd
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Shindengen Electric Manufacturing Co Ltd filed Critical Honda Motor Co Ltd
Publication of CN102132388A publication Critical patent/CN102132388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66416—Static induction transistors [SIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种降低双极型晶体管的表面态(即表面能级)密度、提高其电流增幅率，从而提高晶体管的性能的双极型半导体装置。双极型半导体装置(100)的半导体元件表面具有表面保护膜(30)，该表面保护膜由在半导体元件表面上形成的热氧化膜(31)和在热氧化膜上形成的堆积氧化膜(32)构成。所述堆积氧化膜中包含的氢元素或氮元素中，至少有一种在1018cm-3以上。

Description

双极型半导体装置及其制造方法
技术领域
本发明涉及一种双极型半导体装置及其制造方法，特别是涉及一种去除半导体元件表面产生的表面态(即表面能级)、提高电流增幅率的双极型半导体装置及其制造方法。
背景技术
与广泛应用于半导体装置的硅相比，由于使用碳化硅(Silicon Carbide，以下简称“SiC”。)的半导体装置的带隙能较大，更加适合高电压、大电力、高温工作的条件，可期待应用于功率器件等。当前研发的SiC功率器件的结构，主要分为“MOS型”与“接合型”两种。
接合型SiC功率半导体器件主要有静电感应晶体管(Static Induction Transistor、“SIT”)、以及结型场效应晶体管(Junction Field Effect Transistor、“JFET”)或双极结型晶体管(Bipolar Junction Transistor、“BJT”)等。
作为以往的BJT的实例，例如有非专利文献1中记载的结构。BJT是在低阻抗的n+型4H-SiC(0001)面8度的OFF基板上，从下往上依次叠加形成n-型高阻抗区域、p型基极区域、以及n+型发射极区域。发射极区域由多个细长形状的区域构成。在发射极区域、基极区域、以及集电极区域上，各自形成有同外部进行电连接的电极。
图7是表示非专利文献1中公开的BJT的断面结构的示意图。BJT500具有n型低阻抗层的集电极区域501、n型高阻抗区域502、p型区域的基极区域503、n型低阻抗的发射极区域504、围绕发射极区域所形成的p型低阻抗区域的基极接触区域505。集电极区域501与基极区域503(基极接触区域505)以及发射极区域504的各自的外部，分别连接有用于电连接的集电极电极506、基极电极507、发射极电极508。另外，除BJT500的电极以外，所有的露出表面上都包覆有表面保护膜509。
在SiC半导体装置中，SiC表面上存在有高密度的未完成结合的原子，形成表面态(即表面能级)。接合型SiC半导体装置内部产生的电子与正孔会在上述表面态(即表面能级)上积极地再结合，为了提高这种半导体装置的电流增幅率，就需要防止电子与正孔的再结合。所以，如果事先将该表面态(即表面能级)去除，就可以减少电子与正孔再结合的几率。
在以往的接合型SiC半导体装置中，关于单极型的MOSFET，如专利文献1和专利文献2所述，是尝试通过形成氧化膜来去除上述的表面态(即表面能级)的。
上述专利文献1公开了一种由金属、氧化膜以及SiC半导体构成的积导层构造体。该积层构造体是在SiC半导体的表面上形成氧化膜，再在该氧化膜上形成金属的MOS结构。在专利文献1中，由于MOS结构的制作条件，电流-电压曲线等的电气特性均受到了影响。因此，对氧化膜的厚度做了规定，排除了MOS结构对表面电位的影响。
另外，专利文献2公开了一种降低SiC半导体装置的门极区域的界面状态(即界面能级)密度的半导体装置的制造方法。该半导体装置是形成了门极绝缘膜的MOS半导体、是单极型的半导体。在专利文献2的半导体装置中，通过降低导电带底部附近形成的界面状态(即界面能级)的密度，形成对于电子的效果，从而可以降低通道区域的阻抗。
【专利文献1】专利3855019号公报
【专利文献2】专利3443589号公报
【非专利文献1】J.Zhang等著《High Power(500V-70A)and High Gain(44-47)4H-SiC Bipolar Junotion Transistors》Materials Science Forum Vols.457-460(2004)pp.1149-1152.
为了让BJT及双极模型SIT等电流驱动型(电流控制型)的晶体管更加有效地工作，可期望通过较少的基极电流等(或SIT的门极电流)来控制较多的主电流。因此，电流增幅率(＝主电流/基极(门极)电流)就成为了重要的参数。另外，流经主电极间的电流称为“主电流”，流经控制电极的基极电流或门极电流称为“控制电流”。
半导体表面的再结合状态是导致上述电流增幅率低下的主要原因。半导体表面存在很多因未结合原子引起的表面态(即表面能级)。在硅中可以通过热氧化，形成不影响设备特性的表面态(即表面能级)密度较低的硅氧化膜界面。另一方面，当前的状况是，对于SiC的热氧化及其后的热处理等，无法充分降低表面态(即表面能级)密度。因此，在双极型SiC半导体装置中，无法抑制其半导体表面的电子与正孔的再结合，难以获得充分的高电流增幅率。
关于以往的在SiC半导体装置中降低其表面态(即表面能级)密度的技术，很多是从提高MOS型晶体管的性能的观点出发的。与此相对，基于提高BJT等双极型晶体管的电流增幅率的观点的以往技术较少。如图8的符号601所示，是一种让影响MOS型晶体管的性能提高的表面态(即表面能级)(界面态(即界面能级))，位于能带隙602中的导电带603附近的能带，从而降低该表面态(即表面能级)密度的公知技术。
另一方面，影响双极型晶体管(n型SiC)的电流增幅率的提高的表面态(即表面能级)，位于能带隙602的中心604(称为“中间能隙[Mid gap]”)的附近。因此，即使使用例如上述专利文献1、2中公开的提高MOS型晶体管性能的技术，也难以降低位于中间能隙604附近的表面态(即表面能级)密度，因而难以提高双极型晶体管的性能。在图8中，符号605为价电子带、符号606为绝缘体的能带隙。
发明内容
鉴于上述问题，本发明的目的在于，提供一种可以降低双极型晶体管的表面态(即表面能级)密度以提高其电流增幅率，从而提高晶体管性能的双极型半导体装置及其制造方法。
本申请的第一个发明的双极型半导体装置，是半导体元件表面上具有表面保护膜的双极型半导体装置，表面保护膜具有由在半导体元件表面上形成的热氧化膜和在热氧化膜上形成的堆积氧化膜构成的积层结构，堆积氧化膜中包含的氢元素或氮元素，至少有一种在1018cm-3以上。
本申请的第二个发明的双极型半导体装置，是半导体元件表面上具有表面保护膜的双极型半导体装置，表面保护膜具有由在半导体表面上形成的热氧化膜、在热氧化膜上形成的堆积氧化膜、以及在堆积氧化膜上形成的堆积氮膜构成的积层结构，堆积氧化膜中包含的氢元素或氮元素，至少有一种在1019cm-3以上。
堆积氧化膜的理想膜厚最好在150nm以上。
所述半导体元件是碳化硅半导体元件，具有在碳化硅半导体结晶的一面上形成的作为n型低阻抗层的集电极区域、在碳化硅半导体结晶的另一面上形成的作为n型低阻抗层的发射极区域、在发射极区域周围形成的p型的基极接触区域、以及位于发射极区域与集电极区域之间的基极区域及n型高阻抗层，且表面保护膜形成在基极区域与发射极区域之间的碳化硅半导体元件的表面上。
所述半导体元件是碳化硅半导体元件，具有在碳化硅半导体结晶的一面上形成的作为n型低阻抗层的漏极区域、在碳化硅半导体结晶的另一面上形成的作为n型低阻抗层的源极区域、在源极区域周围形成的p型的门极区域、以及在源极区域与漏极区域之间的n型高阻抗层，且表面保护膜形成在门极区域与源极区域之间碳化硅半导体元件的表面上。
所述半导体元件是碳化硅半导体元件，具有在碳化硅半导体结晶的一面上形成的作为n型低阻抗层的负极区域、在碳化硅半导体结晶的另一面上形成的作为p型阻抗层的正极区域，且在所述正极区域形成正极，同时，表面保护膜形成在除正极以外的碳化硅半导体元件的表面上。
所述双极型半导体装置中，设置有在高阻抗层内与门极区域相连接的p型的沟道掺杂层。
基于本发明的双极型半导体装置制造方法，是碳化硅半导体元件表面上具有表面保护膜的双极型半导体装置的制造方法，包括在碳化硅半导体元件表面上形成热氧化膜的工程、在热氧化膜上形成堆积氧化膜的工程，表面保护膜由热氧化膜和堆积氧化膜形成，且堆积氧化膜中包含的氢元素或氮元素，至少有一种在1018cm-3以上。
本申请的第二个发明的双极型半导体装置的制造方法，是具有碳化硅半导体元件表面上具有表面保护膜的双极型半导体装置的制造方法，包括在碳化硅半导体元件的表面上形成热氧化膜的工序、在热氧化膜上形成堆积氧化膜的工序、以及在堆积氧化膜上形成堆积氮膜的工序，表面保护膜由热氧化膜、堆积氧化膜和堆积氮膜形成，且堆积氧化膜中包含的氢元素或氮元素，至少有一种在1019cm-3以上。
双极型半导体装置的制造方法，在上述方法中，堆积氧化膜的膜厚最好在150nm以上。
发明效果
本发明的双极型半导体装置，以由氧化膜和堆积氧化膜构成的积层结构或由热氧化膜、堆积氧化膜和堆积氮膜构成的积层结构，来形成碳化硅(SiC)半导体元件的露出表面上的表面保护膜(表面钝化膜)，由于堆积氧化膜中含有一定量的氢元素或氮元素，所以可以降低碳化硅半导体元件上产生的表面态(即表面能级)(中间能隙态)，防止电子与正孔的再结合，从而可以提高双极型碳化硅半导体装置的电流增幅率。另外，在将双极型碳化硅半导体装置用于二极管时，可以对漏泄电流(正方向动作时的再结合电流、反方向动作时的生成电流)进行控制。
另外，通过本发明的双极型半导体装置的制造方法，可以通过简单的流程及较低的成本制造可以发挥上述效果的双极型碳化硅半导体装置。
附图说明
图1是表示本发明实施方式一的双极型半导体装置的制造方法的流程图；
图2是表示实施方式一的双极型半导体装置的制造方法的各个工序相对应的设备结构的断面图；
图3是表示实施方式一的双极型半导体装置(BJT)的设备结构的部分放大纵断面图；
图4是表示本发明实施方式二的双极型半导体装置(BJT)的设备结构的部分放大纵断面图；
图5是表示本发明实施方式三的双极型半导体装置(pn二极管)的设备结构的放大断面图；
图6是表示本发明实施方式四的双极型半导体装置(pn二极管)的设备结构的放大断面图；
图7是表示以往的双极型半导体装置(BJT)的断面图；
图8是表示对造成双极型半导体装置表面态的原因的中间能隙进行说明的能带图。
具体实施方式
下面参照附图，对本发明的理想的几个实施方式进行说明。
实施方式一
下面参照图1～图3，对本发明的双极型半导体装置的实施方式一进行说明。该双极型半导体装置是BJT的实例。参照图1～图3对BJT的制造方法与结构进行说明。图1是表示制造方法的各个工序的流程图。图2的(a)～(g)所示的是在各个工序中制作的BJT100的断面。图3是将图2中的(f)放大，表示表面保护膜的详细结构。
BJT的制造方法由下述的流程(1)～(11)(步骤S11～S21)构成。如图1所示，按照步骤S11至步骤21的顺序执行各个流程。(1)n+型低阻抗的SiC半导体元件的基板(结晶)准备工序(步骤S11)
(2)n-型高阻抗导的形成工序(步骤S12)
(3)p型的沟道掺杂层的形成工序(步骤S13)
(4)基极区域的形成工序(步骤S14)
(5)n+型低阻抗层的形成工序(步骤S15)
(6)发射极蚀刻工序(步骤S16)
(7)离子注入掩膜形成、基极触点用高浓度离子注入、以及活化热处理工序(步骤S17)
(8)界面非活化处理、表面保护膜形成工序(步骤S18)
(9)发射极形成工序(步骤S19)
(10)基极、集电极形成工序(步骤S20)
(11)层间膜与上层电极形成工序(步骤S21)
通过依次实施上述步骤S11～S15，形成图2(a)所示的积层结构。
在基板准备工序(步骤S11)中，准备了n+型低阻抗的SiC半导体元件的基板(结晶)10。基板10中使用了“4H-Sic(0001)8°off”。另外，基板10是BJT100的图中下部作为n型低阻抗层的集电极区域。
在n-型高阻抗层形成工序(步骤S12)中，在SiC半导体元件的基板10上，通过外延生长法，使将厚度为10μm、浓度为1×1016cm-3的氮作为杂质掺杂的高阻抗层11生长。
在沟道掺杂层的形成工序(步骤S13)中，在高阻抗层11上通过外延生长法，使将铝(Al)作为杂质、以4×1017～2×1018cm-3的浓度、0.1～0.5μm的沟道掺杂区域12生长。
在基极区域形成工序(步骤S14)中，在沟道掺杂层12上，同样通过外延生长法使p型的基极区域13生长。
在低阻抗层形成工序(步骤S 15)中，在基极区域13上，通过外延生长法，使将厚度为0.5～2.0μm、浓度为1～5×1019cm-3的氮作为杂质掺杂的n型低阻抗层14生长。该低阻抗层14是随后通过蚀刻处理形成发射极区域的部分。
在接下来的发射极蚀刻工序(步骤S16)中，对于图2(a)所示的积层结构，先在其上面通过CVD法堆积硅氧化膜21，随后进行光刻，再之后通过RIE对硅氧化膜21进行干法刻蚀，从而形成蚀刻掩膜。使用基于该硅氧化膜21的蚀刻掩膜，通过RIE对低阻抗层14进行SiC蚀刻，利用低阻抗层14形成发射极区域14A。在该SiC蚀刻的RIE中，是在HBr气体、CL2气体、H2/O2气体等的环境下，以0.5～2.1μm的深度进行蚀刻。最终获得的结构如图2(b)所示。
在离子注入掩膜形成、基极触点用高浓度离子注入、以及活化热处理工序(步骤S17)中，分别进行如下的处理。
(1)离子注入掩膜
为形成基极接触区域23，形成表面部分露出的掩膜。该掩膜是通过CVD法堆积硅氧化膜，并进行光刻后，通过RIE对硅氧化膜进行干法刻蚀而形成的。另外，在图2(c)中省略了掩膜的图示。在图2(c)中，仅显示了最终形成的基极接触区域23。
(2)基极触点用高浓度离子注入
在形成基极接触区域23的工序中，利用上述的离子注入掩膜进行离子注入，形成基极接触区域23。被注入的离子例如可以是铝(Al)、注入深度例如可以是0.2μm。离子注入量为1×1018～1019cm-3，离子注入所需的能量最大约为400KeV，进行多级离子注入。
(3)活化热处理
在将离子注入层活化的工序中，注入离子后，将注入离子在半导体中进行电活化，同时，进行消除离子注入中产生的结晶缺陷的热处理。在该活化热处理中，将同时进行基极接触区域23的注入离子和再结合控制区域22的注入离子的活化。使用高频热处理炉，在1700～1900℃左右的高温下，进行约10～30分钟左右的热处理。环境气体可以使用例如氩气，或使用真空。
下面对界面非活化处理与表面保护膜形成工序(步骤S18)进行说明。步骤S18的内容如图2(d)所示，是本发明的特征性的部分。在图2(d)中，符号30所示的是表面保护膜。该表面保护膜30详情，将在后述的图3(图2(f)的放大图)中表示。在界面非活化处理与表面保护膜形成工序(步骤S18)中，分别进行下述的处理。
(1)界面非活化处理
在图2(c)所示的BJT100的结构中，对其最上部的SiC表面进行非活化处理。在对SiC表面的非活化处理中，首先进行牺牲氧化，然后进行热氧化(Pyrogenic oxidation)。在牺牲氧化处理中，例如在1100℃的温度环境下进行20小时，在SiC表面上形成牺牲氧化膜。随后将该牺牲氧化膜除去。再在之后的热氧化处理中，例如在1000℃的温度环境下进行1至4小时。随后，使用H2(氢气)在例如1000℃的温度环境下对进行30分钟的POA(Post Oxidation Anneal)热处理。POA是降低SiC氧化膜界面的杂质态密度的热处理。这样，在如图3所示BJT的SiC表面上例如以100
Figure BDA0000047959620000101
的厚度形成热氧化膜31。
(2)表面保护膜形成
在上述热氧化膜31上堆积PSG膜(包括P(磷)的钝化膜(Phospho-Silicate-Glass))，如图3所示例如以5000
Figure BDA0000047959620000111
的厚度形成堆积氧化膜32。随后使用NH3(氨气)进行退火处理(热处理)。该NH3退火处理可在例如740℃的温度环境下进行50～100分钟，压力条件为1mbar。另外，作为气体环境的条件，N2(氮气)与NH3(氨气)的比例为1∶1.2。
基于上述形成的热氧化膜31和堆积氧化膜32的积层结构，在BJT100中露出的SiC表面上形成表面保护膜30(如图2的(d)(e)(f)(g)所示)。即，在从图3的除发射极41的发射极区域14A至除基极42的基极接触区域23的SiC表面上，形成热氧化膜31及堆积氧化膜32。通过这些膜，可以除去SiC表面区域产生的表面态(即表面能级)。
上述的堆积氧化膜32中包含的氢元素或氮元素，最好至少有一种在1018cm-3以上。更理想的状态是在1018cm-3至1023cm-3的范围。这时，如果氢元素和氮元素均低于1018cm-3，则不会得到除去所产生的表面态的效果。另外，如果氢元素和氮元素的任一种超出1023cm-3，则无法维持膜质。
堆积氧化膜32的膜厚最好在150nm以上。这时，更理想的状态是膜厚在150nm至1000nm的范围。如果膜厚低于150nm，即低于电极的膜厚时，则难以通过剥离(list off)法等形成电极。再者，当在半导体元件上施加高电压时，可能导致表面保护膜的绝缘破坏。另外，如果膜厚超过1000nm，不仅会使导入氢元素及氮元素的效果下降，工序时间也会变长，增加制造成本。
除NH3退火处理外，还可进行NO常压气体退火、NO与N2的混合气体(常压)退火、H2常压气体退火、NH3常压气体退火、NH3与N2混合气体(常压)退火等的处理。
在发射极的形成工序(步骤S19)中，在发射极区域14A(低阻抗层14)的表面形成发射极41(图2(e))。发射极41是使用镍及钛，通过蒸着镀膜及溅射等方法形成。电极模式的形成中，可使用光刻、干法刻蚀、湿刻、剥离法等。另外，在发射极41形成后，还要进行降低金属部分与半导体部分之间接触阻抗的热处理。
在基极与集电极的形成工序(步骤S20)中，在基极接触区域23、集电极区域10(基板10)的表面上分别形成基极42和集电极43(图2(f))。集电极43使用镍及钛等，基极42使用钛铝等。各电极42、43通过蒸着镀膜及溅射等方法形成。在电极模式的形成中，使用光刻、干法刻蚀、湿刻、剥离法等。另外，在电极42、43形成后，还要进行降低金属部分与半导体部分之间接触阻抗的热处理。
最后进行层间膜与上层电极的形成工序(步骤S21)。在层间膜与上层电极的形成工序中，形成将多个分离的发射极41在1个电极取出的上层电极51(图2(g))。通过CVD法形成硅氧化膜等作为层间膜52后，通过光刻和蚀刻去除发射极41部分的硅氧化膜等。这样使发射极41露出后，堆积上层电极51。上层电极51的材料可使用例如铝(Al)等。
在上述BJT100的制造方法中，步骤S17中形成的基极触点用高浓度离子注入区域23比作为p型SiC层的沟道掺杂层12更深，并将发射极41、基极42和集电极43分别定义为源极、门极、漏极，使实施方式一的半导体装置及其制造方法还可适用于双极型SIT(静电诱导晶体管)。
在实施方式一的BJT100中，通过由热氧化膜31与堆积氧化膜32构成的表面保护膜30，可以使BJT100或SIT的电流增幅率提高约20％。这时，堆积氧化膜32中含有约2～3×1019cm-3的氢元素(氢原子)、以及约1×1018～1×1019cm-3的氮元素(氮原子)。这时，堆积氧化膜32的膜厚在150～1000nm的范围，可以确认氢元素及氮元素的含有量是之前所示的数值。另外，关于上述电流增幅率的比较效果，本实施方式使用的比较对象，是在标准的表面保护膜的制作中，省略了实施方式一中的N H3退火工程，不向堆积氧化膜中导入氢元素及/或氮元素的技术。
实施方式二
下面参照图4，对本发明双极型半导体装置的第2实施方式进行说明。实施方式二中的双极型半导体装置为BJT200。实施方式二的BJT200的制造工程，与实施方式一相比，仅界面非活化处理与表面保护膜形成工序(步骤S18)的内容不同，其它工序(步骤S11～S17、S19～S21)与实施方式一的BJT制造工序相同。
图4所示的是已经形成了发射极41、基极42、集电极43的状态的断面结构图。在实施方式二中，步骤S18“(1)SiC表面的非活化处理”与“(2)表面保护膜的形成及热处理”与实施方式一相同。在实施方式二的步骤S18中，实施在基于PSG膜的堆积形成堆积氧化膜32后的SiNx堆积工程，最终在堆积氧化膜32上形成例如厚1000～2000
Figure BDA0000047959620000131
的堆积氮化膜33。在实施方式一的BJT100的制造工序中，在PSG膜堆积后进行了NH3退火处理等，在实施方式二中，也可与实施方式一同样，在SiNx堆积之前实施NH3退火处理等。
实施方式二的BJT200中的表面保护膜30，具有由热氧化膜31、堆积氧化膜32、堆积氮化膜33构成的积层结构。这些膜也与实施方式一同样，在从除发射41以外的发射极区域14A至除基极42以外的基极接触区域23的SiC表面上形成。这时，堆积氧化膜32所含的氢元素与氮元素中，至少有一种最好在1018cm-3～1023cm-3的范围。更理想的状态是在1019cm-3以上。如果氢元素与氮元素的含量均低于1018cm-3，则会失去去除所产生的表面态(即表面能级)的效果。另外，如果氢元素与氮元素的任一种的含量超出1023cm-3，则无法维持膜质。
堆积氧化膜32的膜厚最好在150nm至1000nm。如果膜厚低于150nm，即小于电极的膜厚时，则难以通过剥离(list off)法等形成电极。再者，当在半导体元件上施加高电压时，可能导致表面保护膜的绝缘破坏。另外，如果膜厚超过1000nm，不仅会使导入氢元素及氮元素的效果下降，工序时间也会变长，增加制造成本。
在实施方式二的BJT200的制造方法中，与实施方式一的说明同样，可以适用于双极型的SIT(静电诱导晶体管)。
在实施方式二的BJT200中，通过由热氧化膜31、堆积氧化膜32和堆积氮化膜33构成的表面保护膜30，可以使BJT200或SIT的电流增幅率提高约20％。这时，堆积氧化膜32中含有约6×1019cm-3的氢元素(氢原子)、以及约2×1019～6×1019cm-3的氮元素(氮原子)。这时，堆积氧化膜32的膜厚在150～1000nm的范围，可以确认氢元素及氮元素的含有量是之前所示的数值。另外，关于上述电流增幅率的比较效果，本实施方式使用的比较对象，是在标准的表面保护膜的制作中，省略了实施方式一中的N H3退火工程，不向堆积氧化膜中导入氢元素及/或氮元素的技术。
实施方式三
下面参照图5，对本发明的双极型半导体装置的实施方式三进行说明。实施方式三的双极型半导体装置是pn二极管300。与图2(a)所示的积层结构相比，半导体装置为pn二极管300时的积层结构，是由负极区域61与正极区域62构成的2层结构构成。在pn二极管300中，同样对其露出的SiC表面实施界面非活化处理和表面保护膜形成工序。该工序的内容与在实施方式一中说明的步骤S18的工序内容相同。其它制造工序根据pn二极管的制造工序决定或变更。在负极区域61形成负极63，在正极区域62形成正极64。另外，与实施方式方式一同样，在相邻的正极64(或正极区域62)之间的SiC表面上，从图5中除正极64以外的正极区域62至负极区域61，形成由热氧化膜31与堆积氧化膜32的积层结构构成的表面保护膜30。实施方式三也具有与实施方式一相同的效果。热氧化膜31与堆积氧化膜32的制造方法与实施方式一的制造方法相同。
在实施方式三的pn二极管300中，通过由热氧化膜31与堆积氧化膜32构成的表面保护膜30，可以将其表面再结合电流提高约20％，并可抑制漏泄电流。这时，堆积氧化膜32中含有约2～3×1019cm-3的氢元素(氢原子)、以及约1×1018～1×1019cm-3的氮元素(氮原子)。这时，堆积氧化膜32的膜厚在150～1000nm的范围，可以确认氢元素及氮元素的含有量是之前所示的数值。另外，关于上述电流增幅率的比较效果，本实施方式使用的比较对象，是在标准的表面保护膜的制作中，省略了实施方式三中的NH3退火工程，不向堆积氧化膜中导入氢元素及/或氮元素的技术。
实施方式四
下面参照图6，对本发明的双极型半导体装置的实施方式四进行说明。实施方式四的双极型半导体装置是pn二极管400。由于半导体装置是pn二极管400，所以与实施方式三同样，积层结构是由负极区域61与正极区域62构成的2层结构。本实施方式四是在实施方式三的pn二极管中，与实施方式二同样，表面保护膜30是由热氧化膜31、堆积氧化膜32和堆积氧化膜33构成的积层结构形成。在实施方式四的pn二极管400中，同样是对SiC表面实施与实施方式二相同的界面非活化处理和表面保护膜形成工序。该工序的内容与实施方式二中的步骤18中相应的工序相同。其它制造工序的内容由pn二极管的制造工序决定。在图6中，其它结构与图5所示的结构相同。在相邻的正极64(或正极区域62)之间的SiC表面上，与实施方式二同样，由热氧化膜31、堆积氧化膜32及堆积氮化膜33的积层结构构成的表面保护30，被形成在图6中从除正极64以外的正极区域62至负极区域61的SiC表面上。热氧化膜31、堆积氧化膜32及堆积氮化膜33的制造方法，与在实施方式二中说明的制造方法相同。
在实施方式四的pn二极管400中，通过由热氧化膜31、堆积氧化膜32及堆积氮化膜33构成的表面保护膜30，可以使表面再结合电流提高约20％，并可抑制漏泄电流。上述堆积氧化膜32中含有约6×1019cm-3的氢元素(氢原子)、以及约2×1019～6×1019cm-3的氮元素(氮原子)。这时，堆积氧化膜32的膜厚在150～1000nm的范围，可以确认氢元素及氮元素的含有量是之前所示的数值。另外，关于上述电流增幅率的比较效果，本实施方式使用的比较对象，是在标准的表面保护膜的制作中，省略了实施方式四中的堆积氮化膜的形成工程，不向堆积氧化膜中导入氢元素及/或氮元素的技术。
上述各实施方式中说明的结构、形状、大小以及配置关系等，仅为可以理解及实施本发明的概略内容，数值及各结构的组成(材质)等均仅为示例。因此，本发明并不局限于以上说明的实施方式，在不脱离权利要求书所述的技术思想的范围的情况下，还可以有各种形态的变更。
产业上的可应用性
本发明通过形成含有一定浓度的氢元素和氮元素的表面保护膜，去除双极型的SiC半导体设备表面上生成的表面态(即表面能级)，可应用于增高电流增幅率。
符号的说明
10基板
11高阻抗层
12沟道掺杂层
13基极区域
14低阻抗层
14A发射极区域
21硅氧化膜
23基极接触区域
30表面保护膜
31热氧化膜
32堆积氧化膜
33堆积氮化模
41发射极电极
42基极电极
43集电极电极
51上层电极
52层间膜
61漏极区域
62源极区域
100双极型半导体装置(BJT)
200BJT
300pn二极管
400pn二极管

Claims (16)

1.一种在半导体元件的表面上具有表面保护膜的双极型半导体装置，其特征在于：
所述表面保护膜具有积层结构，该积层结构由在所述半导体元件的所述表面上形成的热氧化膜，及形成于所述热氧化膜上的堆积氧化膜所构成，
所述堆积氧化膜所含的氢元素和氮元素中，至少有一种的含量在1018cm-3以上。
2.根据权利要求1所述的双极型半导体装置，其特征在于：
其中，所述堆积氧化膜的膜厚在150nm以上。
3.根据权利要求1所述的双极型半导体装置，其特征在于：
其中，所述半导体元件是碳化硅半导体元件，具有在碳化硅半导体结晶的一面上形成的n型低阻抗层的集电极区域、在所述碳化硅半导体结晶的另一面上形成的n型低阻抗层的发射极区域、在所述发射极区域周围形成的p型基极接触区域、以及在所述发射极区域与所述集电极区域之间的基极区域及n型高阻抗层，
所述表面保护膜形成在所述基极区域与所述发射极区域之间的所述碳化硅半导体元件的表面上。
4.根据权利要求1所述的双极型半导体装置，其特征在于：
其中，所述半导体元件是碳化硅半导体元件，具有在碳化硅半导体结晶的一面上形成的n型低阻抗层的漏极区域、在所述碳化硅半导体结晶的另一面上形成的n型低阻抗层的源极区域、在所述源极区域的周围形成的p型的门极区域、以及在所述源极区域与所述漏极区域之间的n型高阻抗层，
所述表面保护膜形成在所述门极区域与所述源极区域之间的所述碳化硅半导体元件的表面上。
5.根据权利要求1所述的双极型半导体装置，其特征在于：
其中，所述半导体元件是碳化硅半导体元件，具有在碳化硅半导体结晶的一面上形成的n型低阻抗层的负极区域、在所述碳化硅半导体结晶的另一面上形成的p型阻抗层的正极区域，
在所述正极区域上形成正极的同时，所述表面保护膜被形成在除所述正极以外的所述碳化硅半导体元件的表面上。
6.根据权利要求3所述的双极型半导体装置，其特征在于：
其中，所述高阻抗层内设有与所述基极接触区域相连接的p型的沟道掺杂层。
7.一种在半导体元件的表面上具有表面保护膜的双极型半导体装置，其特征在于：
所述表面保护膜具有积层结构，该积层结构由在所述半导体元件的所述表面上形成的热氧化膜、在所述热氧化膜上形成的堆积氧化膜以及在所述堆积氧化膜上形成的堆积氮化膜构成，
所述堆积氧化膜所含的氢元素和氮元素中，至少有一种的含量在1019cm-3以上。
8.根据权利要求7所述的双极型半导体装置，其特征在于：
其中，所述堆积氧化膜的膜厚在150nm以上。
9.根据权利要求7所述的双极型半导体装置，其特征在于：
其中，所述半导体元件是碳化硅半导体元件，具有在碳化硅半导体结晶的一面上形成的n型低阻抗层的集电极区域、在所述碳化硅半导体结晶的另一面上形成的n型低阻抗层的发射极区域、在所述发射极区域周围形成的p型基极接触区域、以及在所述发射极区域与所述集电极区域之间的基极区域及n型高阻抗层，
所述表面保护膜形成在所述基极区域与所述发射极区域之间的所述碳化硅半导体元件的表面上。
10.根据权利要求7所述的双极型半导体装置，其特征在于：
其中，所述半导体元件是碳化硅半导体元件，具有在碳化硅半导体结晶的一面上形成的n型低阻抗层的漏极区域、在所述碳化硅半导体结晶的另一面上形成的n型低阻抗层的源极区域、在所述源极区域周围形成的p型的门极区域、以及在所述源极区域与所述漏极区域之间的n型高阻抗层，
所述表面保护膜形成在所述门极区域与所述源极区域之间的所述碳化硅半导体元件的表面上。
11.根据权利要求7所述的双极型半导体装置，其特征在于：
其中，所述半导体元件是碳化硅半导体元件，具有在碳化硅半导体结晶的一面上形成的n型低阻抗层的负极区域、以及在所述碳化硅半导体结晶的另一面上形成的p型阻抗层的正极区域，
在所述正极区域上形成正极的同时，所述表面保护膜被形成在除所述正极以外的所述碳化硅半导体元件的表面上。
12.根据权利要求9所述的双极型半导体装置，其特征在于：
其中，所述高阻抗层内设有与所述基极接触区域相连接的p型的沟道掺杂层。
13.一种在碳化硅半导体元件的表面上具有表面保护膜的双极型半导体装置的制造方法，其特征在于：
包括，在所述碳化硅半导体元件的所述表面上形成热氧化膜的工序、以及在所述热氧化膜上形成堆积氧化膜的工序，
所述表面保护膜由所述热氧化膜与所述堆积氧化膜形成，且所述堆积氧化膜所含的氢元素与氮元素中，至少有一种的含量在1018cm-3以上。
14.根据权利要求13所述的双极型半导体装置的制造方法，其特征在于：
其中，所述堆积氧化膜的膜厚在150nm以上。
15.一种在碳化硅半导体元件的表面上具有表面保护膜的双极型半导体装置的制造方法，其特征在于：
包括在所述碳化硅半导体元件的所述表面上形成热氧化膜的工序、在所述热氧化膜上形成堆积氧化膜的工序、以及在所述堆积氧化膜上形成堆积氮化膜的工序，
所述表面保护膜由所述热氧化膜、所述堆积氧化膜以及所述堆积氮化膜形成，且所述堆积氧化膜所含的氢元素和氮元素中，至少有一种的含量在1019cm-3以上。
16.根据权利要求15所述的双极型半导体装置的制造方法，其特征在于：
其中，所述堆积氧化膜的膜厚在150nm以上。
CN2009801332463A 2008-08-26 2009-08-25 双极型半导体装置及其制造方法 Pending CN102132388A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-217391 2008-08-26
JP2008217391 2008-08-26
PCT/JP2009/064776 WO2010024243A1 (ja) 2008-08-26 2009-08-25 バイポーラ型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN102132388A true CN102132388A (zh) 2011-07-20

Family

ID=41721411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801332463A Pending CN102132388A (zh) 2008-08-26 2009-08-25 双极型半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20110169015A1 (zh)
EP (1) EP2325872A4 (zh)
JP (1) JPWO2010024243A1 (zh)
CN (1) CN102132388A (zh)
WO (1) WO2010024243A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489926A (zh) * 2012-06-08 2014-01-01 丰田合成株式会社 半导体器件
CN104704611A (zh) * 2013-10-08 2015-06-10 新电元工业株式会社 碳化硅半导体装置的制造方法
CN104201197B (zh) * 2014-08-26 2016-10-05 电子科技大学 一种碳化硅双极性晶体管
CN106684132A (zh) * 2016-12-29 2017-05-17 西安电子科技大学 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013107508A1 (en) * 2012-01-18 2013-07-25 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
US9589953B2 (en) * 2015-03-31 2017-03-07 Ixys Corporation Reverse bipolar junction transistor integrated circuit
WO2018054597A1 (en) 2016-09-26 2018-03-29 Zf Friedrichshafen Ag Method of manufacturing an insulation layer on silicon carbide and semiconductor device
US10861694B2 (en) 2017-01-17 2020-12-08 Zf Friedrichshafen Ag Method of manufacturing an insulation layer on silicon carbide

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3855019B2 (ja) 1998-02-10 2006-12-06 独立行政法人 日本原子力研究開発機構 金属、酸化膜及び炭化珪素半導体からなる積層構造体
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP4671314B2 (ja) * 2000-09-18 2011-04-13 独立行政法人産業技術総合研究所 オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP4330851B2 (ja) * 2001-07-17 2009-09-16 株式会社渡辺商行 半導体装置の製造方法
JP2004158603A (ja) * 2002-11-06 2004-06-03 Toyota Central Res & Dev Lab Inc 半導体素子とその製造方法
JP2005260177A (ja) * 2004-03-15 2005-09-22 Toshiba Corp 半導体装置の製造方法
JP4777676B2 (ja) * 2005-03-23 2011-09-21 本田技研工業株式会社 接合型半導体装置および接合型半導体装置の製造方法
JP2006269641A (ja) * 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
JP4996828B2 (ja) * 2005-03-23 2012-08-08 本田技研工業株式会社 接合型半導体装置の製造方法
JP2006303469A (ja) * 2005-03-25 2006-11-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置
JP4777699B2 (ja) * 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7304334B2 (en) * 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
JP5147244B2 (ja) * 2007-01-17 2013-02-20 関西電力株式会社 バイポーラ型半導体素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489926A (zh) * 2012-06-08 2014-01-01 丰田合成株式会社 半导体器件
CN104704611A (zh) * 2013-10-08 2015-06-10 新电元工业株式会社 碳化硅半导体装置的制造方法
CN104704611B (zh) * 2013-10-08 2017-04-05 新电元工业株式会社 碳化硅半导体装置的制造方法
CN104201197B (zh) * 2014-08-26 2016-10-05 电子科技大学 一种碳化硅双极性晶体管
CN106684132A (zh) * 2016-12-29 2017-05-17 西安电子科技大学 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
CN106684132B (zh) * 2016-12-29 2019-10-01 西安电子科技大学 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法

Also Published As

Publication number Publication date
EP2325872A1 (en) 2011-05-25
JPWO2010024243A1 (ja) 2012-01-26
US20110169015A1 (en) 2011-07-14
WO2010024243A1 (ja) 2010-03-04
EP2325872A4 (en) 2013-11-20

Similar Documents

Publication Publication Date Title
CN102132388A (zh) 双极型半导体装置及其制造方法
JP4777699B2 (ja) バイポーラ型半導体装置およびその製造方法
JP4942134B2 (ja) 炭化珪素半導体装置の製造方法
JP4793293B2 (ja) 炭化珪素半導体装置及びその製造方法
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN111081759B (zh) 一种增强型碳化硅mosfet器件及其制造方法
CN104008969B (zh) 半导体装置的制造方法
JP5411422B2 (ja) バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法
US20150357405A1 (en) Semiconductor device
CN107078160A (zh) 半导体装置
JP4956783B2 (ja) 炭化珪素半導体装置の製造方法
US9443926B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
JP2009158528A (ja) 半導体装置
EP1705712A1 (en) Method for manufacturing junction semiconductor device
CN107039268A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN108257861B (zh) 一种栅氧化层的制备方法及mos功率器件
JP5676923B2 (ja) 半導体装置の製造方法および半導体装置
CN109564932A (zh) 半导体装置
CN109478569A (zh) 碳化硅半导体装置以及碳化硅半导体装置的制造方法
CN109791889A (zh) 在碳化硅上制造绝缘层的方法和半导体装置
US9960158B2 (en) Semiconductor device
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JPWO2010024239A1 (ja) 接合型半導体装置およびその製造方法
CN113299552A (zh) 一种碳化硅n沟道双极型功率器件的制备方法
CN105529372B (zh) Tmbs器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110720