JP2006351587A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006351587A
JP2006351587A JP2005172247A JP2005172247A JP2006351587A JP 2006351587 A JP2006351587 A JP 2006351587A JP 2005172247 A JP2005172247 A JP 2005172247A JP 2005172247 A JP2005172247 A JP 2005172247A JP 2006351587 A JP2006351587 A JP 2006351587A
Authority
JP
Japan
Prior art keywords
layer
ions
type semiconductor
semiconductor layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005172247A
Other languages
English (en)
Inventor
Mitsuhiro Takeshita
充大 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005172247A priority Critical patent/JP2006351587A/ja
Publication of JP2006351587A publication Critical patent/JP2006351587A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 動作時の寄生容量が低くて且つ高耐圧を可能とするショットキー接合を含む半導体装置およびその製造方法を提供すること。
【解決手段】 N型エピタキシャル層2上面にショットキーメタル5と接するショットキー接合を有し、該ショットキー接合を取り囲む負の固定電荷領域4をN型エピタキシャル層2上面に有し、負の固定電荷領域4の有する負電荷により該電荷領域4直下のN型エピタキシャル層2層内に空乏層を形成し、ショットキー接合による空乏層と一体と成った空乏層が伸張して耐電圧を向上させると共に反対導電型のP型半導体層を含まないので寄生容量を生ぜず、高耐圧で且つ低容量なショットキー接合を含む半導体装置となる。
【選択図】 図1

Description

本発明はショットキーバリアダイオードの高速化に関する。
従来の半導体装置としては、高濃度N型半導体基板の上層にN型エピタキシャル層が形成され、該エピタキシャル層の表面から層内へ延在した環状の高濃度P型環状層が形成され、N型エピタキシャル層と高濃度P型環状層とで占められた半導体基板の第一主面の該高濃度P型環状層で囲われたN型エピタキシャル層の表面と該エピタキシャル層表面から外周の高濃度P型環状層へはみ出た面に窓開けされた絶縁皮膜が覆って形成され、該絶縁皮膜で覆われない半導体基板の第一主面である高濃度P型環状層表面と該高濃度P型環状層表面で囲まれたN型エピタキシャル層の表面とを覆って絶縁皮膜の周辺へ延在したショットキーメタルが形成され、半導体基板の第二主面である高濃度N型半導体基板の表面にメタライズ層が形成されたものがあった(例えば、非特許文献1参照)。
図3は、前記非特許文献1に記載された従来の半導体装置を示すものである。図3において、11は高濃度N型半導体基板、12はN型エピタキシャル層、13は絶縁皮膜、14は高濃度P型環状層、15はショットキーメタル、16はメタライズ層を各々示しており、N型エピタキシャル層12とショットキーメタル15との界面がショットキー接合として機能し、逆バイアスを掛けた際にN型エピタキシャル層12とショットキーメタル15との界面よりN型エピタキシャル層12層内へ現れている空乏層とN型エピタキシャル層12と高濃度P型環状層14との界面からN型エピタキシャル層12へ現れている空乏層とが連続一体に拡がって、空乏層全体として水平方向へ大きく拡がるので該空乏層の曲率を小さくする作用があり、電界集中の発生が生じにくくなって耐電圧を向上させる効果が有った。
M.P.Lepselter and S.M.Sze 「Silicon Schottky Barrier Diode Near-ldeal-V Characteristics」 Bell Syst.tech.J., 47 1968年 P.195
しかしながら、前記従来の構成では、空乏層と高濃度P型環状層14とが静電容量成分を有し、寄生容量と成って現れる。
この事は、半導体装置に高周波成分を含む入力が加わった際に半導体装置としての動作に遅延を生じさせ、加わった入力を正確に反映した動作が出来なくなり、半導体装置としての高周波特性が制限されるという課題を有していた。
本発明は、前記従来の課題を解決するもので、動作時の寄生容量が低くて且つ高耐圧を可能とするショットキー接合を含む半導体装置およびその製造方法を提供することを目的とする。
前記従来の課題を解決するために、本発明に係る半導体装置は、一導電型半導体層の表面に有するショットキー接合により該半導体層内に形成される第一の空乏層と、ショットキー接合を環状に取り囲んで半導体層の表面に有する一電荷型の絶縁層により該半導体層内に形成される第二の空乏層とを有し、逆バイアス印加に際して前記第一の空乏層と前記第二の空乏層とが連続一体に伸張する事を特徴とする。
一導電型半導体層はN型シリコン半導体層で、一電荷型の絶縁層は、シリコン酸化膜で該酸化膜を負電荷に保つイオンを有していればよい。
一導電型半導体層はP型シリコン半導体層で、一電荷型の絶縁層は、シリコン酸化膜で該酸化膜を正電荷に保つイオンを有してもよい。
酸化膜を負電荷に保つイオンは、Al、Cl、F、のイオンの内一つまたは、それらの複数を含むイオンであればよい。
酸化膜を正電荷に保つイオンは、Na、K、Cs、Ca、のイオンの内一つまたは、それらの複数を含むイオンであればよい。
本発明に係る半導体装置の製造方法は、高濃度N型半導体基板の上層にエピタキシャル成長させたN型半導体層を形成し、半導体基板の第一主面であるN型半導体層の表面に熱酸化法にて酸化膜である絶縁皮膜を形成する初期酸化工程と、初期酸化工程終了後の絶縁皮膜にフォトリソグラフィーを用いて環状に酸化膜に負の電荷を帯びさせる性質を有するイオンをイオン注入する事によってN型半導体層の上に環状な負の電荷を有する負の固定電荷領域を形成する固定電荷領域形成工程と、固定電荷領域形成工程終了後のN型半導体層上の負の固定電荷領域で囲まれた絶縁皮膜をフォトリソグラフィーを用いた選択的エッチング除去を施し、負の固定電荷領域で囲まれたN型半導体層の表面を露出させてショットキー接続形成用窓を形成する窓開け工程と、窓開け工程終了後の半導体基板の第一主面を占めるN型半導体層の露出面と、負の固定電荷領域と絶縁皮膜との表面を覆ってメタル層を蒸着にて形成し、フォトリソグラフィーを用いた選択的エッチング除去を施してN型半導体層の表面から負の固定電荷領域もしくは絶縁皮膜表面の周辺まで延在するショットキーメタルを形成し、半導体基板の第二主面である高濃度N型半導体基板表面を研削研磨して厚み調整の後、該高濃度N型半導体基板表面に蒸着にてメタライズ層を形成するメタル形成工程と、を備える。
酸化膜に負の電荷を帯びさせる性質を有するイオンは、Al、Cl、F、のイオンの内一つまたは、それらの複数を含むイオンであればよい。
本構成には、一導電型半導体に対する反対導電型半導体を含まないので、一導電型半導体と反対導電型半導体との間に発生する寄生容量を解消することができる。
以上のように、本発明の半導体装置およびその製造方法によれば、動作時の寄生容量を解消して、高耐圧で且つ高周波特性に優れたものとする事ができる。
以下本発明の実施の形態について、図面を参照しながら説明する。
図1は、本発明の実施の形態における半導体装置の断面を示す図である。図1において、1は高濃度N型半導体基板、2はN型エピタキシャル層、3は絶縁皮膜、4は負の固定電荷領域、5はショットキーメタル、6はメタライズ層を各々示している。高濃度N型半導体基板1の上層にN型エピタキシャル層2が形成され、N型エピタキシャル層2の第一主面中央に窓開けされた酸化膜又は窒化膜および両方から成る絶縁皮膜3で該N型エピタキシャル層2の第一主面を覆って形成され、該絶縁皮膜3のN型エピタキシャル層2の第一主面中央に開けられた窓周辺部に酸化膜に負の電荷を帯びさせる性質を有するAl、Cl、F等のイオンを含んだ酸化膜から成る環状な負の固定電荷領域4が形成され、N型エピタキシャル層2表面から負の固定電荷領域4もしくは絶縁皮膜3表面周辺まで延在したTi、Mo、Cr、Al等から成る単層または多層のショットキーメタル5が形成され、半導体基板の第二主面である高濃度N型半導体基板1の表面にAu、Ag、Cr、Ni等から成る単層または多層のメタライズ層6が形成されて、N型エピタキシャル層2とショットキーメタル5との界面でショットキー接合を成す半導体装置である。
かかる構成によれば負の固定電荷領域4が有する負の固定電荷が作用して該負の固定電荷領域4とN型エピタキシャル層2との界面より該N型エピタキシャル層2の層内へ拡がる第一の空乏層と、N型エピタキシャル層2とショットキーメタル5との界面より該N型エピタキシャル層2の層内へ拡がる第二の空乏層がゼロバイアスの時点より連続一体に存在しており、逆バイアスを掛けられた際に空乏層全体としては水平方向への拡がりが大きくなって伸張し、空乏層の曲率を小さくさせる作用が働いて電界集中部分の発生が起こりにくくなるので電界集中に起因する降伏現象が抑制されて耐電圧を向上させる効果を有する。また、N型エピタキシャル層2の層内と負の固定電荷領域4との関係はN型半導体と負電荷の絶縁体なので空乏層の伸張に伴う寄生容量を発生させることなく耐電圧の向上が可能となる。
ここで、本発明の実施の形態では、一例として環状の負の固定電荷領域4を一箇所としたが各々の間に絶縁皮膜3を有して隔てた二重あるいはそれ以上の複数の負の固定電荷領域4を形成しても良い。
なお、本実施の形態において、一導電型をN型とし、一電荷型を負電荷として説明したが、一導電型をP型として、一電荷型を正電荷としても良い。
この場合、ショットキーメタル5は、Wから成るショットキーメタルとし、負の固定電荷領域4は酸化膜である絶縁皮膜にNa、K、Cs、Ca、のイオンの内いずれか一つまたは複数のイオンを有する正の固定電荷領域に反転させる事となる。
この様な半導体装置の製造方法は、図2を参考にできる。図2は、本発明の製造過程に沿った断面を示すものである。
図2(a)〜(d)において、1は高濃度N型半導体基板、2はN型エピタキシャル層、3は絶縁皮膜、3aはショットキー接続形成用窓、4は負の固定電荷領域、5はショットキーメタル、6はメタライズ層を各々示しており、図2(a)は、高濃度N型半導体基板1の上層に、例えばエピタキシャル成長させたN型エピタキシャル層2を同導電型のN型半導体層として形成し、半導体基板の第一主面である該エピタキシャル層2の表面に熱酸化法にて酸化膜である絶縁皮膜3を形成する初期酸化工程の終了時点の断面を示している。
ここで、高濃度N型半導体基板1はSiから成る半導体で、P、As、Sb、等をドーパントとして含み、比抵抗10mΩcmから1mΩcm程度で10mm×10mm角から0.1mm×0.1mm角で厚さは300μm程度、N型エピタキシャル層2は比抵抗10Ωcmから0.1Ωcm程度で厚さ10μmから1μm程度、熱酸化時の温度は1000℃程度で絶縁皮膜3の膜厚は5000Å程度とすることが好ましい。
図2(b)は、初期酸化工程終了後の絶縁皮膜3にフォトリソグラフィーを用いて、酸化膜に負の電荷を帯びさせる性質を有するイオンであるAl、Cl、F、等のイオンを含むイオンを環状にイオン注入する事によってN型エピタキシャル層2の上に環状な負の電荷を有する負の固定電荷領域4を形成する固定電荷領域形成工程の終了時点の断面を示している。
図2(c)は、固定電荷領域形成工程終了後のN型エピタキシャル層2上の負の固定電荷領域4で囲まれた絶縁皮膜3をフォトリソグラフィーを用いた選択的エッチング除去にて、負の固定電荷領域4で囲まれたN型エピタキシャル層2表面を露出させるショットキー接続形成用窓3aを形成する窓開け工程終了時点の断面を示している。
図2(d)は、窓開け工程終了後の半導体基板の第一主面を占めるN型エピタキシャル層2の露出面と、負の固定電荷領域4と絶縁皮膜3との表面を覆ってTi、Mo、Cr、Al等から成る単層または多層のメタル層を蒸着にて形成し、フォトリソグラフィーを用いた選択的エッチング除去を施してN型エピタキシャル層2表面から負の固定電荷領域4もしくは絶縁皮膜3表面の周辺まで延在するTi、Mo、Cr、Al等から成る単層または多層のショットキーメタル5を形成し、半導体基板の第二主面である高濃度N型半導体基板1表面を研削研磨して厚み調整の後、該高濃度N型半導体基板1表面に蒸着にてAu、Ag、Cr、Ni等から成る単層または多層のメタライズ層6を形成するメタル形成工程終了時点の断面を示しており、図1と同様な半導体装置が完成する。
かかる製造方法によれば、負の固定電荷領域4は熱拡散等の熱履歴がかからない事が特徴と考えられるので、熱拡散してガードリングを形成することが非常に困難なSiC等に応用が可能である。
また、かかる製造方法によれば、熱拡散を施さないので高濃度N型半導体基板1が有するドーパントがN型エピタキシャル層2へ拡散されて該半導体基板1から該エピタキシャル層2へかけての濃度勾配が緩やかに変化する事を考慮する必要が無いので、熱拡散を施す製造方法よりもN型エピタキシャル層2の厚さを薄く出来るので、通電時の順方向電圧降下を小さく抑える事が可能となる。
ショットキーバリアダイオードとして有用であり、特に高周波タイプに適している。
本発明の実施の形態における半導体装置の断面図 本発明の実施の形態における製造過程に沿った断面図 従来の半導体装置の断面図
符号の説明
1 高濃度N型半導体基板
2 N型エピタキシャル層
3 絶縁皮膜
3a ショットキー接続形成用窓
4 負の固定電荷領域
5 ショットキーメタル
6 メタライズ層
11 高濃度N型半導体基板
12 N型エピタキシャル層
13 絶縁皮膜
14 高濃度P型環状層
15 ショットキーメタル
16 メタライズ層

Claims (7)

  1. 一導電型半導体層の表面に有するショットキー接合により該半導体層内に形成される第一の空乏層と、
    前記ショットキー接合を環状に取り囲んで前記半導体層の表面に有する一電荷型の絶縁層により該半導体層内に形成される第二の空乏層とを有し、
    逆バイアス印加に際して前記第一の空乏層と前記第二の空乏層とが連続一体に伸張する事を特徴とする半導体装置。
  2. 前記一導電型半導体層はN型シリコン半導体層で、
    前記一電荷型の絶縁層は、シリコン酸化膜で該酸化膜を負電荷に保つイオンを有する事を特徴とする請求項1に記載の半導体装置。
  3. 前記一導電型半導体層はP型シリコン半導体層で、
    前記一電荷型の絶縁層は、シリコン酸化膜で該酸化膜を正電荷に保つイオンを有する事を特徴とする請求項1に記載の半導体装置。
  4. 前記イオンは、Al、Cl、F、のイオンの内一つまたは、それらの複数を含むイオンである事を特徴とする請求項1または2に記載の半導体装置。
  5. 前記イオンは、Na、K、Cs、Ca、のイオンの内一つまたは、それらの複数を含むイオンである事を特徴とする請求項1または3に記載の半導体装置。
  6. 高濃度N型半導体基板の上層にエピタキシャル成長させたN型半導体層を形成し、半導体基板の第一主面である前記N型半導体層の表面に熱酸化法にて酸化膜である絶縁皮膜を形成する初期酸化工程と、
    前記初期酸化工程終了後の前記絶縁皮膜にフォトリソグラフィーを用いて環状に酸化膜に負の電荷を帯びさせる性質を有するイオンをイオン注入する事によって前記N型半導体層の上に環状な負の電荷を有する負の固定電荷領域を形成する固定電荷領域形成工程と、
    前記固定電荷領域形成工程終了後の前記N型半導体層上の前記負の固定電荷領域で囲まれた前記絶縁皮膜をフォトリソグラフィーを用いた選択的エッチング除去を施し、前記負の固定電荷領域で囲まれた前記N型半導体層の表面を露出させてショットキー接続形成用窓を形成する窓開け工程と、
    前記窓開け工程終了後の半導体基板の第一主面を占める前記N型半導体層の露出面と、前記負の固定電荷領域と前記絶縁皮膜との表面を覆ってメタル層を蒸着にて形成し、フォトリソグラフィーを用いた選択的エッチング除去を施して前記N型半導体層の表面から前記負の固定電荷領域もしくは前記絶縁皮膜表面の周辺まで延在するショットキーメタルを形成し、半導体基板の第二主面である前記高濃度N型半導体基板表面を研削研磨して厚み調整の後、該高濃度N型半導体基板表面に蒸着にてメタライズ層を形成するメタル形成工程と、を含む事を特徴とする半導体装置の製造方法。
  7. 前記イオンは、Al、Cl、F、のイオンの内一つまたは、それらの複数を含むイオンであることを特徴とする請求項6に記載の半導体装置の製造方法。
JP2005172247A 2005-06-13 2005-06-13 半導体装置およびその製造方法 Pending JP2006351587A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005172247A JP2006351587A (ja) 2005-06-13 2005-06-13 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005172247A JP2006351587A (ja) 2005-06-13 2005-06-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006351587A true JP2006351587A (ja) 2006-12-28

Family

ID=37647167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172247A Pending JP2006351587A (ja) 2005-06-13 2005-06-13 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006351587A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078555A (ja) * 2012-10-09 2014-05-01 Nichia Chem Ind Ltd 電界効果トランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204759A (ja) * 1987-02-17 1988-08-24 シリコニクス インコーポレイテッド プレーナ接合のブレークダウンを増加させる為の方法及び装置
JP2003282888A (ja) * 2002-03-22 2003-10-03 Mitsubishi Electric Corp 半導体装置およびその製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204759A (ja) * 1987-02-17 1988-08-24 シリコニクス インコーポレイテッド プレーナ接合のブレークダウンを増加させる為の方法及び装置
JP2003282888A (ja) * 2002-03-22 2003-10-03 Mitsubishi Electric Corp 半導体装置およびその製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078555A (ja) * 2012-10-09 2014-05-01 Nichia Chem Ind Ltd 電界効果トランジスタ

Similar Documents

Publication Publication Date Title
TWI527212B (zh) 雙載子接合電晶體及其製造方法
JP5145694B2 (ja) SiC半導体縦型MOSFETの製造方法。
JP5687128B2 (ja) 半導体装置およびその製造方法
JP5645766B2 (ja) GaNベースの薄膜トランジスタの製造方法
JP5669712B2 (ja) 半導体装置の製造方法
JP2008112834A (ja) 炭化ケイ素半導体装置の製造方法
JP5321933B2 (ja) セルフ・アライン型ゲーテッド・ショットキー・ダイオードのガード・リングの構造
JP2013084844A (ja) 炭化珪素半導体装置及びその製造方法
JP2016035989A (ja) 半導体装置
JP2006210479A (ja) ショットキーバリアダイオードおよびその製造方法
JP2005135972A (ja) 半導体装置の製造方法
JP7152117B2 (ja) 半導体装置の製造方法および半導体装置
JP2006351587A (ja) 半導体装置およびその製造方法
JP2006024940A (ja) 層配置および層配置の製造方法
JP2007235064A (ja) ショットキーバリア半導体装置及びその製造方法
JP6013817B2 (ja) ジャンクションバリアショットキーダイオードの製造方法
JP6682289B2 (ja) 半導体装置およびその製造方法
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法
JP5975940B2 (ja) 炭化珪素半導体装置の製造方法
JP2012174852A (ja) 半導体装置およびその製造方法
TWI631705B (zh) 半導體元件與其製造方法
JP2006344782A (ja) チップ型半導体素子とその製造方法
JP2008227114A (ja) 半導体装置およびその製造方法
JP2007088342A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110916