DE112007000697B4 - Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE112007000697B4
DE112007000697B4 DE112007000697T DE112007000697T DE112007000697B4 DE 112007000697 B4 DE112007000697 B4 DE 112007000697B4 DE 112007000697 T DE112007000697 T DE 112007000697T DE 112007000697 T DE112007000697 T DE 112007000697T DE 112007000697 B4 DE112007000697 B4 DE 112007000697B4
Authority
DE
Germany
Prior art keywords
layer
region
metal layer
electrode
type sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112007000697T
Other languages
English (en)
Other versions
DE112007000697T5 (de
Inventor
Kenichi Ohtsuka
Naruhisa Miura
Masayuki Imaizumi
Tatsuo Oomori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112007000697T5 publication Critical patent/DE112007000697T5/de
Application granted granted Critical
Publication of DE112007000697B4 publication Critical patent/DE112007000697B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leistungshalbleitervorrichtung, die folgendes aufweist: – eine Halbleiterschicht (2) mit einer Oberfläche, wobei die Halbleiterschicht (2) aus SiC gebildet ist; – einen Halbleiterbereich (13) eines vorbestimmten Leitfähigkeits-Typs, wobei der Halbleiterbereich (13) in der Halbleiterschicht (2) derart gebildet ist, dass er zumindest in einem Bereich der Oberfläche der Halbleiterschicht (2) freiliegt; – eine erste Isolierschicht (8), die auf dem Halbleiterbereich (13) gebildet ist; – eine Elektrode (9, 11), die auf dem Halbleiterbereich (13) oder auf der ersten Isolierschicht (8) gebildet ist; – eine erste Metallschicht (14), die auf der Elektrode (11) gebildet ist und mindestens ein Material enthält, das aus der aus Pt, Ti, Mo, W und Ta bestehenden Gruppe ausgewählt ist; – eine zweite Metallschicht (15), die auf der ersten Metallschicht (14) gebildet ist und Cu enthält; und – eine zweite Isolierschicht (10), die in einem Bereich gebildet ist, der sich auf der Oberfläche der Halbleiterschicht (2) und/oder auf einer Oberfläche der ersten Isolierschicht (8) befindet und bei dem es sich um einen anderen Bereich als einen Bereich handelt, in dem die Elektrode (9, 11) gebildet ist, wobei sich die erste und die zweite Metallschicht (14, 15) über der zweiten Isolierschicht (10) erstrecken.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitervorrichtung, bei der es sich um eine Leistungsvorrichtung handelt.
  • Stand der Technik
  • Aus der Druckschrift US 5 385 855 A ist eine Leistungshalbleitervorrichtung bekannt, welche eine SiC-Struktur aufweist.
  • Aus der Druckschrift WO 1997/33308 A1 ist eine Halbleitervorrichtung bekannt, bei welcher der ohmsche Kontakt zwischen einer Elektrode und einem Halbleiterelement optimiert ist. Zu diesem Zweck kommt eine elektrisch leitfähige Barriere, d. h. eine Metallschicht, zum Einsatz.
  • Aus der Druckschrift EP 1 577 931 A2 ist eine hitzebeständige ohmsche Elektrode bekannt.
  • Aus der Druckschrift EP 1 460 681 A2 ist eine Siliziumkarbid-Halbleitervorrichtung bekannt, die folgendes umfasst: eine Halbleiterschicht, die aus Siliziumkarbid besteht; eine Elektrode, die auf der Halbleiterschicht vorhanden ist; einen dielektrischen Zwischenschicht-Film, der auf der Elektrode vorhanden ist; und eine Zwischenverbindung, die durch den dielektrischen Zwischenschicht-Film hindurch verläuft und bis zu der Elektrode reicht. Die Elektrode umfasst einen ersten Elektrodenabschnitt, der mit der Halbleiterschicht in Kontakt ist, und einen zweiten Elektrodenabschnitt, der aus einem Metall besteht, dessen Haftung an dem dielektrischen Zwischenschicht-Film stärker ist als die Haftung des ersten Elektrodenabschnitts an dem dielektrischen Zwischenschicht-Film und der zwischen dem ersten Elektrodenabschnitt und dem dielektrischen Zwischenschicht-Film so angeordnet ist, dass der zweite Elektrodenabschnitt die Seitenflächen und wenigstens einen Teil der oberen Fläche des ersten Elektrodenabschnitts abdeckt, so dass die erste Elektrode nicht in direktem Kontakt mit dem dielektrischen Zwischenschicht-Film ist.
  • Aus der Druckschrift JP 2005-311 284 A ist eine weitere Halbleitervorrichtung bekannt.
  • In den letzten Jahren sind Verbesserungen bei den Eigenschaften von Leistungsvorrichtungen unter dem Gesichtspunkt der Energieersparnis erforderlich geworden. Zum Erfüllen der Erfordernisse werden Leistungsvorrichtungen, die SiC (Siliziumkarbid) verwenden, zusätzlich zu herkömmlichen Leistungsvorrichtungen, die Si (Silizium) verwenden, als vielversprechende Leistungsschaltvorrichtungen der nächsten Generation mit hoher Durchbruchspannung und geringem Verlust betrachtet. Beispiele für die Leistungsvorrichtungen beinhalten einen MISFET (einen Feldeffekttransistor mit einer Metall-Isolator-Halbleiterstruktur; bei einem Beispiel des Isolators handelt es sich um ein Oxid, wie zum Beispiel Siliziumoxid, und bei einem Beispiel des MIS handelt es sich um einen MOS), eine Schottky-Diode und dergleichen.
  • Zum Beispiel verwendet ein MOSFET mit SiC eine Vorrichtungsstruktur gemäß der herkömmlichen Vorrichtungsstruktur eines MOSFET, der Si verwendet. Da SiC einen höheren Bandabstand als Si aufweist, ist der SiC-MOSFET in der Lage, bei höheren Temperaturen zu arbeiten als der herkömmliche Si-MOSFET, der bei einer Temperatur von weniger als 200°C betrieben wird. Die Patentdokumente 1 bis 5 offenbaren Techniken, die sich auf SiC verwendende Halbleitervorrichtungen beziehen.
    Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2005-310902 A
    Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 09-22922 A (1997)
    Patentdokument 3: Japanische Patentanmeldungs-Offenlegungsschrift JP 2006-32456 A
    Patentdokument 4: Japanische Patentanmeldungs-Offenlegungsschrift JP 2000-101099 A
    Patentdokument 5: Japanische Patentanmeldungs-Offenlegungsschrift JP 2005-268430 A
  • Herkömmlicherweise wird Al (Aluminium) oder ein Material auf Al-Basis, das Al als Hauptkomponente aufweist und Legierungen aus Al mit Si, Cu (Kupfer), Ti (Titan), Pd (Palladium) und dergleichen beinhaltet, als Metallmaterial für die Zwischenverbindung bei Leistungsvorrichtungen verwendet. Wenn jedoch das Material auf Al-Basis als Metallmaterial für die Zwischenverbindung verwendet wird, besteht bei einem Betrieb bei einer hohen Temperatur von über 200°C die Tendenz, dass das Metallmaterial mit einer Elektrode, die mit einem Halbleiterbereich in einem Halbleitersubstrat oder einer Siliziumschicht oder dergleichen, die auf der Oberfläche des Halbleitersubstrats ausgebildet ist, reagiert und eine Oxidation der Oberfläche des Metallmaterials hervorgerufen wird, so dass die Zuverlässigkeit der Vorrichtung beeinträchtigt wird.
  • In Anbetracht des vorstehend geschilderten Problems mit dem Material auf Al-Basis schlägt das vorstehend genannte Patentdokument 1 die Verwendung eines Materials auf Cu-Basis als Zwischenverbindungsmetall bei einer SiC-Leistungsvorrichtung vor. Der Wärmeausdehnungskoeffizient von Cu beträgt jedoch 17 × 10–6 K–1, und dieser Wert unterscheidet sich beträchtlich von denen von Halbleitermaterialien, wie zum Beispiel Si (das einen Wärmeausdehnungskoeffizienten von 4,2 × 10–6 K–1 hat) und SiC (das einen Wärmeausdehnungskoeffizienten von 3,7 × 10–6 K–1 hat).
  • Aus diesem Grund führt die Verwendung des Materials auf Cu-Basis als Metallmaterial für die Zwischenverbindung bei Leistungsvorrichtungen, die Si und SiC verwenden, zur Entstehung einer Belastung bei den Leistungsvorrichtungen während des Betriebs bei hohen Temperaturen, so dass sich dadurch wiederum das Problem hinsichtlich der Zuverlässigkeit der Vorrichtungen ergibt.
  • Offenbarung der Erfindung
  • In Anbetracht der obigen Ausführungen besteht die Aufgabe der vorliegenden Erfindung in der Angabe einer Leistungshalbleitervorrichtung, die weniger anfällig für das Auftreten einer Reaktion zwischen einem Metallmaterial für die Zwischenverbindung und einer mit einem Halbleiterbereich verbundenen Elektrode während ihres Betriebs bei hohen Temperaturen ist und die insgesamt weniger anfällig für derartige Belastungen im Betrieb bei hohen Temperaturen ist.
  • Gemäß einem ersten Aspekt der Erfindung wird eine Leistungshalbleitervorrichtung angegeben, die folgendes aufweist:
    eine Halbleiterschicht mit einer Oberfläche, wobei die Halbleiterschicht aus SiC gebildet ist;
    einen Halbleiterbereich eines vorbestimmten Leitfähigkeits-Typs, wobei der Halbleiterbereich in der Halbleiterschicht derart gebildet ist, dass er zumindest in einem Bereich der Oberfläche der Halbleiterschicht freiliegt;
    eine erste Isolierschicht, die auf dem Halbleiterbereich gebildet ist;
    eine Elektrode, die auf dem Halbleiterbereich oder auf der ersten Isolierschicht gebildet ist;
    eine erste Metallschicht, die auf der Elektrode gebildet ist und mindestens ein Material enthält, das aus der aus Pt, Ti, Mo, W und Ta bestehenden Gruppe ausgewählt ist;
    eine zweite Metallschicht, die auf der ersten Metallschicht gebildet ist und Cu enthält; und
    eine zweite Isolierschicht, die in einem Bereich gebildet ist, der sich auf der Oberfläche der Halbleiterschicht und/oder auf einer Oberfläche der ersten Isolierschicht befindet und bei dem es sich um einen anderen Bereich als einen Bereich handelt, in dem die Elektrode gebildet ist,
    wobei sich die erste und die zweite Metallschicht über der zweiten Isolierschicht erstrecken.
  • In Weiterbildung der Leistungshalbleitervorrichtung ist vorgesehen, dass diese ferner folgendes aufweist:
    eine dritte Metallschicht, die auf der zweiten Metallschicht gebildet ist und mindestens ein Material enthält, das aus der aus Pt, Mo und W bestehenden Gruppe ausgewählt ist.
  • Gemäß einem zweiten Aspekt der Erfindung wird eine Leistungshalbleitervorrichtung angegeben, die folgendes aufweist:
    eine Halbleiterschicht mit einer Oberfläche;
    einen Halbleiterbereich eines vorbestimmten Leitfähigkeits-Typs, wobei der Halbleiterbereich in der Halbleiterschicht derart ausgebildet ist, dass er zumindest in einem Bereich der Oberfläche der Halbleiterschicht freiliegt;
    eine erste Isolierschicht, die auf dem Halbleiterbereich gebildet ist;
    eine Elektrode, die auf dem Halbleiterbereich gebildet ist;
    eine erste Metallschicht, die auf der Elektrode gebildet ist und mindestens ein Material enthält, das aus der aus Pt, Ti, Mo, W und Ta bestehenden Gruppe ausgewählt ist; und
    eine zweite Metallschicht, die auf der ersten Metallschicht gebildet ist und mindestens ein Material enthält, das aus der aus Mo, W und Cu bestehenden Gruppe ausgewählt ist; und
    eine zweite Isolierschicht, die in einem Bereich gebildet ist, der sich auf der Oberfläche der Halbleiterschicht und/oder auf einer Oberfläche der ersten Isolierschicht befindet und bei dem es sich um einen anderen Bereich als den Bereich handelt, in dem die Elektrode gebildet ist,
    wobei sich die erste und die zweite Metallschicht über der zweiten Isolierschicht erstrecken,
    wobei die erste Metallschicht zwischen der auf dem Halbleiterbereich gebildeten Elektrode und der zweiten Isolierschicht vorhanden ist, so dass dadurch verhindert ist, dass die Elektrode und die zweite Isolierschicht miteinander in Kontakt treten.
  • Mit der erfindungsgemäßen Leistungshalbleitervorrichtung wird die Aufgabe in zufriedenstellender Weise gelöst und eine Leistungshalbleitervorrichtung erhalten, die weniger anfällig für Belastungen während des Betriebs bei hohen Temperaturen ist.
  • Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen zeigen:
  • 1 eine Ansicht zur Erläuterung eines Teils einer Leistungshalbleitervorrichtung gemäß einem ersten bevorzugten Ausführungsbeispiel;
  • 2 eine Darstellung zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 3 eine Darstellung zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 4 eine Ansicht zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 5 eine Ansicht zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 6 eine Ansicht zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 7 eine Ansicht zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 8 eine Ansicht zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 9 eine Ansicht zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 10 eine Ansicht zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 11 eine Ansicht zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 12 eine Ansicht zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 13 eine Ansicht zur Erläuterung eines Schrittes bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 14 eine Ansicht zur Erläuterung einer Modifizierung der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 15 eine Ansicht zur Erläuterung einer Modifizierung der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 16 eine Ansicht zur Erläuterung einer Modifizierung der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 17 eine Ansicht zur Erläuterung einer Modifizierung der Leistungshalb-leitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel;
  • 18 eine Ansicht zur Erläuterung eines Teils der Leistungshalbleitervorrichtung gemäß einem zweiten bevorzugten Ausführungsbeispiel;
  • 19 eine Ansicht zur Erläuterung eines Teils der Leistungshalbleitervorrichtung gemäß dem zweiten bevorzugten Ausführungsbeispiel; und
  • 20 eine Ansicht zur Erläuterung eines Teils der Leistungshalbleitervorrichtung gemäß dem zweiten bevorzugten Ausführungsbeispiel.
  • Beste Art und Weise zum Ausführen der Erfindung
  • Erstes bevorzugtes Ausführungsbeispiel
  • Dieses bevorzugte Ausführungsbeispiel sieht eine Leistungshalbleitervorrichtung vor, bei der es sich um eine SiC-Leistungsvorrichtung handelt, die folgendes aufweist: eine Elektrode, die auf einem Halbleiterbereich oder auf einer über einem Halbleiterbereich angeordneten Isolierschicht ausgebildet ist; eine erste Metallschicht, die auf der Elektrode ausgebildet ist und mindestens ein Material enthält, das aus der Gruppe ausgewählt ist, die aus Pt, Ti, Mo, W und Ta besteht; eine zweite Metallschicht, die auf der ersten Metallschicht ausgebildet ist und Cu enthält; sowie eine dritte Metallschicht, die auf der zweiten Metallschicht ausgebildet ist und mindestens ein Material enthält, das aus der aus Pt, Mo und W bestehenden Gruppe ausgewählt ist.
  • 1 zeigt eine Darstellung zur Erläuterung eines Teils der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel. 1 zeigt eine Schnittdarstellung der kleinsten Einheit (die im folgenden auch als Vorrichtungs-Einheitsstruktur bezeichnet wird) der Vorrichtungsstruktur der SiC-Leistungsvorrichtung (beispielsweise einen N-Kanal-SiC-MOSFET). Die Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel ist derart ausgebildet, daß sie eine Vielzahl von derartigen Vorrichtungs-Einheitsstrukturen aufweist, die in bezug auf 1 nach links und nach rechts aufeinander folgend derart angeordnet ist, daß einander benachbarte der Vorrichtungs-Einheitsstrukturen Spiegelbilder von einander sind.
  • Wie in 1 gezeigt, ist eine n-leitende SiC-Driftschicht 2, die als Leistungshalbleiter zum Halten einer Durchbruchspannung dient, durch epitaktisches Aufwachsen auf einer Oberfläche eines als Halbleitersubstrat dienenden, n-leitenden SiC-Substrats 1 mit niedrigem Widerstand gebildet. Die n-leitende SiC-Driftschicht weist eine Dicke in der Größenordnung von 3 μm bis 20 μm auf und weist eine Dotierstoffkonzentration in der Größenordnung von 1 × 1015 bis 15 × 1015/cm3 auf.
  • Ein p-leitender SiC-Bereich 13 und ein n-leitender SiC-Verarmungsbereich 6 sind auf einer Oberfläche der n-leitenden SiC-Driftschicht 2 ausgebildet. Der p-leitende SiC-Bereich 13 beinhaltet einen p-leitenden SiC-Basisbereich 3 und einen p-leitenden SiC-Kontaktbereich 5. Der n-leitende SiC-Verarmungsbereich 6 ist dem p-leitenden SiC-Basisbereich 3 benachbart. Bei dem p-leitenden SiC-Kontaktbereich 5 handelt es sich um einen Teil des p-leitenden SiC-Bereichs 13, der mit einer noch zu beschreibenden Source-Elektrode in Kontakt steht. Ein n-leitender SiC-Sourcebereich 4, der als Halbleiterbereich dient, welcher von dem n-leitenden SiC-Verarmungsbereich 6 getrennt ist und dem p-leitenden SiC-Kontaktbereich 5 benachbart liegt, ist auf einer Oberfläche des p-leitenden SiC-Basisbereichs 3 gebildet.
  • Der p-leitende SiC-Bereich 13 und der n-leitende SiC-Sourcebereich 4 sind durch Ausführen einer Ionenimplantation in der n-leitenden SiC-Driftschicht 2 sowie eine aktivierende Wärmebehandlung von diesen selektiv gebildet. Mit anderen Worten, es sind der p-leitende SiC-Bereich 13 und der n-leitende SiC-Sourcebereich 4, die als Halbleiterbereiche dienen, in der n-leitenden SiC-Driftschicht 2 derart gebildet, daß sie an einem Bereich der Oberfläche der als Halbleiterschicht dienenden n-leitenden SiC-Driftschicht 2 freiliegen.
  • Der p-leitende SiC-Bereich 13 hat eine Dicke in der Größenordnung von 0,5 μm bis 2 μm und eine Dotierstoffkonzentration in der Größenordnung von 3 × 1017 bis 20 × 101 7/cm3. Der n-leitende SiC-Sourcebereich 4 hat eine Dicke in der Größenordnung von 0,3 μm bis 1 μm und eine Dotierstoffkonzentration in der Größenordnung von 5 × 1018 bis 50 × 1018/cm3. Der p-leitende Kontaktbereich 5, der als Bereich des p-leitenden SiC-Bereichs 13 dient, der mit der Source-Elektrode in Kontakt steht, ist durch zusätzliche Ausführung einer selektiven Ionenimplantation derart gebildet, daß er eine Dotierstoffkonzentration in der Größenordnung von 5 × 1018 bis 50 × 1018/cm3 aufweist, die höher ist als die Dotierstoffkonzentration des übrigen Bereichs (des p-leitenden SiC-Basisbereichs 3).
  • Bei einem n-leitenden Bereich in der n-leitenden SiC-Driftschicht 2, in dem der p-leitende SiC-Bereich 13 nicht ausgebildet ist, handelt es sich um den n-leitenden SiC-Verarmungsbereich 6. Die Dotierstoffkonzentration des n-leitenden SiC-Verarmungsbereichs 6 kann gleich der der n-leitenden SiC-Driftschicht 2 bleiben. Alternativ hierzu kann die Dotierstoffkonzentration des n-leitenden SiC-Verarmungsbereichs 6 bis auf die Größenordnung von 3 × 1016 bis 30 × 1016/cm3 erhöht werden, indem zusätzlich eine Ionenimplantation ausgeführt wird oder ein Dotierstoffprofil geändert wird, während die n-leitende SiC-Driftschicht 2 wächst. Durch das Steigern der Dotierstoffkonzentration in dieser Weise erzielt man eine Reduzierung des Widerstands der Anordnung.
  • Eine Source-Elektrode 11, die mit dem n-leitenden SiC-Sourcebereichs 4 elektrisch verbunden ist, ist auf dem n-leitenden SiC-Sourcebereich 4 und dem p-leitenden SiC-Kontaktbereich 5 gebildet. Eine Drain-Elektrode 12 ist an einer unteren Oberfläche des n-leitenden SiC-Substrats 1 mit niedrigem Widerstand gebildet. Eine mehrlagige Struktur mit einer Gateisolierschicht 8, bei der es sich um eine Siliziumoxidschicht handelt, eine Silizium-Oxynitridschicht oder dergleichen handelt, sowie einer Gate-Elektrode 9, bei der es sich um eine Polysiliziumschicht oder eine Metallschicht oder dergleichen handelt, ist auf einem Teil des p-leitenden SiC-Basisbereichs 3, der zwischen dem n-leitenden SiC-Sourcebereich 4 und dem n-leitenden SiC-Verarmungsbereich 6 liegt, auf dem n-leitenden SiC-Verarmungsbereich 6 sowie auf einem Bereich des n-leitenden SiC-Sourcebereichs 4 gebildet. Die Gateisolierschicht 8 weist eine Dicke beispielsweise in der Größenordnung von 10 nm bis 100 nm auf.
  • Eine Zwischenlagen-Isolierschicht 10, bei der es sich um eine Siliziumoxidschicht oder dergleichen handelt, ist auf der mehrlagigen Struktur, welche die Gateisolierschicht 8 und die Gate-Elektrode 9 aufweist, sowie auf dem n-leitenden SiC-Sourcebereich 4 gebildet. Die Zwischenlagen-Isolierschicht 10 wird über der gesamten Oberfläche der n-leitenden SiC-Driftschicht 2 gebildet, nachdem die die Gateisolierschicht 8 und die Gate-Elektrode 9 aufweisende mehrlagige Struktur gebildet worden ist. Anschließend wird ein Bereich der Zwischenlagen-Isolierschicht 10 entfernt, in dem die Source-Elektrode 11 gebildet werden soll. In diesem entfernten Bereich wird die Source-Elektrode 11 gebildet.
  • Mit anderen Worten, es ist die Zwischenlagen-Isolierschicht 10 in einem Bereich vorhanden, der sich auf der Oberfläche der n-leitenden SiC-Driftschicht 2 befindet und bei dem es sich nicht um den Bereich handelt, in dem die Source-Elektrode 11 gebildet wird. Bei der Source-Elektrode 11 und der Drain-Elektrode 12 handelt es sich um Metallschichten, die aus Ni gebildet sind oder Ni enthalten. Wie in 1 gezeigt ist, erstrecken sich eine erste, eine zweite und eine dritte Metallschicht 14 bis 16 über der Zwischenlagen-Isolierschicht 10.
  • Die erste Metallschicht 14 ist auf der Source-Elektrode 11 ausgebildet. Die zweite Metallschicht 15 ist auf der ersten Metallschicht 14 ausgebildet. Die dritte Metallschicht 16 ist auf der zweiten Metallschicht 15 ausgebildet. Die erste, die zweite und die dritte Metallschicht 14 bis 16 sind derart miteinander kombiniert, daß sie die Funktion einer Zwischenverbindungs-Metallschicht haben.
  • Bei der zweiten Metallschicht 15 handelt es sich um einen Bereich, der für eine Hauptfunktion als Zwischenverbindungsleitung verantwortlich ist. Die zweite Metallschicht 15 ist durch eine Metallschicht gebildet, die Cu (Kupfer) enthält, das ein niedriges Reaktionsvermögen und eine hohe elektrische Leitfähigkeit aufweist.
  • Bei der zweiten Metallschicht 15 kann es sich um eine Einzellagenschicht handeln, die aus Cu gebildet ist, oder um eine Mehrlagenschicht oder Legierungsschicht handeln, die Cu enthält. Die zweite Metallschicht 15 weist eine Dicke auf, die zum Beispiel in der Größenordnung von 100 nm bis 700 nm liegt.
  • Die erste Metallschicht 14 hat die Funktion, ein Reagieren der zweiten Metallschicht 15, die als Zwischenverbindungsleitung dient, mit der Zwischenlagen-Isolierschicht 10 (die aus Siliziumoxid besteht) und der Source-Elektrode 11 (die aus einem Metall auf Ni-Basis besteht) während des Betriebs bei hohen Temperaturen zu verhindern, wobei eine solche Reaktion eine Beeinträchtigung der Vorrichtungseigenschaften hervorrufen würde. Weiterhin hat die erste Metallschicht 14 die Funktion, ein Reagieren der zweiten Metallschicht 15 mit dem Polysilizium zu verhindern, bei dem es sich um das Material der Gate-Elektrode 9 handelt.
  • Die erste Metallschicht 14 enthält mindestens eines der nachfolgenden fünf Metalle: nämlich drei Metalle, d. h. Ti (Titan), Pt (Platin) und Ta (Tantal), die ein niedriges Reaktionsvermögen aufweisen; sowie zwei Metalle, d. h. Mo (Molybdän, das einen Wärmeausdehnungskoeffizienten von 5,1 × 10–6 K–1 aufweist) und W (Wolfram, das einen Wärmeausdehnungskoeffizienten von 4,5 × 10–6 K–1 aufweist), deren Wärmeausdehnungskoeffizient ähnlich dem eines Halbleitermaterials ist, wie zum Beispiel Si und SiC. Insbesondere können eine Einzellagenschicht, die aus jedem der vorstehend genannten fünf Metalle gebildet ist, eine Legierungsschicht, die ein beliebiges der fünf Metalle enthält, oder eine Mehrlagenschicht, die eine Einzellagenschicht aus einem beliebigen der fünf Metalle enthält, als erste Metallschicht 14 verwendet werden.
  • Beispiele für die Legierungsschicht können Nitride, wie zum Beispiel TiN, WN, WSiN und TaN zusätzlich zu einer Legierungsschicht aus Metallen, wie TiW und WSi beinhalten. Beispiele für die Mehrlagenschicht können eine solche Struktur wie Pt/Ti/Pt/Ti ... Pt/Ti beinhalten, die man durch Stapeln einer Pt und Ti aufweisenden mehrlagigen Struktur über viele Zyklen erhält. Zusätzlich kann eine mehrlagige Struktur verwendet werden, die die vorstehend beschriebene Legierungsschicht oder Nitrid und die Metallschicht beinhaltet, wie zum Beispiel Ti/TiN- und TaN/Ta-Strukturen.
  • Die erste Metallschicht 14 hat eine Dicke beispielsweise in der Größenordnung von 5 nm bis 100 nm, wenn es sich bei der ersten Metallschicht 14 um eine Einzellagenschicht handelt, und hat eine Dicke in der Größenordnung von 10 nm bis 200 nm, wenn die erste Metallschicht 14 eine Mehrlagenstruktur aufweist. Die erste Metallschicht 14 kann eine relativ hohe Dicke aufweisen, wenn es sich bei der Hauptkomponente der ersten Metallschicht 14 um Mo oder W handelt, die in ihrem Wärmeausdehnungskoeffizienten ähnlich einem Halbleitermaterial sind, wie zum Beispiel Si und SiC.
  • Bei einer Mehrlagenstruktur-Kombination aus der zweiten Metallschicht 15 und der ersten Metallschicht 14 kann es sich um verschiedene Strukturen handeln, wie zum Beispiel Cu/Ti/TiN, Cu/WSiN, Cu/WSi, Cu/TaN/Ta, Cu/Pt/Ti und dergleichen.
  • Wenn es sich bei der Hauptkomponente der zweiten Metallschicht 15, die für die Hauptfunktion als Zwischenverbindungsleitung verantwortlich ist, um Cu handelt, ist es wünschenswert, daß es sich bei der hier verwendeten ersten Metallschicht 14 um eine W enthaltende Legierungsschicht oder um eine Mehrlagenschicht handelt, bei der eine dünne Schicht, die eine Dicke in der Größenordnung von 5 nm bis 20 nm aufweist und die Ti mit geringerem Reaktionsvermögen enthält, als Bodenlagenschicht verwendet wird, die mit der Source-Elektrode 11 in Kontakt steht, und zwar unter Berücksichtigung der Differenz bei den Wärmeausdehnungskoeffizienten zwischen SiC und der zweiten Metallschicht 15.
  • Beispiele der Mehrlagenschicht, bei der die dünne Schicht mit der Dicke in der Größenordnung von 5 nm bis 20 nm und mit Ti mit niedrigerem Reaktionsvermögen als Bodenlagenschicht verwendet wird, die mit der Source-Elektrode 11 in Kontakt steht, beinhalten TiN/Ti (wobei das Ti eine Dicke von 5 nm bis 20 nm aufweist), Ti/TiN (wobei das TiN eine Dicke von 5 nm bis 20 nm aufweist) und Pt/Ti (wobei Ti eine Dicke von 5 nm bis 20 nm aufweist).
  • Das Pt/Ti kann eine Mehrlagenstruktur aufweisen, die man durch Stapeln von Pt/Ti jeweils mit einer Dicke von 5 nm bis 20 nm über viele Zyklen enthält, um dadurch eine Reaktion während des Betriebs bei hohen Temperaturen zu verhindern. Beispiele für die Kombinationen der Einzellagenschicht und der Legierungsschicht, die Ti, Pt und Ta mit geringem Reaktionsvermögen enthalten, beinhalten TiN/Ti, Ti/TiN, Pt/Ti, TaN/Ta und Ta/TaN.
  • Die Zwischenlagen-Isolierschicht 10 hat eine Breite von 3 μm bis 10 μm, wie dies in 1 zu sehen ist, und eine Dicke in der Größenordnung von 1 μm bis 3 μm. Da die Zwischenlagen-Isolierschicht 10 eine größere Breite und Dicke aufweist als die Source-Elektrode 11, ist es notwendig, die Reaktion zwischen der Zwischenlagen-Isolierschicht 10 und der ersten Metallschicht 14 sowie Belastungen von diesen zu berücksichtigen.
  • Unter diesem Gesichtspunkt ist es wünschenswert, daß die hierbei verwendete erste Metallschicht 14 eine W enthaltende Legierungsschicht oder eine Mehrlagenschicht ist, bei der eine dünne Schicht mit einer Dicke in der Größenordnung von 5 nm bis 20 nm, die Ti mit niedrigerem Reaktionsvermögen enthält, als Bodenlagenschicht in Kontakt mit der Source-Elektrode 11 verwendet wird, wenn es sich bei der Hauptkomponente der zweiten Metallschicht 15, die für die Hauptfunktion als Zwischenverbindungsleitung verantwortlich ist, um Cu handelt.
  • Wenn es sich bei der Hauptkomponente der zweiten Metallschicht 14, die für die Hauptfunktion als Zwischenverbindungsleitung verantwortlich ist, um Mo oder W handelt und die erste Metallschicht 14 durch geeignetes Kombinieren einer Einzellagenschicht und einer Legierungsschicht gebildet ist, die Ti, Pt und Ta mit geringem Reaktionsvermögen enthalten, ist es wünschenswert, daß es sich bei der vorliegend verwendeten ersten Metallschicht 14 um eine Mehrlagenschicht handelt, bei der eine dünne Schicht mit einer Dicke in der Größenordnung von 5 nm bis 20 nm als Bodenlagenschicht in Kontakt mit der Zwischenlagen-Isolierschicht 10 verwendet wird.
  • Die dritte Metallschicht 16 hat die Funktion, eine Oxidation der Oberfläche der zweiten Metallschicht 15 während des Betriebs bei hohen Temperaturen zu verhindern, wenn die als Zwischenverbindungsleitung dienende zweite Metallschicht 15 Cu enthält. Bei der dritten Metallschicht 16 handelt es sich um eine Metallschicht, die mindestens ein Material enthält, das aus der aus Pt, Mo und W bestehenden Gruppe ausgewählt ist.
  • Die Verwendung einer derartigen Schicht verhindert das Oxidieren der Oberfläche der zweiten Metallschicht 15. Beispiele für die dritte Metallschicht 16 können eine Legierungsschicht aus TiW und WN sowie eine Mehrlagenschicht, wie zum Beispiel Pt/Ti, zusätzlich zu einer Einzellagenschicht aus Mo, W und Pt beinhalten.
  • Die n-leitende SiC-Driftschicht 2, der p-leitende SiC-Basisbereich 3, der n-leitende SiC-Verarmungsbereich 6, der n-leitende SiC-Sourcebereich 4, der p-leitende SiC-Kontaktbereich 5, die Source-Elektrode 11, die mehrlagige Struktur mit der Gateisolierschicht 8 und der Gate-Elektrode 9, die Zwischenlagen-Isolierschicht 10, die erste, zweite und dritte Metallschicht 14 bis 16 sowie eine auf der Gate-Elektrode 9 ausgebildete Metall-Zwischenverbindungsschicht bilden eine einzelne Vorrichtungs-Einheitsstruktur.
  • Im folgenden wird ein Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß 1 beschrieben. Die 2 bis 13 zeigen Ansichten zur Erläuterung von Schritten bei dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel.
  • Wie in 2 gezeigt ist, wird als erstes die n-leitende SiC-Driftschicht 2 auf dem n-leitenden SiC-Substrat 1 mit geringem Widerstand durch eine Technik zum epitaktischen Aufwachsen gebildet. Wie in 3 gezeigt ist, werden als nächstes eine Fremdstoffionenimplantation in der Oberfläche der n-leitenden SiC-Driftschicht 2 und eine Aktivierungswärmebehandlung von dieser ausgeführt, um den p-leitenden SiC-Bereich 13 in selektiver Weise zu bilden. Der p-leitende SiC-Bereich 13 kann auf eine Dicke in der Größenordnung von 0,5 μm bis 2 μm sowie auf eine Dotierstoffkonzentration in der Größenordnung von 3 × 1017 bis 2 × 1018/cm3 gesteuert werden.
  • Wie in 4 gezeigt ist, werden als nächstes eine Fremdstoffionenimplantation in der Oberfläche des p-leitenden SiC-Bereichs 13 sowie eine Aktivierungswärmebehandlung von diesem ausgeführt, um den n-leitenden SiC-Sourcebereich 4 zu bilden. Im Anschluß daran wird eine selektive Ionenimplantation durchgeführt, um den p-leitenden SiC-Kontaktbereich 5 zu bilden, wie dies in 5 gezeigt ist.
  • Wenn die Dotierstoffkonzentration des n-leitenden SiC-Verarmungsbereichs 6 von der der n-leitenden SiC-Driftschicht 2 verschieden sein soll, wird zum Beispiel eine selektive Ionenimplantation ausgeführt, um den n-leitenden SiC-Verarmungsbereich 6 zu bilden, wie dies in 6 gezeigt ist.
  • Wie in 7 gezeigt ist, wird als nächstes die Gateisolierschicht 8 (zum Beispiel eine Siliziumoxidschicht oder eine Silizium-Oxynitridschicht) auf einem Teil des n-leitenden SiC-Sourcebereichs 4 sowie auf den Oberflächen des p-leitenden SiC-Basisbereichs 3 und des n-leitenden SiC-Verarmungsbereichs 6 durch einen thermischen Oxidationsvorgang oder einen CVD-Vorgang (einen chemischen Abscheidungsvorgang aus der Dampfphase) gebildet, wie dies in 7 gezeigt ist.
  • Als nächstes wird in der in 8 dargestellten Weise die Gatelektrode 9 (zum Beispiel eine Polysiliziumschicht) auf der Gateisolierschicht 8 durch einen CVD-Vorgang und dergleichen gebildet. Wie in 9 gezeigt ist, wird im Anschluß daran die Zwischenlagen-Isolierschicht 10 gebildet, bei der es sich zum Beispiel um eine Siliziumoxidschicht und dergleichen handelt. Ein Teil der Zwischenlagen-Isolierschicht 10, in dem die Source-Elektrode 11 gebildet werden soll, wird in der vorstehend bereits erwähnten Weise entfernt. Wie in 10 gezeigt ist, werden danach die Metallschichten, die aus Ni gebildet sind oder Ni enthalten, als Source-Elektrode 11 und Drain-Elektrode 12 durch einen Metallabscheidungsvorgang und dergleichen gebildet.
  • Wie in 11 gezeigt ist, wird als nächstes die erste Metallschicht 14 auf der Source-Elektrode 11 und der Zwischenlagen-Isolierschicht 10 durch einen Metallabscheidungsvorgang aus der Dampfphase und dergleichen gebildet. Wie in 12 gezeigt ist, wird dann die zweite Metallschicht 15 auf der ersten Metallschicht 14 durch einen Metallabscheidungsvorgang aus der Dampfphase und dergleichen gebildet. Wie in 13 gezeigt ist, wird danach die dritte Metallschicht 16 durch einen Metallabscheidungsvorgang aus der Dampfphase und dergleichen auf der zweiten Metallschicht 15 gebildet.
  • Die Aktivierungswärmebehandlungen der implantierten Ionenspezies in den jeweiligen Schichten können kollektiv vor der Ausbildung der Gateisolierschicht 8 und der Gate-Elektrode 9 oder nach Bedarf durchgeführt werden.
  • Die Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel beinhaltet die erste Metallschicht 14, die mindestens ein Material enthält, das aus der aus Pt, Ti, Mo, W und Ta bestehenden Gruppe ausgewählt ist, sowie die zweite Metallschicht 15, die Cu enthält.
  • Die Ausbildung der ersten Metallschicht 14, die mindestens ein Material enthält, das aus der aus Pt, Ti, Mo, W und Ta bestehenden Gruppe ausgewählt ist, bei denen es sich um Materialien mit niedrigerem Reaktionsvermögen handelt, zwischen der Source-Elektrode 11 und der zweiten Metallschicht 15 verhindert das Auftreten des Phänomens des Einbringens von anderen Metallspezies in die Source-Elektrode 11 selbst während des Betriebs bei hohen Temperaturen.
  • Eine Cu enthaltende Metallschicht wird als zweite Metallschicht 15 verwendet. So wird durch die Anordnung der ersten Metallschicht 14 zwischen dem als Halbleiterbereich dienenden n-leitenden SiC-Sourcebereich 4 und der zweiten Metallschicht 15 die Entstehung von Belastungen vermindert, die aus der Differenz bei den Wärmeausdehnungskoeffizienten zwischen dem n-leitenden SiC-Sourcebereich 4 und der zweiten Metallschicht 15 resultieren.
  • Dadurch wird eine Leistungshalbleitervorrichtung erzielt, die weniger anfällig für das Entstehen einer Reaktion zwischen dem Metallmaterial für die Zwischenverbindung und der mit dem Halbleiterbereich verbundenen Elektrode und dergleichen während des Betriebs der Halbleitervorrichtung bei hohen Temperaturen ist, wobei die Leistungshalbleitervorrichtung ferner weniger anfällig für Belastungen während ihres Betriebs bei hohen Temperaturen ist.
  • Zusätzlich dazu beinhaltet die Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel ferner die dritte Metallschicht 16, die auf der zweiten Metallschicht 15 gebildet ist und zumindest ein Material enthält, das aus der aus Pt, Mo und W bestehenden Gruppe ausgewählt ist. Die Ausbildung der dritten Metallschicht 16, die mindestens ein Material enthält, die aus der aus Pt, Mo und W bestehenden Gruppe ausgewählt ist, bei denen es sich um Materialien mit geringem Reaktionsvermögen handelt, auf der Oberfläche der zweiten Metallschicht 15 verhindert die Beeinträchtigung der Oberfläche der zweiten Metallschicht 15 aufgrund einer Oxidation und dergleichen während des Betriebs bei hohen Temperaturen.
  • Auf diese Weise wird durch die Ausbildung der ersten Metallschicht 14, der zweiten Metallschicht 15 und der dritten Metallschicht 16 auf der Source-Elektrode 11 und der Zwischenlagen-Isolierschicht 10 das Auftreten von Reaktionen der als Zwischenverbindungsleitung wirkenden zweiten Metallschicht 15 mit der Source-Elektrode 11, dem Sourcebereich 4, dem p-leitenden SiC-Bereich 13 und der Zwischenlagen-Isolierschicht 10 während des Betriebs bei hohen Temperaturen sowie das Auftreten von Belastungen verhindert, wobei ferner auch die Oxidation der Oberflächen der Metallschichten verhindert wird.
  • Weiterhin beinhaltet die Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel die Zwischenlagen-Isolierschicht 10, die in einem Bereich gebildet ist, der sich auf der Oberfläche der als Halbleiterschicht dienenden n-leitenden SiC-Driftschicht 2 befindet und bei dem es sich um einen anderen Bereich handelt als den Bereich, in dem die Source-Elektrode 11 gebildet wird. Die erste und die zweite Metallschicht 14 und 15 erstrecken sich über der Zwischenlagen-Isolierschicht 10.
  • Dadurch wird das Auftreten von Reaktionen der zweiten Metallschicht 15 mit der auf der Oberfläche der n-leitenden SiC-Driftschicht 2 ausgebildeten Gate-Isolierschicht 8 und den verschiedenen Schichten (zum Beispiel der Gate-Elektrode 9) unter der Zwischenlagen-Isolierschicht 10 selbst während des Betriebs bei hohen Temperaturen weniger wahrscheinlich, wenn die zweite Metallschicht 15 als Zwischenverbindungsmetall verwendet wird.
  • Die erste, zweite und dritte Metallschicht 14 bis 16 sind vorstehend als auf der Source-Elektrode 11 ausgebildet beschrieben worden. Es kann aber auch eine Struktur verwendet werden, bei der eine zweite Gruppe aus einer ersten, zweiten und dritten Metallschicht unabhängig von den vorstehend genannten ersten drei Metallschichten 14 bis 16 oder zusätzlich zu diesen auf der Gate-Elektrode 9 gebildet ist. In diesem Fall sieht die Struktur folgendermaßen aus: die als erste Isolierschicht dienende Gate-Isolierschicht ist auf dem als Halbleiterbereich dienenden p-leitenden SiC-Basisbereich 3 gebildet; die Gate-Elektrode 9 ist auf der Gate-Isolierschicht 8 gebildet; und die zweite Gruppe aus der ersten, zweiten und dritten Metallschicht ist auf der Gate-Elektrode 9 gebildet.
  • Die Zwischenlagen-Isolierschicht 10 hat dann die Funktion einer zweiten Isolierschicht, die in einem Bereich gebildet ist, der sich auf der Oberfläche der n-leitenden SiC-Driftschicht 2 und auf der Oberfläche der Gate-Isolierschicht 8 befindet und bei dem es sich um einen anderen Bereich als den Bereich handelt, in dem die Gate-Elektrode 9 gebildet wird.
  • Das Herstellungsverfahren kann in diesem Fall einen Schritt beinhalten, in dem ein Bereich der Zwischenlagen-Isolierschicht 10, in dem die Zwischenverbindungsleitungen (die zweite Gruppe aus der ersten, zweiten und dritten Metallschicht) auf der Gate-Elektrode 9 gebildet werden sollen, entweder während des partiellen Entfernens der Zwischenlagen-Isolierschicht 10 zum Bilden der Source-Elektrode 11 oder separat hiervon ausgeführt wird. Auf diese Weise wird der MOSFET durch Ausbilden der ersten, der zweiten und der dritten Metallschicht 14 bis 16 auf der Source-Elektrode 11 und/oder der Gate-Elektrode 9 gebildet.
  • Wenn bei diesem Vorgang das Entfernen des Bereichs der Zwischenlagen-Isolierschicht 10, in dem die Zwischenverbindungsleitungen (die zweite Gruppe aus der ersten, zweiten und dritten Metallschicht) auf der Gate-Elektrode 9 gebildet werden sollen, gleichzeitig mit dem partiellen Entfernen der Zwischenlagen-Isolierschicht 10 zum Bilden der Source-Elektrode 11 ausgeführt wird, werden das Material der Source-Elektrode 11 sowie die erste, die zweite und die dritte Metallschicht 14 bis 16 auf der Gate-Elektrode 9 gebildet.
  • Wenn dagegen das Entfernen des Bereichs der Zwischenlagen-Isolierschicht 10, in dem die Zwischenverbindungsleitungen (die zweite Gruppe aus der ersten, zweiten und dritten Metallschicht) auf der Gate-Elektrode 9 gebildet werden sollen, nach dem Bilden der Source-Elektrode 11 separat von dem partiellen Entfernen der Zwischenlagen-Isolierschicht 10 zum Bilden der Source-Elektrode 11 ausgeführt wird, werden nur die erste, die zweite und die dritte Metallschicht 14 bis 16 in einem Zwischenverbindungs-Leitungsbereich auf der Gate-Elektrode 9 gebildet.
  • 14 veranschaulicht eine Struktur der vorliegenden Leistungshalbleitervorrichtung in dem Fall, in dem letzteres Verfahren zum Bilden der ersten, zweiten und dritten Metallschichten 14 bis 16 auf der Gate-Elektrode 9 verwendet wird.
  • In dem vorstehend erläuterten Fall dient ein Bereich des p-leitenden SiC-Basisbereichs 3, der sich in der Nähe einer Kontaktfläche mit der Gate-Isolierschicht 8 befindet, als Kanalbereich. Jedoch kann auch eine zusätzliche Ionenimplantation in einem Bereich in der Nähe dieses Kanalbereichs ausgeführt werden, um zusätzlich eine Kanalschicht zu bilden.
  • Die 15 und 16 zeigen Darstellungen zur Erläuterung von Modifikationen der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel. Wie unter Bezugnahme auf 15 ersichtlich, ist eine Kanalschicht 7 in der Oberfläche des p-leitenden SiC-Basisbereichs 3, in der Oberfläche eines Bereichs des n-leitenden SiC-Sourcebereichs 4 sowie in der Oberfläche des n-leitenden SiC-Verarmungsbereichs 6 in kontinuierlicher Weise gebildet.
  • Diese Kanalschicht 7 kann durch selektives Implantieren von Ionen in die Oberfläche der als Halbleiterschicht dienenden n-leitenden SiC-Driftschicht 2 gebildet werden, bevor die Ausbildung der Gate-Isolierschicht 8 erfolgt. Mit dieser Ausnahme sind die Vorrichtungskonstruktion und das Herstellungsverfahren identisch mit der Konstruktion und dem Verfahren gemäß 1.
  • Wie unter Bezugnahme auf 16 ersichtlich, ist die Kanalschicht 7 auf der Oberfläche des p-leitenden SiC-Basisbereichs 3, auf der Oberfläche eines Teils des n-leitenden SiC-Source-Bereichs 4 und auf der Oberfläche des n-leitenden SiC-Verarmungsbereichs 6 in kontinuierlicher Weise gebildet. Diese Kanalschicht 7 kann durch Ausbilden einer Halbleiterschicht, wie zum Beispiel einer Siliziumschicht und dergleichen, durch epitaktisches Aufwachsen vor dem Bilden der Gateisolierschicht 8 und anschließendes Ausführen eines photolithographischen Vorgangs gebildet werden, so daß die Halbleiterschicht in dem gleichen Muster wie die Gateisolierschicht 8 vorliegt. Abgesehen hiervon sind die Vorrichtungskonstruktion und das Herstellungsverfahren von dieser identisch mit der Konstruktion und dem Verfahren gemäß 1.
  • Die Kanalschicht 7 kann auch weggelassen werden. Der Fall der 1 entspricht einem Fall, in dem die Kanalschicht 7 weggelassen wird. Wenn die Kanalschicht 7 in der vorstehend beschriebenen Weise vorgesehen ist, kann es sich bei dem Leitfähigkeits-Typ der Kanalschicht 7 entweder um n-Leitfähigkeit oder um p-Leitfähigkeit handeln. Zum Abschwächen von Oberflächenrauheiten, die aus der Aktivierungswärmebehandlung von implantierten Ionenspezies resultieren, ist es wünschenswert, die Kanalschicht 7 durch epitaktisches Aufwachsen zu bilden, wobei dies zu der in 16 dargestellten Struktur führt. Wenn die aus der Aktivierungswärmebehandlung resultierende Oberflächenrauheit gering ist, kann eine Struktur verwendet werden, bei der die Kanalschicht durch selektive Ionenimplantation gebildet ist, wie dies in 15 gezeigt ist.
  • Das n-leitende SiC-Substrat 1 mit niedrigem Widerstand, die n-leitende SiC-Driftschicht 2, der p-leitende SiC-Bereich 13, der n-leitende SiC-Sourcebereich 4 und dergleichen sind bei dem vorliegenden bevorzugten Ausführungsbeispiel aus SiC gebildet.
  • Der MOSFET wird als ein Beispiel der Leistungshalbleitervorrichtung verwendet, und vorstehend ist das Zwischenverbindungsmetall zu der Source-Elektrode 11 des MOSFET beschrieben worden. Die Leistungshalbleitervorrichtung ist jedoch nicht auf einen MOSFET beschränkt. Die vorliegende Erfindung kann in ähnlicher Weise für die Zwischenverbindung von Metall mit jeder Elektrode Anwendung finden, die mit einem Halbleiterbereich in einer Schaltvorrichtung und einer Diodenvorrichtung verbunden ist.
  • Vorstehend ist die Elektrode auf Ni-Basis als Elektrodenmaterial der Source-Elektrode 11 beschrieben worden. Die vorliegende Erfindung kann jedoch auch andere Materialien als ein Material auf Ni-Basis als Elektrodenmaterial verwenden, wie zum Beispiel Al, Ti, eine polykristalline Siliziumschicht und dergleichen.
  • Die Source-Elektrode 11 ist vorstehend in einer derartigen Konfiguration dargestellt, daß sie mit der Zwischenlagen-Isolierschicht 10 in Kontakt steht. Wenn jedoch Bedenken hinsichtlich einer Reaktion zwischen der Source-Elektrode 11 und der Zwischenlagen-Isolierschicht 10 während eines Betriebs bei hohen Temperaturen in Abhängigkeit von den Spezies des Materials der Source-Elektrode 11 bestehen, kann die vorliegende Erfindung auch bei einer Struktur Anwendung finden, bei der die erste Metallschicht 14 zwischen der Source-Elektrode 11 und der Zwischenlagen-Isolierschicht 10 vorhanden ist und die Zwischenlagen-Isolierschicht 10 und die Source-Elektrode 11 von der ersten Metallschicht 14 bedeckt sind, so daß die Source-Elektrode 11 nicht mit der Zwischenlagen-Isolierschicht 10 in Kontakt steht, wie dies in 17 gezeigt ist.
  • Zweites bevorzugtes Ausführungsbeispiel
  • Bei einem zweiten bevorzugten Ausführungsbeispiel handelt es sich um eine Modifizierung der Leistungshalbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel. Die Leistungshalbleitervorrichtung gemäß dem zweiten bevorzugten Ausführungsbeispiel ist derart ausgebildet, daß die vorstehend genannte dritte Metallschicht 16 weggelassen ist.
  • Die 18, 19 und 20 zeigen Ansichten zur Erläuterung der Leistungshalbleitervorrichtung gemäß dem zweiten bevorzugten Ausführungsbeispiel, die derart ausgebildet ist, daß die dritte Metallschicht 16 bei der Struktur der Leistungshalbleitervorrichtung gemäß den 1, 15 bzw. 16 nicht vorhanden ist.
  • Bezugszeichenliste
    • 1
    Substrat
    2
    SiC-Driftschicht
    3
    p-leitender SiC-Basisbereich
    4
    n-leitender SiC-Sourcebereich
    5
    p-leitender SiC-Kontaktbereich
    6
    n-leitender SiC-Verarmungsbereich
    7
    Kanalschicht
    8
    Gateisolierschicht
    9
    Gate-Elektrode
    10
    Zwischenlagen-Isolierschicht
    11
    Source-Elektrode
    12
    Drain-Elektrode
    13
    p-leitender SiC-Bereich
    14–16
    Metallschichten

Claims (3)

  1. Leistungshalbleitervorrichtung, die folgendes aufweist: – eine Halbleiterschicht (2) mit einer Oberfläche, wobei die Halbleiterschicht (2) aus SiC gebildet ist; – einen Halbleiterbereich (13) eines vorbestimmten Leitfähigkeits-Typs, wobei der Halbleiterbereich (13) in der Halbleiterschicht (2) derart gebildet ist, dass er zumindest in einem Bereich der Oberfläche der Halbleiterschicht (2) freiliegt; – eine erste Isolierschicht (8), die auf dem Halbleiterbereich (13) gebildet ist; – eine Elektrode (9, 11), die auf dem Halbleiterbereich (13) oder auf der ersten Isolierschicht (8) gebildet ist; – eine erste Metallschicht (14), die auf der Elektrode (11) gebildet ist und mindestens ein Material enthält, das aus der aus Pt, Ti, Mo, W und Ta bestehenden Gruppe ausgewählt ist; – eine zweite Metallschicht (15), die auf der ersten Metallschicht (14) gebildet ist und Cu enthält; und – eine zweite Isolierschicht (10), die in einem Bereich gebildet ist, der sich auf der Oberfläche der Halbleiterschicht (2) und/oder auf einer Oberfläche der ersten Isolierschicht (8) befindet und bei dem es sich um einen anderen Bereich als einen Bereich handelt, in dem die Elektrode (9, 11) gebildet ist, wobei sich die erste und die zweite Metallschicht (14, 15) über der zweiten Isolierschicht (10) erstrecken.
  2. Leistungshalbleitervorrichtung nach Anspruch 1, die ferner folgendes aufweist: – eine dritte Metallschicht (16), die auf der zweiten Metallschicht (15) gebildet ist und mindestens ein Material enthält, das aus der aus Pt, Mo und W bestehenden Gruppe ausgewählt ist.
  3. Leistungshalbleitervorrichtung, die folgendes aufweist: – eine Halbleiterschicht (2) mit einer Oberfläche; – einen Halbleiterbereich (13) eines vorbestimmten Leitfähigkeits-Typs, wobei der Halbleiterbereich (13) in der Halbleiterschicht (2) derart ausgebildet ist, dass er zumindest in einem Bereich der Oberfläche der Halbleiterschicht (2) freiliegt; – eine erste Isolierschicht (8), die auf dem Halbleiterbereich (13) gebildet ist; – eine Elektrode (11), die auf dem Halbleiterbereich (13) gebildet ist; – eine erste Metallschicht (14), die auf der Elektrode (11) gebildet ist und mindestens ein Material enthält, das aus der aus Pt, Ti, Mo, W und Ta bestehenden Gruppe ausgewählt ist; und – eine zweite Metallschicht (15), die auf der ersten Metallschicht (14) gebildet ist und mindestens ein Material enthält, das aus der aus Mo, W und Cu bestehenden Gruppe ausgewählt ist; und – eine zweite Isolierschicht (10), die in einem Bereich gebildet ist, der sich auf der Oberfläche der Halbleiterschicht (2) und/oder auf einer Oberfläche der ersten Isolierschicht (8) befindet und bei dem es sich um einen anderen Bereich als den Bereich handelt, in dem die Elektrode (11) gebildet ist, – wobei sich die erste und die zweite Metallschicht (14, 15) über der zweiten Isolierschicht (10) erstrecken, – wobei die erste Metallschicht (14) zwischen der auf dem Halbleiterbereich gebildeten Elektrode (11) und der zweiten Isolierschicht (10) vorhanden ist, so dass dadurch verhindert ist, dass die Elektrode (11) und die zweite Isolierschicht (10) miteinander in Kontakt treten.
DE112007000697T 2006-03-22 2007-03-19 Leistungshalbleitervorrichtung Active DE112007000697B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-078348 2006-03-22
JP2006078348 2006-03-22
PCT/JP2007/055514 WO2007108439A1 (ja) 2006-03-22 2007-03-19 電力用半導体装置

Publications (2)

Publication Number Publication Date
DE112007000697T5 DE112007000697T5 (de) 2009-02-05
DE112007000697B4 true DE112007000697B4 (de) 2013-11-07

Family

ID=38522468

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007000697T Active DE112007000697B4 (de) 2006-03-22 2007-03-19 Leistungshalbleitervorrichtung

Country Status (6)

Country Link
US (2) US8093598B2 (de)
JP (2) JP4995187B2 (de)
KR (1) KR101025438B1 (de)
CN (1) CN101395701B (de)
DE (1) DE112007000697B4 (de)
WO (1) WO2007108439A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211666B2 (ja) * 2007-12-06 2013-06-12 株式会社デンソー 絶縁ゲートトランジスタ
WO2010073991A1 (ja) * 2008-12-23 2010-07-01 三菱電機株式会社 半導体装置およびその製造方法
JP2014225692A (ja) * 2008-12-25 2014-12-04 ローム株式会社 半導体装置および半導体装置の製造方法
JP5558392B2 (ja) 2011-03-10 2014-07-23 株式会社東芝 半導体装置とその製造方法
JP2012253108A (ja) 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2012176503A1 (ja) * 2011-06-23 2012-12-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
US9257283B2 (en) * 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
JP5889171B2 (ja) * 2012-12-04 2016-03-22 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP6125420B2 (ja) * 2013-12-26 2017-05-10 株式会社豊田中央研究所 半導体装置
WO2015115202A1 (ja) * 2014-01-28 2015-08-06 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP6246617B2 (ja) * 2014-02-27 2017-12-13 株式会社豊田中央研究所 表面電極を備えている半導体チップ
US9721915B2 (en) 2014-04-16 2017-08-01 Mitsubishi Electric Corporation Semiconductor device
JP6347442B2 (ja) * 2014-08-19 2018-06-27 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6772495B2 (ja) * 2016-03-16 2020-10-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
KR102199957B1 (ko) 2019-10-11 2021-01-07 김현욱 파이프 자동 천공장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
JPH0922922A (ja) 1995-07-04 1997-01-21 Mitsubishi Materials Corp ＳｉＣ上のＰｔ電極への配線構造
WO1997033308A1 (en) * 1996-03-07 1997-09-12 3C Semiconductor Corporation Os RECTIFYING SCHOTTKY AND OHMIC JUNCTION AND W/WC/TiC OHMIC CONTACTS ON SiC
JP2000101099A (ja) 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
EP1460681A2 (de) * 2003-03-18 2004-09-22 Matsushita Electric Industrial Co., Ltd. Siliziumkarbidhalbleiterbauelement und Verfahren zur dessen Herstellung
EP1577931A2 (de) * 2004-03-17 2005-09-21 Nissan Motor Co., Ltd. Hitzebeständige ohmsche Elektrode und Verfahren zu ihrer Herstellung
JP2005310902A (ja) 2004-04-19 2005-11-04 Sumitomo Electric Ind Ltd 半導体装置と半導体装置の製造方法
JP2005311284A (ja) * 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd パワー半導体素子およびこれを用いた半導体装置
JP2006032456A (ja) 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体素子および半導体素子の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JP3158704B2 (ja) * 1992-09-08 2001-04-23 富士電機株式会社 絶縁ゲート電界効果トランジスタの製造方法
JPH06326105A (ja) * 1993-05-14 1994-11-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の積層配線構造
JP2757796B2 (ja) * 1994-11-10 1998-05-25 日本電気株式会社 半導体集積回路装置
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JPH1012571A (ja) 1996-06-26 1998-01-16 Hitachi Ltd 半導体装置
US6020640A (en) * 1996-12-19 2000-02-01 Texas Instruments Incorporated Thick plated interconnect and associated auxillary interconnect
JP4003296B2 (ja) * 1998-06-22 2007-11-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6451181B1 (en) 1999-03-02 2002-09-17 Motorola, Inc. Method of forming a semiconductor device barrier layer
JP4906184B2 (ja) * 2000-11-17 2012-03-28 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置の製造方法
JP3539417B2 (ja) 2001-11-14 2004-07-07 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
JP2003318395A (ja) 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4091931B2 (ja) * 2004-07-13 2008-05-28 新電元工業株式会社 ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
DE102004036140A1 (de) * 2004-07-26 2006-03-23 Infineon Technologies Ag Halbleiterbauelement
US7348672B2 (en) * 2005-07-07 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with improved reliability

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
JPH0922922A (ja) 1995-07-04 1997-01-21 Mitsubishi Materials Corp ＳｉＣ上のＰｔ電極への配線構造
WO1997033308A1 (en) * 1996-03-07 1997-09-12 3C Semiconductor Corporation Os RECTIFYING SCHOTTKY AND OHMIC JUNCTION AND W/WC/TiC OHMIC CONTACTS ON SiC
JP2000101099A (ja) 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
EP1460681A2 (de) * 2003-03-18 2004-09-22 Matsushita Electric Industrial Co., Ltd. Siliziumkarbidhalbleiterbauelement und Verfahren zur dessen Herstellung
EP1577931A2 (de) * 2004-03-17 2005-09-21 Nissan Motor Co., Ltd. Hitzebeständige ohmsche Elektrode und Verfahren zu ihrer Herstellung
JP2005268430A (ja) 2004-03-17 2005-09-29 Nissan Motor Co Ltd オーミック電極構造体およびその製造方法
JP2005311284A (ja) * 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd パワー半導体素子およびこれを用いた半導体装置
JP2005310902A (ja) 2004-04-19 2005-11-04 Sumitomo Electric Ind Ltd 半導体装置と半導体装置の製造方法
JP2006032456A (ja) 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体素子および半導体素子の製造方法

Also Published As

Publication number Publication date
US20120074508A1 (en) 2012-03-29
KR20080098425A (ko) 2008-11-07
KR101025438B1 (ko) 2011-03-28
US20090020766A1 (en) 2009-01-22
JPWO2007108439A1 (ja) 2009-08-06
DE112007000697T5 (de) 2009-02-05
JP4995187B2 (ja) 2012-08-08
CN101395701A (zh) 2009-03-25
WO2007108439A1 (ja) 2007-09-27
CN101395701B (zh) 2010-06-02
US8093598B2 (en) 2012-01-10
JP2012151498A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
DE112007000697B4 (de) Leistungshalbleitervorrichtung
DE102009021485B4 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
DE102008064686B4 (de) Halbleitervorrichtung
DE112010001555B4 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE102014111140B4 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102014019988B3 (de) In serie verbundene transistorstruktur
DE102006017946B4 (de) Siliziumkarbidhalbleitervorrichtung
DE10031626A1 (de) Mit hochleitendem Material gefüllte Graben-Struktur
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102009023298B4 (de) Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE112016006723T5 (de) Halbleitereinrichtung
DE102006053435B4 (de) Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102009046260B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102024106602A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102007009227A1 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE19521006A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102017201550B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE4122712A1 (de) Halbleitervorrichtung
DE102004027065B4 (de) Verfahren zur Herstellung einer übereinander geschichteten Gate-Struktur sowie eines damit ausgestatteten Feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140208

R084 Declaration of willingness to licence