KR20080098425A - 전력용 반도체 장치 - Google Patents

전력용 반도체 장치 Download PDF

Info

Publication number
KR20080098425A
KR20080098425A KR1020087022914A KR20087022914A KR20080098425A KR 20080098425 A KR20080098425 A KR 20080098425A KR 1020087022914 A KR1020087022914 A KR 1020087022914A KR 20087022914 A KR20087022914 A KR 20087022914A KR 20080098425 A KR20080098425 A KR 20080098425A
Authority
KR
South Korea
Prior art keywords
metal layer
region
layer
type sic
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020087022914A
Other languages
English (en)
Other versions
KR101025438B1 (ko
Inventor
겐이치 오츠카
나루히사 미우라
마사유키 이마이즈미
다츠오 오오모리
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20080098425A publication Critical patent/KR20080098425A/ko
Application granted granted Critical
Publication of KR101025438B1 publication Critical patent/KR101025438B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 고온 동작에 있어서 배선의 금속 재료와 반도체 영역에 접속하는 전극 등과의 반응이 발생하기 어렵고, 또한, 고온 동작에 있어서 변형이 발생하기 어려운 전력용 반도체 장치를 제공하는 것을 목적으로 한다. 그리고, 당해 목적을 달성하기 위해, 본 발명과 관련되는 전력용 반도체 장치는, SiC 파워 디바이스 등의 전력용 반도체 장치로서, 소스 영역(4) 등의 반도체 영역 위에 형성된 소스 전극(11)상에, Pt, Ti, Mo, W, Ta 중 적어도 1종을 포함하는 제 1 금속층(14)이 형성되어 있다. 제 1 금속층(14)상에는, Mo, W, Cu 중 적어도 1종을 포함하는 제 2 금속층(15)이 형성되어 있다. 제 2 금속층(15)상에는, Pt, Mo, W 중 적어도 1종을 포함하는 제 3 금속층(l6)이 형성되어 있다.

Description

전력용 반도체 장치{POWER SEMICONDUCTOR DEVICE}
본 발명은, 파워 디바이스인 전력용 반도체 장치에 관한 것이다.
최근, 에너지 절약의 관점으로부터, 파워 디바이스의 특성 개선이 요구되고 있다. 그래서, 종래의 Si(실리콘)를 이용한 파워 디바이스 이외에도, 차세대의 고내압ㆍ저손실 파워 스위칭 소자로서, SiC(탄화실리콘)를 이용한 파워 디바이스가 유망시되고 있다. 또, 파워 디바이스에는, 금속ㆍ절연체(예컨대, 실리콘 산화물)ㆍ반도체(Metal Insulator(예컨대, Oxide) Semiconductor : MIS(예컨대, MOS)) 구조의 전계 효과 트랜지스터(Field Effect Transistor : FET)나, 숏키 다이오드 등이 있다.
예컨대, SiC를 이용한 MOSFET에서는, 종래의 Si를 이용한 MOSFET의 소자 구조에 준한 소자 구조가 채용된다. SiC는 Si보다 밴드 갭이 크므로, SiC-MOSFET에서는, 200℃ 미만에서 동작시키고 있던 종래의 Si-MOSFET보다 고온에서의 동작이 가능해진다. 특허 문헌 1~5에는, SiC를 이용한 반도체 장치에 관한 기술이 개시되어 있다.
(특허 문헌 1) 일본 특허 공개 제 2005-310902 호 공보
(특허 문헌 2) 일본 특허 공개 평 9-22922 호 공보
(특허 문헌 3) 일본 특허 공개 제 2006-32456 호 공보
(특허 문헌 4) 일본 특허 공개 제 2000-101099 호 공보
(특허 문헌 5) 일본 특허 공개 제 2005-268430 호 공보
파워 디바이스에 있어서는, 배선의 금속 재료로서 종래, Al(알루미늄), 혹은, Al과 Si, Cu(구리), Ti(티탄), Pd(팔라듐) 등과의 합금도 포함한, Al을 주성분으로 한 Al계 재료가 이용되고 있었다. 그러나, Al계 재료를 배선의 금속 재료로 채용했을 경우, 200℃를 넘는 고온 동작에 있어서는, 그 금속 재료와 반도체 기판 내의 반도체 영역에 접속하는 전극이나 반도체 기판 표면에 형성된 실리콘막 등과의 반응이 발생하거나, 그 금속 재료 표면의 산화가 발생하거나 하여 소자의 신뢰성이 열화하기 쉽다.
상기와 같은 Al계 재료의 문제를 고려하여, SiC 파워 디바이스에 있어서의 배선 금속으로서 Cu계 재료를 이용하는 것이 상기 특허 문헌 1에 제안되어 있다. 그러나, Cu의 열팽창 계수는 17×10-6K-1이다. 이 값은, Si(열팽창 계수는 4.2×10-6K-1)나 SiC(열팽창 계수는 3.7×10-6K-1) 등의 반도체 재료와는 크게 다르다. 그 때문에, Si나 SiC를 이용한 파워 디바이스에 있어서의 배선의 금속 재료로서 Cu계 재료를 이용하면, 고온 동작시에 파워 디바이스에 변형이 발생하여, 소자의 신뢰성이 문제가 되는 경우가 있다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 파워 디바이스인 전력용 반도체 장치로서, 고온 동작에 있어서 배선의 금속 재료와 반도체 영역에 접속하는 전극과의 반응이 발생하기 어렵고, 또한, 고온 동작에 있어서 변형이 발생하기 어려운 전력용 반도체 장치를 실현하는 것을 목적으로 한다.
본 발명은, 표면을 갖는 반도체층과, 상기 반도체층의 상기 표면의 적어도 일부에 노출하도록 상기 반도체층 내에 형성된, 소정 도전형의 반도체 영역과, 상기 반도체 영역상에 형성된 제 1 절연막과, 상기 반도체 영역상 또는 상기 제 1 절연막상에 형성된 전극과, 상기 전극상에 형성되고, 또한, Pt, Ti, Mo, W, Ta 중 적어도 1종을 포함하는 제 1 금속층과, 상기 제 1 금속층상에 형성되고, 또한, Mo, W, Cu 중 적어도 1종을 포함하는 제 2 금속층을 구비하는 전력용 반도체 장치이다.
본 발명에 의하면, Pt, Ti, Mo, W, Ta 중 적어도 1종을 포함하는 제 1 금속층과, Mo, W, Cu 중 적어도 1종을 포함하는 제 2 금속층을 구비한다. 반응성이 작은 재료인 Mo, W, Cu 중 어느 하나를 제 2 금속층에 이용함으로써, 제 2 금속층을 배선 금속으로서 이용했을 때에, 고온 동작에서도 반도체 영역상 또는 제 1 절연막상에 형성된 전극과 제 2 금속층과의 반응을 발생하기 어렵게 할 수 있다. 또한, 전극과 제 2 금속층 사이에, 보다 반응성이 작은 재료인 Pt, Ti, Mo, W, Ta 중 어느 하나를 포함하는 제 1 금속층을 개재시킴으로써, 고온 동작에서도 전극으로의 다른 금속종의 혼입 등의 현상을 방지할 수 있다. 또한, 제 2 금속층에 Cu를 포함한 금속층을 이용하는 경우에는, 제 1 금속층을 개재시킴으로써, 반도체 영역과 제 2 금속층 사이에서의 열팽창 계수의 차이에 의한 변형을 완화시킬 수 있다. 따라서, 고온 동작에 있어서 배선의 금속 재료와 반도체 영역에 접속하는 전극과의 반응이 발생하기 어렵고, 또한, 고온 동작에 있어서 변형이 발생하기 어려운 전력용 반도체 장치를 실현할 수 있다.
본 발명의 목적, 특징, 국면, 및 이점은, 이하의 상세한 설명과 첨부 도면에 의해, 보다 명백해진다,
도 1은 실시의 형태 1과 관련되는 전력용 반도체 장치의 일부를 나타내는 도면,
도 2는 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 3은 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 4는 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 5는 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 6은 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 7은 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 8은 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 9는 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 10은 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 11은 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 12는 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 13은 실시의 형태 1과 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면,
도 14는 실시의 형태 1과 관련되는 전력용 반도체 장치의 변형예를 나타내는 도면,
도 15는 실시의 형태 1과 관련되는 전력용 반도체 장치의 변형예를 나타내는 도면,
도 16은 실시의 형태 1과 관련되는 전력용 반도체 장치의 변형예를 나타내는 도면,
도 17은 실시의 형태 1과 관련되는 전력용 반도체 장치의 변형예를 나타내는 도면,
도 18은 실시의 형태 2와 관련되는 전력용 반도체 장치의 일부를 나타내는 도면,
도 19는 실시의 형태 2와 관련되는 전력용 반도체 장치의 일부를 나타내는 도면,
도 20은 실시의 형태 2와 관련되는 전력용 반도체 장치의 일부를 나타내는 도면이다.
<실시의 형태 1>
본 실시의 형태는, 반도체 영역상 또는 반도체 영역상의 절연막상에 형성된 전극상에, Pt, Ti, Mo, W, Ta 중 적어도 1종을 포함하는 제 1 금속층을 형성하고, 제 1 금속층상에, Mo, W, Cu 중 적어도 1종을 포함하는 제 2 금속층을 형성하고, 제 2 금속층상에, Pt, Mo, W 중 적어도 1종을 포함하는 제 3 금속층을 형성한, SiC 파워 디바이스인 전력용 반도체 장치이다.
도 1은, 본 실시의 형태와 관련되는 전력용 반도체 장치의 일부를 나타내는 도면이다. 또, 도 1은 SiC 파워 디바이스(예로서 n채널 SiC MOSFET)의, 소자 구조 의 최소 단위(본원에서는 소자 단위 구조라 칭함)의 단면을 나타내고, 본 실시의 형태와 관련되는 전력용 반도체 장치는, 이 소자 단위 구조가 도 1의 좌우 양방향으로 접혀 연속한 구조로 되어 있다.
도 1에 나타내는 바와 같이, 반도체 기판인 n형 저저항 SiC 기판(1)의 표면에는, 내압을 보지(保持)하기 위한, 반도체층인 n형 SiC 드리프트층(2)이, 에피택셜 성장에 의해 형성되어 있다. n형 SiC 드리프트층(2)의 층 두께는 3~20㎛ 정도, 도핑 농도는 1×1015~l5×1015/㎤ 정도이다.
n형 SiC 드리프트층(2)의 표면에는, p형 SiC 영역(13) 및 n형 SiC 디프레션 영역(6)이 형성되어 있다. p형 SiC 영역(13)에는, p형 SiC 베이스 영역(3) 및 p형 SiC 컨택트 영역(5)이 포함된다. 또, n형 SiC 디프레션 영역(6)은, p형 SiC 베이스 영역(3)에 인접하고 있다. p형 SiC 컨택트 영역(5)은, p형 SiC 영역(13) 중 후술하는 소스 전극과 접촉하는 부분이다. 또한, p형 SiC 베이스 영역(3)의 표면에는, n형 SiC 디프레션 영역(6)으로부터는 이간하면서 p형 SiC 컨택트 영역(5)에 인접한, 반도체 영역인 n형 SiC 소스 영역(4)이 형성되어 있다.
p형 SiC 영역(13) 및 n형 SiC 소스 영역(4)은, n형 SiC 드리프트층(2)에 이온 주입 및 활성화 열처리를 행함으로써, 선택적으로 형성된다. 즉, 반도체 영역인 p형 SiC 영역(13) 및 n형 SiC 소스 영역(4)은, 반도체층인 n형 SiC 드리프트층(2)의 표면의 일부에 노출하도록, n형 SiC 드리프트층(2) 내에 형성된다.
p형 SiC 영역(13)의 층 두께는 0.5~2㎛ 정도, 그 도핑 농도는 3×1017~20× 1017/㎤ 정도이다. n형 SiC 소스 영역(4)의 층 두께는 0.3~1㎛ 정도, 그 도핑 농도는 5×1018~50×1018/㎤ 정도이다. 또한, p형 SiC 영역(13) 중 소스 전극과 접촉하는 p형 컨택트 영역(5)의 형성에 있어서는, 5×1018~50×1018/㎤ 정도로, 다른 부분(p형 SiC 베이스 영역(3))보다 고농도의 도핑이 되도록 별도로, 선택적으로 이온 주입을 행함으로써 형성한다.
또, n형 SiC 드리프트층(2) 중, p형 SiC 영역(13)이 형성되지 않은 n형 영역은 n형 SiC 디프레션 영역(6)이 된다. n형 SiC 디프레션 영역(6)에 있어서의 도핑 농도는, n형 SiC 드리프트층(2)의 도핑 농도 그대로라도 좋다. 한편, 별도로, 이온 주입을 실시하든가, 또는, n형 SiC 드리프트층(2)의 성장시에 도핑 프로파일을 성장과 함께 바꿈으로써, n형 SiC 디프레션 영역(6)에 있어서의 도핑 농도를 3×1016~30×1016/㎤ 정도로 높이더라도 좋다. 이와 같이 도핑 농도를 높이면, 소자 저항을 내리는 것이 가능하다.
n형 SiC 소스 영역(4) 및 p형 SiC 컨택트 영역(5)상에는, n형 SiC 소스 영역(4)에 전기적으로 접속하는 소스 전극(11)이 형성되어 있다. 또한, n형 저저항 SiC 기판(1)의 아래쪽 면에는, 드레인 전극(12)이 형성되어 있다. 또한, n형 SiC 소스 영역(4)과 n형 SiC 디프레션 영역(6) 사이에 있는 부분의 p형 SiC 베이스 영역(3)상, 및, n형 SiC 디프레션 영역(6)상, 및, n형 SiC 소스 영역(4)의 일부의 위에는, 실리콘 산화막이나 실리콘 산화 질화막 등의 게이트 절연막(8)과 폴리실리콘 막이나 금속막 등의 게이트 전극(9)의 적층 구조가 형성되어 있다. 게이트 절연막(8)의 층 두께는, 예컨대, 10~100㎚ 정도이다.
게이트 절연막(8) 및 게이트 전극(9)의 적층 구조와, n형 SiC 소스 영역(4)의 위에는, 실리콘 산화막 등의 층간 절연막(10)이 형성되어 있다. 또, 층간 절연막(10)은, 게이트 절연막(8) 및 게이트 전극(9)의 적층 구조의 형성 후에, n형 SiC 드리프트층(2)의 표면상에 전면에 형성된다. 그 후, 층간 절연막(10) 중 소스 전극(11)의 형성 예정 영역의 부분이 제거된다. 그 제거 부분의 내부에, 소스 전극(11)이 형성된다. 즉, n형 SiC 드리프트층(2)의 표면상으로서 소스 전극(11)이 형성된 영역 이외의 영역에 있어서, 층간 절연막(10)이 존재한다. 또한, 소스 전극(11) 및 드레인 전극(12)은, Ni 혹은 Ni를 포함한 금속층에서 형성된다. 또한, 도 1에 나타내는 바와 같이, 제 1 내지 제 3 금속층(14~16)은, 층간 절연막(10)상에 연장하여 형성되어 있다.
소스 전극(11)상에는, 제 1 금속층(14)이 형성되어 있다. 또한, 제 1 금속층(14)상에는, 제 2 금속층(15)이 형성되어 있다. 또한, 제 2 금속층(15)상에는, 제 3 금속층(16)이 형성되어 있다. 이들 제 1 내지 제 3 금속층(14~16)은, 더불어 배선 금속층으로서 기능한다.
제 2 금속층(15)은, 배선으로서의 주기능을 담당하는 부분이다. 반응성이 작고, 또한, 전기 전도도가 큰 Cu(구리), Mo(몰리브덴), W(텅스텐) 중 적어도 1종을 포함한 금속막으로, 제 2 금속층(15)은 구성된다. 또한, 이들 금속의 단층막이라도 좋고, 이들 3종의 금속 중의 적어도 1종을 포함하는 다층막이나 합금막이라도 좋다. 층 두께는, 예컨대, 100~700㎚ 정도이다.
또한, 제 1 금속층(14)은, 층간 절연막(10)(구성 재료가 실리콘 산화막)이나 소스 전극(11)(구성 재료가 Ni계 금속)과, 배선인 제 2 금속층(15)이, 고온 동작에 있어서 반응하여 소자 특성의 열화를 초래하는 것을 방지하는 기능을 갖는다. 또한, 제 1 금속층(14)은, 제 2 금속층(15)과 게이트 전극(9)의 구성 재료인 폴리실리콘과의 반응도 방지하는 기능을 갖는다.
제 1 금속층(14)은, 반응성이 작은 재료인 Ti(티탄), Pt(백금), Ta(탄탈)의 3종, 또는, 열팽창 계수가 Si나 SiC 등의 반도체 재료와 가까운, Mo(몰리브덴, 그 열팽창 계수는 5.1×10-6K-1), W(텅스텐, 그 열팽창 계수는 4.5×10-6K-1)의 2종의 합계 5종의 금속 중 적어도 1종을 포함한다. 구체적으로는, 제 1 금속층(14)으로서, 상기 5종의 금속의 각 단층막이나 5종의 금속 중 어느 하나를 포함한 합금막, 또는, 5종의 금속 중 어느 하나의 단층막을 포함하는 다층막을 이용할 수 있다.
예컨대, 합금막으로서는, TiW나 WSi와 같은 금속끼리의 합금막에 더하여, TiN, WN, WSiN, TaN과 같은 질화물도 이용할 수 있다. 또한, 다층막으로서는, 예컨대, Pt와 Ti의 적층 구조를 복수의 주기로 적층한 Pt/Ti/Pt/Ti…Pt/Ti와 같은 구성도 이용할 수 있다. 또한, 상술한 합금막 또는 질화물과 금속막을 적층 구조로 한, Ti/TiN, TaN/Ta와 같은 구성도 이용할 수 있다.
제 1 금속층(14)의 층 두께는, 단층막에서는, 예컨대, 5~100㎚ 정도로 하고, 적층 구조에서는 10~200㎚ 정도이다. 열팽창 계수가 Si나 SiC 등의 반도체 재료와 가까운, Mo나 W를 주성분으로 하는 경우에는, 비교적 두꺼운 층 두께로 할 수 있다.
또, 제 2 금속층(15)과 제 1 금속층(14)의 적층 구조의 조합으로서는, 예컨대, Cu/Ti/TiN, Cu/WSiN, Cu/WSi, Cu/TaN/Ta, Cu/Pt/Ti, W/WN, W/Pt/Ti, W/TiN, Mo/TiN, Mo/Pt/Ti 등 여러 가지 구성을 취할 수 있다.
또한, 배선으로서의 주기능을 담당하는 제 2 금속층(15)이 Cu를 주성분으로 하는 경우에는, SiC와 제 2 금속층(15)의 열팽창 계수의 차이를 고려하면, 제 1 금속층(14)으로서는, W를 포함한 합금막을 이용하는 것, 혹은 반응성이 보다 작은 Ti를 포함한 5~20㎚ 정도의 박막을 소스 전극(11)과 접하는 최하층막으로 한 적층막을 이용하는 것이 바람직하다. 이에 대하여, 배선으로서의 주기능을 담당하는 제 2 금속층(15)이 Mo나 W를 주성분으로 하는 경우에는, SiC와 제 2 금속층(15)의 열팽창 계수의 차이가 작으므로, 제 1 금속층(14)을, 반응성이 작은 Ti, Pt, Ta를 포함한 단층막, 합금막을 적절히 조합하여 구성할 수 있다. W를 포함한 합금막으로서는, TiW, WSi, WN, WSiN이 있다. 반응성이 보다 작은 Ti를 포함한 5~20㎚ 정도의 박막을 소스 전극(11)과 접하는 최하층막으로 한 적층막으로서는, TiN/Ti(Ti가 5~20㎚ 두께), Ti/TiN(TiN이 5~20㎚ 두께), Pt/Ti(Ti가 5~20㎚ 두께)가 있다. Pt/Ti에서는 각 층 두께를 5~20㎚로 하여 복수의 주기로 적층한 구조를 취함으로써 고온 동작시의 반응을 막을 수 있다. 반응성이 작은 Ti, Pt, Ta를 포함한 단층막, 합금막을 적절히 조합한 것으로서는, TiN/Ti, Ti/TiN, Pt/Ti, TaN/Ta, Ta/TaN이 있다.
또한, 층간 절연막(10)은 도 1에 있어서 폭이 3~10㎛, 두께는 1~3㎛ 정도로서, 소스 전극(11)보다 폭, 두께 모두 크므로, 층간 절연막(10)과 제 1 금속층(14)의 반응이나 응력도 고려할 필요가 있다. 따라서, 이 관점으로부터도, 배선으로서의 주기능을 담당하는 제 2 금속층(15)이 Cu를 주성분으로 하는 경우에는, 제 1 금속층(14)으로서 W를 포함한 합금막을 이용하는 것, 혹은 반응성이 보다 작은 Ti를 포함하는 5~20㎚ 정도의 박막을 층간 절연막(10)과 접하는 최하층막으로 한 적층막을 이용하는 것이 바람직하다. 또한, 배선으로서의 주기능을 담당하는 제 2 금속층(15)이 Mo나 W를 주성분으로 하고, 제 1 금속층(14)을, 반응성이 작은 Ti, Pt, Ta를 포함한 단층막, 합금막을 적절히 조합하여 구성하는 경우에도, 제 1 금속층(14)을, 5~20㎚ 정도의 박막을 층간 절연막(10)과 접하는 최하층막으로 한 적층막으로 하는 것이 바람직하다.
제 3 금속층(16)은, 배선으로서의 제 2 금속층(15)에 Cu가 포함되는 경우에, 고온 동작시에 제 2 금속층(15)의 표면이 산화하는 것을 방지하는 기능을 갖는다. 제 3 금속층(16)은, Pt, Mo, W 중 적어도 1종을 포함하는 금속막이다. 이와 같은 막을 채용함으로써, 제 2 금속층(15)의 표면의 산화를 방지할 수 있다. 제 3 금속층(16)으로서는, Mo, W, Pt의 단층막 외에, TiW, WN의 합금막, Pt/Ti와 같은 적층막을 이용할 수 있다.
또, n형 SiC 드리프트층(2), p형 SiC 베이스 영역(3), n형 SiC 디프레션 영역(6), n형 SiC 소스 영역(4), p형 SiC 컨택트 영역(5), 소스 전극(11), 게이트 절연막(8) 및 게이트 전극(9)의 적층 구조, 층간 절연막(10), 제 1 내지 제 3 금속 층(14~16), 및, 게이트 전극(9)상에 형성된 금속 배선층이, 하나의 소자 단위 구조를 구성한다.
이하에, 도 1의 전력용 반도체 장치의 제조 방법에 대하여 설명한다. 도 2~도 13은, 본 실시의 형태와 관련되는 전력용 반도체 장치의 각 제조 공정을 나타내는 도면이다.
우선, 도 2에 나타내는 바와 같이, n형 저저항 SiC 기판(1)상에 n형 SiC 드리프트층(2)을, 에피택셜 성장 기술에 의해 형성한다. 다음으로, 도 3에 나타내는 바와 같이, n형 SiC 드리프트층(2)의 표면에 불순물 이온 주입 및 활성화 열처리를 행함으로써, p형 SiC 영역(13)을 선택적으로 형성한다. 또, p형 SiC 영역(13)의 층 두께는 0.5~2㎛ 정도, 또한, 그 도핑 농도는 3×1017~2×1018/㎤ 정도가 되도록 하면 좋다.
다음으로, 도 4에 나타내는 바와 같이, p형 SiC 영역(13)의 표면에 불순물 이온 주입 및 활성화 열처리를 행함으로써, n형 SiC 소스 영역(4)을 형성한다. 이어서, 선택적으로 이온 주입을 행함으로써, 도 5에 나타내는 바와 같이 p형 SiC 컨택트 영역(5)을 형성한다.
다음으로, n형 SiC 디프레션 영역(6)에 있어서의 도핑 농도를, n형 SiC 드리프트층(2)의 도핑 농도와는 다른 값으로 하는 경우에는, 예컨대, 선택적으로 이온 주입을 행함으로써, 도 6에 나타내는 바와 같이 n형 SiC 디프레션 영역(6)을 형성한다.
다음으로, 도 7에 나타내는 바와 같이, n형 SiC 소스 영역(4)의 일부, p형 SiC 베이스 영역(3) 및 n형 SiC 디프레션 영역(6)의 표면에, 게이트 절연막(8)(예컨대, 실리콘 산화막 혹은 실리콘 산화 질화막)을, 열산화법이나 CVD(Chemical Vapor Deposition)법에 의해 형성한다.
다음으로, 도 8에 나타내는 바와 같이, 게이트 절연막(8)상에 CVD법 등에 의해 게이트 전극(9)(예컨대, 폴리실리콘막)을 형성한다. 이어서, 도 9에 나타내는 바와 같이, 실리콘 산화막 등의 층간 절연막(10)을 형성한다. 층간 절연막(10) 중 소스 전극(11)의 형성 예정 영역의 부분은, 상술한대로 제거된다. 그 후, 도 10에 나타내는 바와 같이, 소스 전극(11) 및 드레인 전극(12)으로서, 금속 증착법 등에 의해 Ni 혹은 Ni를 포함한 금속층이 형성된다.
다음으로, 도 11에 나타내는 바와 같이, 소스 전극(11) 및 층간 절연막(10)상에 제 1 금속층(14)을, 금속 증착법 등에 의해 형성한다. 다음으로, 도 12에 나타내는 바와 같이, 제 1 금속층(14)상에 제 2 금속층(15)을, 금속 증착법 등에 의해 형성한다. 그리고, 도 13에 나타내는 바와 같이, 제 2 금속층(15)상에 제 3 금속층(16)을, 금속 증착법 등에 의해 형성한다.
또, 각 층에 있어서의 이온 주입종의 활성화 열처리는, 게이트 절연막(8) 및 게이트 전극(9)의 형성의 직전에 한꺼번에 행하더라도 좋고, 그때마다 행하더라도 좋다.
본 실시의 형태와 관련되는 전력용 반도체 장치에 의하면, Pt, Ti, Mo, W, Ta 중 적어도 1종을 포함하는 제 1 금속층(14)과, Mo, W, Cu 중 적어도 1종을 포함 하는 제 2 금속층(15)을 구비한다. 반응성이 작은 재료인 Mo, W, Cu 중 어느 하나를 제 2 금속층(15)에 이용함으로써, 제 2 금속층(15)을 배선 금속으로서 이용했을 때에, 고온 동작이더라도 반도체 영역인 n형 SiC 소스 영역(4)상에 형성된 소스 전극(11)과 제 2 금속층(15)의 반응을 발생하기 어렵게 할 수 있다. 또한, 소스 전극(11)과 제 2 금속층(15) 사이에, 보다 반응성이 작은 재료인 Pt, Ti, Mo, W, Ta 중 어느 하나를 포함하는 제 1 금속층(14)을 개재시킴으로써, 고온 동작이더라도 소스 전극(11)으로의 다른 금속종의 혼입 등의 현상을 방지할 수 있다. 또한, 제 2 금속층(15)에 Cu를 포함한 금속층을 이용하는 경우에는, 제 1 금속층(14)을 개재시킴으로써, 반도체 영역인 n형 SiC 소스 영역(4)과 제 2 금속층(15) 사이에서의 열팽창 계수의 차이에 따른 변형을 완화시킬 수 있다. 따라서, 고온 동작에 있어서 배선의 금속 재료와 반도체 영역에 접속하는 전극 등과의 반응이 발생하기 어렵고, 또한, 고온 동작에 있어서 변형이 발생하기 어려운 전력용 반도체 장치를 실현할 수 있다.
또한, 본 실시의 형태와 관련되는 전력용 반도체 장치에 의하면, 제 2 금속층(15)상에 형성되고, 또한, Pt, Mo, W 중 적어도 1종을 포함하는 제 3 금속층(16)을 더 구비한다. 제 2 금속층(15)의 표면에, 반응성이 작은 재료인 Pt, Mo, W 중 적어도 1종을 포함하는 제 3 금속층(16)을 형성함으로써, 고온 동작에 있어서의 산화 등에 의한 제 2 금속층(15) 표면의 열화를 방지할 수 있다.
이와 같이, 소스 전극(11)상 및 층간 절연막(10)상에 제 1 금속층(14), 제 2 금속층(15), 제 3 금속층(16)을 배치함으로써, 배선으로서 기능하는 제 2 금속 층(15)과, 소스 전극(11)이나 소스 영역(4), p형 SiC 영역(13), 층간 절연막(10)의 고온 동작시의 반응이나 응력 발생을 방지할 수 있고, 또한 금속층 표면의 산화를 방지할 수 있다.
또한, 본 실시의 형태와 관련되는 전력용 반도체 장치에 의하면, 반도체층인 n형 SiC 드리프트층(2)의 표면상으로서 소스 전극(11)이 형성된 영역 이외의 영역에, 형성된 층간 절연막(10)을 더 구비하고, 제 1 및 제 2 금속층(14, 15)은, 층간 절연막(10)상에 연장하고 있다. 따라서, 제 2 금속층(15)을 배선 금속으로서 이용했을 때에, 고온 동작이더라도, n형 SiC 드리프트층(2)의 표면상에 형성된 게이트 절연막(8)이나 층간 절연막(10)하의 각종 막(예컨대, 게이트 전극(9))과 제 2 금속층(15)의 반응을 발생하기 어렵게 할 수 있다.
또, 상기에 있어서는, 소스 전극(11)상에 제 1 내지 제 3 금속층(14~16)을 형성하고 있었다. 이것과는 별개로, 혹은, 이에 더하여, 게이트 전극(9)상에도 제 1 내지 제 3 금속층을 형성한 구조를 채용하더라도 좋다. 그 경우는, 반도체 영역인 p형 SiC 베이스 영역(3)상에 제 1 절연막인 게이트 절연막(8)이 형성되고, 게이트 전극(9)은 그 위에 형성되며, 게이트 전극(9)상에 제 1 내지 제 3 금속층이 형성된 구조가 된다. 그리고, 층간 절연막(10)이, n형 SiC 드리프트층(2)의 표면상 및 게이트 절연막(8)의 표면상으로서, 게이트 전극(9)이 형성된 영역 이외의 영역에 형성된 제 2 절연막으로서 기능한다.
이 경우의 제법으로서, 소스 전극(11) 형성을 위해 층간 절연막(10)을 부분적으로 제거할 때에, 혹은 별도로, 게이트 전극(9)상의 배선(제 1 내지 제 3 금속 층) 형성 부분의 층간 절연막(10)을 제거하면 좋다. 소스 전극(11) 및/또는 게이트 전극(9)상에 , 제 1 내지 제 3 금속층(14~16)을 형성하여 MOSFET을 제작하게 되지만, 게이트 전극(9)상의 배선(제 1 내지 제 3 금속층) 형성 부분의 층간 절연막(10)의 제거를, 소스 전극(11) 형성을 위한 층간 절연막(10)의 부분적 제거와 동시에 행하는 경우에는, 게이트 전극(9)상에는 소스 전극(11)의 구성 재료와 제 1 내지 제 3 금속층(14~16)이 형성되게 된다. 한편, 게이트 전극(9)상의 배선(제 1 내지 제 3 금속층) 형성 부분의 층간 절연막(10)의 제거를, 소스 전극(11) 형성을 위한 층간 절연막(10)의 부분적 제거와는 별도로, 소스 전극(11)의 형성 후에 행하는 경우에는, 게이트 전극(9)상의 배선 부분에는 제 1 내지 제 3 금속층(14~16)만이 형성되게 된다. 도 14는, 후자의 방법으로 게이트 전극(9)상에 제 1 내지 제 3 금속층(14~16)을 형성했을 경우의 본 전력용 반도체 장치의 구조를 나타내는 도면이다.
상기에 있어서는, p형 SiC 베이스 영역(3) 중 게이트 절연막(8)과의 접촉면 부근을, 채널 영역으로 하고 있다. 그러나, 이 채널 영역 부근에 이온 주입을 별도로 행하여 채널층을 추가 형성하더라도 좋다.
도 15 및 도 16은, 본 실시의 형태와 관련되는 전력용 반도체 장치의 변형예를 나타내는 도면이다. 도 15에 있어서는, 채널층(7)이, p형 SiC 베이스 영역(3)의 표면 내, n형 SiC 소스 영역(4)의 일부의 표면 내, 및, n형 SiC 디프레션 영역(6)의 표면 내에 걸쳐 형성되어 있다. 이 채널층(7)은, 게이트 절연막(8)의 형성 전에, 반도체층인 n형 SiC 드리프트층(2)의 표면에, 선택적으로 이온 주입함으 로써 형성하면 좋다. 그 점 외에, 장치 구성 및 그 제조 방법은, 도 1의 경우와 같다.
또한, 도 16에 있어서는, 채널층(7)이, p형 SiC 베이스 영역(3)의 표면상, n형 SiC 소스 영역(4)의 일부의 표면상, 및, n형 SiC 디프레션 영역(6)의 표면상에 걸쳐 형성되어 있다. 이 채널층(7)은, 게이트 절연막(8)의 형성 전에 실리콘막 등의 반도체막을 에피택셜 성장에 의해 형성하고, 게이트 절연막(8)과 같은 패터닝이 되도록 포토리소그래피 기술에 의해 형성하면 좋다. 그 점 외에, 장치 구성 및 그 제조 방법은, 도 1의 경우와 같다.
채널층(7)은 없어도 좋고, 도 1의 경우는 채널층(7)이 없는 경우에 상당한다. 상기와 같이 채널층(7)을 마련하는 경우, 그 도전형은 n형이더라도 p형이더라도 좋다. 또한, 이온 주입종의 활성화 열처리에 의해 발생한 표면 거침을 개선하기 위해서는, 도 16에 나타내는 구조가 되는 에피택셜 성장에 의한 형성이 바람직하지만, 활성화 열처리에 의해 발생하는 표면 거침이 적으면, 도 15에 나타내는 선택적인 이온 주입에 의해 채널층을 형성한 구조로 하더라도 좋다.
또, 본 실시의 형태에 있어서는, n형 저저항 SiC 기판(1)이나 n형 SiC 드리프트층(2), p형 SiC 영역(13), n형 SiC 소스 영역(4) 등을 SiC로 구성했지만, 이들 각 부의 구성 원소는 반드시 SiC에 한정되는 것은 아니다. 예컨대, Si 등의 다른 반도체를, 이들 각 부의 구성 원소로서 채용하더라도 좋다.
또한, 이상에 있어서는 전력용 반도체 장치의 일례로서 MOSFET을 채택하여, 그 소스 전극(11)으로의 배선 금속에 대하여 설명했지만, MOSFET에 한정되지 않고, 스위칭 소자나 다이오드 소자에 있어서의, 반도체 영역에 접속하는 모든 전극으로의 배선 금속에 있어서도 마찬가지로, 본 발명을 이용할 수 있다.
또한, 이상에 있어서는, 소스 전극(11)의 전극의 재료로서, Ni계 전극을 채용하는 경우에 대하여 설명했지만, Al이나 Ti, 다결정 실리콘막 등을 비롯하여, Ni계 이외의 재료가 전극의 재료로서 이용되는 경우에 대해서도 마찬가지로, 본 발명을 이용할 수 있다.
또한, 이상에 있어서는, 소스 전극(11)이 층간 절연막(10)과 접하고 있는 구성을 나타냈지만, 소스 전극(11)의 재료종에 의해 소스 전극(11)과 층간 절연막(10)의 반응이 고온 동작시에 염려되는 경우에는, 도 17에 나타내는 바와 같이, 제 1 금속층(14)이 소스 전극(11)과 층간 절연막(10) 사이에 존재하여, 소스 전극(11)이 층간 절연막(10)과 접하는 일 없이, 층간 절연막(10) 및 소스 전극(11)이 제 1 금속층(14)에 덮인 구성이어도 본 발명을 이용할 수 있다.
<실시의 형태 2>
본 실시의 형태는, 실시의 형태 1과 관련되는 전력용 반도체 장치의 변형예로서, 상술한 제 3 금속막(16)을 생략한 구조의 전력용 반도체 장치이다.
도 18, 도 19, 도 20은 각각, 도 1, 도 15, 도 16의 각 전력용 반도체 장치의 구조로부터 제 3 금속층(16)을 제외한 구조의, 본 실시의 형태와 관련되는 전력용 반도체 장치를 나타내는 도면이다.
실시의 형태 1에 있어서는, 제 2 금속층(15)으로서 Cu를 포함한 막을 채용하는 경우에 대하여 언급하여, 제 2 금속층(15)의 표면이 고온 동작시에 산화 등에 의해 열화하는 것을 방지하기 위해, 제 3 금속층(16)을 마련하고 있었다. 그러나, 제 2 금속층(15)으로서, Mo, W 중 적어도 한쪽을 포함하고, Cu를 포함하지 않는 경우에는, 도 18~도 20에 나타내는 바와 같이, 제 3 금속층(16)을 생략한 구성으로 하더라도 좋다.
제 2 금속층(15)에 Cu를 포함하지 않는 구성으로 함으로써, 반도체 재료와 열팽창 계수가 비교적 가까운 재료로 제 2 금속층(15)을 구성할 수 있어, 고온 동작시의 변형의 발생을 막을 수 있다. 즉, 배선 금속층을 이와 같은 구성으로 함으로써, 200℃ 이상의 고온에 있어서도 전극이나 배선 부분의 금속의 부분으로부터 열화가 발생하는 일 없이, 소자를 안정하게 동작시킬 수 있다.

Claims (4)

  1. 표면을 갖는 반도체층과,
    상기 반도체층의 상기 표면의 적어도 일부에 노출하도록 상기 반도체층 내에 형성된, 소정 도전형의 반도체 영역과,
    상기 반도체 영역상에 형성된 제 1 절연막과,
    상기 반도체 영역상 또는 상기 제 1 절연막상에 형성된 전극과,
    상기 전극상에 형성되고, 또한, Pt, Ti, Mo, W, Ta 중 적어도 1종을 포함하는 제 1 금속층과,
    상기 제 1 금속층상에 형성되고, 또한, Mo, W, Cu 중 적어도 1종을 포함하는 제 2 금속층
    을 구비하는 전력용 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 2 금속층상에 형성되고, 또한, Pt, Mo, W 중 적어도 1종을 포함하는 제 3 금속층을 더 구비하는 전력용 반도체 장치.
  3. 제 1 항에 있어서,
    상기 반도체층의 상기 표면상 및/또는 상기 제 1 절연막의 표면상으로서 상기 전극이 형성된 영역 이외의 영역에 있어서, 형성된 제 2 절연막을 더 구비하고,
    상기 제 1 및 제 2 금속층은, 상기 제 2 절연막상에 연장하고 있는
    전력용 반도체 장치.
  4. 제 3 항에 있어서,
    상기 반도체 영역상에 형성된 상기 전극(11)과 상기 제 2 절연막이 접촉하지 않도록, 그들 사이에 상기 제 1 금속층이 존재하는 전력용 반도체 장치.
KR1020087022914A 2006-03-22 2007-03-19 전력용 반도체 장치 Expired - Fee Related KR101025438B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00078348 2006-03-22
JP2006078348 2006-03-22

Publications (2)

Publication Number Publication Date
KR20080098425A true KR20080098425A (ko) 2008-11-07
KR101025438B1 KR101025438B1 (ko) 2011-03-28

Family

ID=38522468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087022914A Expired - Fee Related KR101025438B1 (ko) 2006-03-22 2007-03-19 전력용 반도체 장치

Country Status (6)

Country Link
US (2) US8093598B2 (ko)
JP (2) JP4995187B2 (ko)
KR (1) KR101025438B1 (ko)
CN (1) CN101395701B (ko)
DE (1) DE112007000697B4 (ko)
WO (1) WO2007108439A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102199957B1 (ko) 2019-10-11 2021-01-07 김현욱 파이프 자동 천공장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211666B2 (ja) * 2007-12-06 2013-06-12 株式会社デンソー 絶縁ゲートトランジスタ
WO2010073991A1 (ja) * 2008-12-23 2010-07-01 三菱電機株式会社 半導体装置およびその製造方法
JP2014225692A (ja) * 2008-12-25 2014-12-04 ローム株式会社 半導体装置および半導体装置の製造方法
US9472405B2 (en) * 2011-02-02 2016-10-18 Rohm Co., Ltd. Semiconductor power device and method for producing same
JP5558392B2 (ja) 2011-03-10 2014-07-23 株式会社東芝 半導体装置とその製造方法
JP2012253108A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
CN103548145B (zh) * 2011-06-23 2016-08-31 三菱电机株式会社 半导体装置以及半导体装置的制造方法
US9257283B2 (en) * 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
JP5889171B2 (ja) * 2012-12-04 2016-03-22 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP6125420B2 (ja) * 2013-12-26 2017-05-10 株式会社豊田中央研究所 半導体装置
WO2015115202A1 (ja) * 2014-01-28 2015-08-06 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP6246617B2 (ja) * 2014-02-27 2017-12-13 株式会社豊田中央研究所 表面電極を備えている半導体チップ
DE112015001850B4 (de) * 2014-04-16 2025-04-24 Mitsubishi Electric Corporation Halbleitereinheit
JP6347442B2 (ja) * 2014-08-19 2018-06-27 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6772495B2 (ja) * 2016-03-16 2020-10-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JP3158704B2 (ja) * 1992-09-08 2001-04-23 富士電機株式会社 絶縁ゲート電界効果トランジスタの製造方法
JPH06326105A (ja) * 1993-05-14 1994-11-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の積層配線構造
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
JP2757796B2 (ja) * 1994-11-10 1998-05-25 日本電気株式会社 半導体集積回路装置
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JPH0922922A (ja) 1995-07-04 1997-01-21 Mitsubishi Materials Corp ＳｉＣ上のＰｔ電極への配線構造
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
JPH1012571A (ja) * 1996-06-26 1998-01-16 Hitachi Ltd 半導体装置
US6020640A (en) * 1996-12-19 2000-02-01 Texas Instruments Incorporated Thick plated interconnect and associated auxillary interconnect
JP4003296B2 (ja) * 1998-06-22 2007-11-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3361061B2 (ja) 1998-09-17 2003-01-07 株式会社東芝 半導体装置
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6451181B1 (en) * 1999-03-02 2002-09-17 Motorola, Inc. Method of forming a semiconductor device barrier layer
JP4906184B2 (ja) * 2000-11-17 2012-03-28 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置の製造方法
JP3539417B2 (ja) * 2001-11-14 2004-07-07 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
JP2003318395A (ja) 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP2005268430A (ja) * 2004-03-17 2005-09-29 Nissan Motor Co Ltd オーミック電極構造体およびその製造方法
JP2005311284A (ja) 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd パワー半導体素子およびこれを用いた半導体装置
JP2005310902A (ja) 2004-04-19 2005-11-04 Sumitomo Electric Ind Ltd 半導体装置と半導体装置の製造方法
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4038498B2 (ja) 2004-07-13 2008-01-23 新電元工業株式会社 半導体素子および半導体素子の製造方法
JP4091931B2 (ja) * 2004-07-13 2008-05-28 新電元工業株式会社 ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
DE102004036140A1 (de) * 2004-07-26 2006-03-23 Infineon Technologies Ag Halbleiterbauelement
US7348672B2 (en) * 2005-07-07 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with improved reliability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102199957B1 (ko) 2019-10-11 2021-01-07 김현욱 파이프 자동 천공장치

Also Published As

Publication number Publication date
WO2007108439A1 (ja) 2007-09-27
DE112007000697T5 (de) 2009-02-05
DE112007000697B4 (de) 2013-11-07
JP2012151498A (ja) 2012-08-09
JPWO2007108439A1 (ja) 2009-08-06
JP4995187B2 (ja) 2012-08-08
CN101395701B (zh) 2010-06-02
CN101395701A (zh) 2009-03-25
US20090020766A1 (en) 2009-01-22
US8093598B2 (en) 2012-01-10
KR101025438B1 (ko) 2011-03-28
US20120074508A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
KR101025438B1 (ko) 전력용 반도체 장치
JP4858791B2 (ja) 半導体装置およびその製造方法
US8790983B2 (en) Semiconductor device and method for manufacturing the same
JP5745974B2 (ja) 半導体装置およびその製造方法
US9166004B2 (en) Semiconductor device contacts
JP5889171B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6359401B2 (ja) 半導体装置およびその製造方法
TW200845206A (en) Method for manufacturing insulated gate field effect transistor
US20210343645A1 (en) Integrated circuit and method for forming the same
WO2010116575A1 (ja) 半導体装置および半導体装置の製造方法
JP2009194127A (ja) 半導体装置およびその製造方法
US8207584B2 (en) Semiconductor device and manufacturing method of the same
US20210359125A1 (en) Structure and formation method of semiconductor device with high contact area
US6849509B2 (en) Methods of forming a multilayer stack alloy for work function engineering
JP5995701B2 (ja) 炭化珪素半導体装置及びその製造方法
KR20100100178A (ko) 반도체 소자
JP2004288890A (ja) 炭化珪素半導体素子
US20080023765A1 (en) Semiconductor Devices and Methods of Fabricating the Same
JP4817813B2 (ja) ダイヤモンド半導体素子及びその製造方法
JP2010010224A (ja) 半導体装置及びその製造方法
KR20240167216A (ko) 수평형 cmos 인버터 반도체 소자 및 그 제조 방법
JP2023139634A (ja) 半導体素子
JP2010171133A (ja) 化合物半導体装置、および化合物半導体装置の製造方法
JP2004335899A (ja) 炭化珪素半導体装置の製造方法
JP2004022691A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230322

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230322

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000