JPWO2007108439A1 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JPWO2007108439A1
JPWO2007108439A1 JP2008506293A JP2008506293A JPWO2007108439A1 JP WO2007108439 A1 JPWO2007108439 A1 JP WO2007108439A1 JP 2008506293 A JP2008506293 A JP 2008506293A JP 2008506293 A JP2008506293 A JP 2008506293A JP WO2007108439 A1 JPWO2007108439 A1 JP WO2007108439A1
Authority
JP
Japan
Prior art keywords
metal layer
region
layer
insulating film
type sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008506293A
Other languages
English (en)
Other versions
JP4995187B2 (ja
Inventor
大塚　健一
健一 大塚
三浦　成久
成久 三浦
昌之 今泉
昌之 今泉
大森　達夫
達夫 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008506293A priority Critical patent/JP4995187B2/ja
Publication of JPWO2007108439A1 publication Critical patent/JPWO2007108439A1/ja
Application granted granted Critical
Publication of JP4995187B2 publication Critical patent/JP4995187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、高温動作において配線の金属材料と半導体領域に接続する電極等との反応が生じにくく、かつ、高温動作において歪みが生じにくい電力用半導体装置を提供することを目的とする。そして、当該目的を達成するために、本発明に係る電力用半導体装置は、ＳｉＣパワーデバイス等の電力用半導体装置であって、ソース領域（４）等の半導体領域の上に形成されたソース電極（１１）上に、Ｐｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのうち少なくとも１種を含む第１金属層（１４）が形成されている。第１金属層（１４）上には、Ｍｏ，Ｗ，Ｃｕのうち少なくとも１種を含む第２金属層（１５）が形成されている。第２金属層（１５）上には、Ｐｔ，Ｍｏ，Ｗのうち少なくとも１種を含む第３金属層（１６）が形成されている。

Description

この発明は、パワーデバイスたる電力用半導体装置に関する。
近年、省エネルギーの観点から、パワーデバイスの特性改善が求められている。そこで、従来のＳｉ（シリコン）を用いたパワーデバイス以外にも、次世代の高耐圧・低損失パワースイッチング素子として、ＳｉＣ（炭化シリコン）を用いたパワーデバイスが有望視されている。なお、パワーデバイスには、金属・絶縁体（例えばシリコン酸化物）・半導体（Metal Insulator（例えばOxide）Semiconductor：ＭＩＳ（例えばＭＯＳ））構造の電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）や、ショットキーダイオード等がある。
例えばＳｉＣを用いたＭＯＳＦＥＴでは、従来のＳｉを用いたＭＯＳＦＥＴの素子構造に準じた素子構造が採用される。ＳｉＣはＳｉよりもバンドギャップが大きいため、ＳｉＣ−ＭＯＳＦＥＴでは、２００℃未満で動作させていた従来のＳｉ−ＭＯＳＦＥＴよりも高温での動作が可能となる。特許文献１〜５には、ＳｉＣを用いた半導体装置に関する技術が開示されている。
特開２００５−３１０９０２号公報 特開平９−２２９２２号公報 特開２００６−３２４５６号公報 特開２０００−１０１０９９号公報 特開２００５−２６８４３０号公報
パワーデバイスにおいては、配線の金属材料として従来、Ａｌ（アルミニウム）、あるいは、ＡｌとＳｉ、Ｃｕ（銅）、Ｔｉ（チタン）、Ｐｄ（パラジウム）等との合金も含めた、Ａｌを主成分としたＡｌ系材料が用いられていた。しかし、Ａｌ系材料を配線の金属材料に採用した場合、２００℃を越える高温動作においては、その金属材料と半導体基板内の半導体領域に接続する電極や半導体基板表面に形成されたシリコン膜等との反応が生じたり、その金属材料表面の酸化が生じたりして素子の信頼性が劣化しやすい。
上記のようなＡｌ系材料の問題を考慮し、ＳｉＣパワーデバイスにおける配線金属としてＣｕ系材料を用いることが上記特許文献１にて提案されている。しかし、Ｃｕの熱膨張係数は１７×１０-6Ｋ-1である。この値は、Ｓｉ（熱膨張係数は４．２×１０-6Ｋ-1）やＳｉＣ（熱膨張係数は３．７×１０-6Ｋ-1）などの半導体材料とは大きく異なっている。そのため、ＳｉやＳｉＣを用いたパワーデバイスにおける配線の金属材料としてＣｕ系材料を用いると、高温動作の際にパワーデバイスに歪みが発生し、素子の信頼性が問題となる場合がある。
この発明は、上記事情に鑑みてなされたもので、パワーデバイスたる電力用半導体装置であって、高温動作において配線の金属材料と半導体領域に接続する電極との反応が生じにくく、かつ、高温動作において歪みが生じにくい電力用半導体装置を実現することを目的とする。
本発明は、表面を有する半導体層と、前記半導体層の前記表面の少なくとも一部に露出するように前記半導体層内に形成された、所定の導電型の半導体領域と、前記半導体領域上に形成された第１絶縁膜と、前記半導体領域上または前記第１絶縁膜上に形成された電極と、前記電極上に形成され、かつ、Ｐｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのうち少なくとも１種を含む第１金属層と、前記第１金属層上に形成され、かつ、Ｍｏ，Ｗ，Ｃｕのうち少なくとも１種を含む第２金属層とを備える電力用半導体装置である。
本発明によれば、Ｐｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのうち少なくとも１種を含む第１金属層と、Ｍｏ，Ｗ，Ｃｕのうち少なくとも１種を含む第２金属層とを備える。反応性の小さい材料であるＭｏ，Ｗ，Ｃｕのいずれかを第２金属層に用いることで、第２金属層を配線金属として用いた際に、高温動作であっても半導体領域上または第１絶縁膜上に形成された電極と第２金属層との反応を生じにくくすることができる。また、電極と第２金属層との間に、より反応性の小さい材料であるＰｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのいずれかを含む第１金属層を介在させることによって、高温動作であっても電極への別の金属種の混入などの現象を防止することができる。また、第２金属層にＣｕを含んだ金属層を用いる場合には、第１金属層を介在させることによって、半導体領域と第２金属層との間での熱膨張係数の違いによる歪みを緩和させることができる。よって、高温動作において配線の金属材料と半導体領域に接続する電極との反応が生じにくく、かつ、高温動作において歪みが生じにくい電力用半導体装置を実現することができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る電力用半導体装置の一部を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の各製造工程を示す図である。 実施の形態１に係る電力用半導体装置の変形例を示す図である。 実施の形態１に係る電力用半導体装置の変形例を示す図である。 実施の形態１に係る電力用半導体装置の変形例を示す図である。 実施の形態１に係る電力用半導体装置の変形例を示す図である。 実施の形態２に係る電力用半導体装置の一部を示す図である。 実施の形態２に係る電力用半導体装置の一部を示す図である。 実施の形態２に係る電力用半導体装置の一部を示す図である。
＜実施の形態１＞
本実施の形態は、半導体領域上または半導体領域上の絶縁膜上に形成された電極上に、Ｐｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのうち少なくとも１種を含む第１金属層を形成し、第１金属層上に、Ｍｏ，Ｗ，Ｃｕのうち少なくとも１種を含む第２金属層を形成し、第２金属層上に、Ｐｔ，Ｍｏ，Ｗのうち少なくとも１種を含む第３金属層を形成した、ＳｉＣパワーデバイスたる電力用半導体装置である。
図１は、本実施の形態に係る電力用半導体装置の一部を示す図である。なお、図１はＳｉＣパワーデバイス（例としてｎチャネルＳｉＣＭＯＳＦＥＴ）の、素子構造の最小単位（本願では素子単位構造と称する）の断面を示し、本実施の形態に係る電力用半導体装置は、この素子単位構造が図１の左右両方向に折り返されて連続した構造となっている。
図１に示すように、半導体基板たるｎ型低抵抗ＳｉＣ基板１の表面には、耐圧を保持するための、半導体層たるｎ型ＳｉＣドリフト層２が、エピタキシャル成長により形成されている。ｎ型ＳｉＣドリフト層２の層厚は３〜２０μｍ程度、ドーピング濃度は１×１０15〜１５×１０15／ｃｍ3程度である。
ｎ型ＳｉＣドリフト層２の表面には、ｐ型ＳｉＣ領域１３およびｎ型ＳｉＣデプレッション領域６が形成されている。ｐ型ＳｉＣ領域１３には、ｐ型ＳｉＣベース領域３及びｐ型ＳｉＣコンタクト領域５が含まれる。なお、ｎ型ＳｉＣデプレッション領域６は、ｐ型ＳｉＣベース領域３に隣接している。ｐ型ＳｉＣコンタクト領域５は、ｐ型ＳｉＣ領域１３のうち後述のソース電極と接触する部分である。また、ｐ型ＳｉＣベース領域３の表面には、ｎ型ＳｉＣデプレッション領域６からは離隔しつつｐ型ＳｉＣコンタクト領域５に隣接した、半導体領域たるｎ型ＳｉＣソース領域４が形成されている。
ｐ型ＳｉＣ領域１３およびｎ型ＳｉＣソース領域４は、ｎ型ＳｉＣドリフト層２にイオン注入および活性化熱処理を行うことによって、選択的に形成される。すなわち、半導体領域たるｐ型ＳｉＣ領域１３およびｎ型ＳｉＣソース領域４は、半導体層たるｎ型ＳｉＣドリフト層２の表面の一部に露出するように、ｎ型ＳｉＣドリフト層２内に形成される。
ｐ型ＳｉＣ領域１３の層厚は０．５〜２μｍ程度、そのドーピング濃度は３×１０17〜２０×１０17／ｃｍ3程度である。ｎ型ＳｉＣソース領域４の層厚は０．３〜１μｍ程度、そのドーピング濃度は５×１０18〜５０×１０18／ｃｍ3程度である。また、ｐ型ＳｉＣ領域１３のうちソース電極と接触するｐ型コンタクト領域５の形成においては、５×１０18〜５０×１０18／ｃｍ3程度と、他の部分（ｐ型ＳｉＣベース領域３）よりも高濃度のドーピングとなるように別途、選択的にイオン注入を行うことで形成する。
なお、ｎ型ＳｉＣドリフト層２のうち、ｐ型ＳｉＣ領域１３が形成されないｎ型領域はｎ型ＳｉＣデプレッション領域６となる。ｎ型ＳｉＣデプレッション領域６におけるドーピング濃度は、ｎ型ＳｉＣドリフト層２のドーピング濃度のままでも良い。一方、別途、イオン注入を施すか、または、ｎ型ＳｉＣドリフト層２の成長時にドーピングプロファイルを成長とともに変えることによって、ｎ型ＳｉＣデプレッション領域６におけるドーピング濃度を３×１０16〜３０×１０16／ｃｍ3程度に高めてもよい。このようにドーピング濃度を高めれば、素子抵抗を下げることが可能である。
ｎ型ＳｉＣソース領域４およびｐ型ＳｉＣコンタクト領域５上には、ｎ型ＳｉＣソース領域４に電気的に接続するソース電極１１が形成されている。また、ｎ型低抵抗ＳｉＣ基板１の下面には、ドレイン電極１２が形成されている。また、ｎ型ＳｉＣソース領域４とｎ型ＳｉＣデプレッション領域６とに挟まれた部分のｐ型ＳｉＣベース領域３上、および、ｎ型ＳｉＣデプレッション領域６上、および、ｎ型ＳｉＣソース領域４の一部の上には、シリコン酸化膜やシリコン酸化窒化膜等のゲート絶縁膜８とポリシリコン膜や金属膜等のゲート電極９との積層構造が形成されている。ゲート絶縁膜８の層厚は、例えば１０〜１００ｎｍ程度である。
ゲート絶縁膜８およびゲート電極９の積層構造と、ｎ型ＳｉＣソース領域４との上には、シリコン酸化膜等の層間絶縁膜１０が形成されている。なお、層間絶縁膜１０は、ゲート絶縁膜８およびゲート電極９の積層構造の形成後に、ｎ型ＳｉＣドリフト層２の表面上に全面に形成される。その後、層間絶縁膜１０のうちソース電極１１の形成予定領域の部分が除去される。その除去部分の内部に、ソース電極１１が形成される。すなわち、ｎ型ＳｉＣドリフト層２の表面上であってソース電極１１が形成された領域以外の領域において、層間絶縁膜１０が存在する。また、ソース電極１１およびドレイン電極１２は、ＮｉあるいはＮｉを含んだ金属層で形成される。また、図１に示すように、第１乃至第３金属層１４〜１６は、層間絶縁膜１０上に延在して形成されている。
ソース電極１１上には、第１金属層１４が形成されている。また、第１金属層１４上には、第２金属層１５が形成されている。また、第２金属層１５上には、第３金属層１６が形成されている。これら第１乃至第３金属層１４〜１６は、相まって配線金属層として機能する。
第２金属層１５は、配線としての主機能を担う部分である。反応性が小さく、かつ、電気伝導度の大きいＣｕ（銅）、Ｍｏ（モリブデン）、Ｗ（タングステン）のうち少なくとも１種を含んだ金属膜で、第２金属層１５は構成される。また、これらの金属の単層膜でも良いし、これら３種の金属のうちの少なくとも１種を含む多層膜や合金膜でも良い。層厚は例えば１００〜７００ｎｍ程度である。
また、第１金属層１４は、層間絶縁膜１０（構成材料がシリコン酸化膜）やソース電極１１（構成材料がＮｉ系金属）と、配線たる第２金属層１５とが、高温動作において反応して素子特性の劣化を招くことを防止する機能を有する。また、第１金属層１４は、第２金属層１５とゲート電極９の構成材料たるポリシリコンとの反応も防止する機能を有する。
第１金属層１４は、反応性の小さい材料たるＴｉ（チタン）、Ｐｔ（白金）、Ｔａ（タンタル）の３種、または、熱膨張係数がＳｉやＳｉＣなどの半導体材料と近い、Ｍｏ（モリブデン、その熱膨張係数は５．１×１０-6Ｋ-1）、Ｗ（タングステン、その熱膨張係数は４．５×１０-6Ｋ-1）の２種、の計５種の金属のうち少なくとも１種を含む。具体的には、第１金属層１４として、上記５種の金属の各単層膜や５種の金属のいずれかを含んだ合金膜、または、５種の金属のいずれかの単層膜を含む多層膜を用いることができる。
例えば合金膜としては、ＴｉＷやＷＳｉのような金属同士の合金膜に加えて、ＴｉＮ、ＷＮ、ＷＳｉＮ、ＴａＮのような窒化物も用いることができる。また、多層膜としては、例えばＰｔとＴｉとの積層構造を何周期にも積層したＰｔ／Ｔｉ／Ｐｔ／Ｔｉ…Ｐｔ／Ｔｉのような構成も用いることができる。また、先述の合金膜または窒化物と金属膜とを積層構造とした、Ｔｉ／ＴｉＮ、ＴａＮ／Ｔａのような構成も用いることができる。
第１金属層１４の層厚は、単層膜では例えば５〜１００ｎｍ程度とし、積層構造では１０〜２００ｎｍ程度である。熱膨張係数がＳｉやＳｉＣなどの半導体材料と近い、ＭｏやＷを主成分とする場合には、比較的厚い層厚にすることができる。
なお、第２金属層１５と第１金属層１４との積層構造の組み合わせとしては、例えばＣｕ／Ｔｉ／ＴｉＮ、Ｃｕ／ＷＳｉＮ、Ｃｕ／ＷＳｉ、Ｃｕ／ＴａＮ／Ｔａ、Ｃｕ／Ｐｔ／Ｔｉ、Ｗ／ＷＮ、Ｗ／Ｐｔ／Ｔｉ、Ｗ／ＴｉＮ、Ｍｏ／ＴｉＮ、Ｍｏ／Ｐｔ／Ｔｉなど様々な構成をとることができる。
また、配線としての主機能を担う第２金属層１５がＣｕを主成分とする場合には、ＳｉＣと第２金属層１５との熱膨張係数の違いを考慮すると、第１金属層１４としては、Ｗを含んだ合金膜を用いること、あるいは反応性のより小さいＴｉを含んだ５〜２０ｎｍ程度の薄膜をソース電極１１と接する最下層膜とした積層膜を用いることが望ましい。これに対して、配線としての主機能を担う第２金属層１５がＭｏやＷを主成分とする場合には、ＳｉＣと第２金属層１５との熱膨張係数の差が小さいので、第１金属層１４を、反応性の小さいＴｉ、Ｐｔ、Ｔａを含んだ単層膜、合金膜を適宜組み合わせて構成することができる。Ｗを含んだ合金膜としては、ＴｉＷ、ＷＳｉ、ＷＮ、ＷＳｉＮがある。反応性のより小さいＴｉを含んだ５〜２０ｎｍ程度の薄膜をソース電極１１と接する最下層膜とした積層膜としては、ＴｉＮ／Ｔｉ（Ｔｉが５〜２０ｎｍ厚）、Ｔｉ／ＴｉＮ（ＴｉＮが５〜２０ｎｍ厚）、Ｐｔ／Ｔｉ（Ｔｉが５〜２０ｎｍ厚）がある。Ｐｔ／Ｔｉでは各層厚を５〜２０ｎｍとして何周期にも積層した構造をとることで高温動作時の反応を防ぐことができる。反応性の小さいＴｉ、Ｐｔ、Ｔａを含んだ単層膜、合金膜を適宜組み合わせたものとしては、ＴｉＮ／Ｔｉ、Ｔｉ／ＴｉＮ、Ｐｔ／Ｔｉ、ＴａＮ／Ｔａ、Ｔａ／ＴａＮがある。
また、層間絶縁膜１０は図１において幅が３〜１０μｍ、厚さは１〜３μｍ程度であって、ソース電極１１よりも幅、厚さとも大きいために、層間絶縁膜１０と第１金属層１４との反応や応力も考慮する必要がある。したがって、この観点からも、配線としての主機能を担う第２金属層１５がＣｕを主成分とする場合には、第１金属層１４としてＷを含んだ合金膜を用いること、あるいは反応性のより小さいＴｉを含む５〜２０ｎｍ程度の薄膜を層間絶縁膜１０と接する最下層膜とした積層膜を用いることが望ましい。また、配線としての主機能を担う第２金属層１５がＭｏやＷを主成分とし、第１金属層１４を、反応性の小さいＴｉ、Ｐｔ、Ｔａを含んだ単層膜、合金膜を適宜組み合わせて構成する場合にも、第１金属層１４を、５〜２０ｎｍ程度の薄膜を層間絶縁膜１０と接する最下層膜とした積層膜とすることが望ましい。
第３金属層１６は、配線としての第２金属層１５にＣｕが含まれる場合に、高温動作時に第２金属層１５の表面が酸化することを防止する機能を有する。第３金属層１６は、Ｐｔ、Ｍｏ，Ｗのうち少なくとも１種を含む金属膜である。このような膜を採用することにより、第２金属層１５の表面の酸化を防止することができる。第３金属層１６としては、Ｍｏ、Ｗ、Ｐｔの単層膜の他、ＴｉＷ、ＷＮの合金膜、Ｐｔ／Ｔｉのような積層膜を用いることができる。
なお、ｎ型ＳｉＣドリフト層２、ｐ型ＳｉＣベース領域３、ｎ型ＳｉＣデプレッション領域６、ｎ型ＳｉＣソース領域４、ｐ型ＳｉＣコンタクト領域５、ソース電極１１、ゲート絶縁膜８およびゲート電極９の積層構造、層間絶縁膜１０、第１乃至第３金属層１４〜１６、並びに、ゲート電極９上に形成された金属配線層が、一つの素子単位構造を構成する。
以下に、図１の電力用半導体装置の製造方法について説明する。図２〜図１３は、本実施の形態に係る電力用半導体装置の各製造工程を示す図である。
まず、図２に示すように、ｎ型低抵抗ＳｉＣ基板１上にｎ型ＳｉＣドリフト層２を、エピタキシャル成長技術により形成する。次に、図３に示すように、ｎ型ＳｉＣドリフト層２の表面に不純物イオン注入および活性化熱処理を行うことにより、ｐ型ＳｉＣ領域１３を選択的に形成する。なお、ｐ型ＳｉＣ領域１３の層厚は０．５〜２μｍ程度、また、そのドーピング濃度は３×１０17〜２×１０18／ｃｍ3程度、となるようにすればよい。
次に、図４に示すように、ｐ型ＳｉＣ領域１３の表面に不純物イオン注入および活性化熱処理を行うことにより、ｎ型ＳｉＣソース領域４を形成する。続いて、選択的にイオン注入を行うことにより、図５に示すようにｐ型ＳｉＣコンタクト領域５を形成する。
次に、ｎ型ＳｉＣデプレッション領域６におけるドーピング濃度を、ｎ型ＳｉＣドリフト層２のドーピング濃度とは異なる値にする場合には、例えば選択的にイオン注入を行うことにより、図６に示すようにｎ型ＳｉＣデプレッション領域６を形成する。
次に、図７に示すように、ｎ型ＳｉＣソース領域４の一部、ｐ型ＳｉＣベース領域３およびｎ型ＳｉＣデプレッション領域６の表面に、ゲート絶縁膜８（例えばシリコン酸化膜もしくはシリコン酸化窒化膜）を、熱酸化法やＣＶＤ（Chemical Vapor Deposition）法により形成する。
次に、図８に示すように、ゲート絶縁膜８上にＣＶＤ法等によりゲート電極９（例えばポリシリコン膜）を形成する。続いて、図９に示すように、シリコン酸化膜等の層間絶縁膜１０を形成する。層間絶縁膜１０のうちソース電極１１の形成予定領域の部分は、上述の通り除去される。その後、図１０に示すように、ソース電極１１およびドレイン電極１２として、金属蒸着法等によりＮｉあるいはＮｉを含んだ金属層が形成される。
次に、図１１に示すように、ソース電極１１および層間絶縁膜１０上に第１金属層１４を、金属蒸着法等により形成する。次に、図１２に示すように、第１金属層１４上に第２金属層１５を、金属蒸着法等により形成する。そして、図１３に示すように、第２金属層１５上に第３金属層１６を、金属蒸着法等により形成する。
なお、各層におけるイオン注入種の活性化熱処理は、ゲート絶縁膜８およびゲート電極９の形成の直前にまとめて行ってもよいし、そのつど行ってもよい。
本実施の形態に係る電力用半導体装置によれば、Ｐｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのうち少なくとも１種を含む第１金属層１４と、Ｍｏ，Ｗ，Ｃｕのうち少なくとも１種を含む第２金属層１５とを備える。反応性の小さい材料であるＭｏ，Ｗ，Ｃｕのいずれかを第２金属層１５に用いることで、第２金属層１５を配線金属として用いた際に、高温動作であっても半導体領域たるｎ型ＳｉＣソース領域４上に形成されたソース電極１１と第２金属層１５との反応を生じにくくすることができる。また、ソース電極１１と第２金属層１５との間に、より反応性の小さい材料であるＰｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのいずれかを含む第１金属層１４を介在させることによって、高温動作であってもソース電極１１への別の金属種の混入などの現象を防止することができる。また、第２金属層１５にＣｕを含んだ金属層を用いる場合には、第１金属層１４を介在させることによって、半導体領域たるｎ型ＳｉＣソース領域４と第２金属層１５との間での熱膨張係数の違いによる歪みを緩和させることができる。よって、高温動作において配線の金属材料と半導体領域に接続する電極等との反応が生じにくく、かつ、高温動作において歪みが生じにくい電力用半導体装置を実現することができる。
また、本実施の形態に係る電力用半導体装置によれば、第２金属層１５上に形成され、かつ、Ｐｔ，Ｍｏ，Ｗのうち少なくとも１種を含む第３金属層１６を更に備える。第２金属層１５の表面に、反応性の小さい材料であるＰｔ，Ｍｏ，Ｗのうち少なくとも１種を含む第３金属層１６を形成することで、高温動作における酸化などによる第２金属層１５表面の劣化を防止することができる。
このように、ソース電極１１上および層間絶縁膜１０上に第１金属層１４、第２金属層１５、第３金属層１６を配することによって、配線として機能する第２金属層１５と、ソース電極１１やソース領域４、ｐ型ＳｉＣ領域１３、層間絶縁膜１０との高温動作時の反応や応力発生を防止することができ、かつ金属層表面の酸化を防止することができる。
また、本実施の形態に係る電力用半導体装置によれば、半導体層たるｎ型ＳｉＣドリフト層２の表面上であってソース電極１１が形成された領域以外の領域に、形成された層間絶縁膜１０を更に備え、第１および第２金属層１４，１５は、層間絶縁膜１０上に延在している。よって、第２金属層１５を配線金属として用いた際に、高温動作であっても、ｎ型ＳｉＣドリフト層２の表面上に形成されたゲート絶縁膜８や層間絶縁膜１０下の各種の膜（例えばゲート電極９）と第２金属層１５との反応を生じにくくすることができる。
なお、上記においては、ソース電極１１上に第１乃至第３金属層１４〜１６を形成していた。これとは別個に、あるいは、これに加えて、ゲート電極９上にも第１乃至第３金属層を形成した構造を採用しても良い。その場合は、半導体領域たるｐ型ＳｉＣベース領域３上に第１絶縁膜たるゲート絶縁膜８が形成され、ゲート電極９はその上に形成され、ゲート電極９上に第１乃至第３金属層が形成された構造となる。そして、層間絶縁膜１０が、ｎ型ＳｉＣドリフト層２の表面上およびゲート絶縁膜８の表面上であって、ゲート電極９が形成された領域以外の領域に形成された第２絶縁膜として機能する。
この場合の製法として、ソース電極１１形成のために層間絶縁膜１０を部分的に除去する際に、あるいは別途に、ゲート電極９上の配線（第１乃至第３金属層）形成部分の層間絶縁膜１０を除去すればよい。ソース電極１１および／またはゲート電極９上に、第１乃至第３金属層１４〜１６を形成してＭＯＳＦＥＴを作製することになるが、ゲート電極９上の配線（第１乃至第３金属層）形成部分の層間絶縁膜１０の除去を、ソース電極１１形成のための層間絶縁膜１０の部分的除去と同時に行う場合には、ゲート電極９上にはソース電極１１の構成材料と第１乃至第３金属層１４〜１６とが形成されることになる。一方、ゲート電極９上の配線（第１乃至第３金属層）形成部分の層間絶縁膜１０の除去を、ソース電極１１形成のための層間絶縁膜１０の部分的除去とは別途に、ソース電極１１の形成後に行う場合には、ゲート電極９上の配線部分には第１乃至第３金属層１４〜１６のみが形成されることになる。図１４は、後者の方法でゲート電極９上に第１乃至第３金属層１４〜１６を形成した場合の本電力用半導体装置の構造を示す図である。
上記においては、ｐ型ＳｉＣベース領域３のうちゲート絶縁膜８との接触面付近を、チャネル領域としている。しかし、このチャネル領域付近にイオン注入を別途、行ってチャネル層を追加形成しても良い。
図１５および図１６は、本実施の形態に係る電力用半導体装置の変形例を示す図である。図１５においては、チャネル層７が、ｐ型ＳｉＣベース領域３の表面内、ｎ型ＳｉＣソース領域４の一部の表面内、および、ｎ型ＳｉＣデプレッション領域６の表面内、にまたがって形成されている。このチャネル層７は、ゲート絶縁膜８の形成前に、半導体層たるｎ型ＳｉＣドリフト層２の表面に、選択的にイオン注入することにより形成すればよい。その点以外、装置構成およびその製造方法は、図１の場合と同じである。
また、図１６においては、チャネル層７が、ｐ型ＳｉＣベース領域３の表面上、ｎ型ＳｉＣソース領域４の一部の表面上、および、ｎ型ＳｉＣデプレッション領域６の表面上、にまたがって形成されている。このチャネル層７は、ゲート絶縁膜８の形成前にシリコン膜等の半導体膜をエピタキシャル成長により形成し、ゲート絶縁膜８と同じパターニングとなるようにフォトリソグラフィ技術により形成すればよい。その点以外、装置構成およびその製造方法は、図１の場合と同じである。
チャネル層７はなくてもよく、図１の場合はチャネル層７がない場合に相当する。上記のようにチャネル層７を設ける場合、その導電型はｎ型でもｐ型でもよい。また、イオン注入種の活性化熱処理によって生じた表面荒れを改善するには、図１６に示す構造となるエピタキシャル成長による形成が望ましいが、活性化熱処理によって生じる表面荒れが少なければ、図１５に示す選択的なイオン注入によってチャネル層を形成した構造としてもよい。
なお、本実施の形態においては、ｎ型低抵抗ＳｉＣ基板１やｎ型ＳｉＣドリフト層２、ｐ型ＳｉＣ領域１３、ｎ型ＳｉＣソース領域４等をＳｉＣで構成したが、これら各部の構成元素は必ずしもＳｉＣに限られるものではない。例えばＳｉ等の他の半導体を、これら各部の構成元素として採用しても良い。
また、以上においては電力用半導体装置の一例としてＭＯＳＦＥＴを採りあげ、そのソース電極１１への配線金属について説明したが、ＭＯＳＦＥＴに限らず、スイッチング素子やダイオード素子における、半導体領域へと接続するあらゆる電極への配線金属においても同様に、本発明を用いることができる。
また、以上においては、ソース電極１１の電極の材料として、Ｎｉ系電極を採用する場合について説明したが、ＡｌやＴｉ、多結晶シリコン膜などをはじめとして、Ｎｉ系以外の材料が電極の材料として用いられる場合についても同様に、本発明を用いることができる。
また、以上においては、ソース電極１１が層間絶縁膜１０と接している構成のものを示したが、ソース電極１１の材料種によりソース電極１１と層間絶縁膜１０との反応が高温動作時に懸念される場合には、図１７に示すように、第１金属層１４がソース電極１１と層間絶縁膜１０との間に存在し、ソース電極１１が層間絶縁膜１０と接することなく、層間絶縁膜１０及びソース電極１１が第１金属層１４に覆われた構成のものであっても本発明を用いることができる。
＜実施の形態２＞
本実施の形態は、実施の形態１に係る電力用半導体装置の変形例であって、上述の第３金属膜１６を省略した構造の電力用半導体装置である。
図１８、図１９、図２０はそれぞれ、図１、図１５、図１６の各電力用半導体装置の構造から第３金属層１６を除いた構造の、本実施の形態に係る電力用半導体装置を示す図である。
実施の形態１においては、第２金属層１５としてＣｕを含んだ膜を採用する場合について言及し、第２金属層１５の表面が高温動作時に酸化などによって劣化することを防止するため、第３金属層１６を設けていた。しかし、第２金属層１５として、Ｍｏ、Ｗの少なくとも一方を含み、Ｃｕを含まない場合には、図１８〜図２０に示すように、第３金属層１６を省略した構成としてもよい。
第２金属層１５にＣｕを含まない構成としたことで、半導体材料と熱膨張係数の比較的近い材料で第２金属層１５を構成することができ、高温動作時の歪みの発生を防ぐことができる。すなわち、配線金属層をこのような構成にすることによって、２００℃以上の高温においても電極や配線部分の金属の部分から劣化が生じることなく、素子を安定に動作させることができる。
本発明の第１の電力用半導体装置は、表面を有し、ＳｉＣから成る半導体層と、前記半導体層の前記表面の少なくとも一部に露出するように前記半導体層内に形成された、所定の導電型の半導体領域と、前記半導体領域上に形成された第１絶縁膜と、前記半導体領域上または前記第１絶縁膜上に形成された電極と、前記電極上に形成され、かつ、Ｐｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのうち少なくとも１種を含む第１金属層と、前記第１金属層上に形成され、かつ、Ｍｏ，Ｗ，Ｃｕのうち少なくとも１種を含む第２金属層とを備える。
また、本発明の第２の電力用半導体装置は、表面を有する半導体層と、前記半導体層の前記表面の少なくとも一部に露出するように前記半導体層内に形成された、所定の導電型の半導体領域と、前記半導体領域上に形成された第１絶縁膜と、前記半導体領域上または前記第１絶縁膜上に形成された電極と、前記電極上に形成され、かつ、Ｐｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのうち少なくとも１種を含む第１金属層と、前記第１金属層上に形成され、かつ、Ｍｏ，Ｗ，Ｃｕのうち少なくとも１種を含む第２金属層と、前記第２金属層上に形成され、かつ、Ｐｔ，Ｍｏ，Ｗのうち少なくとも１種を含む第３金属層とを備える。
また、本発明の第３の電力用半導体装置は、表面を有する半導体層と、前記半導体層の前記表面の少なくとも一部に露出するように前記半導体層内に形成された、所定の導電型の半導体領域と、前記半導体領域上に形成された第１絶縁膜と、前記半導体領域上に形成された電極と、前記電極上に形成され、かつ、Ｐｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのうち少なくとも１種を含む第１金属層と、前記第１金属層上に形成され、かつ、Ｍｏ，Ｗ，Ｃｕのうち少なくとも１種を含む第２金属層と、前記半導体層の前記表面上および／または前記第１絶縁膜の表面上であって前記電極が形成された領域以外の領域において、形成された第２絶縁膜とを備え、前記第１および第２金属層は、前記第２絶縁膜上に延在しており、前記電極と前記第２絶縁膜とが接触しないように、それらの間に前記第１金属層が存在する。

Claims (4)

  1. 表面を有する半導体層（２）と、
    前記半導体層の前記表面の少なくとも一部に露出するように前記半導体層内に形成された、所定の導電型の半導体領域（１３）と、
    前記半導体領域上に形成された第１絶縁膜（８）と、
    前記半導体領域上または前記第１絶縁膜上に形成された電極（９，１１）と、
    前記電極上に形成され、かつ、Ｐｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのうち少なくとも１種を含む第１金属層（１４）と、
    前記第１金属層上に形成され、かつ、Ｍｏ，Ｗ，Ｃｕのうち少なくとも１種を含む第２金属層（１５）と
    を備える電力用半導体装置。
  2. 請求項１に記載の電力用半導体装置であって、
    前記第２金属層上に形成され、かつ、Ｐｔ，Ｍｏ，Ｗのうち少なくとも１種を含む第３金属層（１６）
    を更に備える電力用半導体装置。
  3. 請求項１に記載の電力用半導体装置であって、
    前記半導体層の前記表面上および／または前記第１絶縁膜の表面上であって前記電極が形成された領域以外の領域において、形成された第２絶縁膜（１０）
    を更に備え、
    前記第１および第２金属層は、前記第２絶縁膜上に延在している
    電力用半導体装置。
  4. 請求項３に記載の電力用半導体装置であって、
    前記半導体領域上に形成された前記電極（１１）と前記第２絶縁膜とが接触しないように、それらの間に前記第１金属層が存在する、電力用半導体装置。
JP2008506293A 2006-03-22 2007-03-19 電力用半導体装置 Active JP4995187B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008506293A JP4995187B2 (ja) 2006-03-22 2007-03-19 電力用半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006078348 2006-03-22
JP2006078348 2006-03-22
PCT/JP2007/055514 WO2007108439A1 (ja) 2006-03-22 2007-03-19 電力用半導体装置
JP2008506293A JP4995187B2 (ja) 2006-03-22 2007-03-19 電力用半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012071019A Division JP2012151498A (ja) 2006-03-22 2012-03-27 電力用半導体装置

Publications (2)

Publication Number Publication Date
JPWO2007108439A1 true JPWO2007108439A1 (ja) 2009-08-06
JP4995187B2 JP4995187B2 (ja) 2012-08-08

Family

ID=38522468

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008506293A Active JP4995187B2 (ja) 2006-03-22 2007-03-19 電力用半導体装置
JP2012071019A Pending JP2012151498A (ja) 2006-03-22 2012-03-27 電力用半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012071019A Pending JP2012151498A (ja) 2006-03-22 2012-03-27 電力用半導体装置

Country Status (6)

Country Link
US (2) US8093598B2 (ja)
JP (2) JP4995187B2 (ja)
KR (1) KR101025438B1 (ja)
CN (1) CN101395701B (ja)
DE (1) DE112007000697B4 (ja)
WO (1) WO2007108439A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211666B2 (ja) * 2007-12-06 2013-06-12 株式会社デンソー 絶縁ゲートトランジスタ
JP5679821B2 (ja) * 2008-12-23 2015-03-04 三菱電機株式会社 半導体装置およびその製造方法
JP2014225692A (ja) * 2008-12-25 2014-12-04 ローム株式会社 半導体装置および半導体装置の製造方法
JP5558392B2 (ja) * 2011-03-10 2014-07-23 株式会社東芝 半導体装置とその製造方法
JP2012253108A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
DE112012002603B4 (de) * 2011-06-23 2017-02-02 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9257283B2 (en) * 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
JP5889171B2 (ja) * 2012-12-04 2016-03-22 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP6125420B2 (ja) * 2013-12-26 2017-05-10 株式会社豊田中央研究所 半導体装置
JP6058170B2 (ja) * 2014-01-28 2017-01-11 三菱電機株式会社 炭化珪素半導体装置
JP6246617B2 (ja) * 2014-02-27 2017-12-13 株式会社豊田中央研究所 表面電極を備えている半導体チップ
JP5847363B1 (ja) 2014-04-16 2016-01-20 三菱電機株式会社 半導体装置
JP6347442B2 (ja) * 2014-08-19 2018-06-27 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6772495B2 (ja) * 2016-03-16 2020-10-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
KR102199957B1 (ko) 2019-10-11 2021-01-07 김현욱 파이프 자동 천공장치

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689906A (ja) * 1992-09-08 1994-03-29 Fuji Electric Co Ltd 絶縁ゲート電界効果トランジスタの製造方法
JPH06326105A (ja) * 1993-05-14 1994-11-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の積層配線構造
JPH08139090A (ja) * 1994-11-10 1996-05-31 Nec Corp 半導体集積回路装置
JPH1012571A (ja) * 1996-06-26 1998-01-16 Hitachi Ltd 半導体装置
JP2000012846A (ja) * 1998-06-22 2000-01-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2000323436A (ja) * 1999-03-02 2000-11-24 Motorola Inc 銅相互接続部に用いるバリア層の形成方法
JP2002158354A (ja) * 2000-11-17 2002-05-31 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2003152182A (ja) * 2001-11-14 2003-05-23 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
JP2005311284A (ja) * 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd パワー半導体素子およびこれを用いた半導体装置
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006032457A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
US5385855A (en) 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JPH0922922A (ja) 1995-07-04 1997-01-21 Mitsubishi Materials Corp ＳｉＣ上のＰｔ電極への配線構造
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
US6020640A (en) * 1996-12-19 2000-02-01 Texas Instruments Incorporated Thick plated interconnect and associated auxillary interconnect
JP3361061B2 (ja) 1998-09-17 2003-01-07 株式会社東芝 半導体装置
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US7217954B2 (en) 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP2005268430A (ja) * 2004-03-17 2005-09-29 Nissan Motor Co Ltd オーミック電極構造体およびその製造方法
JP2005310902A (ja) 2004-04-19 2005-11-04 Sumitomo Electric Ind Ltd 半導体装置と半導体装置の製造方法
JP4038498B2 (ja) 2004-07-13 2008-01-23 新電元工業株式会社 半導体素子および半導体素子の製造方法
DE102004036140A1 (de) * 2004-07-26 2006-03-23 Infineon Technologies Ag Halbleiterbauelement
US7348672B2 (en) * 2005-07-07 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with improved reliability

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689906A (ja) * 1992-09-08 1994-03-29 Fuji Electric Co Ltd 絶縁ゲート電界効果トランジスタの製造方法
JPH06326105A (ja) * 1993-05-14 1994-11-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の積層配線構造
JPH08139090A (ja) * 1994-11-10 1996-05-31 Nec Corp 半導体集積回路装置
JPH1012571A (ja) * 1996-06-26 1998-01-16 Hitachi Ltd 半導体装置
JP2000012846A (ja) * 1998-06-22 2000-01-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2000323436A (ja) * 1999-03-02 2000-11-24 Motorola Inc 銅相互接続部に用いるバリア層の形成方法
JP2002158354A (ja) * 2000-11-17 2002-05-31 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2003152182A (ja) * 2001-11-14 2003-05-23 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
JP2005311284A (ja) * 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd パワー半導体素子およびこれを用いた半導体装置
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006032457A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法

Also Published As

Publication number Publication date
CN101395701B (zh) 2010-06-02
WO2007108439A1 (ja) 2007-09-27
JP4995187B2 (ja) 2012-08-08
CN101395701A (zh) 2009-03-25
JP2012151498A (ja) 2012-08-09
DE112007000697T5 (de) 2009-02-05
KR101025438B1 (ko) 2011-03-28
US20120074508A1 (en) 2012-03-29
DE112007000697B4 (de) 2013-11-07
US20090020766A1 (en) 2009-01-22
US8093598B2 (en) 2012-01-10
KR20080098425A (ko) 2008-11-07

Similar Documents

Publication Publication Date Title
JP4995187B2 (ja) 電力用半導体装置
JP4858791B2 (ja) 半導体装置およびその製造方法
JP4151976B2 (ja) 半導体装置
US8790983B2 (en) Semiconductor device and method for manufacturing the same
JP5889171B2 (ja) 炭化珪素半導体装置及びその製造方法
JP5745974B2 (ja) 半導体装置およびその製造方法
JP2007019458A (ja) 半導体装置およびその製造方法
US20100006955A1 (en) Method for manufacturing semiconductor device and semiconductor device
TW200820351A (en) Integrated circuit devices and fabrication methods thereof
US8207584B2 (en) Semiconductor device and manufacturing method of the same
JP4398939B2 (ja) 半導体装置
US20230369313A1 (en) Electrostatic discharge prevention
US20190058048A1 (en) Ohmic electrode
JP6250230B2 (ja) 炭化珪素半導体装置の製造方法
KR20100100178A (ko) 반도체 소자
JP2006060046A (ja) 半導体装置
JP2004288890A (ja) 炭化珪素半導体素子
US20100291765A1 (en) Method for fabricating semiconductor device
CN114975268A (zh) 半导体装置的形成方法
CN115148731A (zh) 半导体结构
JP2010010224A (ja) 半導体装置及びその製造方法
JP4882287B2 (ja) 半導体装置
US20230124215A1 (en) Multiple silicide process for separately forming n-type and p-type ohmic contacts and related devices
JP2024080136A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2023139634A (ja) 半導体素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4995187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250