JP2000323436A - 銅相互接続部に用いるバリア層の形成方法 - Google Patents

銅相互接続部に用いるバリア層の形成方法

Info

Publication number
JP2000323436A
JP2000323436A JP2000051583A JP2000051583A JP2000323436A JP 2000323436 A JP2000323436 A JP 2000323436A JP 2000051583 A JP2000051583 A JP 2000051583A JP 2000051583 A JP2000051583 A JP 2000051583A JP 2000323436 A JP2000323436 A JP 2000323436A
Authority
JP
Japan
Prior art keywords
wafer
chamber
copper
layer
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000051583A
Other languages
English (en)
Other versions
JP2000323436A5 (ja
JP4909454B2 (ja
Inventor
Dean J Denning
ディーン・ジェイ・デニング
Sam S Garcia
サム・エス・ガルシア
Bradley P Smith
ブラッドレイ・ピー・スミス
Daniel J Loop
ダニエル・ジェイ・ループ
Gregory Norman Hamilton
グレゴリー・ノーマン・ハミルトン
Mohammed Rabiul Islam
モハメッド・ラビウル・イスラム
G Anthony Brian
ブライアン・ジー・アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2000323436A publication Critical patent/JP2000323436A/ja
Publication of JP2000323436A5 publication Critical patent/JP2000323436A5/ja
Application granted granted Critical
Publication of JP4909454B2 publication Critical patent/JP4909454B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D46/00Filters or filtering processes specially modified for separating dispersed particles from gases or vapours
    • B01D46/66Regeneration of the filtering material or filter elements inside the filter
    • B01D46/68Regeneration of the filtering material or filter elements inside the filter by means acting on the cake side involving movement with regard to the filter elements
    • B01D46/681Regeneration of the filtering material or filter elements inside the filter by means acting on the cake side involving movement with regard to the filter elements by scrapers, brushes or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D46/00Filters or filtering processes specially modified for separating dispersed particles from gases or vapours
    • B01D46/0002Casings; Housings; Frame constructions
    • B01D46/0005Mounting of filtering elements within casings, housings or frames
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D46/00Filters or filtering processes specially modified for separating dispersed particles from gases or vapours
    • B01D46/10Particle separators, e.g. dust precipitators, using filter plates, sheets or pads having plane surfaces
    • B01D46/12Particle separators, e.g. dust precipitators, using filter plates, sheets or pads having plane surfaces in multiple arrangements
    • B01D46/121V-type arrangements
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865Selective removal of parts of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 改良した銅インレイド相互接続部を形成する
方法を提供する。 【解決手段】 最初に、チャンバ(10)内においてイ
ンレイド構造上にRF予備浄化処理(408)を行う。
RF予備浄化で構造の角部(210a,206a)を丸
めることによって、ボイディングを減少させ、ステップ
・カバレッジを改善するが、下側に露出する銅相互接続
部表面(202a)から銅原子を大量に移転させない。
次に、タンタル・バリア(220)を堆積する。この場
合、タンタル・バリアの一部分は、タンタル・バリアの
他の部分よりも張力が高い。バリア層(220)の形成
後、バリア層の上面に銅シード層(222)を形成す
る。銅シード層を形成する間、改良クランプ(85)に
よってウエハをクランプし、銅の剥離およびウエハ・エ
ッジにおける汚染を低減する。次に、銅の電気めっきお
よび化学機械式研摩(CMP)プロセスを用いて、銅相
互接続構造を完成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般的に、半導体
の製造に関し、更に特定すれば、銅相互接続部のバリア
/シード堆積(barrier/seed deposition)プロセスに関
するものである。
【0002】
【従来の技術】集積回路(IC)業界において、現在、
相互接続部におけるアルミニウムに代わる材料として、
銅の相互接続部が開発されている。銅は、その製造がア
ルミニウムよりも安価であるので、銅相互接続部は全体
としてアルミニウム相互接続部よりも優れている。加え
て、銅相互接続部は、アルミニウム相互接続部よりも抵
抗が少なく、したがって、発熱量も少ない。また、銅の
抵抗が小さいために、ICが動作することができる動作
周波数を高めることが可能となり、このために性能が向
上する。加えて、銅は、アルミニウムと比較すると、電
気移動抵抗(electromigration resistance)も改善され
ている。
【0003】
【発明が解決しようとする課題】しかしながら、これら
の利点にも拘らず、銅が実現可能な代替物となるために
は、克服しなければならない多数の欠点がある。銅の欠
点の1つに、その移動イオン汚染源となり得ることが含
まれる。銅イオンは、半導体の製造に用いられる従来の
誘電体物質を介して容易に拡散する。適正な含有量でな
いと、銅は素子のアクティブ・エリアに拡散することに
よって、素子の信頼性に影響を及ぼす可能性がある。加
えて、銅はエッチングが容易でない。したがって、相互
接続はインレイド構造(inlaid structure)として形成し
なければならず、このため一層複雑化し、化学機械式研
摩(CMP)プロセスの使用が必要となる。更に、銅の
処理には、新たな材料や新たなプロセスの使用も必要で
あり、製造プロセスに適正に統合されない場合、種々の
問題や合併作用が生ずる可能性がある。
【0004】例えば、銅相互接続部を用いる場合、典型
的にバリア層が必要となる。バリア層は、銅を封じ込め
るためにその周囲に形成され、これによって銅が隣接す
る層やアクティブ・エリアを汚染することを防止する。
これらのバリア層は、通常アルミニウムには不要であ
り、新たな製造および統合上の問題が生じ、これらに対
処しなければならない。これらのバリアを形成するため
に用いられる材料やプロセスは、よく理解されていな
い。したがって、これらを形成するための材料やプロセ
スにおける一層の改良によって、ウエハの歩留まり、素
子の信頼性、および機器のアップタイム(uptime)を格段
に向上させる潜在的な可能性がある。
【0005】銅処理においてバリアに用いられる材料
(例えば、耐熱金属)の多くは、素子の信頼性に悪影響
を及ぼす可能性を有する。これら信頼性の問題は、部分
的に、隣接する膜に対するバリア層の応力に起因するも
のである。したがって、バリアの応力制御によっても、
IC全体の歩留まり改善および信頼性向上の潜在的な可
能性がある。
【0006】更に、相互接続部において銅を堆積する際
に用いられているプロセスやチャンバは、厚さおよび均
一性制御に関しては、最適化されていない。制御の欠如
は問題である。堆積された銅膜の均一性が大きくばらつ
く場合、歩留まりに悪影響を及ぼす可能性があり、非均
一に堆積された膜を補うために調節が必要になることに
よって、後続の処理が更に複雑化する虞れがある。
【0007】加えて、銅および銅バリア材料のチャンバ
構成部品に対する接着性欠如が、堆積の間およびウエハ
運搬の間に、問題を生ずる可能性がある。これらの材料
は、潜在的な粒子源となる。堆積プロセスを最適化し、
これらの材料の接着性を高めることができれば、歩留ま
りを改善し、処理チャンバ内における粒子汚染を減少さ
せるという利点が得られよう。
【0008】多くの銅プロセスには、ステップ・カバレ
ッジ(step coverage)の問題があり、ビアやトレンチの
側壁は、平坦な表面よりも銅膜の被覆が少ない。加え
て、開口上部の堆積膜が余りに高いレートで堆積された
場合、その結果銅のボイディング(voiding)の問題も生
ずる可能性がある。これは、開口を完全に充填する前
に、フィルムの最上部が挟み取られ(pinch off)、その
結果開口内部にボイドが形成される可能性がある。ステ
ップ・カバレッジを改善し、ボイディングを極力抑える
プロセスは、銅相互接続部を有する素子の歩留まり改善
および信頼性向上をもたらす潜在的な可能性を有する。
【0009】更に、予備金属堆積プロセスの間、アルミ
ニウムでは必ずしも問題とはならない、材料のバック・
スパッタリング(back-sputtering)が、先に引用した移
動イオンの懸念のため、銅では気掛かりとなる。露出し
たウエハ表面上にアルミニウムがバック・スパッタされ
ても、それを除去する化学物質およびプロセスが存在す
る。加えて、このアルミニウムは、種々の層を介して容
易に拡散することはない。逆に、バック・スパッタされ
た銅は、化学的にもそれ以外の方法でも除去するのは容
易ではない。バリアによって封じ込めない限り、隣接す
る膜を通過して拡散し、歩留まりおよび信頼性に影響を
及ぼす可能性が高い。したがって、下地の銅層を露出さ
せるあらゆる相互接続プロセスは、露出領域からの銅の
移転を最少に止めることを保証するように設計しなけれ
ばならない。
【0010】このように、メタライゼーション処理の改
良によって、銅相互接続部を大量に、低コストで製造
し、しかも歩留まりおよび信頼性を向上させることが、
当業界では求められている。
【0011】
【発明の実施の形態】本発明の特徴および利点は、添付
図面と関連付けた以下の詳細な説明から一層明確に理解
されよう。図面において、同様の参照番号は同様の部分
および対応する部分を示すこととする。
【0012】図面におけるエレメントは、簡略化および
明確化のために、示されており、必ずしも同一拡大率で
描かれている訳ではないことを、当業者は認めよう。例
えば、図面におけるエレメントの中には、本発明の実施
例の理解の促進を助けるために、その寸法が他のエレメ
ントよりも誇張されているものもある。
【0013】全体的に、図1ないし図14は、銅インレ
イド相互接続構造を形成するための、改良された方法を
教示するものである。概して言えば、本方法は、インレ
イドまたはデュアル・インレイド構造の予備金属堆積処
理の改良,インレイド構造内部における銅バリアの堆積
処理の改良,およびバリア層上のシード層の堆積処理の
改良を教示する。
【0014】具体的には、従来技術のバリア堆積チャン
バでは、電気的にバイアスされた構成部品が、他の導電
性構成部品に密接して共に配置されている。場合によっ
ては、これらは偶発的に回路を短絡し、印加されたバイ
アスを変化させ、その結果処理の一貫性を損なうことに
なる。電気的にバイアスされたウエハ・ペデスタル(支
持部材)および他の導電性チャンバ部分間でこれが発生
するのを防止するために、ペデスタルおよびその他の導
電性チャンバ構成部品間に、誘電体またはセラミック性
絶縁リングを配置する。ウエハをアークおよび短絡回路
から保護することに加えて、絶縁リングは、印加したバ
イアスが、ウエハに近接するチャンバの他の導電性部分
ではなく、ウエハに向かうことを保証するのにも役立
つ。これによって、更に、ウエハが正しく効率的に処理
され、一貫性のある結果が得られることを保証する。
【0015】タンタル(Ta)を用いてバリアを形成す
る場合、これはセラミック性絶縁リングにはよく接着し
ないことがわかった。この結果、タンタル粒子がセラミ
ック絶縁リングから剥離し、ウエハ上に付着する。これ
らの粒子は、集積回路の歩留まりに重大な影響を及ぼ
す。粒子のレベルを低下させるために、セラミック絶縁
リング全体にアルミニウム・コーティングをフレーム溶
射(flame spray)またはアーク溶射(arc spray)する設計
が組み込まれた。アルミニウム・コーティングは、タン
タルの絶縁リングへの接着性を高め、粒子数を大幅に減
少させることがわかった。
【0016】加えて、銅シード層堆積の間ウエハを固着
するために用いていた従来のクランプは、当技術では不
適当であることがわかった。クランプの隆起影領域(ele
vated shadow region)が、ウエハの表面上に余りに高く
なるように設計されたために、影領域の下で、銅がウエ
ハ上に大量に堆積する可能性がある。このために銅の小
結節(nodule)が形成され、更にウエハ上に、ウエハの周
囲に向かうに連れて銅の厚さが徐々に減少するエリアが
生じた(傾斜銅領域(graded copper region))。続くめ
っきおよび/または化学機械式研摩(CMP)処理の
間、これら銅小結節や傾斜銅領域は粒子源となり、ウエ
ハ表面から剥がれ易いために、ダイの歩留まりを低下さ
せることがわかった。加えて、銅をスパッタしたエリア
においてクランプをウエハに接触させると、スパッタし
た銅がクランプ表面およびウエハ表面双方に付着する可
能性があり、クランプおよびウエハを互いに分離する
と、これらの表面上でこのスパッタした銅が裂けたり剥
ぎ取られる可能性がある。これらの問題を回避するため
に、改良したクランプが開発され、前述の望ましくない
現象を防止することによって、歩留まりが大幅に改善さ
れることをここに記載する。
【0017】加えて、窒化タンタル(TaN)コーティ
ングをバリア堆積チャンバの構成部品上に塗着すると、
チャンバ・メンテナンスの後、粒子のためのチャンバ・
ダウン・タイムが大幅に短縮することもわかった。チャ
ンバにTaNを被覆しなかった場合、チャンバの内部コ
ンポネント上にスパッタした残留タンタルは、容易に剥
がれ、チャンバ内部およびウエハ上に粒子を発生させ
た。この結果、チャンバ浄化の頻度を高める必要性が生
じ、対応して機器のダウンタイムが増大した。周期的に
TaNをチャンバに被覆/乾燥させることによって、タ
ンタルの内部チャンバ構成部品に対する接着性を高め、
粒子を減少させ、これによってチャンバのダウン・タイ
ムを短縮し、半導体素子のダイの歩留まりが改善するこ
とが発見された。
【0018】従来技術の処理では、ビア・エッチングお
よび予備金属堆積プロセスは、典型的に、露出した下地
のアルミニウム移転(removal)を減少させることを保証
するようには最適化されていなかった。典型的に、再度
堆積したアルミニウムは隣接した層を介して容易に拡散
せず、しかもアルミニウムは後続の化学処理によって容
易に除去されるので、アルミニウム移転の減少は懸念で
はなかった。しかしながら、銅の膜ではそうはいかな
い。この場合、銅の移動イオンによる汚染を生ずる潜在
的な可能性のために、エッチングおよび予備金属堆積プ
ロセスを進める際、その目的とする作業を遂行する間
に、露出した銅を大量に移転させないことが有利であ
る。したがって、ここでは、バック・スパッタリングお
よび露出した相互接続領域からの銅の移転に起因する銅
関連汚染に伴う問題を抑えることにより、歩留まり改善
および信頼性向上を図る、新たなビア処理技術を教示す
る。加えて、予備金属堆積処理の間に移転する銅の量
は、大幅に減少し、しかも開口の角部は十分に予備浄化
され、輪郭を明確にし、即ち、丸くすることができるた
め、接触抵抗が改善し、ステップ・カバレッジが改善
し、後続の金属堆積処理の間ボイドの形成が減少する。
【0019】加えて、銅バリア層を形成するために用い
られる耐熱金属の多くは、その膜応力特性が、上下に位
置する導電層および誘電体層に関して、大幅に変動する
可能性がある。これらの応力差のために、重大な信頼性
および歩留まりの問題が生ずる虞れがある。ここでは、
複合タンタル・バリア層の堆積を教示する方法を記載す
る。この場合、互いに対して、層の一部分の張力(tensi
le)を大きくし、層の他の部分の張力を小さくすること
によって、応力に関連する合併作用(complication)を減
少させる。この張力設計複合層(tensile-engineered co
mposite layer)を形成するには、バリア・チャンバのコ
イルに供給する電力のデューティ・サイクルを、バリア
・チャンバのターゲットに供給する電力に対して変化さ
せる。加えて、ターゲットと共に、ウエハ上に物質をス
パッタするためのソースとしてコイルも利用し、複合膜
(例えば、コイルから1つの材料、ターゲットから別の
材料)を形成し、ウエハ全体にわたる堆積層の全体的な
均一性を改善することができる。
【0020】したがって、前述の改善を統合することに
より、銅相互接続部に用いるバリアおよびシード層プロ
セスの著しい改善がもたらされる。前述の統合的改善
は、図1ないし図14を具体的に参照することにより、
一層理解を深めることができよう。
【0021】図1は、マルチ・チャンバ集積回路堆積シ
ステム1を示す。システム1は、ウエハを一地点から別
の地点に移動させるように設計された、2つのロボット
制御転送チャンバを含む。第1ロボティック・チャンバ
はバッファ・チャンバ3であり、第2ロボティック・チ
ャンバは転送チャンバ2である。
【0022】図1に示すロード・ロック(load lock)7
の1つにウエハを配置することによって、システム1に
入れる。ロード・ロック7が適切な温度,圧力等におい
て安定化した後、バッファ・チャンバ3がウエハをロー
ド・ロック7から脱気および整合チャンバ5に移動させ
る。脱気および整合チャンバ5は、半導体ウエハ内に形
成されているフラット(flat)またはノッチを用いて、シ
ステム1内部での処理のために、回転によりウエハを整
合させる。加えて、ウエハを種々の処理チャンバの1つ
に導入する前に、脱気および整合チャンバ5はウエハに
熱またはエネルギを加え、有機的な汚染,水,またはそ
の他の望ましくない物質をウエハから除去する。かかる
除去は、これらの物質がシステム1内のチャンバのいず
れかを汚染するという可能性を低下させるために行われ
る。
【0023】チャンバ5内部での処理の後、バッファ・
チャンバ3を介して、図1に示す(図2も参照)高周波
(RF)予備浄化チャンバ10の1つに、ウエハを移動
させる。RF予備浄化チャンバ10は、インレイド・ビ
アおよび/またはトレンチ開口の角部分を丸めるために
用いられる。加えて、予備浄化チャンバでは、後続の銅
バリアおよび銅シード層形成の準備として、半導体ウエ
ハの露出した導電面を浄化する。
【0024】チャンバ10によって処理された後、転送
チャンバ9を介して、転送チャンバ2にウエハを転送す
る。次いで、転送チャンバ2は、ウエハをバリア堆積チ
ャンバ40(図3も参照)に導入する。転送チャンバ2
を介した処理チャンバ間のウエハの転送は、制御された
状態の下で、制御された環境で行われ、これによってウ
エハ転送の間ウエハ上の汚染が減少する。バリア堆積チ
ャンバ40は、ウエハ上に銅を堆積する前に、半導体ウ
エハ上に銅バリア層を堆積する。バリアは、好ましく
は、タンタル,あるいはその他の何らかの耐熱金属また
は耐熱金属窒化物である。あるいは、バリア層の形成に
有用な他の種類の単一材料または複合材料を用いて形成
することも可能である。
【0025】バリア層を形成した後、シード層堆積チャ
ンバ70(図4も参照)にウエアを移送する。チャンバ
70において、銅シード層を形成し、その上に、電気め
っき、無電解めっき、堆積、スパッタ等で銅を形成する
ことができる。銅シード層を形成した後、チャンバ9を
介してオプションの冷却チャンバ(図示せず)にウエハ
を移送し、バッファ・チャンバ3に移動させる前にウエ
ハを冷却する。次に、バッファ・チャンバ3は、チャン
バ9からロード・ロック7に逆にウエハを転送すること
により、ウエハをシステム1から取り出す。取り出す時
点で、処理された半導体ウエハは、その露出表面上に、
導電性バリア層および銅シード層が形成されており、バ
ルク銅堆積およびCMPの準備が整っている。
【0026】マルチ・チャンバ堆積システム1内部の個
々のチャンバおよびそれらの副構成部品については、図
3ないし図7において更に詳しく論ずる。システム1
が、先に論じたシーケンスによって移送される半導体ウ
エハに対して有する効果については、ここの図8ないし
図11に詳しく示す。加えて、図1のシステム1が半導
体ウエハ上で行う工程については、ここの図12ないし
図14を参照しながら、更に例示し論ずることにする。
したがって、図2ないし図14の論述によって、先に論
じたプロセスを一層深く理解することができよう。
【0027】図2は、図1に示したRF予備浄化チャン
バ10を更に詳しく示す。チャンバ10は、ドーム12
を含み、これを用いてRF予備浄化チャンバ10内部に
RF予備浄化環境を封じ込める。通常、ドーム12は、
ビーズ噴射クオーツ(bead blasted quartz)で作られ、
粒子の接着を促進する。加えて、クオーツは誘電体材料
であり、外部電界(例えば、以下で論ずるコイル16か
らの電界)が、予備浄化処理環境に影響を及ぼし、ウエ
ハの処理を行うことを可能にする。したがって、クオー
ツが好ましい材料ではあるが、外部電界の通過を妨げな
いのであれば、他の材料も使用可能である。
【0028】ドーム12は、シールド14によって側面
および上面に沿って密封(encase)され、更にベース・プ
レート18によって底面に沿って密封されている。エレ
メント14,18は通常アルミニウム,または無線周波
数(RF)を遮蔽可能な同様の金属材料で作られる。シ
ールド14およびドーム12間に位置するのはコイル1
6である。コイル16は、その形状が円筒状であり、ク
オーツ・ドーム12を包囲する。コイル16には、コイ
ル電源26によって、低周波RF電力が供給される。
【0029】図2に示すように、半導体ウエハ22がウ
エハ・ペデスタル20(ウエハ・チャック)上に置か
れ、ここで続いて処理される。ウエハ・ペデスタル20
には、ペデスタル電源24によって、高周波RF電力が
供給される。ウエハ22は、真空,機械式クランプ,静
電力等を用いて、ペデスタル20に固着することができ
る。あるいは、システムによっては、ウエハを固着せず
に放置してもよい。図2は、ガス供給ライン28を示
す。ガス供給ライン28は、クオーツ・ドーム12によ
って封じ込められている内部チャンバ環境にガスを供給
する。内部チャンバ環境に供給されるガスは、通常不活
性スパッタリング・ガスであり、典型的に、アルゴン,
窒素,またはキセノンが含まれる。加えて、図2は、排
気ポート30を示す。排気ポート30は、反応後の副産
物および未反応の副産物をチャンバ10から除去し、ウ
エハ処理の間圧力を維持する。通常、チャンバ10は、
ウエハ22の予備処理および予備浄化を行い、バリア層
およびシード層を堆積する前に、インレイド開口の角部
を丸め、開口内部の露出されている導電面を浄化する。
予備浄化プロセスについては、図9および図12を参照
しながら更に詳しく説明する。
【0030】図3は、図1に示したバリア堆積チャンバ
40を更に詳細に示す。図3のバリア堆積チャンバ40
は、アルミニウムまたはアルミニウム・アーク溶射ステ
ンレス鋼で作られたシールド42を含む。シールド42
の上面上には、トップ・プレート44がある。トップ・
プレート44は、回転磁気アセンブリ46を収容即ち支
持する。回転磁気アセンブリ46は、ターゲット48か
らウエハ22上にバリア材料をスパッタする間、原子を
スパッタリング・ターゲット48に放射する。スパッタ
リング・ターゲット48は、トップ・プレート44の底
面に取り付けられており、好ましくはタンタル(Ta)
で作られる。あるいは、バリア層ターゲットは、窒化タ
ンタル(TaN),窒化チタン(TiN),タンタル・
タングステン(TiW)等のような、その他の材料で構
成することも可能である。ターゲット48には、典型的
に、図3に示すようなターゲット電源50によって供給
される、直流(DC)を給電する。
【0031】筐体42の内周は、コイル52を支持す
る。コイル52は、コイル電源54に接続されており、
これによって、ウエハ処理の間コイル52にバイアスを
かけることができる。ウエハ22は、チャンバ40のウ
エハ・ペデスタル56(ウエハ・チャック)上に置かれ
る。真空,機械式クランプ,静電力等を用いて、ウエハ
をウエハ・ペデスタル56に固着することができる。し
かしながら、ここに記載中の実施例では、ウエハ・ペデ
スタル56にウエハを固着しない。ペデスタル56に
は、ペデスタル電源58によってバイアスがかけられ
る。具体的なバイアス条件については、後に図14を参
照しながら詳細に論ずることにする。
【0032】ベース・プレート60内には開口(群)が
あり、図3に示すように、これを通じて入力ガス・ソー
ス62がチャンバ内に供給される。入力ガス・ソース・
ポート62は、窒素,アルゴン,および/またはキセノ
ンというような種々のガスを、処理チャンバ40内に導
入し、スパッタリング処理を一層効果的に行うことを可
能にする。加えて、図3は、排気ポート64も示す。排
気ポート64は、スパッタリング処理の残留副産物を除
去するため、およびウエハ22のスパッタ処理の間チャ
ンバ内の圧力を規制するために用いられる。
【0033】ウエハ22がペデスタル電源58によって
効率的にバイアスされることを保証するために、図3に
示す誘電体絶縁リング53を用いて、ウエハ・ペデスタ
ルおよびその他の導電性チャンバ構成部品間の電気的接
触を防止する。誘電体絶縁リング53は、セラミック材
料で作ることが好ましい。しかしながら、タンタル・タ
ーゲット48からセラミック絶縁リング53上に本来ス
パッタされるタンタル(Ta)は、強く接着せず、この
ため、タンタルのセラミック絶縁リング53からの剥離
が頻繁に生じ、ウエハ22上の粒子汚染を増大すること
がわかっている。この粒子汚染は、ダイの歩留まりを著
しく低下させる。したがって、本発明の一実施例によれ
ば、セラミック即ち誘電体絶縁リング53の上面の露出
面に、アーク溶射アルミニウムまたはフレーム溶射アル
ミニウムの層を被覆する。このようにセラミック絶縁リ
ング53上に表面を追加することにより、タンタル堆積
の間、タンタルの絶縁リング53への接着性が高くな
り、これによって、従来技術において用いられていた絶
縁リングに対して、チャンバ内の粒子制御が大幅に改善
される。
【0034】加えて、ターゲット48からスパッタされ
るタンタル(Ta)はチャンバ40内部の他のコンポネ
ント上にも容易に堆積することがわかっている。一例と
して、タンタルは、シールド42,クランプ55,また
はチャンバ40内部にあるその他のコンポネント上に堆
積することができる。通常、タンタルは、時間が経過か
しても、これらのコンポネントに直接適当に接着しな
い。スパッタされたタンタルがこれらのコンポネントに
強く接着しない場合、剥離して粒子量の増大を招き、歩
留まりに悪影響を及ぼし、システムのダウンタイムが増
大する。
【0035】これらの問題を回避するために、チャンバ
40を浄化する際に、ウエハをチャンバ40に再度導入
する前に、チャンバ40にコンディショニング工程を実
行するとよいことがわかっている。このコンディショニ
ング工程は、ガス入力ライン62を通じてチャンバ40
に窒素を導入しつつ、窒素雰囲気内でターゲット48か
らTaを反応的にスパッタすることから成る。一例とし
て、一実施例では、これは、ターゲット48に約130
0ないし1700ワット(W)の範囲の電力を供給し、
コイル52に約1300ないし1700Wの範囲の電力
を供給し、電源50,54および/または58によって
ペデスタル56に電力を供給することによって、チャン
バ40の内面部分およびその構成部品全体に、窒化タン
タル膜の堆積が形成されるようにすることによって、反
応性スパッタリング堆積システムにおいて行われる。窒
化タンタル膜は、約0.25ないし0.75ミクロンの
範囲の厚さに堆積される。コンディショニング工程の
間、ペデスタル上に金属ディスクを配置し、スパッタさ
れた物質がヒータ上に堆積するのを防止する。このコン
ディショニング工程によって、クリティカルな内部チャ
ンバ構成部品にTaNを被覆することによって、ウエハ
処理の間にチャンバ構成部品上に続いて堆積されるタン
タルの接着性を高める。チャンバ40によって指定数の
ウエハを処理し終えた後、別のチャンバ・メンテナンス
浄化過程,および内部チャンバ構成部品上に窒化タンタ
ル(TaN)を堆積する別のコンディショニング処理を
再度行う。代替実施例では、窒素環境においてターゲッ
トからのTaをスパッタしTaN層を形成する代わり
に、複合TaNターゲットを代わりに用いて、内部チャ
ンバ構成部品上に窒化タンタル層を堆積することも可能
である。
【0036】図4は、図1に示したバリア堆積チャンバ
70を更に詳細に示す。図3と同様に、チャンバ70
は、これまでに論じたエレメントと同様のシールド7
2,トップ・プレート74,回転磁気アセンブリ76,
銅ターゲット78,ターゲット電源80,コイル82,
コイル電源84,ウエハ・ペデスタル86,ペデスタル
電源88,ボトム・プレート90,入力ガス・ソース9
2,排気ポート94を備えている。しかしながら、図4
のウエハ支持およびクランプ構造は、図3のチャンバ4
0に示すそれとは異なる。図3におけるウエハはチャン
バ40内において自由放置状態であったのに対して、図
4におけるウエハは、改良クランプ85を用いて、図4
のウエハ・ペデスタル86にクランプされている。
【0037】動作の間、電源80、84、88は、アル
ゴン(Ar)または同様の不活性ガスを入力92を通じ
てチャンバ70に供給する間、システムに給電する。こ
の結果、銅がターゲット78からウエハ22上にスパッ
タされる。ここに述べる改良は、プロセスにおいては、
図4において用いられている具体的な改良クランプ85
における程多くない。したがって、図5ないし図7によ
って、クランプ85の詳細な論述を行うことにする。
【0038】図4に示すクランプ85は、ウエハの周辺
領域における銅の剥離を減少させることによってIC製
造の間における粒子および粒子に関連する歩留まりの問
題を減ずるために、設計し直されたものである。図5
は、図4に示すクランプの内周部分の拡大断面図を示
し、更にウエハ22に対するその位置および機能を示
す。クランプ85の接触部分100は、基礎となるウエ
ハ・ペデスタル即ち支持部材(図示せず)にウエハを固
着するために用いられる。クランプの内径に位置する隆
起領域を、シャドウ部分(shadow portion)と呼ぶ。これ
は、ウエハ22の周辺部分の領域102上に位置する。
図5は、クランプ85のシャドウ部分が、ウエハ22の
表面から距離104だけ上に位置することを示す。図5
に示すクランプの設計における重要な点は、クランプ8
5がウエハ22に接触する、または近接する点105に
ある。通常、点105がクランプの他の寸法に対して適
正に設計されていない場合、スパッタされた銅の望まし
くない堆積が生ずる。これは、ウエハを外す(unclamp)
ときに問題となり得る。ウエハを外す際、点105付近
でウエハおよびクランプ双方に連続して形成された銅
は、これらの表面双方から剥がれ易い。これは、粒子を
発生する可能性があり、更に後の処理の間にウエハから
銅膜が後から剥がれる原因ともなり得る。
【0039】図5の設計における改良(群)は、図7に
示す従来技術のクランプ99に関して、最良に理解し論
述することができる。クランプ99がウエハ22を固着
している間、銅または銅シード層108が上に位置する
ターゲットからスパッタされる。シャドウ部分の高さ1
14が高過ぎる場合、銅は、経路116のような経路に
沿ってスパッタされ、ウエハのシャドウ部分の下の領域
に形成される可能性がある。これらの領域に形成される
銅は、(厚い層から薄い層へ)段階的な厚さを有し、最
終的にシャドウ部分115の下の最外側エリアにおいて
銅の小結節として終結する可能性がある。このシャドウ
部分は、ウエハ22の周辺部分に向かって位置する。銅
小結節110および傾斜銅部分112は、後続の銅めっ
き処理において非均一にめっきされるため、問題であ
る。加えて、銅めっきおよび化学機械式研摩(CMP)
処理が銅小結節110および傾斜銅部分112上で行わ
れるために、時が経つに連れてウエハからかなり剥離す
る潜在的な可能性があり好ましくない。したがって、当
技術分野では、可能な限り常に銅小結節110および傾
斜銅領域112の形成を減少させる必要性がある。
【0040】加えて、従来技術のクランプは、図7に示
すように、十分に広くないシャドウ領域115を生ずる
場合がある。この領域115が狭すぎ、高さ114が大
きすぎると、典型的にクランプ99をウエハ22に接触
させる点117も、その上およびその周囲に銅を堆積さ
せる潜在的な可能性がある。その結果、十分な銅が点1
17上に形成し、クランプをウエハから分離するとき
に、点117において、銅層108が裂けたり剥ぎ取ら
れることになる。これは、ウエハ22のエッジから粒子
が発生することによって、歩留まりに影響を及ぼす可能
性がある。したがって、銅または銅シード層の形成に用
いるために改良された機能的なクランプを開発するため
には、寸法115,114は、当技術分野に現在存在す
るものよりも注意深く設計しなければならない。
【0041】図5は、かかる改良されたクランプ85を
示す。寸法104は、図7の高さ寸法114よりも小さ
い。即ち、従来技術は、寸法114が8ミル未満のシャ
ドウ部分を有するクランプを作成していない。ウエハ2
2から離れたかかる「高い」シャドウ部分は、少なくと
も部分的には、クランプ99に対して先に論じた問題の
原因となる。図5では、クランプ85の寸法104は、
8ミル未満と設計されている。好適実施例では、寸法1
04は5ミル未満であり、場合によっては3ミル未満と
する。通常、図5の寸法104は、殆どの場合、おおま
かに2ないし5ミルの範囲にあるいずれかの値である。
寸法104を小さくすると、シャドウ部分の下に形成さ
れる銅の量が減少し、これに対応して、シャドウ部分の
下に生ずる傾斜した銅や銅の小結節に伴う問題も減少す
る。図5のクランプの内周107とウエハを接触させな
いことは重要である。これは重要であり、そうでないと
図7の点117に関して先に論じた引裂の問題が生ず
る。ただし、この場合は、かかる銅の蓄積および引き裂
きは、図5の点105ではなく、107において発生す
る。したがって、スタンドオフ寸法104を、ウエハ・
トポグラフィ(wafer topography)および堆積したバリア
の厚さ,シードおよび/または銅層に依存するなんらか
のスレシホルド未満の点に下げないことには、正当な理
由がある。
【0042】加えて、図5における寸法102は、概略
的に20ミル以上に設定し、対角線堆積経路116(図
7に示す)による銅材料の好ましくない蓄積が点105
において生じないことを保証する。この寸法104に対
する102の相対的な寸法の延長によって、更に、シー
ド層の周辺部分の引裂が回避されるか、あるいは大幅に
減少することを保証する。要約すると、改良クランプ8
5は、図7に示す、銅の傾斜112および銅の小結節1
10を減少させることによって、周辺の銅剥離および粒
子を大幅に減少させる。加えて、新たに設計したクラン
プ85は、ウエハに接触するクランプ85の表面付近に
銅の蓄積が発生せず、銅シード層の形成の間に、意に反
してウエハ22の表面から銅が引裂かれることがないよ
うに保証する。
【0043】本質的に、図7に示す問題は、寸法11
5,114によって既定される矩形二次元形状によるも
のである。図5に既定する矩形領域の形状を、寸法10
2,104によって変更することによって、銅シード層
の形成に改良が得られる。したがって、前述の具体的な
寸法102,104によるクランプの改良について説明
する代わりに、寸法102、即ち、オーバーハングは、
ウエハの表面から上に、シャドウ部分の寸法104即ち
高さの少なくとも2.5倍となるようにしなければなら
ないことを代わりに述べることができよう。内輪に見積
もって、距離102は、寸法104の少なくとも4.0
倍とすべきであろう。かかる幾何学的関係により、図7
の傾斜した銅112の形成および小結節110の形成を
減少させるかまたは回避することを保証し、同時に図5
の接触点105または外周点107においてウエハから
銅シード層が引裂かれないことも保証する。
【0044】図6は、図4のチャンバ70において用い
られるクランプ85を上から見た図を示す。殆どの半導
体ウエハ22は、英数字識別領域106を含み、典型的
にウエハの表面を横切ってレーザで刻印された文字を含
む。図3のチャンバ40では、これらの英数字を処理
し、Taバリア層で被覆した。バリア層は非常に薄く、
これに比して、英数字は非常に深く形成されているの
で、英数字は、英数字のトポグラフィ内のバリア層の堆
積によって、歪んだり、埋まったり、事実上消去される
ことはない。しかしながら、銅シード層は、続いて潜在
的に0.4ミクロン以上の厚さに形成され得るので、英
数字識別領域106を完全に隠すか、あるいは実質的に
歪める可能性がある。したがって、図4および図5に示
すクランプ85は、図6において、クランプがウエハ上
に位置する場合に、英数字識別領域106を覆う部分を
有するリング形状に加工される。こうすることによっ
て、銅シード層は、英数字識別領域を除いた領域に形成
され、これによって銅めっきを行った後でも、これら識
別記号は保存される。
【0045】したがって、図5および図6双方によっ
て、図4のシード層堆積チャンバ70内部で用い、銅相
互接続部の処理を改良する、改良クランプ構造を示す。
【0046】図8ないし図11は、図1ないし図6に既
に示したシステムを用いて、デュアル・インレイド銅相
互接続構造を形成する方法を断面図で示す。
【0047】図8は、基板上に形成された誘電体領域2
00を示す。好適な形態では、基板はシリコン・ウエハ
である。しかしながら、シリコン・カーバイド,ゲルマ
ニウム・シリコン,ゲルマニウム,ガリウム砒素,その
他のIII−V化合物、絶縁物上シリコン(SOI)基
板,および同様の半導体材料のような、その他の基板
も、本願の教示によれば使用可能である。この基板の上
面上には、種々の導電層および誘電体層が形成される。
これらの層は、金属,耐熱金属,シリサイド,ポリシリ
コン,窒化物,酸化物等のような材料を含むが、これら
に限定されるという訳ではない。基板上面上のこれらの
層は、種々の能動素子,受動素子,および基板表面上の
電気素子間の相互接続領域を形成する。
【0048】図8において、かかる相互接続領域の1つ
を相互接続部202として示す。好適な形態では、相互
接続部202は銅材料で作られ、適切なバリア層(図8
には具体的に示されていない)を有するデュアル・イン
レイドまたは単一インレイド構造であることが好まし
い。相互接続部202の上面上には、窒化シリコン,シ
リコン濃厚窒化シリコン,酸窒化シリコン,プラズマ・
エンハンス窒化物,および/または同様の材料あるいは
複合材のような、エッチ・ストップ層204を形成す
る。エッチ・ストップ層204上には、1つ以上の誘電
体層206を形成する。誘電体層206は、1つ以上の
テトラエチルオルトシリケート(TEOS:tetraethyl
orthosilicate),ボロフォスフォシリケート・ガラス
(BPSG:borophosphosilicate glass),フォスフ
ォシリケート・ガラス(PSG:phosphosilicate glas
s),フッ素ドープTEOS,低誘電率誘電体(low-k di
electrics),酸窒化物,および/または同様の誘電体あ
るいはその複合体を含む。層206上には、第2エッチ
・ストップおよび反射防止コーティング(ARC:anti
reflective coating)層208を形成する。層208
を形成するために用いる材料は、層204を形成するた
めに用いる材料と同様である。層208の上面上には、
別の誘電体層210があり、誘電体層206について先
に論じたのと同様の材料および処理によって形成する。
【0049】層204ないし210の形成後、フォトリ
ソグラフ・プロセスをエッチング・プロセスと共に用い
て、図8に示すように、層204ないし210を貫通す
る単一インレイドまたはデュアル・インレイド開口を形
成する。図8では、トレンチ部212aおよびビア部2
12bを有するデュアル・インレイド開口が示されてい
る。開口212は、「ビア最初/トレンチ最後」、「ト
レンチ最初/ビア最後」、または図8に示す構造全体を
結果的に形成するその他のいずれかの方法で形成可能で
ある。
【0050】図8に示す構造の形成後、図1に示すよう
に、システム1のロード・ロック7内にウエハ22を配
置する。ここで教示したように、RF予備浄化チャンバ
10にウエハを転送する。RF予備浄化チャンバ10内
において、図9に示すように、アルゴンまたはキセノン
のような不活性ガスを電界の存在の下でイオン化し、イ
オン化粒子214をウエハ表面に向かわせることによっ
て、ウエハ22をエッチングする。イオン化粒子214
は、図9に示すように、層210,206,202の表
面上で衝突する。しかしながら、露出表面202aから
露出された銅層202の部分を大量にスパッタまたは除
去することなく、丸い角部210a,206aが形成さ
れるように、イオン化粒子214に給電する。深さに基
づいてかかる選択的除去を行うには、コイル電源26を
用いてコイル16に高レベルのRF電力を給電し、ペデ
スタル電源24を用いてウエハ・ペデスタルに比較的低
いレベルのRFパワーを給電する(図13も参照)。こ
の電力差によって、下側の露出表面部分に対して、上側
の露出表面部分に沿った方に、イオン衝撃からの高いエ
ッチング・レートが得られることを保証する(例えば、
角部210aは、角部206よりも大きく丸められる。
何故なら、表面210は表面206よりも高いレートで
エッチングされるからである)。更に、開口底面におけ
る露出表面202は、受けるイオン衝撃量が最も少ない
ので、開口の部分からは最少量の材料が除去即ちスパッ
タされる。更に、角部210a,206aの端部から除
去される材料の量は、表面202aから除去される材料
の量よりも多い。角部を丸めることによって、その後に
堆積するバリアおよび導電膜のステップ・カバレッジを
改善し、開口内においてこれらの膜を一層均一に堆積可
能とすることによって、開口底面におけるボイド発生の
低減に供することになる。
【0051】従来技術では、典型的に、コイル電力およ
びウエハ・ペデスタル電力(ウエハ電力)は、200ワ
ットのような等しいレベルに設定されていた(例えば、
図13参照)。このように等しいレベルが用いられてい
たのは、アルミニウム相互接続部における露出アルミニ
ウムの移転即ちスパッタリングが、集積回路の歩留まり
および信頼性に対して有害ではないからである。しかし
ながら、図9において表面202aからバック・スパッ
タされ移転され、更に誘電体層210,206上に再度
堆積される銅は、従来技術のアルミニウムとは異なり、
歩留まりに悪影響を及ぼす可能性がある。層210,2
06上に堆積されたいずれの銅も、層210,206を
介して容易に拡散し、潜在的に素子の汚染および歩留ま
りの低下を招く可能性がある。加えて、銅の汚染は、ア
ルミニウムの場合のように、化学処理やエッチングによ
って容易に除去することができない。したがって、図9
のプロセスによって、相互接続部202の表面202a
からの銅の移転率を減少させることが、素子の信頼性に
とって有効である。
【0052】要約すると、図2のチャンバ10内で行わ
れる図9のプロセスは、丸めた角部210a,206a
を形成し、ステップ・カバレッジを改善し、その後の銅
相互接続部のボイディングを減少させる一方、同時に表
面202aからの銅のスパッタリングの割合を低下させ
ることによって、歩留まり低下を招く銅の汚染を発生す
る可能性を低下させる。
【0053】図9を用いて説明した予備浄化処理を実行
した後、ウエハ22を図1のチャンバ10から図1のバ
リア堆積チャンバ40に移動させる。尚、図1のチャン
バ40は、図3にも更に詳しく示されていることを注記
しておく。図10は、図1および図3に示すチャンバ4
0を用いて、図9に以前に示したウエハの表面上に、バ
リア層220を堆積する工程を示す。典型的に、層22
0は、厚さ約200オングストロームないし750オン
グストロームに形成し、タンタル(Ta)層であること
が好ましい。好適な形態では、複合層220の応力を設
計する際、層210の部分は張力が徐々に減少する層と
して堆積し、一方層210の他の部分は張力が徐々に増
大する層として堆積する。言い換えると、図10におい
て、層220の張力が高い部分を少なくとも1箇所形成
し、層220の張力が低い部分を少なくとも1箇所形成
し、完全なTaバリア層を形成する。かかるバリア層2
20の形成によって、IC製造における、ストレスに関
連する信頼性の懸念が減少し、全体的にICの歩留まり
が改善する。高張力および低張力複合層220を形成す
るために使用可能な具体的な方法については、以下で図
12および図14を参照しながら更に具体的に明記す
る。
【0054】図1のチャンバ40内におけるバリア層2
20の形成の後、ウエハをチャンバ40からチャンバ7
0に移動させる。尚、チャンバ70は、本明細書の図4
に更に詳細に示されていることを注記しておく。図4で
は、図5および図6に示し先に論じた改良クランプを用
いて、図10のバリア層220上に、改良された銅シー
ド層222を形成する。通常、層222は銅層として形
成し、通常厚さ100オングストロームないし2000
オングストロームの間に形成する。時として、特にほぼ
垂直なビア側壁では、シード層の厚さは、平坦面の方が
側壁表面よりも大きくなる場合がある。しかしながら、
先に図9に示した丸い角部210a,206aのため
に、かかるステップ・カバレッジを改善することができ
る。加えて、図10のプロセスにおける図5および図6
の改良クランプの使用により、特にウエハ周囲におい
て、従来技術において用いられていたハードウエアおよ
びプロセスに対して、歩留まりが大幅に改善する。
【0055】更に、チャンバ・コイルおよびチャンバ・
ターゲット双方からシード層および/またはバリア層を
スパッタすることによって、均一性が格段に改善するこ
とがわかった。加えて、50ミクロン未満の粒度(grain
size)を有する銅シード層のコイルは、銅シード層の品
質を高め、電気移動および信頼性に対して潜在的に効果
があることがわかった。通常、従来技術では、コイルの
粒度は、銅シード層の品質には殆ど影響を及ぼさないと
考えられていた。
【0056】加えて、銅シード層の均一性は、更に、意
図的にコイルおよびターゲット双方から物質をスパッタ
することによって、制御され改善される。これは、コイ
ルから偶発的に生ずる残留スパッタリングと同一ではな
い。当技術分野では、コイルから物質をスパッタするこ
とは望ましくない。何故なら、当技術分野では、かかる
スパッタリングには何ら利点が見出されず、しかもかか
るスパッタリングはコイルの寿命を縮めるだけに過ぎな
いからである。しかしながら、あらゆるスパッタリング
・システムにおいても、常にチャンバ構成部品から物質
に対して、微量のスパッタリングおよび取るに足らない
スパッタリングがある。ここに教示するプロセスは、コ
イルからのスパッタリングの割合を意図的に高めるによ
って、堆積した層の大部分を、コイルから移転された材
料とすることを教示する。例えば、本発明の実施例は、
銅シード層における材料全体の少なくとも最少5%がコ
イルから得たものであるとするが、一方、従来技術で
は、典型的に、銅シード層内の材料の内、コイルから得
るのは1ないし2%以下である。加えて、コイルおよび
ターゲットは、いずれも、銅,銅合金,または異なる材
料で形成し、ウエハ上に複合層を形成することも可能で
ある。要約すると、故意的に給電しコイルからスパッタ
することによって、堆積される層の均一性に対する制御
性を更に高めるという予期しない効果が得られた。
【0057】図11は、更に、銅充填材を堆積し、デュ
アル・インレイド相互接続構造を形成した後の図10の
デュアル・インレイド開口を示す。図11では、無電
解,電気めっき,またはCVDプロセスを用いて、シー
ド層222上およびデュアル・インレイド開口内部に、
銅膜224を堆積した。したがって、銅層224は、ほ
ぼ開口を充填し、ボイディングが減少または排除され、
シード層22上に形成される。典型的に、銅層224の
厚さは、5000オングストロームないし1.2ミクロ
ンの間である。層224の形成後、化学機械式研摩(C
MP)プロセスを実行し、デュアル・インレイド開口内
に含まれない銅層224,シード層222,およびバリ
ア220の部分を除去する。この研磨プロセスによっ
て、図10に示すような、デュアル・インレイド相互接
続構造が形成される。
【0058】図12は、図1のシステム1にウエハを配
置する時点から、図1のシステム1からウエアを取り出
す時点までの統合化プロセスを、フロー・チャートで示
す。第1ステップ400において、図1のロード・ロッ
ク7にウエハ22を配置する。ステップ402におい
て、ロード・ロック7からバッファ・チャンバ3を介し
て脱気チャンバ5にウエハを転送する。チャンバ5にお
いて、ウエハを加熱し有機物や水分をウエハの表面から
除去し、他のチャンバにおける後続処理のために準備し
ておく。加えて、チャンバ5は、ウエハをウエハ・ノッ
チまたはウエハ・フラットと空間的に整合する。
【0059】ステップ406において、チャンバ5から
バッファ・チャンバ3を介してチャンバ10にウエハを
転送する。チャンバ10を用いて、ウエハ22をRF予
備浄化する。ステップ408の具体的な予備浄化条件
を、従来技術の予備浄化条件と、図13において比較す
る。このプロセスおよびその効果について、更に図9の
断面図に示す。図13において、従来技術の予備浄化プ
ロセスは、コイルおよびウエハをおおまかに同じ電力レ
ベルに給電する。これらの電力設定は、スループットの
理由のために行われる。コイルおよびウエハの電力が双
方共高い電力(例えば、200ワット)に設定された場
合、予備浄化プロセスによって、高速でウエハの全表面
から物質を除去する。したがって、スループットの理由
からは、高電力プロセスは望ましいものであり、これに
よって、開口内部で、露出した下地のアルミニウムが大
量に、偶然にウエハの表面上にスパッタされた。しかし
ながら、従来技術のプロセスでは、アルミニウムのスパ
ッタリングを問題にしていない。何故なら、スパッタさ
れたアルミニウムは除去することができ、アルミニウム
の汚染は懸念されなかったからである。
【0060】しかしながら、図12のステップ408
は、図9に示す表面202a上に露出した銅が存在する
状態での予備浄化プロセスである。本発明の一実施例に
よれば、この目的のためにコイル電力を300ワット以
上に高め、一方ウエハ電力は100ワット以下に落と
し、電力勾配を形成した。これらの電力は概算値(conse
rvatve number)であり、単にコイル電力からウエハ電力
に対しておおまかに2:1の電力比を維持するために必
要であるに過ぎない。この電力勾配によって、層210
の露出上面からの物質のスパッタリング即ち移転が、層
206の露出表面からの物質の移転またはスパッタリン
グよりも多いことを保証する。一方、これら双方は、図
9における開口の底面の露出銅表面202aからスパッ
タされる物質の量よりは多い。したがって、図9におけ
る角部210a,206aの有利な丸めが、この場合に
も得られ(角部210aは角部206aよりも多少丸み
が大きい)、かかる丸みによってステップ・カバレッジ
が改善し、ボイディングが減少する。利点である丸め形
状(rounded profile)が得られることに加えて、電力勾
配によって、図9の表面202aからの銅の移転が最少
に抑えられるので、従来技術のアルミニウム処理では全
く問題にならなかった汚染が、銅接続部についても最小
となる。
【0061】図13から図12に戻り、ステップ410
の後にステップ408が続く。ステップ410では、ウ
エハ22を図1および図2の予備浄化チャンバ10か
ら、図1および図3のチャンバ40に移動させる。ステ
ップ412では、図3のチャンバ40が、図10に示す
バリア層220を堆積する。バリア膜の堆積は、図14
に示しかつ説明したプロセス・シーケンスにしたがって
行う。
【0062】図14において、チャンバ40内にウエハ
を配置し、チャンバを安定化させた後、図3のターゲッ
ト48に1000ワット(ターゲット・バイアス)の電
力を印加する。図10のバリア層220の堆積の間、電
力を継続的に印加する。ターゲット電力は、具体的に1
00ワットの印加電力を有するものとして示すが、所望
の処理結果,および使用する堆積機器の種類に応じて、
他のいずれの電力設定でも使用可能である。バリア堆積
プロセスの処理期間の間、ターゲット・バイアスに印加
する電力は1000ワットであり、図3のペデスタル電
源58によってウエハ22に印加する電力(ウエハ・バ
イアス)は、低い値即ち0ワットに設定する。初期期間
の後、ウエハ・バイアスを約0ワットから450ワット
に変化させ、相互接続開口の底面から開口の側壁にバリ
ア物質をバック・スパッタし、開口内部のバリア膜のカ
バレッジ全体を改善する。ウエハ・バイアスに印加する
波形は、図14に示すものとは別にすることができる。
更に、所望のプロセス結果および使用する機器の種類に
応じて、450ワット以外の他の電力レベルに傾斜させ
ることも可能である。システムの中には、バリア堆積プ
ロセスの間、ウエハには全くバイアスしない場合もあ
る。
【0063】図14は、好適なターゲット・バイアス電
力波形およびウエハ・バイアス電力波形と共に、3つの
可能なコイル電力波形600,602,604の1つを
使用可能であることを示す。第1コイル電力波形600
は、図3のコイル52にターゲット48とほぼ同じ時点
に電源を入れることを示す。したがって、波形600
は、ターゲット48に最初に約1000ワット給電する
のとほぼ同時に、コイルに約1500ワット給電するこ
とを示す。波形600では約1500ワットを示すが、
必要であれば、種々のプロセスおよび機器に対処するた
めに、他の電力レベルも使用可能である。指定した時間
期間が過ぎた後、図14における波形600で示すよう
に、バリア堆積プロセスを終了する前に、コイル電力を
停止するかまたは低下させる。言い換えると、高コイル
電力処理シーケンスの間に図10のバリア膜220の初
期部分を堆積し、低コイル電力またはゼロ・コイル電力
処理シーケンスの間に、膜220の別の部分を堆積す
る。コイルに給電している初期時間期間の間に形成した
タンタル・バリアの部分は、比較的低い電力量をコイル
に印加したときに形成されたタンタル・バリアの部分と
比較すると、異なる応力特性を有する。コイルに給電し
ている間では、低張力のタンタル・バリア膜が堆積され
る。コイル電力を停止または低下させた時間では、張力
が高いタンタル・バリア膜が堆積される。したがって、
バリアの堆積の間、コイルへの電力を選択的に制御する
ことによって、上側および下側の層の各応力に対処し
て、バリアの応力を設計することができ、これによって
接着性およびIC全体の歩留まりを改善する。
【0064】先に論じた異なるバリア部分の応力特性の
差は、堆積したバリア部分へのアルゴン(または同様の
不活性ガス)の合体の割合が、コイルに印加する電力上
昇の結果として、異なることに起因すると考えられる。
即ち、コイルに給電している場合、チャンバ内のアルゴ
ンはイオン化される度合いが大きく、バリア膜内に堆積
される量も多くなる。コイルに給電しない場合、チャン
バ40(図3参照)においてイオン化されるアルゴンは
減少し、したがってバリア膜内に合体するアルゴンも減
少する。したがって、この膜の厚さによるアルゴンの差
/勾配は、コイルのデューティ・サイクル曲線(図14
における曲線600,602,または604の1つ)に
比例する。最終的なバリア膜におけるこれらアルゴンの
勾配が、図10のバリア膜220の応力特性の改善に寄
与すると考えられる。
【0065】図14は、別の可能なコイル電力波形60
2を示す。このコイル電力波形602では、図3のコイ
ル52を最初にオフにしておき、一方ターゲット電力を
イネーブルする。コイル電力を印加しない初期バリア堆
積期間の後、図14の曲線602に示すように、コイル
電力をイネーブルする。したがって、波形602は、基
本的に、波形600の逆であり、これによって、波形6
02は、曲線600によって形成される膜と比較して、
逆の応力特性を有するバリア膜を生成する。波形602
の処理シーケンスを用いる場合、堆積プロセスの第1段
階の間に張力の高いタンタル膜が最初に堆積され、堆積
プロセスの第2段階の間に張力の低いタンタル膜が堆積
される。
【0066】更に、図14は、図10のバリア層220
の形成に使用することができる、第3の可能な波形60
4も示す。波形604は、コイル52にパルス状電力
(周期的または非周期的のいずれか)を印加することを
示す。図14におけるようなパルス状コイル電力波形を
用いる場合、ウエハ22上には、張力が低いタンタルの
部分および張力が高いタンタルの部分の交互層を徐々に
堆積し、図10のバリア層220を形成することができ
る。したがって、堆積プロセスの間に少なくとも1回選
択的にコイルの電源をオンおよびオフすると、バリア層
の応力を調整し、複数の異なる制約または条件に対応す
ることが可能となることがわかる。加えて、図14は主
にステップ・カバレッジ波形を示すが、コイル,ターゲ
ット,および/またはウエハ上で使用可能な波形は、経
時的にステップ関数曲線である必要はない。例えば、三
角形(鋸歯)波形,正弦波形,対数電力曲線,指数電力
曲線,その組み合わせ,あるいは他のあらゆる種類のア
ナログ,連続,量子化波形を用いて、図10のタンタル
(または耐熱金属系)バリア層220の異なる種類の応
力特性を形成することができる。あるいは、この処理方
法論は、金属,耐熱金属,および耐熱金属窒化物のよう
に、応力に関連する問題を生じ易いその他の種々の導電
性膜と共に用いることも可能である。加えて、この明細
書全体を通じて張力の高低を用いて物質の相対的な応力
を説明したが、張力減少および圧縮増大は、相互交換可
能に使用できることを、当業者は認めよう。
【0067】図12に戻り、図14に示し先に論じたよ
うに、一旦ステップ412を完了したならば、ステップ
414においてウエハ22をチャンバ40からチャンバ
70に転送する。チャンバ70は、図1に示され、更に
図4に一層詳細に示されている。ステップ414によっ
てウエハ22をチャンバ70に転送した後、ステップ4
16を用いて、図10の銅シード層222をウエハ22
上に堆積する。この堆積プロセスは、図4ないし図6に
関して論じた、改良クランプ85を利用する。したがっ
て、銅シード層が堆積され、CMPおよび/または銅め
っき処理の間、ウエハの周辺付近において後になって剥
離する銅層が減少することにより、半導体素子の歩留ま
りが改善する潜在的な可能性がある。
【0068】ステップ418において、銅シード層41
6の堆積後、チャンバ70からチャンバ2を介してチャ
ンバ3にウエハ22を転送し、更に図1にロード・ロッ
ク7に戻す。この時点で、ロード・ロック7を大気圧状
態に安定化させ、ウエハ22をシステム1から除去す
る。次いで、銅電気めっき,無電解めっき,またはCV
Dチャンバ(ここでは図示せず)にウエハを転送するこ
とによって、銅相互接続メタルルジを堆積する。かかる
メタルルジ処理が完了した後、化学機械式研摩(CM
P)プロセスを用いて、図11に示すような、インレイ
ドまたはデュアル・インレイド相互接続構造を形成す
る。
【0069】以上具体的な実施例を参照しながら本発明
について説明したが、更に別の変更や改良も当業者には
想起されよう。したがって、本発明は、特許請求の範囲
に既定した本発明の精神および範囲から逸脱しない変更
を全て包含することは、理解されるものとする。
【図面の簡単な説明】
【図1】本発明によるマルチチャンバ集積回路堆積シス
テムを上から見た図。
【図2】本発明による、図1に示した無線周波数(R
F)予備浄化チャンバを示す断面図。
【図3】図1に示した、本発明によるバリア層堆積チャ
ンバを示す断面図。
【図4】図1に示した、本発明による銅シード層堆積チ
ャンバを示す断面図。
【図5】本発明による図4の具体的なクランプを更に詳
細に示す、図4のクランプ部分の拡大断面図。
【図6】本発明による図5のクランプを上から見た。
【図7】不適当な幾何学的形状のクランプを用いた場合
の好ましくない波及を示す断面図。
【図8】本発明にしたがって、図1ないし図6に示した
システムを用いて銅相互接続部を形成する方法を示す断
面図。
【図9】本発明にしたがって、図1ないし図6に示した
システムを用いて銅相互接続部を形成する方法を示す断
面図。
【図10】本発明にしたがって、図1ないし図6に示し
たシステムを用いて銅相互接続部を形成する方法を示す
断面図。
【図11】本発明にしたがって、図1ないし図6に示し
たシステムを用いて銅相互接続部を形成する方法を示す
断面図。
【図12】本発明による銅接続部に用いるバリア層およ
びシード層を形成する方法を示すフロー・チャート。
【図13】従来技術のアルミニウム予備浄化方法と、本
発明にしたがって用いられる新たな銅予備浄化技法との
比較を示す表。
【図14】本発明にしたがってバリア層の形成を可能と
するために、バリア層堆積チャンバ内においてコイル,
ターゲット,およびウエハに用いる給電シーケンスを示
すXYプロット。
【符号の説明】
1 マルチ・チャンバ集積回路堆積システム 2 転送チャンバ 3 バッファ・チャンバ 5 整合チャンバ 7 ロード・ロック 9 チャンバ 10 高周波(RF)予備浄化チャンバ 12 ドーム 14 シールド 16 コイル 18 ベース・プレート 20 ウエハ・ペデスタル 22 半導体ウエハ 24 ペデスタル電源 26 コイル電源 28 ガス供給ライン 30 排気ポート 40 バリア堆積チャンバ 42 シールド 44 トップ・プレート 46 回転磁気アセンブリ 48 ターゲット 50 ターゲット電源 52 コイル 53 誘電体絶縁リング 54 コイル電源 55 クランプ 56 ウエハ・ペデスタル 58 ペデスタル電源 60 ベース・プレート 62 入力ガス・ポート 64 排気ポート 70 シード層堆積チャンバ 72 シールド 74 トップ・プレート 76 回転磁気アセンブリ 78 銅ターゲット 80 ターゲット電源 82 コイル 84 コイル電源 85 改良クランプ 86 ウエハ・ペデスタル 88 ペデスタル電源 90 ボトム・プレート 92 入力ガス・ソース 94 排気ポート 99 従来技術のクランプ 106 英数字識別領域 108 銅または銅シード層 110 銅小結節 112 傾斜銅部分 202 相互接続部 204 エッチ・ストップ層 206 誘電体層 208 第2エッチ・ストップおよび反射防止コーテ
ィング層 210 誘電体層 210a,206a 丸い角部 214 イオン化粒子 220 バリア層 222 シード層 224 銅膜 600,602,604 コイル電力波形
フロントページの続き (72)発明者 サム・エス・ガルシア アメリカ合衆国テキサス州オースチン、ウ ィンドリフト・ウェイ6900 (72)発明者 ブラッドレイ・ピー・スミス アメリカ合衆国テキサス州オースチン、キ ングフィッシャー・クリーク・ドライブ 604 (72)発明者 ダニエル・ジェイ・ループ アメリカ合衆国テキサス州オースチン、セ ダービュー・ドライブ2502 (72)発明者 グレゴリー・ノーマン・ハミルトン アメリカ合衆国テキサス州フルガービル、 メープルウッド・ドライブ1101 (72)発明者 モハメッド・ラビウル・イスラム アメリカ合衆国テキサス州オースチン、ナ ンバー214、グレイストーン・ドライブ 3500 (72)発明者 ブライアン・ジー・アンソニー アメリカ合衆国テキサス州オースチン、バ ルコニーズ・ウッド・ドライブ4118

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】ウエハ(200)上にバリア層(220)
    を形成する方法であって:処理チャンバ(40)内に前
    記ウエハ(200)を配置する段階;第1時間期間にわ
    たりスパッタリング・ターゲット(48)に給電する段
    階;第2時間期間にわたりコイル(52)に給電する段
    階であって、該第2時間期間が前記第1時間期間とは異
    なる、段階;および前記バリア層(220)の堆積の
    間、前記スパッタリング・ターゲット(48)および前
    記コイル(52)双方に対する電力を制御する段階;か
    ら成ることを特徴とする方法。
  2. 【請求項2】ウエハ(200)上にタンタル・バリア
    (220)層を形成する方法であって:第1引張応力を
    有する前記タンタル・バリア層(220)の第1部分を
    形成する段階;第2引張応力を有する前記タンタル・バ
    リア層(220)の第2部分を形成する段階であって、
    該第2引張応力が前記第1引張応力とは異なる、段階;
    および前記タンタル・バリア層(220)上に導電性材
    料(222)を形成する段階であって、該導電性材料
    (222)が殆ど銅から成る、段階;から成ることを特
    徴とする方法。
  3. 【請求項3】少なくとも1つのウエハ(200)上にバ
    リア層(220)を形成する方法であって:処理チャン
    バ(40)の表面に、耐熱金属窒化物膜を被覆する段
    階;少なくとも1つのウエハ(200)上にバリア層
    (220)を形成する段階であって、該バリア層(22
    0)が耐熱金属から成る、段階;およびある時間期間
    後、前記処理チャンバ(40)の前記表面に、別の耐熱
    金属窒化物膜を被覆する段階;から成ることを特徴とす
    る方法。
  4. 【請求項4】ウエハ(200)上に層を形成する方法で
    あって:チャンバ(70)内に前記ウエハを配置する段
    階であって、前記チャンバがターゲット(78)および
    コイル(82)を有する、段階;および前記ターゲット
    (78)から第1物質を移転し、前記コイル(82)か
    ら第2物質を移転し、前記ウエハ(200)上に前記第
    1物質および前記第2物質を堆積する段階;から成るこ
    とを特徴とする方法。
  5. 【請求項5】前記第2物質の粒度は、約50ミクロン以
    下であることを特徴とする請求項4記載の方法。
  6. 【請求項6】ウエハ(200)上に層(220)を形成
    する方法であって:誘電体層内に開口(212)を形成
    する段階であって、該開口が下地の相互接続部(20
    2)を露出させ、前記開口(212)は、当該開口の側
    壁部分が該側壁部分と実質的に垂直な前記誘電体層の表
    面と交差する領域に形成された角部分を有する、段階;
    および開口(212)をエッチングする段階であって、
    コイル(26)に印加する第1電力を、ウエハ・ペデス
    タル(24)に印加する第2電力の少なくとも2倍と
    し、前記開口をエッチングすることによって前記角部分
    (206a,210a)を丸める段階;から成ることを
    特徴とする方法。
  7. 【請求項7】前記開口(212)をエッチングした後
    に、該開口(212)内にバリア層(220)を形成す
    る段階;および前記バリア層(220)上に銅含有層
    (222)を形成する段階;を更に含むことを特徴とす
    る請求項6記載の方法。
  8. 【請求項8】ウエハ(200)上に層(222)を形成
    する方法であって:露出したバリア領域(220)を有
    する前記ウエハ(200)をチャンバ(70)内に配置
    する段階;および前記ウエハ(200)を基礎の支持部
    材(86)に固着する段階;から成り、該ウエハの固着
    が、クランプ(85)の使用を含み、該クランプ(8
    5)が接触部分(100)を有し、該接触部分(10
    0)が、前記ウエハと、該ウエハ(200)上で前記接
    触部分に隣接して位置するシャドウ部分とを接触させ、
    前記シャドウ部分が、前記ウエハ(200)の表面から
    約8ミル未満の距離に位置することを特徴とする方法。
  9. 【請求項9】前記クランプ(85)は、前記ウエハ(2
    00)の英数字識別領域(106)上における前記層
    (222)の形成を防止することを特徴とする請求項8
    記載の方法。
  10. 【請求項10】ウエハ(200)上に層(220)を形
    成する方法であって:チャンバ(40)内にあるペデス
    タル(56)上に前記ウエハ(200)を配置する段階
    であって、前記チャンバ(40)が、前記ペデスタル
    (56)の周囲に沿って配置された絶縁リング(53)
    を含み、前記ペデスタル(56)に第1バイアス電力を
    バイアスする段階;および前記チャンバの第2領域に第
    2バイアス電力をバイアスする段階であって、前記絶縁
    リング(53)が前記第1バイアス電力を前記第2バイ
    ス電力から電気的に切断し、前記ウエハ(200)上に
    前記層(220)を形成する前に、前記層(220)の
    形成の間チャンバ環境に露出される前記絶縁リング(5
    3)の部分に、導電性物質を被覆する段階;から成るこ
    とを特徴とする方法。
JP2000051583A 1999-03-02 2000-02-28 ウエハ上にバリア層を形成する方法 Expired - Lifetime JP4909454B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/261,879 US6451181B1 (en) 1999-03-02 1999-03-02 Method of forming a semiconductor device barrier layer
US261879 1999-03-02

Publications (3)

Publication Number Publication Date
JP2000323436A true JP2000323436A (ja) 2000-11-24
JP2000323436A5 JP2000323436A5 (ja) 2007-04-26
JP4909454B2 JP4909454B2 (ja) 2012-04-04

Family

ID=22995276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000051583A Expired - Lifetime JP4909454B2 (ja) 1999-03-02 2000-02-28 ウエハ上にバリア層を形成する方法

Country Status (8)

Country Link
US (2) US6451181B1 (ja)
EP (1) EP1033745B1 (ja)
JP (1) JP4909454B2 (ja)
KR (1) KR100761226B1 (ja)
CN (1) CN1169199C (ja)
AT (1) ATE342580T1 (ja)
DE (1) DE60031191T2 (ja)
TW (1) TW465016B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108439A1 (ja) * 2006-03-22 2007-09-27 Mitsubishi Electric Corporation 電力用半導体装置
WO2009101805A1 (ja) * 2008-02-15 2009-08-20 Panasonic Corporation 半導体装置及びその製造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045454B1 (en) * 1999-05-11 2006-05-16 Micron Technology, Inc. Chemical mechanical planarization of conductive material
US6458251B1 (en) * 1999-11-16 2002-10-01 Applied Materials, Inc. Pressure modulation method to obtain improved step coverage of seed layer
JP4419237B2 (ja) * 1999-12-22 2010-02-24 東京エレクトロン株式会社 成膜装置及び被処理体の処理方法
JP3676983B2 (ja) * 2000-03-29 2005-07-27 株式会社日立国際電気 半導体製造方法、基板処理方法、及び半導体製造装置
JP4856308B2 (ja) * 2000-12-27 2012-01-18 キヤノンアネルバ株式会社 基板処理装置及び経由チャンバー
JP2002203885A (ja) * 2000-12-27 2002-07-19 Anelva Corp インターバック型基板処理装置
US6566242B1 (en) * 2001-03-23 2003-05-20 International Business Machines Corporation Dual damascene copper interconnect to a damascene tungsten wiring level
KR100413481B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 구리 박막 증착 장비
JP4181035B2 (ja) 2001-07-19 2008-11-12 アビザ ヨーロッパ リミティド タンタル膜の堆積
US6620727B2 (en) 2001-08-23 2003-09-16 Texas Instruments Incorporated Aluminum hardmask for dielectric etch
US6908865B2 (en) * 2001-09-28 2005-06-21 Applied Materials, Inc. Method and apparatus for cleaning substrates
US6778258B2 (en) * 2001-10-19 2004-08-17 Asml Holding N.V. Wafer handling system for use in lithography patterning
US6656535B2 (en) * 2001-12-21 2003-12-02 Applied Materials, Inc Method of fabricating a coated process chamber component
KR100440261B1 (ko) * 2001-12-22 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6989579B2 (en) * 2001-12-26 2006-01-24 Lucent Technologies Inc. Adhering layers to metals with dielectric adhesive layers
JP2003218201A (ja) * 2002-01-24 2003-07-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6664166B1 (en) * 2002-09-13 2003-12-16 Texas Instruments Incorporated Control of nichorme resistor temperature coefficient using RF plasma sputter etch
US20060226003A1 (en) * 2003-01-22 2006-10-12 John Mize Apparatus and methods for ionized deposition of a film or thin layer
US6926390B2 (en) 2003-02-05 2005-08-09 Hewlett-Packard Development Company, L.P. Method of forming mixed-phase compressive tantalum thin films using nitrogen residual gas, thin films and fluid ejection devices including same
US6893116B2 (en) 2003-04-29 2005-05-17 Hewlett-Packard Development Company, L.P. Fluid ejection device with compressive alpha-tantalum layer
US6955835B2 (en) * 2003-04-30 2005-10-18 Hewlett-Packard Development Company, L.P. Method for forming compressive alpha-tantalum on substrates and devices including the same
US7045455B2 (en) * 2003-10-23 2006-05-16 Chartered Semiconductor Manufacturing Ltd. Via electromigration improvement by changing the via bottom geometric profile
DE102004015865B4 (de) * 2004-03-31 2006-05-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reinigen der Oberfläche eines Substrats
CN100345276C (zh) * 2004-05-19 2007-10-24 上海宏力半导体制造有限公司 降低铜双镶嵌工艺线间漏电流的方法
US7091088B1 (en) * 2004-06-03 2006-08-15 Spansion Llc UV-blocking etch stop layer for reducing UV-induced charging of charge storage layer in memory devices in BEOL processing
US20060014378A1 (en) * 2004-07-14 2006-01-19 Sanjeev Aggarwal System and method to form improved seed layer
US9659758B2 (en) 2005-03-22 2017-05-23 Honeywell International Inc. Coils utilized in vapor deposition applications and methods of production
US20060278520A1 (en) * 2005-06-13 2006-12-14 Lee Eal H Use of DC magnetron sputtering systems
US7348672B2 (en) * 2005-07-07 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with improved reliability
US20080078326A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-cleaning tool and semiconductor processing apparatus using the same
US20080092806A1 (en) * 2006-10-19 2008-04-24 Applied Materials, Inc. Removing residues from substrate processing components
US8791018B2 (en) * 2006-12-19 2014-07-29 Spansion Llc Method of depositing copper using physical vapor deposition
US7723012B2 (en) * 2007-06-28 2010-05-25 Eastman Kodak Company Radiation-sensitive compositions and elements with solvent resistant poly(vinyl acetal)s
US7709370B2 (en) * 2007-09-20 2010-05-04 International Business Machines Corporation Spin-on antireflective coating for integration of patternable dielectric materials and interconnect structures
US8084862B2 (en) * 2007-09-20 2011-12-27 International Business Machines Corporation Interconnect structures with patternable low-k dielectrics and method of fabricating same
US8618663B2 (en) * 2007-09-20 2013-12-31 International Business Machines Corporation Patternable dielectric film structure with improved lithography and method of fabricating same
KR20130007537A (ko) * 2010-03-02 2013-01-18 아사히 가라스 가부시키가이샤 Euv 리소그래피용 반사형 마스크 블랭크 및 그 제조 방법
US10727092B2 (en) * 2012-10-17 2020-07-28 Applied Materials, Inc. Heated substrate support ring
JP6009683B2 (ja) * 2014-03-27 2016-10-19 Jx金属株式会社 タンタルスパッタリングターゲット及びその製造方法
CN105990227B (zh) * 2015-02-27 2019-11-08 中芯国际集成电路制造(上海)有限公司 金属连线的制作方法及半导体器件
CN106158732B (zh) * 2015-04-16 2019-02-12 中芯国际集成电路制造(上海)有限公司 金属互连层的金属化工艺
US11183373B2 (en) 2017-10-11 2021-11-23 Honeywell International Inc. Multi-patterned sputter traps and methods of making
US10760158B2 (en) * 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
CN111421426A (zh) * 2020-04-20 2020-07-17 台州市椒江南屯电子有限公司 一种金属导体电镀装置
US20220293466A1 (en) * 2021-03-11 2022-09-15 Changxin Memory Technologies, Inc. Method for Forming Semiconductor Structure and Semiconductor Structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998054377A2 (en) * 1997-05-27 1998-12-03 Applied Materials, Inc. Stress tuned tantalum and tantalum nitride films

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832229B2 (ja) 1978-09-22 1983-07-12 日本真空技術株式会社 金属窒化物を被覆した真空容器及び真空機器用部品
JPS59208071A (ja) 1983-05-13 1984-11-26 Hitachi Ltd 成膜方法および装置
JPS63303064A (ja) 1987-05-30 1988-12-09 Matsushita Electric Ind Co Ltd スパッタリング装置
US5175608A (en) 1987-06-30 1992-12-29 Hitachi, Ltd. Method of and apparatus for sputtering, and integrated circuit device
JP2602276B2 (ja) * 1987-06-30 1997-04-23 株式会社日立製作所 スパツタリング方法とその装置
JPH06196437A (ja) * 1992-12-25 1994-07-15 Sumitomo Metal Ind Ltd チタンまたはチタン化合物の薄膜形成装置
US5707498A (en) * 1996-07-12 1998-01-13 Applied Materials, Inc. Avoiding contamination from induction coil in ionized sputtering
US5846332A (en) 1996-07-12 1998-12-08 Applied Materials, Inc. Thermally floating pedestal collar in a chemical vapor deposition chamber
SG54602A1 (en) 1996-11-26 1998-11-16 Applied Materials Inc Coated deposition chamber equipment
JP3624628B2 (ja) 1997-05-20 2005-03-02 東京エレクトロン株式会社 成膜方法及び成膜装置
US6080285A (en) * 1998-09-14 2000-06-27 Applied Materials, Inc. Multiple step ionized metal plasma deposition process for conformal step coverage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998054377A2 (en) * 1997-05-27 1998-12-03 Applied Materials, Inc. Stress tuned tantalum and tantalum nitride films
JP2002500704A (ja) * 1997-05-27 2002-01-08 アプライド マテリアルズ インコーポレイテッド 応力調節可能なタンタルおよび窒化タンタル薄膜

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108439A1 (ja) * 2006-03-22 2007-09-27 Mitsubishi Electric Corporation 電力用半導体装置
JPWO2007108439A1 (ja) * 2006-03-22 2009-08-06 三菱電機株式会社 電力用半導体装置
US8093598B2 (en) 2006-03-22 2012-01-10 Mitsubishi Electric Corporation Power semiconductor device
JP4995187B2 (ja) * 2006-03-22 2012-08-08 三菱電機株式会社 電力用半導体装置
WO2009101805A1 (ja) * 2008-02-15 2009-08-20 Panasonic Corporation 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1033745B1 (en) 2006-10-11
CN1169199C (zh) 2004-09-29
DE60031191T2 (de) 2007-08-23
KR20000062671A (ko) 2000-10-25
JP4909454B2 (ja) 2012-04-04
EP1033745A3 (en) 2001-12-19
EP1033745A2 (en) 2000-09-06
ATE342580T1 (de) 2006-11-15
CN1266279A (zh) 2000-09-13
TW465016B (en) 2001-11-21
DE60031191D1 (de) 2006-11-23
US20020092763A1 (en) 2002-07-18
US6451181B1 (en) 2002-09-17
KR100761226B1 (ko) 2007-09-28

Similar Documents

Publication Publication Date Title
JP2000323436A (ja) 銅相互接続部に用いるバリア層の形成方法
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6562715B1 (en) Barrier layer structure for copper metallization and method of forming the structure
KR100442023B1 (ko) 좁은구멍의충전및결정상으로배열된라이너층을이용한금속상호연결부형성
US7244344B2 (en) Physical vapor deposition plasma reactor with VHF source power applied through the workpiece
US6177350B1 (en) Method for forming a multilayered aluminum-comprising structure on a substrate
US7790626B2 (en) Plasma sputtering film deposition method and equipment
US7704886B2 (en) Multi-step Cu seed layer formation for improving sidewall coverage
JP2002118109A (ja) 半導体装置のダマシン配線形成方法およびそれによって形成されたダマシン配線構造体
JP2001068433A (ja) 連続的で塊状化していない種層の障壁層への接着
WO2007001022A1 (ja) 金属膜の成膜方法及び成膜装置
US6200433B1 (en) IMP technology with heavy gas sputtering
JP7155388B2 (ja) ニッケルシリサイド材料を生成する方法
KR101800487B1 (ko) 동(Cu) 배선의 형성 방법 및 기억매체
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
TW202130836A (zh) 用於由具有控制冷卻的物理氣相沉積(pvd)來沉積鋁的方法和設備
US20170117180A1 (en) Methods for reducing copper overhang in a feature of a substrate
US10510549B2 (en) Method of fabricating a metal layer
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
TW202117037A (zh) 用於藉由物理氣相沉積(pvd)來沉積鋁的方法與設備
JPH09171976A (ja) 高アスペクト比フィーチャの側面と底部に膜厚制御可能な被膜を付着する方法および装置
KR20230103914A (ko) Pvd 장치를 동작시키는 방법
TW202436637A (zh) 表面金屬氧化物之電化學還原
JP3120513B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101013

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4909454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term