CN100345276C - 降低铜双镶嵌工艺线间漏电流的方法 - Google Patents

降低铜双镶嵌工艺线间漏电流的方法 Download PDF

Info

Publication number
CN100345276C
CN100345276C CNB2004100184603A CN200410018460A CN100345276C CN 100345276 C CN100345276 C CN 100345276C CN B2004100184603 A CNB2004100184603 A CN B2004100184603A CN 200410018460 A CN200410018460 A CN 200410018460A CN 100345276 C CN100345276 C CN 100345276C
Authority
CN
China
Prior art keywords
dielectric layer
inner metal
metal dielectric
leakage current
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100184603A
Other languages
English (en)
Other versions
CN1700442A (zh
Inventor
郭强
李虹
林大野
朱朝嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CNB2004100184603A priority Critical patent/CN100345276C/zh
Publication of CN1700442A publication Critical patent/CN1700442A/zh
Application granted granted Critical
Publication of CN100345276C publication Critical patent/CN100345276C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种降低铜双镶嵌工艺中铜线间漏电流的方法，它是在一半导体结构上形成一第一介电层与一第二介电层，第二介电层的电学和机械性能优于第一介电层，其介电常数可能略高于第一介电层。经光刻胶转移图案后，进行双镶嵌工艺中的沟槽刻蚀，采用多次刻蚀方法以形成一底部具有圆滑角落的沟槽。在后续铜金属的化学机械抛光(CMP)时，保留一定厚度的第二介电层，从而使铜导线上部两角覆盖在电学性能较好的第二介电层中，而下部两个角具有圆滑角落。本发明制作的结构可以降低铜线间的漏电流。

Description

降低铜双镶嵌工艺线间漏电流的方法
技术领域
本发明涉及在一种双镶嵌(dual damascene)工艺中降低漏电流的处理方法，特别涉及在一种铜/低介电常数介电层(Cu/Low dielectric constant materials)的双镶嵌工艺中降低漏电流的方法。
背景技术
在深亚微米工艺中，为改善集成电路的性能，利用铜取代铝作为内金属连接可降低内连接电阻，同时增加可靠度。另一方面，利用低介电常数介电层或是超低介电常数介电层作为内金属介电层，可以有效降低电容。在铜/低介电常数介电层的工艺中，由于集成电路的尺寸缩小，致使各层间的电场增加，进而使得各层间的漏电流成为需解决的重要课题之一。再者，低介电常数介电层无论是电学性能或机械性能，都不如一般氧化物介电层，线间漏电流的问题更加突出。
根据研究，在铜/低介电常数介电层的工艺中，有关传导的机制主要有两种：一种是Frenkel-Poole传导机制，另一种则为肖特基(Schottky)传导机制。在上述两种传导机制中，漏电流都随着电场增加而迅速增加。参照图1所示，为测试铜/低介电常数介电层结构中漏电流与电场的变化，横轴表示电场强度，纵轴表示漏电流大小，由图1明显地显示，漏电流随着电场增加而迅速增加。
参照图2，以一般铜/低介电常数介电层结构的剖面图说明。一半导体结构(图上未示)上有一内金属介电层(Inter Metal Dielectric，IMD)110，内金属介电层110中具有导电结构112，例如铜导线。在内金属介电层110与导电结构112上覆盖一覆盖层(capping layer)118，再形成另一层内金属介电层120。根据计算表明，导电结构112的角落(corner)的电场相较在导电结构112之侧壁的电场高出约80％。根据图1所示，则图2中介在导电结构112角落之间的路径A与B容易有较大的漏电流产生，进而导致铜导线间介质的击穿。
发明内容
针对上述问题，本发明的一个目的在于提供一种形成沟槽的方法，它利用多次的刻蚀(etch)步骤，形成角落较为圆滑(round)的沟槽，从而减小铜导线下面两角的电场强度，可以大幅减少铜连接下面角落之间的漏电流产生。
本发明的另一个目的在于提供一种形成沟槽的方法，它应用在双镶嵌工艺中，通过选择介电常数略高，但有较佳的漏电流-电场的性能的介电层，覆盖在铜导线上面两角，可有效减少铜导线上面角落之间的漏电流产生。
根据上面所述，本发明提供一种降低双镶嵌铜工艺中，铜导线间漏电流的方法，它在一半导体结构上形成一第一介电层与一第二介电层。第二介电层比第一介电层具有较优的机械和电学性能。经光刻胶转移图案后，进行刻蚀工艺。在第二介电层和第一介电层中形成一沟槽。
在沟槽的形成过程中，选择适当的刻蚀工艺，使沟槽底部两角具有圆滑角落，在后续工艺中，利用这种沟槽形成的铜连接下面具有圆滑角落。这样的圆滑角落可以减小两角之间的电场强度，从而避免过大漏电流的产生。
如上所述，在完成铜金属化工艺后，进行化学机械抛光工艺来形成铜连接层。采用适当的化学机械抛光工艺，保留一定厚度的第二介电层，使铜连接的上面两角覆盖在第二介电层中。由于第二介电层具有较优的电学性能，铜导线上面两角之间的漏电流可以大幅度降低。
由于第二介质层具有较优的机械性能，化学机械抛光工艺更容易进行，并且也可以有效地增加铜连接层和介电层的附着力，从而避免铜连接层剥离(Peeling)的发生。
本发明的有益效果为：通过使用本发明所提供的方法既满足了在深亚微米工艺中以铜代替铝作为导线的低内连接电阻值和低电容值，同时也改善了一般技术中随着集成电路尺寸不断缩小而带来的线间漏电流逐渐突出并严重影响集成电路性能的问题。
附图说明
图1为测试铜/低介电常数介电层结构中漏电流与电场的变化图。
图2为一般铜/低介电常数介电层结构的剖视图。
图3至图6为本发明在处理沟槽角落的各个步骤构造剖视图。
标号说明：
10  内金属介电层
12  内金属介电层
14  抗反射薄层
16  光刻胶层
20  沟槽
22  底部角落
24  导电材料
26  覆盖层
28  内金属介电层
110 内金属介电层
112 导电结构
118 覆盖层
120 内金属介电层
具体实施方式
以下结合附图及实施例进一步说明本发明的结构特征及其所达成的有益效果。
参照图3所示，在一半导体结构(图上未示)表面，以适当的方法依序形成一内金属介电层10(Inter Metal Dielectric，IMD)、一内金属介电层12、一抗反射薄层(图上未示)与一光刻胶层16。在一实施例中，内金属介电层10为一低介电常数介电层，可利用一般化学气相沉积或旋涂的方式形成。其次，内金属介电层12的介电学和机械能优于内金属介电层10，并可以在后续化学机械抛光(CMP)工艺中使用，故其形成厚度可视后续化学机械抛光中的需要而定。再者，抗反射薄层，例如介电抗反射涂层(Dielectric Anti-Reflective Coating，DARC)或是旋涂部抗反射涂层(Bottom Anti-Reflective Coating，BARC)，在后续工艺中受到反射的影响。之后，再利用适当的方式形成光刻胶层16。
接着，利用一般光刻的步骤，将沟槽(trench)的图案转移至光刻胶层16上，经过曝光、显影形成沟槽20的图案。然后采用适当的工艺刻蚀内金属介电层10与12，适当调节刻蚀工艺功率、压力、气体组成成分等形成适当深度具圆滑角落的沟槽，即如图4所示。
形成圆滑的底部角落22的沟槽20之后，以适当的方式，先依序形成一阻挡层(barrierlayer)(图上未示)与一金属籽晶层(seed layer)(图上未示)在沟槽20中，之后，在沟槽中填入导电材料24，如图5所示。在本实施例中，阻挡层为一能阻挡金属层扩散并与介电层具有较好粘接性的金属层，例如钽(Ta)、氮化钛(TiN)、氮化钽(TaN)，金属籽晶层则为一铜籽晶层，用作后续金属薄膜工艺。导电材料24则利用电化学电镀(Electro ChemicalPlating，ECP)的方式填满介电层并在内金属介电层12上形成。
然后，利用适当的方式，例如化学机械抛光法，平整化导电材料24，其中可以以内金属介电层12为平整化的停止层。平整化之后，在内金属介电层12与导电材料24上覆盖一覆盖层26(capping layer)，再形成另一层内金属介电层28，如图6所示。
根据上述方式形成的导电结构，即沟槽中填满铜金属，由于沟槽的底部角落22较为圆滑，因此沟槽的底部角落22的电场也比一般情况小。由于沟槽的底部角落22的电场较小，所以在底部角落22发生的漏电流也较小。再者，虽然沟槽的上方角落并无圆滑的形状，但选择适当的介电层作为内金属介电层12，则可以改善介电层角落的问题。
以上所述的实施例仅用于说明本发明的技术思想及特点，其目的在使本领域内的技术人员能够了解本发明的内容并据以实施，当不能仅以本实施例来限定本发明的专利范围，即凡依本发明所揭示的精神所作的同等变化或修饰，仍落在本发明的专利范围内。

Claims (7)

1.一种降低双镶嵌工艺金属线间漏电流的方法，包括下列步骤：
提供一半导体结构；
在所述半导体结构上形成一第一内金属介电层；
在所述第一内金属介电层上形成一第二内金属介电层；及
刻蚀部分的所述第二内金属介电层与其下方的所述第一内金属介电层，从而在所述第二内金属介电层及所述第一内金属介电层中形成一沟槽，其特征在于：所述沟槽底部具有一圆滑角落。
2.根据权利要求1所述的降低双镶嵌工艺金属线间漏电流的方法，其特征在于：在所述第一内金属介电层上形成一第二内金属介电层后，再在所述第二内金属介电层上形成一光刻胶层。
3.根据权利要求2所述的降低双镶嵌工艺金属线间漏电流的方法，其特征在于：还包含在所述光刻胶层上光刻所述沟槽的一个图案。
4.根据权利要求1所述的降低双镶嵌工艺金属线间漏电流的方法，其特征在于：所述第二内金属介电层的漏电流-电场性能优于所述第一内金属介电层。
5.一种降低双镶嵌工艺金属线间漏电流的方法，包含：
提供一半导体结构；
在所述半导体结构上形成一第一内金属介电层；
在所述第一内金属介电层上形成一第二内金属介电层，其特征在于：所述第二内金属介电层的机械和电学性能优于所述第一内金属介电层；
刻蚀部分的所述第二内金属介电层与其下方的所述第一内金属介电层，从而在所述第二内金属介电层及所述第一内金属介电层中形成一沟槽，所述沟槽底部具有一圆滑角落；
在所述沟槽中形成一阻挡层；
在所述阻挡层上形成一金属种晶层；以及
在所述金属种晶层上形成一导电材料并填满所述沟槽。
6.根据权利要求5所述的降低双镶嵌工艺金属线间漏电流的方法，其特征在于：在所述第一内金属介电层上形成一第二内金属介电层后，再在所述第二内金属介电层上形成一光刻胶层。
7.根据权利要求6所述的降低双镶嵌工艺金属线间漏电流的方法，其特征在于：还包含在所述光刻胶层上光刻出所述沟槽的一个图案。
CNB2004100184603A 2004-05-19 2004-05-19 降低铜双镶嵌工艺线间漏电流的方法 Expired - Fee Related CN100345276C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100184603A CN100345276C (zh) 2004-05-19 2004-05-19 降低铜双镶嵌工艺线间漏电流的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100184603A CN100345276C (zh) 2004-05-19 2004-05-19 降低铜双镶嵌工艺线间漏电流的方法

Publications (2)

Publication Number Publication Date
CN1700442A CN1700442A (zh) 2005-11-23
CN100345276C true CN100345276C (zh) 2007-10-24

Family

ID=35476393

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100184603A Expired - Fee Related CN100345276C (zh) 2004-05-19 2004-05-19 降低铜双镶嵌工艺线间漏电流的方法

Country Status (1)

Country Link
CN (1) CN100345276C (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1266279A (zh) * 1999-03-02 2000-09-13 摩托罗拉公司 用于铜互连的阻挡层的形成方法
US6180491B1 (en) * 1996-12-13 2001-01-30 Texas Instruments Incorporated Isolation structure and method
US6465345B1 (en) * 1999-05-28 2002-10-15 Advanced Micro Devices, Inc. Prevention of inter-channel current leakage in semiconductors
CN1385891A (zh) * 2001-05-14 2002-12-18 华邦电子股份有限公司 形成半导体金属内连线的方法
US6633083B2 (en) * 2000-02-28 2003-10-14 Advanced Micro Devices Inc. Barrier layer integrity test

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180491B1 (en) * 1996-12-13 2001-01-30 Texas Instruments Incorporated Isolation structure and method
CN1266279A (zh) * 1999-03-02 2000-09-13 摩托罗拉公司 用于铜互连的阻挡层的形成方法
US6465345B1 (en) * 1999-05-28 2002-10-15 Advanced Micro Devices, Inc. Prevention of inter-channel current leakage in semiconductors
US6633083B2 (en) * 2000-02-28 2003-10-14 Advanced Micro Devices Inc. Barrier layer integrity test
CN1385891A (zh) * 2001-05-14 2002-12-18 华邦电子股份有限公司 形成半导体金属内连线的方法

Also Published As

Publication number Publication date
CN1700442A (zh) 2005-11-23

Similar Documents

Publication Publication Date Title
CN1191623C (zh) 以金属硬遮罩层制作双镶嵌插销的方法
US8629058B2 (en) Methods for via structure with improved reliability
US8450200B2 (en) Method for stacked contact with low aspect ratio
US7348672B2 (en) Interconnects with improved reliability
KR100413828B1 (ko) 반도체 장치 및 그 형성방법
CN1176491C (zh) 用来改善后端生产线结构稳定性的混合介质结构
CN1599028A (zh) 金属－绝缘体－金属电容器及互连结构
KR101031682B1 (ko) 초저 ｋ 유전체를 갖는 금속을 집적시키는 방법
CN1324677C (zh) 改善蚀刻中止层与金属导线间的粘着性的工艺与结构
CN1815708A (zh) 具有低电阻值的铜－阻障层镶嵌内连线结构及其制作方法
CN1949502A (zh) 半导体装置及集成电路装置
US6350688B1 (en) Via RC improvement for copper damascene and beyond technology
TWI263304B (en) Interconnection structure for IC metallization and method for fabricating the same
CN1216407C (zh) 一种金属层间介电层的制造方法
CN100345276C (zh) 降低铜双镶嵌工艺线间漏电流的方法
US8723321B2 (en) Copper interconnects with improved electromigration lifetime
US20020127849A1 (en) Method of manufacturing dual damascene structure
CN113594133A (zh) 半导体结构及其形成方法
CN1617323A (zh) 用于形成半导体器件中的金属布线的方法
CN1291476C (zh) 集成电路的虚拟图案
CN1438681A (zh) 一种去除停止层的方法
JP2839029B2 (ja) 半導体集積回路の配線構造
CN1700441A (zh) 侧壁具有缓冲层的铜双镶嵌结构的制造方法
KR101133527B1 (ko) 반도체 소자 제조 방법
CN1700462A (zh) 铜导线镶嵌结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee