CN1291476C

CN1291476C - 集成电路的虚拟图案

Info

Publication number: CN1291476C
Application number: CN 02119790
Authority: CN
Inventors: 邱文智; 施足
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2002-05-16
Filing date: 2002-05-16
Publication date: 2006-12-20
Anticipated expiration: 2022-05-16
Also published as: CN1459842A

Abstract

一种集成电路的虚拟图案，是在铜制程中，制作虚拟导线以连接虚拟区域与组件的铜金属互连线，借以利用构成虚拟图案的铜金属材料的牺牲，来改善一般暴露于介电层表面的铜金属互连线或插塞结构的腐蚀现象；其中，上述的虚拟区域需具有较大的面积，因此可利用原有改善化学机械研磨所使用的虚拟焊垫，或在金属镶嵌制程中同步制作虚拟导线、虚拟介层窗、或虚拟沟渠结构；将此虚拟图案应用在集成电路中，可获得导电性较为稳定的组件产品。

Description

集成电路的虚拟图案

技术领域

本发明是有关于集成电路的虚拟图案，特别是有关于铜制程中，应用虚拟图案(Dummy Pattern)于集成电路结构，借以改善铜金属互连线与其它材料产生氧化还原反应，而产生腐蚀(Corrosion)或消耗(Consumption)现象。

背景技术

随着集成电路制程的迅速发展，后段多层导体联机制程越来越受到重视。进入深次微米组件领域，集成电路组件中组件运算速度的提升一直是各家必争的要点，同时也是购买者选择时的重要诉求。其中，由于金属连接线所造成的时间常数(RC Time Constant)延迟现象严重影响组件操作的速度，其改善方法的一是为选用低电阻的金属材料来做为金属联机结构，例如铜、金、银等金属材料已被列入考量中。其中，由于金金属具有较低的电阻率、良好的抗腐蚀能力与抗电迁移性，金金属联机层在早期的集成电路工业被使用，但金金属易于低温下与硅金属形成一复合中心，加上不易进行干蚀刻，因此较不易发展。另外，银金属虽可提供甚低的电阻率，约1.59μΩ-cm，但在一般的环境下极容易被腐蚀，所以也被排除在集成电路工业的应用之外。

而铜金属本身具有许多优势，例如：(1)低电阻：铜金属的电阻值约为1.67μΩ-cm，较金金属为低。(2)抗电性迁移能力佳：铜金属约为铝金属的30倍至100倍。(3)良好的热导性。再加上可以化学气相沉积与电镀的方式长成，因此，铜制程已渐成为各集成电路厂所采用的制程。以上所述的铜金属的优点，对于集成电路组件的特性有很大的帮助，例如较快的速度、降低串音现象(Cross Talk)、以及具有较小的RC时间常数。但是，铜金属的一些化学性质却阻碍了其在集成电路组件上的应用，其中包括：(1)铜金属在约200℃的低温下极易与许多元素反应，例如与硅或硅衬底反应，形成如Cu₃Si的化合物于集成电路结构中，而造成组件失效。(2)铜金属无法像铝金属一样生成自我保护的氧化层，因此容易氧化与腐蚀，而影响金属联机的导电稳定性。(3)铜金属与介电层的附着性不良，使得集成电路中薄膜结构的机械强度不足。(4)铜原子具有快速的扩散性，在电场的加速下，铜原子能穿透介电层而快速的扩散，尤其一旦铜原子扩散至硅衬底中，会引入深层能阶受体(Deep Level Acceptor)，造成组件的特性退化与失效。(5)铜的卤素气体在电浆中的蒸气压很低，不易以反应性离子蚀刻(Reactive Ion Etching)等干蚀刻方式，来制作细微线路图样。

集成电路是将特定电路所需的各种电子组件与线路，缩小制作在微小芯片面积上的一种电子产品。当集成电路的积集度增加，使得芯片的表面无法提供足够的面积来制作所需的互连线时，多层金属层的设计便逐渐成为许多集成电路所必须采用的方式。各层金属层间，再利用金属联机结构，例如插塞或介层窗，来达到彼此串连的目的，以成为一个完整的回路。而为了不让各层金属层间除了有插塞外的结构相互接触而发生短路，可利用介电材料所构成的内金属介电层来加以隔离。图1所绘示为一般集成电路组件，其中一金属联机层的俯视图。请参照图1，介电层10中的斜线部分是代表集成电路中的其中一层的铜金属互连线，由于组件的设计不同，各铜金属互连线的长度与形状也不尽相同。另外，由上述说明中，可了解铜金属具有易氧化与腐蚀的缺点，在一般多重金属互连线制程中，利用化学气相沉积所形成的介电层10中含有许多的自由电子，因此铜金属插塞很容易与介电层10间进行氧化还原反应，而造成暴露于介电层表面的铜金属联机结构的腐蚀(Corrosion)或消耗(Consumption)现象。更由于铜金属互连线14的长度大于铜金属互连线12的长度，造成电化学反应中，阴阳极面积比相差过于悬殊，因此在铜金属互连线14上的插塞结构会较铜金属互连线12上的插塞结构易腐蚀。如此一来，铜金属的腐蚀现象降低了导电稳定性，而影响集成电路组件的品质。

发明内容

鉴于上述的发明背景中，集成电路的铜制程中，易遭遇到铜金属互连线与介电层进行氧化还原的腐蚀缺点，因此，本发明的目的之一，是提供一种集成电路的虚拟图案，借以改善一铜金属互连线与一沉积层进行一氧化还原反应。

本发明集成电路的虚拟图案包括：一虚拟区域位于沉积层中，其中虚拟区域的表面是暴露于沉积层的表面；以及，一虚拟导线，其中虚拟导线的一端是与虚拟区域相互连接，且虚拟导线的另一端是与铜金属互连线相互连接。本发明集成电路的虚拟图案中，上述的虚拟区域与虚拟导线是由一铜金属材料所构成，并可应用于例如氟硅玻璃(FSG)或其它介电材料所构成的沉积层中，此沉积层可以化学气相沉积方法(CVD)或旋转涂布(Spin-On)方式所形成。另外，在本发明较佳实施例中，上述的虚拟区域可应用一般使化学机械研磨(CMP)更加平坦化的虚拟结构，例如虚拟焊垫(Dummy Pad)、虚拟导线(Dummy Line)、或虚拟介层窗(Dummy Via)结构。

因此，将本发明虚拟图案应用在集成电路结构中，则可包括：一衬底；一第一铜金属互连线位于衬底上；一介电层位于铜金属互连线上；一第二铜金属互连线位于介电层中，其中第二铜金属互连线的一端是与第一铜金属互连线相互连接，而另一端是暴露于介电层的表面；以及，一虚拟图案位于介电层中，此虚拟图案是为上述本发明集成电路的虚拟图案。另外，上述的第二铜金属互连线是可为一金属插塞结构。

将本发明集成电路的虚拟图案应用在集成电路中，可由于构成虚拟图案的铜金属材料的牺牲，使得原先线路中铜金属互连线的腐蚀现象减轻，而改善组件的导电稳定性。

附图说明

图1所绘示为一般集成电路组件，其中一金属联机层的俯视图；

图2A所绘示为一般集成电路的部分结构俯视图；

图2B所绘示为一般集成电路的部分结构剖面图；

图3A所绘示为应用本发明虚拟图案的集成电路部分结构的俯视图；

图3B所绘示为应用本发明虚拟图案的集成电路部分结构的剖面图。

图号说明：

10介电层 12铜金属互连线

14铜金属互连线 30内金属介电层

32铜金属互连线 34铜金属互连线

36衬底 38暴露表面

40接触面 42虚拟焊垫

50内金属介电层 52铜金属互连线

54虚拟导线 56虚拟焊垫

58铜金属互连线 60衬底

62虚拟铜导线 64虚拟铜导线

66暴露表面 68暴露表面

70暴露表面 72接触面

A-A’剖面线 B-B’剖面线

具体实施方式

图2A所绘示为一般集成电路的部分结构俯视图，而图2B所绘示为一般集成电路的部分结构剖面图，其中图2B是为图2A沿A-A’剖面线的剖面结构图。请同时参照图2A与图2B，一般集成电路结构中，利用化学气相沉积制程所形成的内金属介电层30中具有许多自由电子，而极易与铜金属互连线材料产生氧化还原反应。以例如氟硅玻璃所构成的介电层为例，首先，先在衬底36上形成铜金属互连线34，接着，再沉积氟硅玻璃以形成内金属介电层30。其中，内金属介电层30可利用化学气相沉积方法或旋转涂布方法所构成，本发明不限于此。另外，以氟硅玻璃所构成的内金属介电层30仅为举例，其它介电材料亦适用于本发明中。接着，并利用金属镶嵌制程来制造铜金属互连线32。由于铜金属材料易与内金属介电层30进行电化学反应，因此，在铜金属互连线32不与内金属介电层30接触的地方，亦即暴露表面38，进行一氧化反应，其反应式如下所示：

而与内金属介电层30的接触面40，则产生一还原反应，其反应式如下所示：

如此一来，暴露表面38的铜金属材料便渐渐被消耗，而产生铜金属互连线32的腐蚀现象。这种腐蚀现象尤其在阴阳极比例相差悬殊，亦即接触面40的表面积比暴露表面的表面积大很多的情况下，更为严重。

因此，本发明是提供一种集成电路的虚拟图案，借以改善上述因氧化还原情况所造成的铜金属腐蚀现象。本发明以一较佳实施例来做为说明。图3A所绘示为应用本发明虚拟图案的集成电路部分结构的俯视图，而图3B所绘示为应用本发明虚拟图案的集成电路部分结构的剖面图，其中图3B是为图3A沿B-B’剖面线的剖面结构图。请同时参照图3A与图3B，在衬底60上，是具有铜金属互连线58，并有一内金属介电层50位于铜金属互连线58上，另外，并具有铜金属互连线52于内金属介电层50，以做为铜金属互连线58与上一层金属层的电性连接。而本发明是在内金属介电层50形成虚拟区域例如虚拟导线54与虚拟焊垫56，并形成虚拟铜导线62与虚拟铜导线64以分别做为虚拟导线54、虚拟焊垫56与铜金属互连线58间的连接，如此便形成本发明的虚拟图案。

本发明的特点在于利用虚拟区域以做为铜金属材料与内金属介电层50间的氧化还原牺牲区。请参照图3B，因为铜金属材料本身化学特性所致，铜金属材料与内金属介电层50的接触面，例如接触面72，会产生还原反应，而铜金属材料不与内金属介电层50接触表面，例如暴露表面66、暴露表面68、与暴露表面70，则产生氧化反应。由于应用本发明虚拟图案于集成电路中，利用例如虚拟导线54与虚拟焊垫56的虚拟区域来平衡电化学反应中阴阳极的面积比，因此在铜金属互连线52表面的铜金属材料的消耗速率可减轻，而可改善习知的铜腐蚀现象。另外，暴露于介电层表面的虚拟区域的面积越大，例如虚拟导线54与虚拟焊垫56的表面积越大，则进行氧化反应的暴露面积与进行还原反应的接触面积越接近，因此，越能改善铜金属的消耗与腐蚀现象。

本发明集成电路的虚拟图案是于制作铜金属互连线52时，利用例如金属镶嵌制程来同步制作，而可省略制程时间与步骤。另外，在本发明一较佳实施例中，做为虚拟区域是应用一般集成电路制程中改善化学机械研磨平坦化所用的虚拟结构，例如虚拟焊垫。因此，本发明仅需制作虚拟铜导线62与虚拟铜导线64，更可使制程简单化。值得注意的是，上述本发明构成虚拟图案的虚拟区域与虚拟铜导线的位置、形状、数量与结构仅为举例，可视制程与产品所需而加以改变，本发明不限于此。而上述制作铜金属互连线、焊垫、介层窗、与沟渠等结构所需的制程是为熟悉此技艺者所知，故本发明不在此赘述。

应用本发明集成电路的虚拟图案，可改善铜金属材料消耗与腐蚀的缺点，进而增加金属互连线的导电稳定性，因此可制作品质较佳的集成电路组件。

Claims

1.一种集成电路的虚拟图案，是借以改善一铜金属互连线与一沉积层进行一氧化还原反应而产生的腐蚀现象，该集成电路的虚拟图案至少包括：

一虚拟区域位于该沉积层中，其中该虚拟区域的一面是暴露于该沉积层的表面；以及

一虚拟导线，其中该虚拟导线的一端是与该虚拟区域的另一面相互连接，且该虚拟导线的另一端是与该铜金属互连线相互连接。

2.根据权利要求1所述的集成电路的虚拟图案，其特征在于：上述的虚拟区域与该虚拟导线是由一铜金属材料所构成。

3.根据权利要求1所述的集成电路的虚拟图案，其特征在于：上述的沉积层是一介电层。

4.根据权利要求1所述的集成电路的虚拟图案，其特征在于：上述的虚拟区域是借以使得一化学机械研磨步骤可更加平坦化。

5.根据权利要求1所述的集成电路的虚拟图案，其特征在于：该虚拟区域是一虚拟焊垫结构。

6.根据权利要求1所述的集成电路的虚拟图案，其特征在于：该虚拟区域是一虚拟导线结构。

7.根据权利要求1所述的集成电路的虚拟图案，其特征在于：该虚拟区域是一虚拟介层窗结构。

8.一种改善铜金属互连线腐蚀现象的集成电路结构，至少包括：

一衬底；

一第一铜金属互连线位于该衬底上；

一介电层位于该第一铜金属互连线上；

一第二铜金属互连线位于该介电层中，其中该第二铜金属互连线的一端是与该第一铜金属互连线相互连接，而该第二铜金属互连线的另一端是暴露于该介电层的表面；以及

一虚拟图案位于该介电层中，该虚拟图案至少包括：

一虚拟区域，其中该虚拟区域的一面是暴露于该介电层的表面；以及

一虚拟导线，其中该虚拟导线的一端是与该虚拟区域的另一面相互连接，且该虚拟导线的另一端是与该第一铜金属互连线相互连接，而该虚拟区域是借以使得一化学机械研磨步骤可更加平坦化。

9.根据权利要求8所述的改善铜金属互连线腐蚀现象的集成电路结构，其特征在于：上述的虚拟图案是由一铜金属材料所构成。

10.根据权利要求8所述的改善铜金属互连线腐蚀现象的集成电路结构，其特征在于：该虚拟区域的结构是可选自于由一虚拟焊垫结构、一虚拟导线结构与一虚拟介层窗结构所组成的一族群。