JP7155388B2 - ニッケルシリサイド材料を生成する方法 - Google Patents

ニッケルシリサイド材料を生成する方法 Download PDF

Info

Publication number
JP7155388B2
JP7155388B2 JP2021500998A JP2021500998A JP7155388B2 JP 7155388 B2 JP7155388 B2 JP 7155388B2 JP 2021500998 A JP2021500998 A JP 2021500998A JP 2021500998 A JP2021500998 A JP 2021500998A JP 7155388 B2 JP7155388 B2 JP 7155388B2
Authority
JP
Japan
Prior art keywords
nickel silicide
degrees celsius
substrate
seed layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021500998A
Other languages
English (en)
Other versions
JP2021530869A (ja
Inventor
ミンルイ ユイ，
ホー レン，
メユール ナイク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021530869A publication Critical patent/JP2021530869A/ja
Application granted granted Critical
Publication of JP7155388B2 publication Critical patent/JP7155388B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0682—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

[0001] 本開示の実施形態は、広くは、改善された導電率、若しくは低い抵抗率、及び／又は１０ナノメートル（nm）未満の電子平均自由行程（eMFP）を有するニッケルシリサイド（NiSi）材料を堆積させる方法に関する。
[0002] 集積回路のような半導体デバイスでは、デバイスの様々な構成要素を接続し、集積するために、相互接続が使用される。典型的には、デバイスが、信号経路を最小化しデバイスのサイズを低減させる助けとなるために、絶縁材料によって分離された導電性構成要素の多くの層から構成される。層間の導通を確立するために、導電性相互接続（接点又はビア）が、絶縁層間に延在し、導電層を接続する。したがって、相互接続は、デバイスの様々なの層の構成要素を相互に接続し、半導体基板に接続するために使用される、導電性材料で満たされた垂直開口部である。
[0003] 半導体デバイスの集積化が向上するにつれて、相互接続のサイズが低減され、それらのアスペクト比（すなわち、相互接続の高さと幅の比率）が増加した。その結果、従来は相互接続を充填するのに十分であった方法が、より小さい相互接続には不十分であることが判明した。典型的には、相互接続開孔が、化学気相堆積（CVD）、物理的気相堆積（PVD）、電気めっき、又はそれらの組み合わせによって開孔の内側に堆積される、銅などの金属材料を使用して充填される。
[0004] 集積回路（IC）内の相互接続は、クロック及び他の信号を分配し、回路内の様々な部分に電力／接地を提供する。IC特徴サイズの縮小が続くにつれて、相互接続は、例えば信号伝播遅延や、相互接続のライン抵抗に関連する電力散逸などの、システム性能を決定する主要因となりつつある。この２０年間にわたり、銅（Cu）は、Cuの抵抗率が低いため、相互接続向けに選択されてきた材料である。しかし、本発明者らは、相互接続ライン幅が材料の電子平均自由行程（eMFP）未満に縮小するにつれて、ライン表面と粒界での側壁電子散逸の結果、材料の実効抵抗率が増加することを観察してきた。したがって、本発明者らは、Cuが３９nmのeMFPを有するので、２０nm以下の幅を有するCu相互接続では、実効抵抗率の増大が問題であることを観察した。更に、本発明者らは、銅が、低温でケイ素と問題を引き起こすように相互作用する可能性があり、又は周囲の誘電体中に拡散する可能性があることを観察した。拡散を防止するためには通常バリア層が必要であり、これは、Cuの全体的な抵抗率に有害に寄与することとなる。本発明者らは、IC相互接続内の銅の代替材料を見出す必要性に気付いた。
[0005] したがって、本発明者らは、基板上にニッケルシリサイド材料を生成するための改善された方法、及びニッケルシリサイド材料の抵抗率を低減させる方法を提供した。
[0006] 本明細書では、基板上にニッケルシリサイド材料を生成し、ニッケルシリサイド材料の抵抗率を低減させる実施形態が提供される。幾つかの実施形態では、基板上にニッケルシリサイド材料を生成するための方法が、摂氏約１５度から摂氏約２７度の温度で基板の上に第１のニッケルシリサイドシード層を堆積させること、摂氏３５０度を超えるような又は摂氏４００度以下の温度で第１のニッケルシリサイドシード層をアニーリングすること、及び、摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を堆積させて、ニッケルシリサイド材料を生成することを含む。実施形態では、ニッケルシリサイド材料が、１～２０μΩ.cmなどの２０マイクロオーム×cm未満の量の抵抗を有する。
[0007] 幾つかの実施形態では、ニッケルシリサイド材料の抵抗率を低減させる方法が、ａ）摂氏約１５度から摂氏約２７度の温度で基板の上にニッケルシリサイド層を堆積させること、ｂ）摂氏３５０度を超える温度で第１のニッケルシリサイドシード層をアニーリングすること、並びに、ｃ）ニッケルシリサイド材料が所定の厚さを有するまで、ａ）又はａ）及びｂ）を繰り返すことを含む。幾つかの実施形態では、第１のニッケルシリサイドシード層をアニーリングすることが、アルゴン中で摂氏４００度以下の温度で最大２分間まで行われる。幾つかの実施形態では、ニッケルシリサイド材料の所望の厚さに到達すると、ニッケルシリサイド材料が、摂氏約３５０度の温度、及び２０バールの圧力（アルゴンガス雰囲気）で、最大１０分間までアニーリングされる。
[0008] 幾つかの実施形態では、基板上に相互接続を形成する方法が、摂氏約１５度から摂氏約２７度の温度で基板上に第１のニッケルシリサイドシード層を物理的気相堆積させること、摂氏３５０度を超える温度で第１のニッケルシリサイドシード層をアニーリングすること、及び、摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を物理的気相堆積させて、ニッケルシリサイド材料を生成することを含む。
[0009] 幾つかの実施形態では、本開示が、基板処理システムに関する。該基板処理システムは、摂氏約１５度から摂氏約２７度の温度で基板上に第１のニッケルシリサイドシード層を物理的気相堆積させ、摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を物理的気相堆積させるように構成された物理的気相堆積チャンバ、及び摂氏３５０度を超える温度で第１のニッケルシリサイドシード層をアニーリングするように構成された熱処理チャンバを含む。
[0010] 幾つかの実施形態では、本開示が、コンピュータ可読媒体に関する。該コンピュータ可読媒体は、指示命令であって、実行されたときに、統合システムに基板上にニッケルシリサイド材料を生成する方法を実行させる指示命令を記憶する。該方法は、摂氏約１５度から摂氏約２７度の温度で基板の上に第１のニッケルシリサイドシード層を堆積させること、摂氏３５０度を超える温度で第１のニッケルシリサイドシード層をアニーリングすること、及び、摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を堆積させて、ニッケルシリサイド材料を生成することを含む。
[0011] 本開示の他の実施形態及び更なる実施形態は、以下で説明される。
[0012] 上記で簡潔に要約され、以下でより詳細に説明される本開示の実施形態は、添付の図面に示した本開示の例示的な実施形態を参照することにより、理解することができる。しかし、本開示は他の等しく有効な実施形態を許容し得ることから、付随する図面は、本開示の典型的な実施形態のみを示しており、したがって、範囲を限定するものと見なすべきではない。
[0013] 本開示の幾つかの実施形態に従って基板を処理するための方法のフローチャートを描く。 [0014] 図２Ａ～図２Ｄは、本開示の幾つかの実施形態に従って高アスペクト比の開口部を充填する段階を描く。 図２Ａ～図２Ｄは、本開示の幾つかの実施形態に従って高アスペクト比の開口部を充填する段階を描く。 図２Ａ～図２Ｄは、本開示の幾つかの実施形態に従って高アスペクト比の開口部を充填する段階を描く。 図２Ａ～図２Ｄは、本開示の幾つかの実施形態に従って高アスペクト比の開口部を充填する段階を描く。 [0015] 本開示の幾つかの実施形態による、物理的気相堆積（PVD）チャンバの概略断面図を描く。 [0016] 本開示の幾つかの実施形態に従って基板を処理するための方法のフローチャートを描く。 [0017] 本開示の幾つかの実施形態に従って基板上に相互接続を形成する方法のフローチャートを描く。 [0018] 本開示の幾つかの実施形態による、図３の装置を含む処理ツールの平面図を描く。
[0019] 理解を容易にするために、可能な場合には、図面に共通する同一要素を指し示すのに同一の参照番号を使用した。図は縮尺どおりではなく、分かり易くするために簡略化されていることがある。一実施形態の要素及び特徴は、更なる記述がなくても、他の実施形態に有益に組み込まれ得ると想定されている。
[0020] 基板上にニッケルシリサイド材料を生成する実施形態が、本明細書で提供される。本発明者らは、Cuが３９nmのeMFPを有するので、２０nm以下の幅を有する銅（Cu）相互接続では、実効抵抗率の増大が問題であることを観察した。更に、本発明者らは、銅が、低温でケイ素と問題を引き起こすように相互作用し、又は周囲の誘電体中に拡散することを観察した。Cuの拡散を防止するためには通常バリア層が必要であり、これは、Cuの全体的な抵抗率に有害に寄与することとなる。本発明者らは、IC相互接続内の銅の代替材料を見出す必要性に気付いた。本発明方法の実施形態は、有利なことに、ブランケットされた基板表面又は例えば高アスペクト比の特徴を含む基板の表面を、改善された導電率、若しくは低い抵抗率、及び／又は１０ナノメートル（nm）未満のeMFPを有するニッケルシリサイド（NiSi）材料で連続的に被覆することができる。
[0021] 図１は、本開示の幾つかの実施形態に従って基板２００上にニッケルシリサイド材料を生成するための方法１００のフローチャートを描いている。方法１００は、図２Ａ、図２Ｂ、及び図２Ｃで描かれているような高アスペクト比の特徴を充填する段階に関連して以下で例示的に説明される。しかし、ニッケルシリサイド材料は、例えば、高アスペクト比の特徴のような特徴を有さない基板上又はその上に薄く広がる層（sheet）又はブランケットとして形成されてもよい。幾つかの実施形態では、ニッケルシリサイド材料が、基板上に薄く広がる層又はブランケットとして形成されてよく、エッチング、充填、及び／又はキャッピングなどの更なるプロセスフローを受けてよい。方法１００は、以下で説明され、図３で描かれているプロセスチャンバ３００のような、パルスDC電源と高周波（RF）電源との両方を有する任意の適切なPVDプロセスチャンバ内で実行されてよい。
[0022] 方法１００は、室温、若しくは摂氏約１５度から摂氏約２７度、又は摂氏約２０度から摂氏約２５度などの温度で基板２００の上に第１のニッケルシリサイドシード層２２０を堆積させることにより、１１０で開始する。例えば、基板２００（図２Ａで示されている）は、プロセスチャンバ３００（図３）のようなPVDチャンバに提供されてよい。実施形態では、基板２００が、高アスペクト比の開口部であって、基板２００の第１の表面２０４に形成され、基板２００の反対側の第２の表面２０６に向けて基板２００の中に延在する開口部２０２などの、高アスペクト比の開口部を含む。基板２００は、（非限定的に）高アスペクト比の開口部が形成された基板を含む、任意の適切な基板であってよい。例えば、基板２００は、ケイ素（Si）、酸化ケイ素（SiO2）、窒化ケイ素（SiN）、又は他の誘電材料のうちの１以上を含み得る。実施形態では、基板が、窒化チタン（TiN）や窒化タンタル（TaN）などの薄い金属層を含んでよい。更に、基板２００は、材料の更なる層を含んでよく、又は内部若しくはそこに形成された１以上の完成した若しくは部分的に完成した構造を有してよい。
[0023] 開口部２０２は、ビア、トレンチ、二重ダマシン構造などを形成するために使用されるような、高アスペクト比を有する任意の開口部であってよい。幾つかの実施形態では、開口部２０２が、少なくとも約５：１（例えば、高アスペクト比）の高さ対幅のアスペクト比を有してよい。例えば、幾つかの実施形態では、アスペクト比が、約１０：１以上、例えば約１５：１以上であってもよい。開口部２０２は、任意の適切なエッチングプロセスを使用して、基板をエッチングすることによって形成され得る。開口部２０２は、図示されているように、底面２０８と側壁２１０を含む。
[0024] 幾つかの実施形態では、底面２０８及び側壁２１０が、以下で説明されるように、ニッケルシリサイド原子（nickel silicide atom）を堆積させる前に、１以上の層で覆われてもよい。例えば、図２Ａで点線によって示されているように、開口部２０２の底面及び側壁と基板２００の第１の表面とは、酸化ケイ素（SiO2）、（Si）、（SiN）、又は他の誘電材料などの誘電体層又は酸化物層２１２によって覆われてもよい。酸化物層は、基板２００をPVDチャンバに提供する前に、例えば、化学気相堆積（CVD）チャンバ内又は酸化チャンバ内で堆積又は成長させることができる。誘電体層又は酸化物層２１２は、基板と、引き続いて開口部内に堆積されるニッケルシリサイド含有層との間の電気的及び／若しくは物理的なバリアとして働くことができ、並びに／又は、基板の本来の表面よりも、以下で論じる堆積プロセス中に付着ためのより良好な表面として機能することができる。実施形態では、酸化物以外の材料を酸化物層２１２の代わりに使用することができる。
[0025] 幾つかの実施形態では、バリア層２１４が、（図示のように）酸化物層２１２の上に、若しくは誘電体層の上に、又は、酸化物層が存在しない場合、開口部の底面及び側壁と基板の第１の面との上に堆積されてもよい。バリア層２１４は、上述の誘電体層又は酸化物層２１２の何れかと同様の機能を果たすことができる。幾つかの実施態様では、バリア層２１４が、チタン（Ti）、窒化チタン（TiN）、タンタル（Ta）、窒化タンタル（TaN）、又はその他のもののうちの少なくとも１つを含んでよい。バリア層２１４は、開口部２０２内に連続的なバリア層を形成するために以下で説明される方法１００を使用することを含む、CVD又はPVDなどの任意の適切な方法によって堆積させることができる。
[0026] 幾つかの実施形態では、図２Ａの仮想線で示されているように、開口２０２が、基板２００を完全に貫通して延在し、第２の基板２１８の表面２１６が、開口部２０２の底面２０８を形成し得る。第２の基板２１８は、基板２００の第２の面２０６に隣接して配置されてよい。更に（図２Ｄで示され、以下で説明されるように)、論理デバイスなどのデバイス、又は、ゲート、接触パッド、導電性ビアなどの電気的接続性を必要とするデバイスの一部分は、第２の基板２１８の表面２１６に配置されてよく、開口部２０２と整列されてよい。
[0027] １１０では、基板２００の上の第１のニッケルシリサイドシード層の堆積が、PVDチャンバ内で行われてよい。PVDチャンバ内では、RF電力（後述するRF電源３１８などからの）が、基板２００の上方に配置されたニッケルシリサイドを含むターゲットにVHF周波数で印加されて、プラズマ生成ガスからプラズマを生成する。例えば、ターゲットは、以下で説明するターゲット３０６であってよい。更に、ターゲットは、基板２００の開口部２０２の表面と第１の表面２０４の上に第１のニッケルシリサイドシード層２２０を形成するのに適した、ニッケルシリサイド合金などのうちの１以上を含んでよい。例えば、ターゲットは、ニッケル、ケイ素、又は１±x：１（x=０．０１から０．１）の比にある、ニッケルシリサイドのうちの１以上を含み得る。チタン（Ti）、タンタル（Ta）、銅（Cu）、アルミニウム（Al）などの金属などの他の成分は、全ターゲット重量の５重量%未満の量で存在してよい。プラズマ生成ガスは、希ガスなどの不活性ガス、又は他の不活性ガスを含んでよい。例えば、適切なプラズマ生成ガスの非限定的な例には、アルゴン（Ar）、ヘリウム（He）、キセノン（Xe）、ネオン（Ne）、水素（H2）などが含まれてよい。実施形態では、プラズマ生成ガスが、１０sccm、１１sccm、又は１２sccmなどの、約５～１５sccmの流量を有するArである。
[0028] １１０では、基板２００の上の第１のニッケルシリサイドシード層２２０の堆積が、PVDチャンバ内で行われてよい。PVDチャンバ内では、プラズマ生成ガスからプラズマを生成することと、プラズマによってターゲットからスパッタリングされた金属原子をイオン化することと、のうちの１以上のために、RF電力がVHF周波数で印加され得る。本明細書で使用される際に、VHF周波数は、約２７MHzから約１００MHzの範囲内の周波数である。幾つかの実施形態では、印加されるVHF周波数が約６０MHzである。例えば、VHF周波数を増加させると、プラズマ密度及び／又はターゲットからスパッタリングされたニッケルシリサイド原子のイオン化の量が増加し得る。幾つかの実施形態では、RF電力が、１kW、２kW、又は３kWなどの、０．５から３kWで印加されてよい。
[0029] １１０では、基板２００の上の第１のニッケルシリサイドシード層の堆積が、PVDチャンバ内で行われてよい。PVDチャンバ内では、例えば、以下で説明されるように、プラズマをターゲット３０６に向けて導くように、パルスDC電力が、ターゲット３０６に結合されたパルスDC電源３２０からターゲット３０６に印加されてよい。DC電力は、約１から約４キロワット（kW）の範囲内であってよい。幾つかの実施形態では、パルスDC電力が、約１～４kW、若しくは約２kW、３kW、又は４kWであってもよい。実施形態では、パルスDC電力が、第１のニッケルシリサイドシード層２２０の抵抗率を低減させるために印加される。パルスDC電力は、基板２００上のスパッタリングされたニッケルシリサイド原子の堆積速度を制御するように調整されてもよい。例えば、パルスDC電力を増加させると、プラズマとターゲットとの相互作用が増加し、ターゲット３０６からのニッケルシリサイド原子のスパッタリングが増加したり、又はニッケルシリサイドの粒径が増加したりする可能性がある。
[0030] １１０では、基板２００の上への第１のニッケルシリサイドシード層の堆積が、PVDのチャンバ内で行われてよい。PVDのチャンバ内では、ターゲットからスパッタリングされているニッケルシリサイド原子の主たる部分をイオン化するのに十分な第１の圧力をPVDチャンバ内で維持しながら、プラズマを用いてターゲット３０６からニッケルシリサイド原子がスパッタリングされる。例えば、ニッケルシリサイド原子の主たる部分は、プラズマによってスパッタリングされているニッケルシリサイド原子の総数の約３０から約７０パーセントの範囲内にあってよい。第１の圧力は、印加される第１のRF電力及びパルスDC電力に加えて、プロセスチャンバの形状（基板のサイズ、ターゲットと基板との距離など）に依存し得る。例えば、第１の圧力は、約６０から９０ミリメートル（mm）のターゲットと基材との間隙で構成されたチャンバ内で、約０．２から約１００ミリトル（mTorr）の範囲内であってよい。幾つかの実施形態では、第１の圧力が、約０．５から約５mTorr、又は０．５mTである。チャンバ内の第１の圧力は、プラズマ生成ガスの流量及び／又はプラズマ生成ガスと並流することができる不活性ガスなどの追加のガスの流量によって維持することができる。第１の圧力は、スパッタリングされたニッケルシリサイド原子が衝突してイオン化され得るところの高密度のガス分子を、ターゲットと基板との間に提供し得る。ターゲット３０６からスパッタリングされるニッケルシリサイド原子のイオン化の量を制御するために、圧力を更に利用することができる。例えば、ターゲット３０６と基板との間隙内の圧力を増加させることにより、金属原子との衝突回数を増加させ、イオン化されたニッケルシリサイド原子の量を増加させることができる。
[0031] 一実施形態において、１１０では、基板２００の上の第１のニッケルシリサイドシード層２２０の堆積が、１～４kWのパルスDC又は約１kWのRFの電力で、約０．５mTのプロセス圧力を有する約１１sccmの流量で、Arプラズマの下で、PVDチャンバ内で行われてもよい。一実施形態において、１１０では、基板２００の上の第１のニッケルシリサイドシード層２２０の堆積が、１～４kWのパルスDC電力で、約０．５mTのプロセス圧力を有する約１１sccmの流量で、Arプラズマの下で、PVDチャンバ内で行われてもよい。
[0032] １１０では、基板２００の上の第１のニッケルシリサイドシード層２２０の堆積が、PVDチャンバ内で行われてよい。PDVチャンバ内では、図２Bで示されているように、第１の複数のニッケルシリサイド原子２２１が、基板２００の第１の表面２０４上及び開口部２０２の底面２０８上に堆積される。第１の複数のニッケルシリサイド原子２２１は、第１の圧力、第１のRF電力、パルスDC電力、及び／又はVHF若しくはRF周波数などの、上述のプロセス条件を使用して堆積されてよい。このような処理条件は、図２Bで示されているように、基板２００に対してほぼ垂直な第１の複数のニッケルシリサイド原子２２１の方向を容易にすることができる。幾つかの実施形態では、第１の複数のニッケルシリサイド原子２２１の堆積中に、基板２００に（例えば、基板支持体内などの基板２００の下に配置された電極に）任意選択的なRF電力を印加することができる。RF電力（RFバイアス電力とも称される）は、約０．５から約１３．５６MHzの範囲内の周波数、及び最大５０W又は約５から５０Wの電力で印加されてもよい。幾つかの実施形態では、RFバイアス電力の周波数が、約２MHz、若しくは約１３．５６MHzであってよく、又は別のRF電源がPVDチャンバの基板支持ペデスタル（若しくはその内部に含まれる電極）に更に結合される場合は、それらの両方であってもよい。第１の複数のニッケルシリサイド原子２２１を堆積させる間に提供される任意選択的なRFバイアス電力は、堆積するニッケルシリサイド原子のエネルギーを最小化するために小さくてよい。
[0033] 幾つかの実施態様において、１１０では、第１のRF電力（本明細書では、第１のRFバイアス電力とも称される）を基板２００の下に配置された電極に印加して、第１の複数のニッケルシリサイド原子の少なくとも一部を、開口部２０２の底面２０８から開口部２０２の側壁２１０に再分配する。第１のRFバイアス電力は、約２から約１３．５６MHzの範囲内の周波数で印加されてもよい。例えば、幾つかの実施形態では、第１のRFバイアス電力の周波数が、約２MHz、若しくは１３．５６MHzであってよく、又は任意選択的な第２のRFバイアス電源（図３で示されている第２のRFバイアス電源３６３）が、図３で示され、以下で説明されるように、基板支持ペデスタル３０２に更に結合される場合には、それらの両方であってもよい。第１のRFバイアス電力を利用して、基板２００に入射するイオンエネルギー及び／又はイオンの入射角を増大させることができる。例えば、基板２００に入射するイオンは、イオン化されたニッケルシリサイド原子、プラズマからのイオン化された成分、又はそれらの組み合わせを含んでよい。第１のRFバイアス電力を増加させて、例えば、図２Ｂで示されているように、開口部２０２の底面２０８上に堆積されたニッケルシリサイド原子へのイオンの衝突を増大させるために、イオンエネルギーを増大させることができる。開口部の底面２０８へのイオンの衝突の増大は、図示されているように、金属原子の第１の複数の金属原子のうちの少なくとも一部の側壁２１０上への再分配を容易にすることができる。第１のRFバイアス電力は、上述したように、第１の複数のニッケルシリサイド原子２２１の堆積中に印加される任意選択的なRFバイアス電力よりも実質的に大きくてよい。例えば、第１のRFバイアス電力は、約５０Wより大きくてよく、又は約０から約２００Wの範囲内であってもよい。幾つかの実施形態では、第１のRFバイアス電力が約５０Wである。
[0034] 第１のRFバイアス電力と第２のRFバイアス電力が同時に利用される幾つかの実施形態では、第１のRFバイアス電力が、基板２００に近接するイオンエネルギーを制御するために使用されてよく、第２のRFバイアス電力が、基板２００に近接するイオンエネルギーの分布を制御するために使用されてよい。
[0035] 幾つかの実施形態において、１１０では、第１のニッケルシリサイドシード層を堆積させるための温度が、室温、若しくは摂氏約２０度から摂氏約２５度、摂氏２２度、摂氏２３度、摂氏２４度、又は摂氏２５度である。
[0036] 幾つかの実施形態において、１１０では、第１のニッケルシリサイドシード層２２０が、所定の厚さに形成される。実施形態では、第１のニッケルシリサイドシード層２２０の厚さが、約１０オングストロームから１００オングストローム、２０オングストロームから６０オングストローム、３０オングストロームから５０オングストローム、３５オングストロームから４５オングストローム、約２０オングストローム、約２５オングストローム、約３０オングストローム、約３５オングストローム、約４０オングストローム、約５０オングストローム、約６０オングストロームである。実施形態では、第１のニッケルシリサイドシード層２２０の厚さが、全ニッケルシリサイド厚さの約３０から７０パーセント、例えば、１００オングストロームのニッケルシリサイド膜の全厚さのうちの５０オングストロームである。
[0037] 幾つかの実施形態において、１１０では、第１のニッケルシリサイドシード層２２０が、多結晶であるとして特徴付けられる。
[0038] 図１に戻って参照すると、実施形態において、１２０では、例えば、基板２００の上に第１のニッケルシリサイドシード層２２０を形成した後に、第１のニッケルシリサイドシード層２２０のインシトゥ（その場）でのアニーリングなどのアニーリングが、摂氏３５０度を超える温度で実行される。実施形態では、例えば、基板２００の上に第１のニッケルシリサイドシード層２２０を形成した後に、第１のニッケルシリサイドシード層２２０のインシトゥ（その場）でのアニーリングなどのアニーリングが、摂氏４００度以下の温度で実行される。例えば、アニーリングは、摂氏約３５５度から摂氏４００度、摂氏３７５度から摂氏４０５度、又は摂氏約４００度の温度で、第１のニッケルシリサイドシード層２２０に対して実行されてよい。実施形態では、急速熱アニール（RTA）やダイナミックサーフェスアニール（DSA）などの堆積後アニールが、基板２００の上の第１のニッケルシリサイドシード層２２０のシード粒子を大きくし、実施形態では、長手方向に沿って長くする。幾つかの実施形態では、アニールが、第１のニッケルシリサイドシード層２２０のシード粒子の粒径を、十分なサイズ、又は２００ナノメートル、１マイクロメートル、若しくはそれより上などの所定のサイズに増大させるのに十分な持続時間にわたって、上述の温度で実行されてよい。幾つかの実施形態では、アニールが、第１のニッケルシリサイドシード層２２０のシード粒子の粒径を、水平中心軸、垂直中心軸、及び／又は長手方向中心軸に沿って、十分なサイズ、又は２００ナノメートル、１マイクロメートル、若しくはそれより上などの所定のサイズに増大させるのに十分な持続時間にわたって、上述の温度で実行されてよい。幾つかの実施形態では、基板２００が、熱処理チャンバ内などのアニーリングに適したチャンバに移動されてよく、又は、アニーリングが、熱処理チャンバを含む統合システム内などで、インシトゥ（その場）であってよい。その場合、チャンバ間の移送は減圧下で実行される。
[0039] 幾つかの実施形態では、アニーリングに続いて、基板２００が、室温などのより低い温度に冷却されてよい。
[0040] 図１に戻って参照すると、実施形態において、１３０では、第１のニッケルシリサイドシード層２２０の上に第２のニッケルシリサイド層２４０を堆積させることが、摂氏約１５度から摂氏約２７度の温度で実行されて、ニッケルシリサイド材料２５０を生成する。実施形態では、堆積１３０の条件が、上記１１０に関連する条件と同じである。例えば、１３０では、第１のニッケルシリサイドシード層２２０の上の第２のニッケルシリサイド層の堆積が、PVDのチャンバ内で行われてよい。PVDチャンバ内では、ターゲットからスパッタリングされているニッケルシリサイド原子の主たる部分をイオン化するのに十分な第１の圧力をPVDチャンバ内で維持しながら、プラズマを用いてターゲット３０６からニッケルシリサイド原子がスパッタリングされる。一実施形態では、第１のニッケルシリサイドシード層２２０の上の第２のニッケルシリサイド層２４０の堆積が、１～４kWのパルスDC又は約１kWのRFの電力で、約０．５mTのプロセス圧力を有する約１１sccmの流量で、Arプラズマの下で、PVDチャンバ内で行われてもよい。一実施形態において、１３０では、第１のニッケルシリサイドシード層２２０の上の第２のニッケルシリサイド層２４０の堆積が、１～４kWのパルス電力で、約０．５mTのプロセス圧力を有する約１１sccmの流量で、Arプラズマの下で、PVDチャンバ内で行われてもよい。実施形態において、１３０では、ニッケルシリサイド原子の主たる部分が、プラズマによってスパッタリングされているニッケルシリサイド原子の総数の約３０から約７０パーセントの範囲内であってよい。第１の圧力は、印加される第１のRF電力及びパルスDC電力に加えて、プロセスチャンバの形状（基板のサイズ、ターゲットと基板との距離など）に依存し得る。例えば、第１の圧力は、約６０から９０ミリメートル（mm）のターゲットと基材との間隙で構成されたチャンバ内で、約０．５から約１４０ミリTorr（mT）であってよい。幾つかの実施形態では、第１の圧力が約０．５mTorrである。チャンバ内の第１の圧力は、プラズマ生成ガスの流量及び／又はプラズマ生成ガスと並流することができる不活性ガスなどの追加のガスの流量によって維持することができる。第１の圧力は、スパッタリングされたニッケルシリサイド原子が衝突してイオン化され得るところの高密度のガス分子を、ターゲットと基板との間に提供し得る。ターゲット３０６からスパッタリングされるニッケルシリサイド原子のイオン化の量を制御するために、圧力を更に利用することができる。例えば、ターゲット３０６と基板との間隙内の圧力を増加させることにより、金属原子との衝突回数を増加させ、イオン化されたニッケルシリサイド原子の量を増加させることができる。
[0041] １３０では、第１のニッケルシリサイドシード層２２０の上の第２のニッケルシリサイド層２４０の堆積が、PVDチャンバ内で行われてよい。PVDチャンバ内では、図２Ｃで示されているように、第２の複数のニッケルシリサイド原子が、第１のニッケルシリサイドシード層２２０の上面２２５上に堆積される。複数のニッケルシリサイド原子は、第１の圧力、第１のRF電力、パルスDC電力、及び／又はVHF周波数などの、上述の処理条件を使用して堆積されてもよい。幾つかの実施形態では、第１の複数のニッケルシリサイド原子２２１の堆積中に、基板２００に（例えば、基板支持体内などの基板２００の下に配置された電極に）任意選択的なRF電力を印加することができる。RF電力（RFバイアス電力とも称される）は、約２から約１３．５６MHzの範囲内の周波数、及び最大５０Wまでの電力で印加されてよい。幾つかの実施形態では、RFバイアス電力の周波数が、約２MHz、若しくは約１３．５６MHzであってよく、又は、別のRF電源がPVDチャンバの基板支持ペデスタル（若しくはその内部に含まれる電極）に更に結合される場合は、それらの両方であってもよい。第１の複数のニッケルシリサイド原子２２１を堆積させる間に提供される任意選択的なRFバイアス電力は、堆積するニッケルシリサイド原子のエネルギーを最小化するために小さくてよい。
[0042] 幾つかの実施形態において、１３０では、第２のRF電力（本明細書では、第２のRFバイアス電力とも称される）が、基板２００の下に配置された電極に印加される。第２のRFバイアス電力は、約２から約１３．５６MHzの範囲内の周波数で印加されてよい。例えば、幾つかの実施形態では、第１のRFバイアス電力の周波数が、約２MHz、若しくは１３．５６MHzであってよく、又は、任意選択的な第２のRFバイアス電源（図３で示されている第２のRFバイアス電源３６３）が、図３で示され、以下で説明されるように、基板支持ペデスタル３０２に更に結合される場合には、それらの両方であってもよい。第２のRFバイアス電力を利用して、基板２００に入射するイオンエネルギー及び／又はイオンの入射角を増大させることができる。（上述のように）第１のRFバイアス電力と第２のRFバイアス電力とが同時に利用される幾つかの実施形態では、第１のRFバイアス電力が、基板２００に近接するイオンエネルギーを制御するために使用されてもよく、第２のRFバイアス電力が、基板２００に近接するイオンエネルギーの分布を制御するために使用されてもよい。
[0043] 幾つかの実施形態において、１３０では、第２のニッケルシリサイドシード層を堆積させるための温度が、室温、若しくは摂氏約２０度から摂氏約２５度、摂氏２２度、摂氏２３度、摂氏２４度、又は摂氏２５度である。
[0044] 幾つかの実施形態において、１３０では、第２のニッケルシリサイド層２４０が、所定の厚さに形成される。実施形態では、第２のニッケルシリサイド層２４０が、全ニッケルシリサイド厚さの約３０から７０パーセント、例えば、１００オングストロームのニッケルシリサイド膜の全厚さのうちの５０オングストロームの厚さを有する。実施形態では、第２のニッケルシリサイド層２４０が、約５０オングストロームから２００オングストローム、５０オングストロームから１７５オングストローム、５０オングストロームから１５０オングストローム、約５０オングストローム、約６０オングストローム、約７０オングストローム、約８０オングストローム、約１００オングストローム、約１２５オングストローム、約１５０オングストローム、又は約１７５オングストロームの厚さを有する。
[0045] １３０で、第２のニッケルシリサイド層２４０が形成された後に、方法１００は終了してもよく、又は、基板２００が、例えば、図２Ｃで描かれているように、開口部２０２を充填するために第２のニッケルシリサイド層２４０の上にキャッピング層２６０を堆積させることによって、更なる処理を継続してもよい。キャッピング層２６０の材料は、酸化を防止するために、インシトゥ（その場）の技法などの任意の適切な技法によって堆積されてもよい。キャッピング層２６０の材料には、金属や金属合金などが含まれてよい。幾つかの実施態様では、当該材料が、銅（Cu）若しくはタングステン（W）又は窒化チタン（TiN）のうちの１以上を含む。一実施形態では、キャッピング層２６０が、第２のニッケルシリサイド層２４０の上に堆積されたTiNを含む。更なる処理の別の一実施例は、任意選択的に、基板２００への第２のアニールを含む。幾つかの実施形態では、第２のアニールが、エクスシトゥ（ex situ：実験施設内）として特徴付けられる。実施形態では、第２のアニールが、約２０バールの圧力で約１０分間、摂氏約３００度から４００度（摂氏３５０度など）の温度で実行されてよい。第２のアニールは、例えばアニーリングチャンバ内で行うことができる。幾つかの実施形態では、第２のアニールが、基板を減圧下に維持するのに適した統合システム内でのアニーリングに適した熱処理チャンバ内で実行される。
[0046] 実施形態では、ニッケルシリサイド材料２５０が、所定のシート抵抗を有するように生成される。例えば、実施形態では、１０ナノメートルの厚さにおいて、ニッケルシリサイド材料２５０が、２０から５０オーム／スクエア（square）、２０から４０オーム／スクエア、２０から３０オーム／スクエア、２０から３０オーム／スクエア、２０オーム／スクエア、２１オーム／スクエア、２２オーム／スクエア、２３オーム／スクエア、２４オーム／スクエア、２５オーム／スクエア、２６オーム／スクエア、２７オーム／スクエア、２８オーム／スクエア、２９オーム／スクエア、３０オーム／スクエア、３５オーム／スクエア、又は４０オーム／スクエアの量のシート抵抗を有する。
[0047] 次に図２Ｄを参照すると、幾つかの実施形態では、図２Ａに関して上述されたように、上述した１１０～１３０を実行する前に、第２の基板２１８を設けられてよい。したがって、図２Ｄで示されているように、第２の基板２１８は、基板２００の第２の表面２０６に隣接して配置されてよく、開口部２０２は、基板２００を完全に貫通して延在し、第２の基板２１８の表面２１６は、開口部２０２の底面を形成する。更に、デバイス又は導電性特徴２３４が、第２の基板に配置され、表面２１６において露出されてよい。その場合、デバイス又は導電性特徴２３４は、開口部２０２と整列する。基板２００の第１の表面２０４は、堆積したニッケルシリサイド原子を除去するために更に処理されてよい。例えば、図２Ｄで示されているように、化学機械研磨技法、エッチングなどを用いて、第１の表面２０４から堆積したニッケルシリサイド原子を除去することができる。
[0048] 幾つかの実施形態では、材料２５０が上述のように堆積された後に、材料を基板２００の第２の表面２０６から除去して、第１の層２３０又は堆積されたニッケルシリサイド材料２５０の少なくとも１つを露出させることができる（図２Ｄでは、第１の層２３０が露出されているように示されている）。第２の表面２０６からの材料の除去は、基板２００の第１の表面２０４から堆積した金属を除去するために上述したような、化学機械研磨や同様の技法によって実行されてよい。
[0049] 第１の層２３０又は堆積された材料２３２の少なくとも１つを露出させるために、第２の表面２０６から材料を取り除いた後で、基板２００の第２の表面２０６を、第２の基板２１８の表面２１６に結合することができる。幾つかの実施形態では、第２の基板２１８の表面２１６において露出されたデバイス又は導電性特徴２３４が、基板２００の開口部２０２と整列されてよい。
[0050] 図３は、本開示の幾つかの実施形態による、物理的気相堆積チャンバ（プロセスチャンバ３００）の概略断面図を描いている。適切なPVDチャンバの例には、全てがカリフォルニア州サンタクララのアプライドマテリアルズ社から市販されているMAGNUM（登録商標）又はROSWELL（登録商標）マルチカソードプロセスチャンバ、ALPS（登録商標）Plus、及びSIP ENCORE（登録商標）PVDプロセスチャンバが含まれる。アプライドマテリアルズ社（Applied Materials, Inc.）又は他の製造業者からの他の処理チャンバも、本明細書で開示されている本発明の装置から利益を得ることができる。
[0051] プロセスチャンバ３００は、その上に基板３０４を受け取るための基板支持ペデスタル３０２と、ターゲット３０６などのスパッタリング源とを含む。基板支持ペデスタル３０２は、接地されたチャンバ壁３０８内に位置付けられてよい。チャンバ壁３０８は、（図示されているような）チャンバ壁、又はターゲット３０６の上方のプロセスチャンバ３００の少なくとも幾つかの部分をカバーする接地シールド３４０などの接地シールドであってもよい。幾つかの実施形態では、接地シールド３４０が、基板支持ペデスタル３０２を囲むようにターゲットの下方に延在してよい。
[0052] 幾つかの実施形態では、プロセスチャンバが、ターゲット３０６にRFエネルギー及びパルスDCエネルギーを結合するための給電構造を含む。給電構造は、例えば、本明細書で説明されるように、RFエネルギー及びパルスDCエネルギーを、ターゲット又はターゲットを含むアセンブリに結合するための装置である。給電構造の第１の端部は、RF電源３１８とパルスDC電源３２０とに結合されてよく、それらのそれぞれを利用して、RFエネルギー及びパルスDCエネルギーをターゲット３０６に提供することができる。例えば、DC電源３２０を利用して、負の電圧又はバイアスをターゲット３０６に印加することができる。幾つかの実施形態では、RF電源３１８によって供給されるRFエネルギーが、上述された周波数を提供するのに適したものであってよく、或いは、周波数が、約２MHzから約６０MHzの範囲内であってよく、又は、例えば、２MHz、１３．５６MHz、２７．１２MHz、若しくは６０MHzの非限定的な周波数が使用されてよい。幾つかの実施形態では、複数の上述の周波数においてRFエネルギーを提供するために、複数の（すなわち、２つ以上の）RF電源が設けられてよい。給電構造は、RF電源３１８とパルスDC電源３２０からのRFエネルギーとパルスDCエネルギーを伝導するのに適した導電性材料から製作されてよい。
[0053] 幾つかの実施形態では、給電構造が、給電構造の周囲でのそれぞれのRFエネルギーとパルスDCエネルギーの実質的に均一な分布を容易にする適切な長さを有してよい。例えば、幾つかの実施形態では、給電構造が、約１から約１２インチの間、又は約４インチの長さを有してよい。幾つかの実施形態では、本体が、少なくとも約１：１の長さ対内径の比率を有してよい。少なくとも１：１以上の比率を提供することによって、給電構造からのより均一なRF供給を提供する（すなわち、RFエネルギーは、給電構造の真の中心点へのRF結合を近似するために、給電構造の周りにより均一に分配される）。供給構造の内径は、できるだけ小さくてよく、例えば、約１インチから約６インチ、又は約４インチの直径であってよい。内径を小さくすることにより、給電構造の長さを増加させることなく、長さ対内径の比率を改善することが容易になる。
[0054] 給電構造の第２の端部は、ソース分配プレート３２２に結合されてよい。ソース分配プレートは、ソース分配プレート３２２を貫通して配置され、給電構造の中央開口部と整列した孔３２４を含む。ソース分配プレート３２２は、給電構造からRFエネルギー及びパルスDCエネルギーを伝導するために、適切な導電性材料から製作されてよい。
[0055] ソース分配プレート３２２は、導電性部材３２５を介してターゲット３０６に結合されてよい。導電性部材１２５は、ソース分配プレート３２２の周縁部の近くでソース分配プレート３２２のターゲット対向面３２８に結合された第１の端部３２６を有する管状部材であってよい。導電性部材３２５は、更に、ターゲット３０６の周縁部の近くでターゲット３０６のソース分配プレート対向面３３２に（又はターゲット３０６のバッキング板３４６に）結合された第２の端部３３０を含む。
[0056] 空洞３３４は、導電性部材３２５の内側対向壁、ソース分配プレート３２２のターゲット対向面３２８、及びターゲット３０６のソース分配プレート対向面３３２によって画定されてよい。空洞３３４は、ソース分配プレート３２２の孔３２４を介して本体の中央開口部３１５に流体結合されている。空洞３３４及び本体の中央開口部３１５は、図３で図示され、以下で更に説明されるように、回転可能なマグネトロンアセンブリ３３６の１以上の部分を少なくとも部分的に収容するために利用されてよい。幾つかの実施形態では、空洞が、水（H2O）などの冷却流体で少なくとも部分的に満たされてよい。
[0057] 接地シールド３４０を設けて、プロセスチャンバ３００の蓋の外面を覆うことができる。接地シールド３４０は、例えば、チャンバ本体の接地接続を介して接地に結合されてよい。接地シールド３４０は、給電構造が接地シールド３４０を通過してソース分配プレート３２２に結合されることを可能にするための中央開口部を有する。接地シールド３４０は、アルミニウムや銅などの任意の適切な導電性材料を含んでよい。絶縁間隙３３９が、接地シールド３４０と、ソース分配プレート３２２、導電性部材３２５、並びにターゲット３０６（及び／又はバッキング板３４６）の外面との間に設けられ、RFエネルギー及びパルスDCエネルギーが接地に直接的に経路指定されるのを防止する。絶縁用間隙は、空気、又はセラミックやプラスチックなどの何らかの他の適切な誘電材料で充填されてよい。
[0058] 幾つか実施形態では、接地カラーが、給電構造の本体及び下側部分の周りに配置されてよい。接地カラーは、接地シールド３４０に結合されており、接地シールド３４０の一体化された部分であってよく、又は給電構造の接地を提供するために接地シールドに結合された別個の部分であってもよい。接地カラーは、アルミニウムや銅などの適切な導電性材料から作製されてよい。幾つかの実施形態では、接地カラーの内径と給電構造の本体の外径との間に配置された間隙が、最小に保たれ、電気的な絶縁を提供するのにちょうど十分であってよい。該間隙は、プラスチックやセラミックのような絶縁材料で充填されてよく、又は空隙であってもよい。接地カラーは、RF給電線（例えば、以下で説明される給電線２０５）と本体との間のクロストークを防止し、したがって、プラズマ、及び処理、均一性を改善する。
[0059] 絶縁プレート３３８が、ソース分配プレート３２２と接地シールド３４０との間に配置されて、RFエネルギー及びパルスDCエネルギーが、直接的に接地に経路指定されることを防止することができる。絶縁プレート３３８は、中央開口部であって、給電構造が、絶縁プレート３３８を通過し、ソース分配プレート３２２に結合されることを可能にするための中央開口部を有する。絶縁プレート３３８は、セラミックやプラスチックなどの適切な誘電材料を含んでよい。代替的には、絶縁プレート３３８の代わりに空隙が設けられてもよい。絶縁プレートの代わりに空隙が設けられる実施形態では、接地シールド３４０が、接地シールド３４０上に載置されている任意の構成要素を支持するのに十分な構造的健全性を有してよい。
[0060] ターゲット３０６は、絶縁層分離体（dielectric isolator）３４４を介して、３４２などの接地導電性アルミニウムアダプター上に支持されてよい。ターゲット３０６は、スパッタリング中に基板３０４上に堆積される材料、例えばニッケルシリサイドを含む。幾つかの実施形態では、バッキング板３４６が、ターゲット３０６のソース分配プレート対向面３３２に結合されてよい。バッキング板３４６は、導電性材料（ニッケルシリサイドなど）、又はターゲットと同じ材料を含んでよく、これにより、バッキング板３４６を介してターゲット３０６にRF電力及びパルスDC電力が結合され得る。代替的には、バッキング板３４６が、非導電性であってよく、ターゲット３０６のソース分配プレート対向面３３２を、導電性部材３２５の第２の端部３３０に結合するための、電気的なフィードスルーなどの導電性要素（図示せず）を含んでよい。バッキング板３４６は、例えば、ターゲット３０６の構造的安定性を改善するために含まれてよい。
[0061] 基板支持ペデスタル３０２は、ターゲット３０６の主面に対向する材料受け取り面を有し、ターゲット３０６の主面に対向する平面的な位置においてスパッタリングコーティングされる基板３０４を支持する。基板支持ペデスタル３０２は、プロセスチャンバ３００の中央領域３４８において基板３０４を支持し得る。中央領域３４８は、処理中に基板支持ペデスタル３０２の上方にある領域（例えば、ターゲット３０６と処理位置にあるときの基板支持ペデスタル３０２との間）として画定される。
[0062] 幾つかの実施形態では、基板支持ペデスタル３０２が、底部チャンバ壁３５２に連結されたベローズ３５０を介して垂直に可動であってよく、基板３０４が、プロセスチャンバ３００の処理の下側部分においてロードロックバルブ（図示せず）を通して基板支持ペデスタル３０２上に移送され、その後、堆積位置すなわち処理位置に持ち上げられることを可能にする。ガス源３５４からの１以上の処理ガスが、質量流量コントローラ３５６を介して、プロセスチャンバ３００の下側部分の中に供給され得る。プロセスチャンバ３００の内部を排気して、プロセスチャンバ３００の内側の所望の圧力を維持することを容易にするために、排気口３５８が設けられ、バルブ３６０を介してポンプ（図示せず）に結合されてよい。
[0063] 基板３０４上に負のDCバイアスを誘起するために、基板支持ペデスタル３０２に、RFバイアス電源３６２が結合され得る。加えて、幾つかの実施形態では、処理中に基板３０４上に負のDCセルフバイアスが生成され得る。例えば、RFバイアス電源３６２によって供給されるRF電力は、約２MHzから約６０MHzの周波数の範囲内であってよく、例えば、２MHz、１３．５６MHz、又は６０MHzなどの非限定的な周波数が使用されてよい。更に、第２のRFバイアス電源が、基板支持ペデスタル３０２に結合されてよく、RFバイアス電源３６２と共に使用される上述の周波数の何れかを提供することができる。他の用途では、基板支持ペデスタル３０２が、接地されてよく、又は電気的に浮遊したままであってもよい。例えば、RFバイアス電力が所望ではない用途において、基板３０４上の電圧を調整するために、静電容量調節器３６４が、基板支持ペデスタルに結合されてよい。
[0064] 回転可能なマグネトロンアセンブリ３３６は、ターゲット３０６の裏面（例えば、ソース分配プレート対向面３３２）に近接して配置されてよい。回転可能なマグネトロンアセンブリ３３６は、ベースプレート３６８によって支持された複数の磁石３６６を含む。ベースプレート３６８は、プロセスチャンバ３００及び基板３０４の中心軸に一致する回転シャフト３７０に接続している。モータ３７２を回転軸３７０の上端に結合して、マグネトロンアセンブリ３３６の回転を駆動することができる。磁石３６６は、プロセスチャンバ３００内に磁場を生成し、概して、ターゲット３０６の表面に平行で且つ近接して、電子を捕捉し、局所的なプラズマ密度を増加させ、これにより、スパッタ率が増加する。磁石３６６は、プロセスチャンバ３００の上部の周りに電磁場を生成し、磁石３６６は、プロセスのプラズマ密度に影響を与える電磁場を回転させるように回転されて、ターゲット３０６をより均一にスパッタリングする。例えば、回転シャフト３７０は、毎分約０から約１５０回だけ回転させることができる。
[0065] 幾つかの実施形態では、プロセスチャンバ３００が、アダプター３４２のリッジ３７６に連結されたプロセスキットシールド３７４を更に含んでよい。アダプター３４２が、今度は、チャンバ壁３０８などのアルミニウムチャンバ側壁に密封され接地される。概して、プロセスキットシールド３７４は、アダプター３４２の壁及びチャンバ壁３０８に沿って下向きに基板支持ペデスタル３０２の上面の下方まで延在し、基板支持ペデスタル３０２の上面に達するまで上向きに戻る（底部においてＵ字状の部分３８４を形成している）。代替的には、プロセスキットシールドの最低部が、Ｕ字状の部分３８４である必要はなく、任意の適切な形状を有してよい。カバーリング３８６は、基板支持ペデスタル３０２が下方の装填位置にあるときは、プロセスキットシールド３７４の上向きに延在しているリッド３８８の上端上に載置され、しかし、基板支持ペデスタル３０２が上方の堆積位置にあるときは、基板支持ペデスタル３０２の外縁上に載置されて、スパッタリング堆積から基板支持ペデスタル３０２を保護する。更なる堆積リング（図示せず）を使用して、基板３０４の周縁を堆積から遮断することができる。プロセスキットシールドの実施形態は、本開示に従って以下で説明される。
[0066] 幾つかの実施形態では、磁石３９０が、基板支持ペデスタル３０２とターゲット３０６との間に磁場を選択的に提供するために、プロセスチャンバ３００の周りに配置されてよい。例えば、図３で示されているように、磁石３９０は、処理位置にあるときの基板支持体ペデスタル３０２のすぐ上の領域内のチャンバ壁３０８の外側の周りに配置されてよい。幾つかの実施形態では、磁石３９０が、例えばアダプター３４２の隣などの他の箇所に付加的に又は代替的に配置されてよい。磁石３９０は、電磁石であってよく、電磁石によって生成される磁場の規模を制御するための電源（図示せず）に結合されてよい。
[0067] コントローラ３１０が、プロセスチャンバ３００の様々な構成要素の動作を制御するために設けられ、それらの様々な構成要素に結合されてよい。コントローラ３１０は、中央処理装置（CPU）３１２、メモリ３１４、及びサポート回路（support circuit）３１６を含む。コントローラ３１０は、直接的に、又は、特定のプロセスチャンバ及び／又は支援システムの構成要素に結合されたコンピュータ（若しくはコントローラ）を介して、プロセスチャンバ３００を制御することができる。コントローラ３１０は、様々なチャンバ及びサブプロセッサを制御するための工業環境で使用され得る、任意の形態を採る汎用コンピュータプロセッサのうちの１つであってよい。コントローラ３１０のメモリ又はコンピュータ可読媒体４３４は、ランダムアクセスメモリ（RAM）、読取り専用メモリ（ROM）、フロッピーディスク、ハードディスク、光記憶媒体（例えば、コンパクトディスク若しくはデジタルビデオディスク）、フラッシュドライブ、又はローカル若しくは遠隔の任意の他の形態を採るデジタルストレージなど、容易に入手可能なメモリのうちの１以上であってよい。サポート回路３１６は、従来の方式でプロセッサを支援するためにCPU３１２に結合される。これらの回路は、キャッシュ、電力供給部、クロック回路、入出力回路、及びサブシステムなどを含む。本明細書で説明される本発明の方法は、本明細書で説明されるやり方でプロセスチャンバ３００の動作を制御するために実行する又は呼び出すことができるソフトウェアルーチンとして、メモリ３１４内に記憶させることができる。ソフトウェアルーチンは、CPU３１２によって制御されているハードウェアから遠隔に位置付けられた、第２のCPU（図示せず）によって記憶され及び／又は実行されてもよい。
[0068] 幾つかの実施形態では、本開示が、基板上にニッケルシリサイド材料を生成するように構成された物理的気相堆積チャンバに関する。例えば、実施形態では、物理的気相堆積チャンバが、摂氏約１５度から摂氏約２７度の温度で基板の上に第１のニッケルシリサイドシード層を堆積させ、及び／又は摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を堆積させて、ニッケルシリサイド材料を生成するように構成されている。
[0069] したがって、基板に形成された高アスペクト比特徴内に金属を堆積させるための方法が、本明細書で提供されている。本発明の方法は、有利なことに、高アスペクト比特徴内でボイド生成を引き起こし得るオーバーハング又はファセットを低減させながら、高アスペクト比特徴の表面を金属で連続的に被覆する。本発明の方法は、Si貫通電極（TSV）用途、例えば、最初の製造方法又は最後の製造方法の何れかに向けて、ならびに連続的な金属層を堆積させることが好都合であり得る他の好適な用途で利用され得る。
[0070] 次に図４を参照すると、ニッケルシリサイド材料の抵抗率を低減させる方法４００が示されている。方法４００は、ａ）４１０において、摂氏約１５度から摂氏約２７度の温度で基板の上にニッケルシリサイド層を堆積させること、ｂ）４２０において、摂氏３５０度を超える温度で、又は実施形態では摂氏４００度以下の温度で、第１のニッケルシリサイドシード層をアニーリングすること、並びに、ｃ）４３０において、ニッケルシリサイド材料が所定の厚さを有するまで、ａ）（４１０）及びｂ）（４２０）を繰り返すことを含む。実施形態では、プロセス条件が、方法１００に関して上述したものと同じである。幾つかの実施形態では、基板が、第２のニッケルシリサイド層の上にTiNキャッピング層を堆積させることなどによって、更に処理されてよい。実施形態では、ニッケルシリサイド層を堆積させるための温度が、摂氏約２０度から摂氏約２５度、摂氏２２度、摂氏２３度、摂氏２４度、又は摂氏２５度である。実施形態では、ニッケルシリサイドシード層が、約２０オングストロームから約６０オングストローム、約３０オングストロームから５０オングストローム、約３５オングストロームから４５オングストローム、約２０オングストローム、約２５オングストローム、約３０オングストローム、約３５オングストローム、約４０オングストローム、約５０オングストローム、約６０オングストロームの厚さを有する。幾つかの実施形態では、第１のニッケルシリサイドシード層及び第２のニッケルシリサイド層が、物理的気相堆積プロセス中に基板をニッケルシリサイドに曝露することによって堆積される。実施形態では、第１のニッケルシリサイドシード層及び第２のニッケルシリサイド層が、ニッケル及びケイ素のターゲットを含む物理的気相堆積プロセスを使用して形成され、ターゲットは、約１：１のニッケルとケイ素の比率を有する。例えば、実施形態では、ニッケルシリサイド材料が、２０から５０オーム／スクエア、２０から４０オーム／スクエア、２０から３０オーム／スクエア、２０から３５オーム／スクエア、２０オーム／スクエア、２０オーム／スクエア、２１オーム／スクエア、２２オーム／スクエア、２３オーム／スクエア、２４オーム／スクエア、２５オーム／スクエア、２６オーム／スクエア、２７オーム／スクエア、２８オーム／スクエア、２９オーム／スクエア、３０オーム／スクエア、３５オーム／スクエア、又は４０オーム／スクエアの量のシート抵抗を有する。
[0071] 幾つかの実施形態では、本開示が、ニッケルシリサイド材料の抵抗率を低減させるように構成された物理的気相堆積チャンバに関する。例えば、実施形態では、物理的気相堆積チャンバが、ニッケルシリサイド材料が所定の厚さを有するまで、摂氏約１５度から摂氏約２７度の温度で基板の上にニッケルシリサイド層を堆積させるように構成されている。
[0072] 次に図５を参照すると、基板上に相互接続を形成する方法５００が示されている。幾つかの実施形態は、５１０において、摂氏約１５度から摂氏約２７度の温度で基板上に第１のニッケルシリサイドシード層を物理的気相堆積させること、５２０において、摂氏３５０度を超える温度で第１のニッケルシリサイドシード層をアニーリングすること、及び、５３０において、摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を物理的気相堆積させて、ニッケルシリサイド材料を生成することを含む。幾つかの実施形態は、摂氏約１５度から摂氏約２７度の温度で基板上に第１のニッケルシリサイドシード層を物理的気相堆積させること（５１０）、摂氏４００度以下の温度で第１のニッケルシリサイドシード層をアニーリングすること（５２０）、及び、摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を物理的気相堆積させ（５３０）て、ニッケルシリサイド材料を生成することを含む。
[0073] 幾つかの実施形態では、本開示が、基板上に相互接続を形成するように構成された物理的気相堆積チャンバに関する。例えば、実施形態では、物理的気相堆積チャンバが、摂氏約１５度から摂氏約２７度の温度で基板上に第１のニッケルシリサイドシード層を物理的気相堆積させ、及び／又は摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を物理的気相堆積させて、ニッケルシリサイド材料を生成するように構成されている。
[0074] 図６は、本発明に従って構成されたプロセスチャンバなどの少なくとも１つの堆積処理チャンバ３００を含む例示的な統合システム６００の概略平面図である。幾つかの実施形態では、統合システム６００が、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から市販されているCENTURA（登録商標）統合処理システムであってよい。他の処理システム（他の製造業者からのものを含む）を、本開示から利益を得るように適合させることができる。
[0075] 幾つかの実施形態では、統合システム６００が、処理プラットフォーム６０４などの減圧気密処理プラットフォーム、ファクトリインターフェース６０２、及びシステムコントローラ６４４を含む。処理プラットフォーム６０４は、少なくとも１つの堆積処理チャンバ３００と、本開示に従ってアニーリングするように構成された少なくとも１つの熱処理チャンバ６０１と、任意選択的な複数の処理チャンバ６２８、６２０、６１０と、移送チャンバ６３６などの減圧基板移送チャンバに結合された少なくとも１つのロードロックチャンバ６２２とを含む。２つのロードロックチャンバ６２２が、図６で示されている。ファクトリインターフェース６０２は、ロードロックチャンバ６２２によって移送チャンバ６３６に結合されている。
[0076] 一実施形態では、ファクトリインターフェース６０２が、少なくとも１つのドッキングステーション６０８と、少なくとも１つのファクトリインターフェースロボット６１４とを含み、基板の移送を容易にする。ドッキングステーション６０８は、１以上の前方開口型統一ポッド（FOUP）を受容するように構成されている。図６の実施形態では、２つのFOUP６０６Ａ‐Ｂが示されている。ブレード６１６が一端に配置されたファクトリインターフェースロボット６１４は、ロードロックチャンバ６２２を通して処理するために、ファクトリインターフェース６０２から処理プラットフォーム６０４に基板を移送するように構成されている。任意選択的に、１以上の処理チャンバ６１０、６２０、６２８、少なくとも１つの堆積処理チャンバ３００、本開示に従ってアニーリングするように構成された少なくとも１つの熱処理チャンバ６０１を、ファクトリインターフェース６０２の末端部分６２６に連結して、FOUP６０６Ａ‐Ｂからの基板の処理を容易にすることができる。
[0077] ロードロックチャンバ６２２のそれぞれは、ファクトリインターフェース６０２に結合されている第１のポートと、移送チャンバ６３６に結合されている第２のポートとを有する。ロードロックチャンバ６２２は、移送チャンバ６３６の減圧環境とファクトリインターフェース６０２の実質的に周囲環境（例えば大気環境）との間における基板の通過を容易にするために、ロードロックチャンバ６２２をポンプダウンして通気する圧力制御システム（図示せず）に結合されている。
[0078] 移送チャンバ６３６は、内部に配置された減圧ロボット６３０を有する。減圧ロボット６３０は、ロードロックチャンバ６２２と、少なくとも１つの堆積処理チャンバ３００と、本開示に従ってアニーリングするように構成された少なくとも１つの熱処理チャンバ６０１と、処理チャンバ６１０、６２０、及び６２８との間で、基板を移送することができるブレード６３４を有する。
[0079] 統合システム６００の幾つかの実施形態では、統合システム６００が、少なくとも１つの堆積処理チャンバ３００と、他の処理チャンバ６１０、６２０、６２８と、本開示に従ってアニーリングするように構成された少なくとも１つの熱処理チャンバ６０１とを含んでよい。幾つかの実施形態では、処理チャンバ６１０、６２０、６２８は、堆積チャンバ、エッチングチャンバ、熱処理チャンバ、又は他の類似の種類の半導体処理チャンバであってよい。
[0080] システムコントローラ６４４が、システム６００に結合されている。システムコントローラ６４４は、計算デバイス６４１を含んでよく、又は計算デバイス４４１内に含まれてもよく、統合システム６００の処理チャンバ６１０、６２０、６２８と、少なくとも１つの堆積処理チャンバ３００と、本開示に従ってアニーリングするように構成された少なくとも１つの熱処理チャンバ６０１との直接制御を使用して、統合システム６００の動作を制御する。代替的に、システムコントローラ６４４は、処理チャンバ６１０、６２０、６２８、少なくとも１つの堆積処理チャンバ３００、本開示に従ってアニーリングするように構成された少なくとも１つの熱処理チャンバ６０１、及び統合システム６００に結合されたコンピュータ（又はコントローラ）を制御してよい。動作では、システムコントローラ６４４がまた、それぞれのチャンバと、少なくとも１つの堆積処理チャンバ３００、本開示に従ってアニーリングするように構成された少なくとも１つの熱処理チャンバ６０１などの処理チャンバとからの、データの収集及びフィードバックを可能にして、統合システム６００の性能を最適化することもできる。
[0081] システムコントローラ６４４は、概して、中央処理装置（CPU）６３８、メモリ６４０、及びサポート回路６４２を含む。CPU６３８は、工業環境で使用することができる任意の形態を採る汎用コンピュータプロセッサのうちの１つであってよい。サポート回路６４２は、従来、CPU６３８に結合され、キャッシュ、クロック回路、入出力サブシステム、電源などを含み得る。ソフトウェアルーチンが、CPU６３８を特定目的のコンピュータ（システムコントローラ）６４４に変換する。ソフトウェアルーチンはまた、統合システム６００から遠隔に位置付けられている第２コントローラ（図示せず）によって、記憶され及び／又は実行されてもよい。ランダムアクセスメモリ（RAM）、読取り専用メモリ（ROM）、フロッピーディスク、ハードディスク、又は任意の他の形態を採るローカル若しくは遠隔デジタルストレージなどの、容易に入手できるメモリのうちの１以上を含む、メモリ又はCPUのコンピュータ可読媒体が含まれてよい。
[0082] 幾つかの実施形態では、本開示が、統合システムを含む。該統合システムは、減圧基板移送チャンバと、本開示に従って堆積させるように構成された少なくとも１つの堆積処理チャンバと、本開示に従ってアニーリングするように構成された少なくとも１つの熱処理チャンバとを含む。該統合システムは、本開示に従って堆積させるように構成された少なくとも１つの堆積処理チャンバから、本開示に従ってアニーリングするように構成された少なくとも１つの熱処理チャンバに、減圧下で基板を移動させるように構成されている。幾つかの実施形態では、本開示が、基板処理システムに関する。該基板処理システムは、摂氏約１５度から摂氏約２７度の温度で基板上に第１のニッケルシリサイドシード層を物理的気相堆積させ、摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を物理的気相堆積させて、ニッケルシリサイド材料を生成するように構成された物理的気相堆積チャンバと、摂氏３５０度を超える温度で第１のニッケルシリサイドシード層をアニーリングするように構成された熱処理チャンバとを含む。幾つかの実施形態では、該基板処理システムが、更に、物理的気相堆積チャンバが結合された減圧基板移送チャンバと、減圧基板移送チャンバに結合された熱処理チャンバとを含み、該基板処理システムは、物理的気相堆積チャンバから熱処理チャンバに減圧下で基板を移動させるように構成されている。
[0083] 幾つかの実施形態では、本開示が、コンピュータ可読媒体を含む。該コンピュータ可読媒体は、指示命令であって、実行されると、統合システムに基板の上にニッケルシリサイド材料を生成する方法を実行させる指示命令を記憶している。該方法は、摂氏約１５度から摂氏約２７度の温度で基板の上に第１のニッケルシリサイドシード層を堆積させること、摂氏３５０度を超える温度で第１のニッケルシリサイドシード層をアニーリングすること、及び、摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を堆積させて、ニッケルシリサイド材料を生成することを含む。
[0084] 幾つかの実施形態では、本開示が、コンピュータ可読媒体を含む。該コンピュータ可読媒体は、指示命令であって、実行されると、統合システムにニッケルシリサイド材料の抵抗率を低減させる方法を実行させる指示命令を記憶している。該方法は、ａ）摂氏約１５度から摂氏約２７度の温度で基板の上にニッケルシリサイド層を堆積させること、ｂ）摂氏３５０度を超える温度でニッケルシリサイド層をアニーリングすること、並びに、ｃ）ニッケルシリサイド材料が所定の厚さを有するまで、ａ）及びｂ）を繰り返すことを含む。
[0085] 幾つかの実施形態では、本開示が、コンピュータ可読媒体を含む。該コンピュータ可読媒体は、指示命令であって、実行されると、統合システムに基板上に相互接続を形成する方法を実行させる指示命令を記憶している。該方法は、摂氏約１５度から摂氏約２７度の温度で基板上に第１のニッケルシリサイドシード層を物理的気相堆積させること、摂氏３５０度を超える温度で第１のニッケルシリサイドシード層をアニーリングすること、及び、摂氏約１５度から摂氏約２７度の温度で第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を物理的気相堆積させて、ニッケルシリサイド材料を生成することを含む。
[0086] 上記は本開示の実施形態を対象とするが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及び更なる実施形態を考案してもよい。

Claims (15)

  1. 基板上にニッケルシリサイド材料を生成するための方法であって、
    摂氏約１５度から摂氏約２７度の温度で基板の上に第１のニッケルシリサイドシード層を堆積させること、
    摂氏３５０度を超える温度で前記第１のニッケルシリサイドシード層をアニーリングすること、及び
    前記第１のニッケルシリサイドシード層をアニーリングした後に、摂氏約１５度から摂氏約２７度の温度で前記第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を堆積させて、前記ニッケルシリサイド材料を生成することを含む、方法。
  2. 前記ニッケルシリサイド材料をアニーリングすることを更に含む、請求項１に記載の方法。
  3. 前記第２のニッケルシリサイド層の上に窒化チタン（TiN）キャッピング層を堆積させることを更に含む、請求項１又は２に記載の方法。
  4. 前記第１のニッケルシリサイドシード層を堆積させるための前記温度が、摂氏約２０度から摂氏約２５度である、請求項１から３のいずれか一項に記載の方法。
  5. 前記第２のニッケルシリサイド層を堆積させるための前記温度が、摂氏約２０度から摂氏約２５度である、請求項１から４のいずれか一項に記載の方法。
  6. 前記第１のニッケルシリサイドシード層が、約２０オングストロームから６０オングストロームの厚さを有する、請求項１から５のいずれか一項に記載の方法。
  7. 前記第２のニッケルシリサイド層が、約５０オングストロームから２００オングストロームの厚さを有する、請求項１から６のいずれか一項に記載の方法。
  8. 前記第１のニッケルシリサイドシード層及び前記第２のニッケルシリサイド層は、物理的気相堆積プロセス中に前記基板をニッケルシリサイドに曝露することによって堆積される、請求項１から７のいずれか一項に記載の方法。
  9. 前記第１のニッケルシリサイドシード層及び前記第２のニッケルシリサイド層は、ニッケル及びケイ素のターゲットを含む物理的気相堆積プロセスを使用して形成され、前記ニッケル及びケイ素のターゲットは、約１：１のニッケルとケイ素との比率を有する、請求項１から８のいずれか一項に記載の方法。
  10. 前記ニッケルシリサイド材料は、スクエア当たり約２０から５０オームの量のシート抵抗を有する、請求項１から９のいずれか一項に記載の方法。
  11. 前記第１のニッケルシリサイドシード層をアニーリングすることが、摂氏約３５５度から摂氏４５０度の温度で行われる、請求項１から１０のいずれか一項に記載の方法。
  12. 請求項１に記載の方法を実施するための基板処理システムであって、
    摂氏約１５度から摂氏約２７度の温度で基板上に第１のニッケルシリサイドシード層を物理的気相堆積させ、摂氏約１５度から摂氏約２７度の温度で前記第１のニッケルシリサイドシード層の上に第２のニッケルシリサイド層を物理的気相堆積させて、ニッケルシリサイド材料を生成するように構成された物理的気相堆積チャンバ、及び
    摂氏３５０度を超える温度で前記第１のニッケルシリサイドシード層をアニーリングするように構成された熱処理チャンバを備える、基板処理システム。
  13. 前記物理的気相堆積チャンバが結合された減圧基板移送チャンバ、及び
    前記減圧基板移送チャンバに結合された熱処理チャンバを更に備え、前記基板処理システムは、前記物理的気相堆積チャンバから前記熱処理チャンバに、減圧下で基板を移動させるように構成されている、請求項１２に記載の基板処理システム。
  14. ニッケルシリサイド材料の抵抗率を低減させる方法であって、
    ａ）摂氏約１５度から摂氏約２７度の温度で基板の上にニッケルシリサイド層を堆積させること、
    ｂ）摂氏３５０度を超える温度で前記ニッケルシリサイド層をアニーリングすること、並びに
    ｃ）前記ニッケルシリサイド材料が所定の厚さを有するまで、ａ）及びｂ）を繰り返すことを含む、方法。
  15. 指示命令であって、実行されたときに、統合システムに請求項１に記載の方法又は請求項１４に記載の方法を実行させる指示命令を記憶している、コンピュータ可読媒体。
JP2021500998A 2018-07-17 2019-07-16 ニッケルシリサイド材料を生成する方法 Active JP7155388B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862699502P 2018-07-17 2018-07-17
US62/699,502 2018-07-17
US16/511,627 2019-07-15
US16/511,627 US11965236B2 (en) 2018-07-17 2019-07-15 Method of forming nickel silicide materials
PCT/US2019/041928 WO2020018491A1 (en) 2018-07-17 2019-07-16 Method of forming nickel silicide materials

Publications (2)

Publication Number Publication Date
JP2021530869A JP2021530869A (ja) 2021-11-11
JP7155388B2 true JP7155388B2 (ja) 2022-10-18

Family

ID=69161663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021500998A Active JP7155388B2 (ja) 2018-07-17 2019-07-16 ニッケルシリサイド材料を生成する方法

Country Status (6)

Country Link
US (1) US11965236B2 (ja)
JP (1) JP7155388B2 (ja)
KR (1) KR102457643B1 (ja)
CN (1) CN112424909B (ja)
TW (1) TWI723465B (ja)
WO (1) WO2020018491A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7381700B2 (ja) 2021-12-02 2023-11-15 中国安全生▲産▼科学研究院 アトリウム式地下鉄駅の火災用換気・排煙システムおよび方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764057B2 (en) * 2021-05-24 2023-09-19 Che Inc. Method of forming structure having coating layer and structure having coating layer
US11626288B2 (en) 2021-07-30 2023-04-11 Applied Materials, Inc. Integrated contact silicide with tunable work functions
WO2024097095A1 (en) * 2022-10-31 2024-05-10 Applied Materials, Inc. High power seed layer patterning on piezoelectric thin films for piezoelectric device fabrication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070804A1 (ja) 2003-02-07 2004-08-19 Nec Corporation ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法
JP2009533877A (ja) 2006-04-11 2009-09-17 アプライド マテリアルズ インコーポレイテッド コバルト含有材料を形成するプロセス
JP2010016102A (ja) 2008-07-02 2010-01-21 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法
US20160204027A1 (en) 2015-01-09 2016-07-14 Applied Materials, Inc. Direct deposition of nickel silicide nanowire
JP2016540368A (ja) 2013-09-27 2016-12-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シームレスのコバルト間隙充填を可能にする方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680223B1 (en) * 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US20020031909A1 (en) * 2000-05-11 2002-03-14 Cyril Cabral Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets
KR100369340B1 (ko) * 2000-12-28 2003-01-24 주식회사 하이닉스반도체 티타늄실리사이드의 형성 방법
US7212767B2 (en) 2002-08-09 2007-05-01 Ricoh Company, Ltd. Image forming apparatus and process cartridge removably mounted thereto
US20050212058A1 (en) * 2004-03-23 2005-09-29 Yi-Chun Huang Resistance-reduced semiconductor device and fabrication thereof
US7432184B2 (en) 2005-08-26 2008-10-07 Applied Materials, Inc. Integrated PVD system using designated PVD chambers
JP4674165B2 (ja) * 2006-01-17 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US7803707B2 (en) 2006-08-17 2010-09-28 Wisconsin Alumni Research Foundation Metal silicide nanowires and methods for their production
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009004495A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2009059758A (ja) * 2007-08-30 2009-03-19 Toshiba Corp 半導体装置及びその製造方法
WO2009134925A2 (en) * 2008-04-29 2009-11-05 Applied Materials, Inc. Process for forming cobalt and cobalt silicide materials in copper contact applications
JP5538975B2 (ja) 2010-03-29 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103681312A (zh) * 2013-10-23 2014-03-26 上海华力微电子有限公司 一种采用激光退火生成镍硅化物的方法
US9905648B2 (en) * 2014-02-07 2018-02-27 Stmicroelectronics, Inc. Silicon on insulator device with partially recessed gate
US20160126134A1 (en) * 2014-10-29 2016-05-05 Applied Materials, Inc. Systems and methods for removing contamination from seed layer surface
WO2016111832A1 (en) * 2015-01-09 2016-07-14 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire
US10388533B2 (en) 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide
US10916433B2 (en) 2018-04-06 2021-02-09 Applied Materials, Inc. Methods of forming metal silicide layers and metal silicide layers formed therefrom

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070804A1 (ja) 2003-02-07 2004-08-19 Nec Corporation ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法
JP2009533877A (ja) 2006-04-11 2009-09-17 アプライド マテリアルズ インコーポレイテッド コバルト含有材料を形成するプロセス
JP2010016102A (ja) 2008-07-02 2010-01-21 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法
JP2016540368A (ja) 2013-09-27 2016-12-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シームレスのコバルト間隙充填を可能にする方法
US20160204027A1 (en) 2015-01-09 2016-07-14 Applied Materials, Inc. Direct deposition of nickel silicide nanowire

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7381700B2 (ja) 2021-12-02 2023-11-15 中国安全生▲産▼科学研究院 アトリウム式地下鉄駅の火災用換気・排煙システムおよび方法

Also Published As

Publication number Publication date
CN112424909A (zh) 2021-02-26
WO2020018491A1 (en) 2020-01-23
JP2021530869A (ja) 2021-11-11
KR102457643B1 (ko) 2022-10-20
CN112424909B (zh) 2024-08-16
TWI723465B (zh) 2021-04-01
KR20210021105A (ko) 2021-02-24
US20200024722A1 (en) 2020-01-23
US11965236B2 (en) 2024-04-23
TW202010858A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
JP7155388B2 (ja) ニッケルシリサイド材料を生成する方法
KR101760846B1 (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
US6562715B1 (en) Barrier layer structure for copper metallization and method of forming the structure
US8993434B2 (en) Methods for forming layers on a substrate
US8563428B2 (en) Methods for depositing metal in high aspect ratio features
CN110574143A (zh) 阻挡膜沉积及处理
US10163699B2 (en) Cu wiring forming method and semiconductor device manufacturing method
US20240213088A1 (en) Subtractive metals and subtractive metal semiconductor structures
US9406558B2 (en) Cu wiring fabrication method and storage medium
JP2023510148A (ja) 制御された冷却を伴う物理的気相堆積（ｐｖｄ）によってアルミニウムを堆積させるための方法及び装置
US11670485B2 (en) Methods and apparatus for depositing aluminum by physical vapor deposition (PVD)
KR102670444B1 (ko) 기판에 배치된 피처를 충전하기 위한 방법들 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221005

R150 Certificate of patent or registration of utility model

Ref document number: 7155388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150