CN105990227B

CN105990227B - 金属连线的制作方法及半导体器件

Info

Publication number: CN105990227B
Application number: CN201510089967.6A
Authority: CN
Inventors: 何朋; 蒋剑勇; 张冠群
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2015-02-27
Filing date: 2015-02-27
Publication date: 2019-11-08
Anticipated expiration: 2035-02-27
Also published as: CN105990227A

Abstract

本申请提供了一种金属连线的制作方法及半导体器件。其中，该制作方法包括：在半导体基体上形成具有通孔的介质层；通过溅射沉积在通孔的内壁上形成金属成核层；以及在通孔中的金属成核层上填充形成金属主体层，且金属成核层和金属主体层构成金属连线。由于溅射工艺中金属具有随着沉积时间逐渐上升的成核速率，从而使沉积形成的金属成核层能够均匀地覆盖于通孔中，同时也提高了通孔内金属成核层的沉积量；并且由于最终的成核速率够接近或达到金属主体层的成核速率，从而使金属成核层能够更好的与金属主体层结合，进而使最终形成的金属连线能够更充分地填充到位于晶圆不同位置上的通孔中，并且使得金属连线与通孔之间具有良好的粘结性。

Description

金属连线的制作方法及半导体器件

技术领域

本申请涉及集成电路技术领域，具体而言，涉及一种金属连线的制作方法及半导体器件。

背景技术

现有技术中通常采用钨等金属材料作为金属层间的通孔(Via)或垂直接触的接触孔(Contact)的填充材料(即在通孔或接触孔中形成金属连线)。而化学气相沉积(CVD)工艺因其优异的空隙填充能力成为在通孔和接触孔中形成填充材料的主要沉积技术。

通孔或接触孔中金属连线的形成通常分为成核(Nucleation)和大批淀积(BulkDeposition)两个阶段。以制备钨金属连线为例，所采用CVD工艺需结合高温、真空环境，其具体工艺包括以下步骤：首先在晶圆上的通孔或接触孔中形成较薄的一层钨成核层，然后在成核层中填充大量的钨形成钨主体层，且钨成核层和钨主体层组成形成工艺性能优异的钨金属连线。

但是伴随着超大规模集成电路的迅速发展，元器件的尺寸越来越小，钨等金属连线的CVD工艺开始面临挑战，尤其是位于晶圆边缘的金属连线容易出现部分填充(即填充不充分)，从而导致金属连线与通孔侧壁之间的粘结性较差，严重时会导致金属连线脱落(如图1所示)，从而影响器件的可靠性及产率。

发明内容

本申请的主要目的在于提供一种金属连线的制作方法及半导体器件，以减少金属连线容易出现部分填充并造成金属连线与通孔侧壁之间的粘结性较差的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种金属连线的制作方法，该制作方法包括以下步骤：在半导体基体上形成具有通孔的介质层；通过溅射沉积在通孔的内壁上形成金属成核层；以及在通孔中的金属成核层上填充形成金属主体层，且金属成核层和金属主体层构成金属连线。

进一步地，溅射沉积的步骤包括：利用径向宽度小于3.5mm的夹圈对具有介质层的晶片进行固定；通过溅射沉积在通孔的内壁上形成金属成核层；以及利用静电吸盘对金属成核层进行热处理，热处理的温度为300～600℃。

进一步地，溅射沉积的步骤中，轰击气体为氩气，氩气的流量为500～3000sccm，溅射功率为300～2000W，溅射时间为1～10min。

进一步地，溅射沉积的步骤中，靶材的材料为钨，金属成核层为钨成核层。

进一步地，在溅射沉积的步骤中，形成厚度为10～100nm的金属成核层。

进一步地，在形成金属成核层的步骤之前，制作方法还包括依次形成覆盖通孔的内壁的粘附层和阻挡层。

进一步地，粘附层为Ti层或TiW层，阻挡层为TiN层或TiW层。

进一步地，通过化学气相沉积形成金属主体层。

进一步地，金属主体层为钨主体层；在形成金属主体层的步骤中，以WF₆和H₂作为反应气体，WF₆的流量为500～3000sccm，H₂的流量为500～3000sccm，沉积温度为500～700℃，沉积时间为1～10min。

根据本申请的另一方面，提供了一种半导体器件，该半导体器件包括半导体基体，设置于半导体基体上的具有通孔的介质层，以及设置于通孔中的金属连线，其特征在于，金属连线由上述制作方法制作而成。

进一步地，半导体基体为衬底，金属连线为接触金属层；或者半导体基体为互连金属层，金属连线为互连金属层。

应用本申请的技术方案，本申请通过溅射沉积在通孔的内壁上形成金属成核层，以及在通孔中的金属成核层上填充形成金属主体层，从而形成了由金属成核层和金属主体层构成的金属连线。由于溅射工艺中金属具有随着沉积时间逐渐上升的成核速率，从而使沉积形成的金属成核层能够均匀地覆盖于通孔中，同时也提高了通孔(尤其是靠近晶圆边缘的通孔)内金属成核层的沉积量；并且由于最终的成核速率能够接近或达到金属主体层的成核速率，从而使金属成核层能够更好的与金属主体层结合，进而使最终形成的金属连线能够更充分地填充到位于晶圆不同位置上的通孔中，并且使得金属连线与通孔之间具有良好的粘结性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有W-CVD工艺所形成钨金属连线的SEM形貌图；

图2示出了本申请实施方式所提供的金属连线的制作方法的流程示意图；

图3示出了在本申请实施方式所提供的金属连线的制作方法中，在半导体基体上形成具有通孔的介质层后的基体剖面结构示意图；

图4示出了通过溅射沉积在图3所示的通孔的内壁上形成金属成核层后的基体剖面结构示意图；

图5示出了在图4所示的通孔中的金属成核层上填充形成金属主体层，且金属成核层和金属主体层构成金属连线；

图6示出了对比例1中形成的位于晶圆边缘1.2mm处金属连线的纵向微观图像；

图7示出了实施例1中形成的位于晶圆边缘1.2mm处金属连线的纵向微观图像；

图8示出了对比例1中形成的位于晶圆边缘不同位置处的金属连线的剖面微观图像；以及

图9示出了实施例1中形成的位于晶圆边缘不同位置处金属连线的剖面微观图像。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

正如背景技术中所介绍的，现有CVD工艺中形成的金属连线，尤其是位于晶圆边缘的金属连线容易出现部分填充(即填充不充分)，从而导致金属连线与通孔侧壁之间的粘结性较差，严重时会导致金属连线脱落，从而影响器件的可靠性及产率。本申请的发明人针对上述问题进行研究，提出了一种金属连线的制作方法。如图2所示，该制作方法包括以下步骤：在半导体基体上形成具有通孔的介质层；通过溅射沉积在通孔的内壁上形成金属成核层；以及在通孔中的金属成核层上填充形成金属主体层，且金属成核层和金属主体层构成金属连线。

上述制作方法通过溅射沉积形成金属成核层，且由于溅射工艺中金属具有随着沉积时间逐渐上升的成核速率，从而使沉积形成的金属成核层能够均匀地覆盖于通孔中，同时也提高了靠近通孔(尤其是晶圆边缘的通孔)内金属成核层的沉积量；并且由于最终的成核速率能够接近或达到金属主体层的成核速率，从而使金属成核层能够更好的与金属主体层结合，进而使最终形成的金属连线能够更充分地填充到位于晶圆不同位置上的通孔中，并且使得金属连线与通孔之间具有良好的粘结性。

下面将更详细地描述根据本申请提供的金属连线的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

图3至图5示出了本申请提供的金属连线的制作方法中，经过各个步骤后得到的基体剖面结构示意图。下面将结合图3至图5，进一步说明本申请所提供的金属连线的制作方法。

首先，在半导体基体10上形成具有通孔的介质层20，进而形成如图3所示的基体结构。其中，半导体基体10可以根据实际需求进行设定。优选地，半导体基体10为衬底，后续工艺中形成的金属连线为接触金属层；或者半导体基体10为互连金属层，则后续工艺中形成的金属连线为互连金属层。后续工艺中形成的上述接触金属层和互连金属层可以构成多层相互连接的金属连线。

完成在半导体基体10上形成具有通孔的介质层20的步骤之后，通过溅射沉积在通孔的内壁上形成金属成核层310，进而形成如图4所示的基体结构。由于溅射工艺中金属具有随着沉积时间逐渐上升的成核速率，从而使沉积形成的金属成核层310能够均匀地覆盖于通孔中，同时也提高了通孔(尤其是靠近晶圆边缘的通孔)内金属成核层310的沉积量。并且由于成核过程是整个淀积金属连线过程中非常关键的一步，溅射形成的较薄的金属成核层310作为后续金属主体层320的生长点(即成核点)，会对后续完整金属连线的均匀度和其他特征有显著地影响，而该步骤形成的金属成核层310能使后续形成的完整金属连线也具有良好的均匀性。

溅射沉积以形成金属成核层310的方法有很多种，在一种优选的实施方式中，溅射沉积的步骤包括：利用径向宽度小于3.5mm的夹圈对具有介质层20的晶片进行固定；通过溅射沉积在通孔的内壁上形成金属成核层310；以及利用静电吸盘对金属成核层310进行热处理，热处理的温度为300～600℃。由于夹圈具有很小的径向宽度，因此在对晶片进行固定时能够减小夹圈对溅射区域的覆盖面积，从而使溅射工艺中形成的金属成核层310能够更完整的填充通孔并具有更好的致密性；并且由于静电吸盘能够对金属成核层310进行热处理，从而使溅射工艺中形成的金属成核层310具有更好的致密性和粘附性。

在上述溅射沉积金属成核层310的步骤中，本领域的技术人员可以根据实际工艺需求对溅射的工艺参数进行设定，优选地，轰击气体为氩气，氩气的流量为500～3000sccm，溅射功率为300～2000W，溅射时间为1～10min。在上述优选的工艺参数范围，溅射工艺中的靶材能够被充分的利用，从而使更多的金属材料沉积于位于晶圆不同位置上的通孔中，进而形成性能良好的金属成核层310。进一步地，靶材的材料可以根据现有技术进行选择，优选地，靶材的材料为钨，此时溅射工艺中形成的金属成核层310为钨成核层。同时，上述金属成核层310的厚度也可以根据现有技术进行选择，优选地，形成厚度为10～100nm的金属成核层310。

在一种优选的实施方式中，在形成金属成核层310的步骤之前，本申请提供的制作方法还可以包括依次形成覆盖通孔的内壁的粘附层40和阻挡层50(如图4所示)。金属成核层310(例如钨成核层)与介质层20(例如氧化物介质材料)之间的粘着力较差一些，而上述粘附层40能够提高金属成核层310和通孔之间的粘结力。本领域技术人员可以根据现有技术设定粘附层40和阻挡层50的材料，优选地，粘附层40为Ti层或TiW层，阻挡层50为TiN层或TiW层。进一步地，粘附层40可以为Ti层，Ti和介质层20有非常好的粘连性；同时，当金属连线为接触金属层时，Ti能够在源/漏区和衬底中的硅反应形成TiSix，这样大大减小了接触电阻。

完成通过溅射沉积在通孔的内壁上形成金属成核层310的步骤之后，在通孔中的金属成核层310上填充形成金属主体层320，且金属成核层310和金属主体层320构成金属连线，进而形成如图5所示的基体结构。由于上述金属成核层310是通过溅射形成的，且溅射工艺中最终的成核速率能够接近或达到金属主体层320的成核速率，从而使金属成核层310能够更好地与金属主体层320结合，进而使最终形成的金属连线能够更充分地填充到晶圆不同位置上的通孔中，并且使得金属连线与通孔之间具有良好的粘结性。

在一种优选的实施方式中，通过化学气相沉积形成金属主体层320。化学气相沉积在填充较小通孔时具有优异的平整性，同时形成的金属主体层320具有低的电阻率以及对电迁移的高抵抗力。进一步地，金属主体层320可以为钨主体层；此时，本领域的技术人员可以根据实际工艺需求对溅的工艺参数进行设定，优选地，在形成金属主体层320的步骤中，以WF₆和H₂作为反应气体，WF₆的流量为500～3000sccm，H₂的流量为500～3000sccm，沉积温度为500～700℃，沉积时间为1～10min。在上述优选的工艺参数范围内，反应气体之间能够充分的反应以形成具有高致密性的金属主体层320。

本申请还提供了一种半导体器件。该半导体器件包括半导体基体，设置于半导体基体上的具有通孔的介质层，以及设置于通孔中的金属连线，其特征在于，金属连线由上述金属连线的制作方法制作而成。由于上述半导体器件中金属连线能够填充于晶圆不同位置上的通孔中，从而提高了半导体器件的产率；并且由于金属连线与通孔之间具有良好的粘结性，从而使半导体器件中的金属连线不易脱落，进而保证了半导体器件较高的可靠性。

上述半导体器件中，半导体基体10可以为衬底，金属连线为接触金属层；或者半导体基体10为互连金属层，金属连线为互连金属层。其中，上述接触金属层和互连金属层可以构成多层相互连接的金属连线。

下面将结合实施例进一步说明本申请提供的金属连线的制作方法。

实施例1

本实施例提供了一种金属连线的制作方法，包括以下步骤：

首先，利用化学气相沉积形成以SiO₂为材料的介质层，并通过刻蚀介质层以在晶圆不同位置上形成通孔；然后，通过溅射沉积在通孔的内壁上形成厚度为10nm金属成核层，溅射工艺中靶材为钨材料，轰击气体为氩气，氩气的流量为500sccm，溅射功率为300W，溅射时间为1min；最后，在通孔中的金属成核层上填充形成金属主体层，填充工艺为化学气相沉积(CVD)，反应气体为WF₆和H₂，WF₆的流量为500sccm，H₂的流量为500sccm，沉积温度为500℃，沉积时间为1min，且最终金属成核层和金属主体层构成金属连线。

实施例2

本实施例提供了一种金属连线的制作方法，包括以下步骤：

首先，利用化学气相沉积(CVD)形成以SiO₂为材料的介质层，并通过刻蚀介质层以在晶圆不同位置上形成通孔；然后，通过CVD工艺依次形成覆盖于通孔侧壁上的粘附层和阻挡层，其中，粘附层的材料为Ti，阻挡层的材料为TiN；接下来，利用径向宽度为3mm的夹圈对具有介质层的晶片进行固定，通过溅射沉积在通孔的内壁上形成厚度为50nm金属成核层，以及利用静电吸盘对金属成核层进行温度为300℃热处理，其中，溅射工艺中的靶材为钨材料，轰击气体为氩气，氩气的流量为1500sccm，溅射功率为1000W，溅射时间为5min；最后，在通孔中的金属成核层上填充形成金属主体层，填充工艺为CVD，反应气体为WF₆和H₂，WF₆的流量为1500sccm，H₂的流量为1500sccm，沉积温度为600℃，沉积时间为5min，且最终金属成核层和金属主体层构成金属连线。

实施例3

本实施例提供了一种金属连线的制作方法，包括以下步骤：

首先，利用化学气相沉积(CVD)形成以SiO₂为材料的介质层，并通过刻蚀介质层以在晶圆不同位置上形成通孔；然后，通过CVD工艺依次形成覆盖于通孔侧壁上的粘附层和阻挡层，其中，粘附层的材料为TiW，阻挡层的材料为TiN；接下来，利用径向宽度为1.5mm的夹圈对具有介质层的晶片进行固定，通过溅射沉积在通孔的内壁上形成厚度为100nm金属成核层，以及利用静电吸盘对金属成核层进行温度为600℃热处理，其中，溅射工艺中的靶材为钨材料，轰击气体为氩气，氩气的流量为3000sccm，溅射功率为2000W，溅射时间为10min；最后，在通孔中的金属成核层上填充形成金属主体层，填充工艺为CVD，反应气体为WF₆和H₂，WF₆的流量为3000sccm，H₂的流量为3000sccm，沉积温度为700℃，沉积时间为10min，且最终金属成核层和金属主体层构成金属连线。

对比例1

本对比例提供了一种金属连线的制作方法，包括以下步骤：

首先，利用化学气相沉积(CVD)形成以SiO₂为材料的介质层，并通过刻蚀介质层以在晶圆不同位置上形成通孔；然后，通过CVD工艺依次形成覆盖于通孔内壁上厚度为10nm钨成核层和填充于通孔中的金属主体层，CVD工艺中反应气体均为WF₆和H₂，WF₆的流量为500sccm，H₂的流量为500sccm，沉积温度均为500℃，沉积时间均为1min，且最终金属成核层和金属主体层构成金属连线。

上述对比例1中形成的位于晶圆边缘1.2mm处的金属连线的纵向微观图像如图6所示，而上述实施例1中形成的位于晶圆边缘1.2mm处的金属连线的纵向微观图像如图7所示。从图中可以看出，对比例1中的金属连线仅部分填充于通孔中，且金属连线均匀性及粘附性均不高，而实施例1中的金属连线完全填充于通孔中，且具有较高的均匀性和粘附性。

对比例1中形成的位于晶圆边缘不同位置处的金属连线的剖面微观图像(A、B、C、D)如图8所示，实施例1中形成的位于晶圆边缘不同位置处的金属连线的剖面微观图像(A′、B′、C′、D′)如图9所示，其中，A和A′均为距离晶圆边缘小于0.5mm范围内金属连线的剖面微观图像，B和B′均为距离晶圆边缘0.5～1.0mm范围内金属连线的剖面微观图像，C和C′均为距离晶圆边缘1.0～1.5mm范围内金属连线的剖面微观图像，D和D′均为距离晶圆边缘1.5～2.0mm范围内金属连线的剖面微观图像。从图中可以看出，在距离晶圆边缘0.5～1mm范围内对比例1中的金属连线仅极少的部分填充于通孔中，而实施例1中的金属连线已大量填充于通孔中；在距离晶圆边缘1～1.5mm范围内对比例1中的金属连线仅部分填充于通孔中，而实施例1中的金属连线基本已经完全填充于通孔中。

需要说明的是，实施例2和3中形成的金属连线的纵向微观图像与图7相似，剖面微观图像与图9相似，均可实现对晶圆边缘通孔的较好填充。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：本申请通过溅射沉积在通孔的内壁上形成金属成核层，以及在通孔中的金属成核层上填充形成金属主体层，从而形成了由金属成核层和金属主体层构成金属连线。由于溅射工艺中金属具有随着沉积时间逐渐上升的成核速率，从而使沉积形成的金属成核层能够均匀地覆盖于通孔中，同时也提高了通孔(尤其是靠近晶圆边缘的通孔)内金属成核层的沉积量；并且由于最终的成核速率够接近或达到金属主体层的成核速率，从而使金属成核层能够更好的与金属主体层结合，进而使最终形成的金属连线能够更充分地填充到位于晶圆不同位置上的通孔中，并且使得金属连线与通孔之间具有良好的粘结性。

以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种金属连线的制作方法，其特征在于，所述制作方法包括以下步骤：

在半导体基体上形成具有通孔的介质层；

通过溅射沉积在所述通孔的内壁上形成金属成核层；以及

在所述通孔中的所述金属成核层上填充形成金属主体层，且所述金属成核层和所述金属主体层构成所述金属连线，

所述溅射沉积的步骤包括：

利用径向宽度小于3.5mm的夹圈对具有介质层的晶片进行固定；

通过溅射沉积在所述通孔的内壁上形成金属成核层；以及

利用静电吸盘对所述金属成核层进行热处理，所述热处理的温度为300～600℃，

在所述溅射沉积的步骤中，形成厚度为10～100nm的所述金属成核层。

2.根据权利要求1所述的制作方法，其特征在于，所述溅射沉积的步骤中，轰击气体为氩气，所述氩气的流量为500～3000sccm，溅射功率为300～2000W，溅射时间为1～10min。

3.根据权利要求1所述的制作方法，其特征在于，所述溅射沉积的步骤中，靶材的材料为钨，所述金属成核层为钨成核层。

4.根据权利要求1所述的制作方法，其特征在于，在形成所述金属成核层的步骤之前，所述制作方法还包括依次形成覆盖所述通孔的内壁的粘附层和阻挡层。

5.根据权利要求4所述的制作方法，其特征在于，所述粘附层为Ti层或TiW层，所述阻挡层为TiN层或TiW层。

6.根据权利要求1所述的制作方法，其特征在于，通过化学气相沉积形成所述金属主体层。

7.根据权利要求6所述的制作方法，其特征在于，所述金属主体层为钨主体层；在形成所述金属主体层的步骤中，以WF₆和H₂作为反应气体，WF₆的流量为500～3000sccm，H₂的流量为500～3000sccm，沉积温度为500～700℃，沉积时间为1～10min。

8.一种半导体器件，包括半导体基体，设置于所述半导体基体上的具有通孔的介质层，以及设置于所述通孔中的金属连线，其特征在于，所述金属连线由权利要求1至7中任一项所述的制作方法制作而成。

9.根据权利要求8所述的半导体器件，其特征在于，所述半导体基体为衬底，所述金属连线为接触金属层；或者所述半导体基体为互连金属层，所述金属连线为互连金属层。