CN105280613B - 铜互连结构及其形成方法 - Google Patents

铜互连结构及其形成方法 Download PDF

Info

Publication number
CN105280613B
CN105280613B CN201510016296.0A CN201510016296A CN105280613B CN 105280613 B CN105280613 B CN 105280613B CN 201510016296 A CN201510016296 A CN 201510016296A CN 105280613 B CN105280613 B CN 105280613B
Authority
CN
China
Prior art keywords
seed
layer
barrier
stop
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510016296.0A
Other languages
English (en)
Other versions
CN105280613A (zh
Inventor
余振华
眭晓林
李香寰
叶菁馥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/332,866 external-priority patent/US9142509B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105280613A publication Critical patent/CN105280613A/zh
Application granted granted Critical
Publication of CN105280613B publication Critical patent/CN105280613B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件中的铜互连结构及其形成方法,铜互连结构包括具有侧壁和表面的介电层,侧壁和表面限定介电层中的开口。铜互连结构还包括沉积在介电层的限定开口的侧壁和表面上的阻挡层。铜互连结构进一步包括沉积在阻挡层上的阻挡/种子混合层。铜互连结构额外地包括沉积在阻挡/种子混合层上的粘合层。铜互连结构还包括沉积在粘合层上的种子层。

Description

铜互连结构及其形成方法
优先权声明
本申请是要求2012年4月13日提交的美国临时申请第61/624,154号的优先权的2012年8月15日提交的美国申请第13/586,676号的部分继续申请,其全部内容结合于此作为参考。
技术领域
本发明总的来说涉及半导体器件的制造,更具体地,涉及铜互连结构及其形成方法。
背景技术
由于铜能够提供的快速度,在半导体器件中将铜用作导电互连材料是有利的。通过使用镶嵌处理技术形成铜互连结构,其中,在介电层中形成开口,在开口内沉积铜,然后抛光/平坦化工艺用于去除介电层上方的铜,从而留下嵌入在开口内的铜。然而,铜扩散穿过介电材料,所以铜互连结构必须由扩散阻挡层封装。否则介电层中的扩散的铜金属可能导致互连结构之间的电流泄漏。扩散阻挡层通常包括耐热材料。用于阻挡层的典型的耐热材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)和氮化钛(TiN)。
研究已经推断出,随着集成电路(IC)的关键尺寸不断缩小,在铜和扩散阻挡层之间的连接处会出现缝隙或裂缝。这些缝隙或裂缝导致称为“电迁移”(EM)和“应力迁移”的现象,电迁移和应力迁移降低铜互连结构的可靠性。
发明内容
为克服现有技术中存在的问题,本发明一方面提供了一种半导体器件中的铜互连结构,包括:介电层,具有侧壁和表面,侧壁和表面限定介电层中的开口;阻挡层,沉积在介电层的限定开口的侧壁和表面上;阻挡/种子混合层,沉积在阻挡层上;粘合层,沉积在阻挡/种子混合层上;以及种子层,沉积在粘合层上。
根据本发明,阻挡/种子混合层包括一种或多种阻挡材料和一种或多种种子材料,其中,一种或多种阻挡材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy、其他锰基材料或钌(Ru)的一种或多种,一种或多种种子材料包括铜或铜合金的一种或多种。
根据本发明,阻挡/种子混合层包括交互的阻挡材料和种子材料。
根据本发明,阻挡/种子混合层包括阻挡材料和种子材料的混合物。
根据本发明,阻挡材料和种子材料的混合物包括基底阻挡材料,基底阻挡材料具有沉积在基底阻挡材料中的种子材料。
根据本发明,阻挡材料和种子材料的混合物包括基底种子材料,基底种子材料具有沉积在基底晶种材料中的阻挡材料。
根据本发明,阻挡层包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy、其他锰基材料或钌(Ru)的一种或多种阻挡材料。
根据本发明,阻挡/种子混合层包括一种或多种增强阻挡材料,阻挡/种子混合层的阻挡材料通过等离子体增强沉积工艺来增强。
根据本发明,种子层包括铜或铜合金。
根据本发明,还包括在开口中沉积的导电插塞。
根据本发明的另一方面,提供了一种在半导体器件中形成铜互连结构的方法,该方法包括:在半导体器件的介电层中形成开口,开口由介电层的侧壁和表面限定;在介电层的侧壁和表面上沉积阻挡层;在阻挡层上沉积阻挡/种子混合层;在阻挡/种子混合层上沉积粘合层;以及在粘合层上沉积种子层。
根据本发明,阻挡/种子混合层包括一种或多种阻挡材料和一种或多种种子材料,其中,一种或多种阻挡材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy、其他锰基材料或钌(Ru)的一种或多种,一种或多种种子材料包括铜或铜合金的一种或多种。
根据本发明,阻挡/种子混合层包括交互的阻挡材料和种子材料,通过交互的阻挡材料和种子材料沉积工艺来沉积阻挡/种子混合层。
根据本发明,阻挡/种子混合层包括阻挡材料和种子材料的混合物。
根据本发明,阻挡材料和种子材料的混合物包括基底阻挡材料,基底阻挡材料具有通过沉积工艺沉积在基底阻挡材料中的种子材料。
根据本发明,阻挡材料和种子材料的混合物包括基底种子材料,基底种子材料具有通过沉积工艺沉积在基底晶种材料中的阻挡材料。
根据本发明,阻挡层包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy、其他锰基材料或钌(Ru)的一种或多种阻挡材料。
根据本发明,阻挡/种子混合层包括一种或多种增强阻挡材料,通过对阻挡层的阻挡材料的至少一部分实施等离子体增强沉积工艺来沉积阻挡/种子混合层。
根据本发明的又一方面,提供了一种半导体器件中的铜互连结构,包括:介电层,具有侧壁和表面,侧壁和表面限定介电层中的开口;阻挡层,沉积在介电层的限定开口的侧壁和表面上;第一粘合层,沉积在阻挡层上;阻挡/种子混合层,沉积在第一粘合层上;第二粘合层,沉积在阻挡/种子混合层上;以及种子层,沉积在第二粘合层上。
根据本发明,阻挡/种子混合层包括一种或多种阻挡材料和一种或多种种子材料,其中,一种或多种阻挡材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy、其他锰基材料或钌(Ru)的一种或多种,一种或多种种子材料包括铜或铜合金的一种或多种。
附图说明
当结合附图进行阅读时,从下面的详细描述可最佳理解本发明的各方面。应该强调,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚地论述,各个部件的尺寸可以任意地增大或减小。
图1是根据一个或多个实施例的处于制造的中间阶段的铜互连结构的截面图。
图2是根据一个或多个实施例的处于制造的后期阶段的铜互连结构的截面图。
图3是根据一个或多个实施例示出用于制造铜互连结构的方法的流程图。
图4是根据一个或多个实施例的处于制造的中间阶段的铜互连结构的截面图。
图5是根据一个或多个实施例的处于制造的中间阶段的铜互连结构的截面图。
图6是根据一个或多个实施例的处于制造的中间阶段的铜互连结构的截面图。
图7是根据一个或多个实施例示出用于制造铜互连结构的方法的流程图。
具体实施方式
在以下描述中,阐述了具体细节以提供本发明的实施例的透彻理解。然而,本领域普通技术人员将认识到,可以在没有这些具体细节的情况下实施本发明的实施例。在一些情况下,未详细描述已知的结构和工艺以避免对本发明实施例的不必要的模糊。
贯穿该说明书,参照“一个实施例”或“实施例”是指结合实施例描述的特定部件、结构或特征包括在本发明的至少一个实施例中。因此,贯穿该说明书,各处的短语“在一个实施例中”或“在某个实施例中”的出现不必都指的是相同实施例。此外,在一个或多个实施例中,特定部件、结构或特征可以以任何合适的方式结合。应该理解,下图未按比例绘制;相反,这些图仅旨在说明。
图1和图2是根据一个或多个实施例的处于各个制造阶段的铜互连结构10的截面侧视图。应该理解,为了更好地理解本发明的发明构思,已经简化了图1和图2。
参照图1,铜互连结构10具有在衬底20的介电层30中形成的开口15。在一些实施例中,衬底20包括一个或多个绝缘体层、导体层和/或半导体层。在一些实施例中,衬底20包括诸如晶体硅、多晶硅、非晶硅和/或锗的元素半导体;诸如碳化硅和/或砷化镓的化合物半导体;诸如SiGe、GaAsP、AlInAs、AlGaAs和/或GaInP的合金半导体;或其他合适的材料或材料的组合。在一些实施例中,衬底20包括诸如块状硅的块状半导体,并且这样的块状半导体可选择地包括外延硅层。在一些实施例中,衬底20额外地或可选地包括绝缘体上半导体衬底,诸如绝缘体上硅(SOI)衬底或薄膜晶体管(TFT)衬底。在一些实施例中,衬底20额外地或可选地包括多个硅结构或多层化合物半导体结构。
在一些实施例中,介电层30是金属间电介质(IMD)并且包括诸如二氧化硅、聚酰亚胺、旋涂玻璃(SOG)、氟掺杂的硅酸盐玻璃(FSG)、Black (加利福尼亚,圣克拉拉的应用材料公司的产品)、干凝胶、气凝胶、非晶氟化碳、氮化硅、氮氧化硅和/或其他合适的材料。在一些实施例中,介电层30包括低k材料,低k材料具有小于二氧化硅的介电常数(为约3.9)的介电常数k。在一些实施例中,介电材料是多孔材料并因此为多孔低k材料。在一些实施例中,低k介电材料是化学气相沉积(CVD)低k材料或旋涂低k材料。在至少一个示例性实施例中,多孔甲基硅倍半氧烷(MSQ)用作低k材料。在一些实施例中,介电层30包括多个介电层,在相邻的介电层之间形成或不形成蚀刻停止层。
铜互连结构10包括在介电层30中形成的开口15。开口15包括底部和侧壁。在一些实施例中,开口15是沟槽开口、通孔开口或不同类型的开口,在开口内将形成导电层。在一些实施例中,开口15包括相对较直的长薄沟槽。在一些实施例中,开口15弯曲并偏离成弯曲形或其他图案以在金属层内形成导电线。在其他实施例中,开口15形成电连接至在下面的层中形成的电器件或其他导电线(未示出)的通孔、接触插塞或其他互连结构。
在一些实施例中,通过一种或多种光刻技术形成开口15。通常,光刻技术包括施加光刻胶材料(未示出)以及根据期望的图案曝光光刻胶材料。然后显影光刻胶材料以去除光刻胶材料的一部分,从而根据期望的图案曝光下面的材料。剩余的光刻胶材料保护下面的材料不受后续处理步骤的影响,诸如对下面的材料实施的以在介电层30中形成开口15的蚀刻。在形成开口15之后,可选择地去除剩余的光刻胶材料(如果存在)。在一些实施例中,诸如电子束光刻(EBL)或其他合适工艺的一种或多种其他工艺用于形成开口15。
以上所述的工艺描述了单镶嵌工艺,仅用于说明的目的。在一些实施例中,诸如双镶嵌工艺的其他工艺用于形成开口15。在一些实施例中,双镶嵌工艺用于形成穿过介电层30的一个或多个层的沟槽和通孔。
仍参照图1,第一阻挡层40A共形地沉积在开口15的侧壁和底部上。第一阻挡层40A防止来自之后沉积的铜插塞的铜扩散到周围的介电层30内、提供具有低欧姆接触电阻的高电导率、衬底20和阻挡金属之间的良好粘附力、和/或对电迁移的抵抗。
在一些实施例中,通过物理气相沉积(PVD)、化学气相沉积(CVD)、高密度等离子体CVD(HDPCVD)、原子层沉积(ALD)、等离子体增强ALD(PE-ALD)、等离子体增强CVD(PECVD)、电离PVD(I-PVD)或其他合适的工艺的一种或多种来沉积第一阻挡层40A。第一阻挡层40A由一层或多层导电材料形成,导电材料诸如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy、其他锰基材料、钌(Ru)和/或其他阻挡材料。在一些实施例中,第一阻挡层40A具有从约2埃至约50埃的厚度。在至少一个示例性实施例中,第一阻挡层40A具有从约20埃至约30埃的厚度。
第一种子层50A共形地沉积在第一阻挡层40A上。在一些实施例中,通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD(PE-ALD)、等离子体增强CVD(PECVD)、电离PVD(I-PVD)或其他合适的工艺沉积第一种子层50A。在一些实施例中,第一种子层50A包括铜或铜合金。在一些实施例中,例如,通过使用氩等离子体的等离子体接合将第一种子层50A铜掺杂在第一阻挡层40A上。第一种子层50A由一层或多层导电材料形成,导电材料诸如铜或铜合金。在一些实施例中,第一种子层50A具有从约2埃至约100埃的厚度。在至少一个示例性实施例中,第一种子层50A具有从约40埃至约70埃的厚度。
现在参照图2,第二阻挡层40B共形地沉积在第一种子层50A上。在一些实施例中,通过物理气相沉积(PVD)、化学气相沉积(CVD)、高密度等离子体CVD(HDPCVD)、原子层沉积(ALD)、等离子体增强ALD(PE-ALD)、等离子体增强CVD(PECVD)、电离PVD(I-PVD)或其他合适的工艺沉积第二阻挡层40B。在一些实施例中,第二阻挡层40B由一层或多层导电材料形成,导电材料诸如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy、其他锰基材料、钌(Ru)和/或其他阻挡材料。在一些实施例中,第二阻挡层40B具有从约2埃至约50埃的厚度。在至少一个示例性实施例中,第二阻挡层40B具有从约20埃至约30埃的厚度。
第二种子层50B共形地沉积在第二阻挡层40B上。在一些实施例中,通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD(PE-ALD)、等离子体增强CVD(PECVD)、电离PVD(I-PVD)或其他合适的工艺沉积第二种子层50B。在一些实施例中,第二种子层50B包括铜或铜合金。在一些实施例中,例如,通过使用氩等离子体的等离子体接合将第二种子层50B铜掺杂在第二阻挡层40B上。第二种子层50B由一层或多层导电材料形成,导电材料诸如铜或铜合金和/或其他种子材料。在一些实施例中,第二种子层50B具有从约2埃至约100埃的厚度。在至少一个示例性实施例中,第二种子层50B具有从约40埃至约70埃的厚度。
在一些实施例中,以组合阻挡/种子混合层替换第一阻挡层40A、第二阻挡层40B、第一种子层50A或第二种子层50B的一个或多个。这样的阻挡/种子混合层包括阻挡材料和种子材料的混合物。参照图4至图7进一步详细地讨论示例性混合层。
在一些实施例中,沉积第二组阻挡层、种子层和/或阻挡/种子混合层(也称为高级梯度晶种(AGS))有助于减少可能在铜层和扩散阻挡层之间的连接处出现的缝隙和裂缝的发生。这些缝隙或裂缝导致称为“电迁移”(EM)和“应力迁移”的现象,电迁移和应力迁移降低铜互连结构的可靠性。这些问题在高级节点器件的铜互连结构中尤其普遍,因此本发明的实施例解决这些问题。
在其他实施例中,在铜互连结构10的开口15中沉积第三组阻挡层、种子层和/或阻挡/种子混合层。仍在其他实施例中,还在开口15中沉积第四组阻挡层、种子层和/或阻挡/种子混合层。又在其他实施例中,还在开口15中沉积第五组阻挡层、种子层和/或阻挡/种子混合层。基于s数量组的阻挡层、种子层和/或阻挡/种子混合层减少缝隙和裂缝的发生的性能,在开口15中可选择地沉积s数量组的阻挡层、种子层和/或阻挡/种子混合层。例如,如果在铜互连结构10的开口15中沉积四组阻挡层和种子层以令人满意地防止缝隙和裂缝的发生,则组的数量s等于4,但是如果仅需要两组阻挡层和种子层来防止缝隙和裂缝的发生,则s等于2。
在第二种子层50B的沉积之后,开口15准备好用导电插塞60进行填充。在至少一个示例性实施例中,导电插塞60包括铜。用来形成导电插塞60的导电材料通过溅射、蒸发、化学镀、电镀和/或其他沉积工艺的一个或多个形成在开口15中。可选择地实施额外的工艺以完成半导体器件10的互连结构,诸如,例如用化学机械抛光(CMP)系统平坦化导电插塞60的顶面和/或在导电插塞60上沉积介电材料层或钝化材料层。
在一些实施例中,代替铜,导电插塞60可选择地包括一种或多种其他材料,诸如铜合金、耐热金属、TiSi2、CoSi2、NiSi、PtSi、W、WSi2、金属硅化物、TiN、TaN、Al、AlCu、铝、铝合金、钨和/或其他合适的材料。在一些实施例中,半导体器件10包括连接结构,其连接互连层、连接互连层和衬底、连接互连层和栅极、连接有源区和栅极、连接有源区和互连层、或用作其他连接目的。在一些实施例中,半导体器件10包括连接不同的半导体器件(诸如第一器件的漏极区和第二器件的栅极、或者第一器件的源极区和第二器件的栅极)的连接结构。
图3示出的是根据一个或多个实施例的用于形成铜互连结构的方法100的流程图。方法100包括框110,其中,在半导体器件的介电层中形成开口。开口具有侧壁和底部。方法100包括框120,其中,在开口的侧壁和底部上共形地沉积第一阻挡层。方法100包括框130,其中,在第一阻挡层上共形地沉积第一种子层。方法100包括框140,其中,在第一种子层上共形地沉积第二阻挡层。方法100包括框150,其中,在第二阻挡层上共形地沉积第二种子层。方法100包括框160,其中,在开口中沉积导电插塞。
应该理解,在图3的框110至160之前、期间或之后可以实施额外的工艺以完成半导体器件的制造,但是为了简单的目的,在此未详细地讨论这些额外的工艺。例如,在一个实施例中,在第二种子层上可以共形地沉积第三阻挡层(未示出)并且在第三阻挡层上可以共形地沉积第三种子层(未示出)。在另一实施例中,在第三种子层上可以共形地沉积第四阻挡层(未示出)并且在第四阻挡层上可以共形地沉积第四种子层(未示出)。实际上,根据本发明的各个方面和如上所讨论的,在铜互连结构的开口中可以沉积s组阻挡层和种子层。本领域普通技术人员应该理解,需要在互连结构的开口中沉积以防止电迁移和应力迁移的s数量组的阻挡层和种子层可被沉积,电迁移和应力迁移会降低铜互连结构的可靠性。
图4至图6是根据一个或多个实施例的铜互连结构10的截面侧视图。
参照图4,铜互连结构10具有在衬底20的介电层30中形成的开口15。第一阻挡层40A共形地沉积在开口15的侧壁和底部上。第一粘合层401A共形地沉积在第一阻挡层40A上。第一粘合层401A包括Co、Ru、Ta、Mo、W、Os、胶粘剂、聚合物、环氧树脂、薄膜或其他合适的材料的一种或多种。
第一阻挡/种子混合层403A共形地沉积在第一粘合层401A上。第一阻挡/种子混合层403A包括已讨论的阻挡层40A/40B和种子层50A/50B的材料的混合物。通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、任何它们的变化或增强(诸如等离子体增强ALD(PE-ALD)、等离子体增强CVD(PE-CVD))或其他合适的工艺来沉积第一阻挡/种子混合层403A。
在一些实施例中,第一阻挡/种子混合层403B包括阻挡层材料和种子层材料的交互布置。例如,当形成第一阻挡/种子混合层403B时,通过阻挡层材料和种子层材料的交互沉积工艺形成阻挡层材料和种子层材料的交互布置。在一些实施例中,通过等离子体辅助或增强ALD或CVD工艺沉积第一阻挡/种子混合层403A,其中,第一阻挡层40A、第二阻挡层40B(图1)、第一种子层50A或第二种子层50B(图1)的任一个首先形成为基底层,然后实施等离子体辅助或增强ALD或CVD工艺以混合阻挡层材料和首先沉积的种子层材料、或者混合种子层材料和首先沉积的阻挡层材料。
第二粘合层401B共形地沉积在第一阻挡/种子混合层403A上。第二粘合层401B包括Co、Ru、Ta、Mo、W、Os、胶粘剂、聚合物、环氧树脂、薄膜或其他合适的材料的一种或多种。在一些实施例中,第一粘合层401A和第二粘合层401B包括相同的材料或相同的材料的组合。在其他实施例中,第一粘合层401A和第二粘合层401B包括不同的材料或不同的材料的组合。第一种子层50A共形地沉积在第二粘合层401B上。
在一些实施例中,铜互连结构10包括不同数量的阻挡/种子混合层。例如,可选择地沉积第二阻挡/种子混合层403B(未示出)来代替第一种子层50A,并且在第二阻挡/种子混合层403B上可选择地共形地沉积第三粘合层401C(未示出),在第三粘合层401C上可选择地共形地沉积第一种子层50A。在一些实施例中,在一个或多个其他阻挡/种子混合层上可选择地共形地沉积额外的阻挡/种子混合层。
参照图5,铜互连结构10具有在衬底20的介电层30中形成的开口15。第一阻挡层40A共形地沉积在开口15的侧壁和底部上。第一阻挡/种子混合层403A共形地沉积在第一阻挡层40A上。在一些实施例中,通过经由等离子体辅助或增强ALD或CVD工艺将种子层材料混合在第一阻挡层40A的一部分上,以在第一阻挡层40A上沉积第一阻挡/种子混合层403A,从而形成第一阻挡/种子混合层403A。第一粘合层401A共形地沉积在第一阻挡/种子混合层403A上。第一种子层50A共形地沉积在第一粘合层401A上。
参照图6,铜互连结构10具有在衬底20的介电层30中形成的开口15。第一阻挡层40A共形地沉积在开口15的侧壁和底部上。第一粘合层401A共形地沉积在第一阻挡层40A上。第一阻挡/种子混合层403A共形地沉积在第一粘合层401A上。在一些实施例中,通过沉积种子材料层或阻挡材料层并通过经由等离子体辅助或增强ALD或CVD工艺将种子材料或阻挡层材料中的另一种混合在阻挡层材料或种子层材料的一部分上,以在第一粘合层401A上沉积第一阻挡/种子混合层403A,从而形成第一阻挡/种子混合层403A。第一种子层50A共形地沉积在第一阻挡/种子混合层403A上。
图7是根据一个或多个实施例的用于形成铜互连结构的方法700的流程图。方法700包括框710,其中,在半导体器件的介电层中形成开口。开口具有侧壁和底部。方法700包括框720,其中,在开口的侧壁和底部上共形地沉积第一阻挡层。方法700包括框730,其中,第一粘合层、第二粘合层或第一阻挡/种子混合层的一个或多个以一种或多种组合或顺序共形地沉积在第一阻挡层上。方法700包括框740,其中,在第一粘合层、第二粘合层或第一阻挡/种子混合层的至少一个上共形地沉积第一种子层。方法700包括框750,其中,在开口中沉积导电插塞。
应该理解,在图7的框710至750之前、期间或之后可以实施额外的工艺以完成半导体器件的制造,但是为了简单的目的,在此未详细地讨论这些额外的工艺。在一些实施例中,在铜互连结构的开口中可选择地以任何顺序或组合沉积s组阻挡层、种子层、阻挡/种子混合层和粘合层。例如,在衬底20(图1)上可选择地形成第一阻挡层40A(图1)、第二阻挡层40B(图1)、第一阻挡/种子混合层403A(图4)、第一粘合层401A(图4)和第一种子层50A(图1)。本领域普通技术人员应该理解,在互连结构的开口中可选择地沉积s数量组的阻挡层、种子层、阻挡/种子混合层和/或粘合层,以防止会降低铜互连结构的可靠性的电迁移和应力迁移。
本发明的实施例提供了具有稳健的可靠性、低铜线电阻、铜和阻挡层之间的更好粘合性的铜互连结构10并且减少了会降低铜互连结构的可靠性的电迁移(EM)和/或应力迁移效应的现象。本发明的方法能够适用于其他应用,在这些应用中涉及穿过铜至电介质界面的铜扩散。
本发明的一方面涉及半导体器件中的铜互连结构,铜互连结构包括具有侧壁和表面的介电层,侧壁和表面限定介电层中的开口。铜互连结构还包括在介电层的限定开口的侧壁和表面上沉积的阻挡层。铜互连结构进一步包括在阻挡层上沉积的阻挡/种子混合层。铜互连结构额外地包括在阻挡/种子混合层上沉积的粘合层。铜互连结构还包括在粘合层上沉积的种子层。
本发明的另一方面涉及用于在半导体器件中形成铜互连结构的方法。该方法包括在半导体器件的介电层中形成开口。该开口由介电层的侧壁和表面限定。该方法还包括在介电层的侧壁和表面上沉积阻挡层。该方法进一步包括在阻挡层上沉积阻挡/种子混合层。该方法额外地包括在阻挡/种子混合层上沉积粘合层。该方法还包括在粘合层上沉积种子层。
本发明的又一方面涉及半导体器件中的铜互连结构,铜互连结构包括具有侧壁和表面的介电层,侧壁和表面限定介电层中的开口。铜互连结构还包括在介电层的限定开口的侧壁和表面上沉积的阻挡层。铜互连结构进一步包括在阻挡层上沉积的第一粘合层。铜互连结构额外地包括在第一粘合层上沉积的阻挡/种子混合层。铜互连结构还包括在阻挡/种子混合层上沉积的第二粘合层。铜互连结构额外地包括在第二粘合层上沉积的种子层。
在之前详细的描述中,已经描述了具体示例性实施例。然而,对于本领域普通技术人员将是显而易见的,在不背离本发明的广泛的精神和范围的情况下,可以作出各种改变、结构、工艺和变化。因此,说明书和附图被视为说明性的,而不是限制性的。应该理解,本发明的实施例能够使用各种其他组合和环境并且能够在权利要求的范围内变化或改变。

Claims (20)

1.一种半导体器件中的铜互连结构,包括:
介电层,具有侧壁和表面,所述侧壁和所述表面限定所述介电层中的开口;
阻挡层,沉积在所述介电层的限定所述开口的所述侧壁和所述表面上;
阻挡/种子混合层,沉积在所述阻挡层上;
粘合层,沉积在所述阻挡/种子混合层上;以及
种子层,沉积在所述粘合层上。
2.根据权利要求1所述的半导体器件中的铜互连结构,其中,所述阻挡/种子混合层包括一种或多种阻挡材料和一种或多种种子材料,
其中,所述一种或多种阻挡材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy或钌(Ru)的一种或多种,所述一种或多种种子材料包括铜或铜合金的一种或多种。
3.根据权利要求2所述的半导体器件中的铜互连结构,其中,所述阻挡/种子混合层包括交互的阻挡材料和种子材料。
4.根据权利要求2所述的半导体器件中的铜互连结构,其中,所述阻挡/种子混合层包括阻挡材料和种子材料的混合物。
5.根据权利要求4所述的半导体器件中的铜互连结构,其中,所述阻挡材料和种子材料的混合物包括基底阻挡材料,所述基底阻挡材料具有沉积在所述基底阻挡材料中的种子材料。
6.根据权利要求4所述的半导体器件中的铜互连结构,其中,所述阻挡材料和种子材料的混合物包括基底种子材料,所述基底种子材料具有沉积在所述基底种子材料中的阻挡材料。
7.根据权利要求1所述的半导体器件中的铜互连结构,其中,所述阻挡层包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy或钌(Ru)的一种或多种阻挡材料。
8.根据权利要求7所述的半导体器件中的铜互连结构,其中,所述阻挡/种子混合层包括一种或多种增强阻挡材料,所述阻挡/种子混合层的阻挡材料通过等离子体增强沉积工艺来增强。
9.根据权利要求1所述的半导体器件中的铜互连结构,其中,所述种子层包括铜或铜合金。
10.根据权利要求1所述的半导体器件中的铜互连结构,还包括在所述开口中沉积的导电插塞。
11.一种在半导体器件中形成铜互连结构的方法,所述方法包括:
在所述半导体器件的介电层中形成开口,所述开口由所述介电层的侧壁和表面限定;
在所述介电层的所述侧壁和所述表面上沉积阻挡层;
在所述阻挡层上沉积阻挡/种子混合层;
在所述阻挡/种子混合层上沉积粘合层;以及
在所述粘合层上沉积种子层。
12.根据权利要求11所述的在半导体器件中形成铜互连结构的方法,其中,所述阻挡/种子混合层包括一种或多种阻挡材料和一种或多种种子材料,
其中,所述一种或多种阻挡材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy或钌(Ru)的一种或多种,所述一种或多种种子材料包括铜或铜合金的一种或多种。
13.根据权利要求12所述的在半导体器件中形成铜互连结构的方法,其中,所述阻挡/种子混合层包括交互的阻挡材料和种子材料,通过交互的阻挡材料和种子材料沉积工艺来沉积所述阻挡/种子混合层。
14.根据权利要求12所述的在半导体器件中形成铜互连结构的方法,其中,所述阻挡/种子混合层包括阻挡材料和种子材料的混合物。
15.根据权利要求14所述的在半导体器件中形成铜互连结构的方法,其中,所述阻挡材料和种子材料的混合物包括基底阻挡材料,所述基底阻挡材料具有通过沉积工艺沉积在所述基底阻挡材料中的种子材料。
16.根据权利要求14所述的在半导体器件中形成铜互连结构的方法,其中,所述阻挡材料和种子材料的混合物包括基底种子材料,所述基底种子材料具有通过沉积工艺沉积在所述基底种子材料中的阻挡材料。
17.根据权利要求11所述的在半导体器件中形成铜互连结构的方法,其中,所述阻挡层包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy或钌(Ru)的一种或多种阻挡材料。
18.根据权利要求17所述的在半导体器件中形成铜互连结构的方法,其中,所述阻挡/种子混合层包括一种或多种增强阻挡材料,通过对所述阻挡层的阻挡材料的至少一部分实施等离子体增强沉积工艺来沉积所述阻挡/种子混合层。
19.一种半导体器件中的铜互连结构,包括:
介电层,具有侧壁和表面,所述侧壁和所述表面限定所述介电层中的开口;
阻挡层,沉积在所述介电层的限定所述开口的所述侧壁和所述表面上;
第一粘合层,沉积在所述阻挡层上;
阻挡/种子混合层,沉积在所述第一粘合层上;
第二粘合层,沉积在所述阻挡/种子混合层上;以及
种子层,沉积在所述第二粘合层上。
20.根据权利要求19所述的半导体器件中的铜互连结构,其中,所述阻挡/种子混合层包括一种或多种阻挡材料和一种或多种种子材料,
其中,所述一种或多种阻挡材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钴(Co)、钴钨(CoW)、MnOx、MnNx、MnCx、MnSixOy或钌(Ru)的一种或多种,所述一种或多种种子材料包括铜或铜合金的一种或多种。
CN201510016296.0A 2014-07-16 2015-01-13 铜互连结构及其形成方法 Expired - Fee Related CN105280613B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/332,866 2014-07-16
US14/332,866 US9142509B2 (en) 2012-04-13 2014-07-16 Copper interconnect structure and method for forming the same

Publications (2)

Publication Number Publication Date
CN105280613A CN105280613A (zh) 2016-01-27
CN105280613B true CN105280613B (zh) 2018-05-04

Family

ID=55149369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510016296.0A Expired - Fee Related CN105280613B (zh) 2014-07-16 2015-01-13 铜互连结构及其形成方法

Country Status (1)

Country Link
CN (1) CN105280613B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190050776A (ko) * 2016-09-30 2019-05-13 인텔 코포레이션 코발트 인터커넥트들을 가능하게 하기 위해 텅스텐 함유 접착 층들을 사용하여 인터커넥트 신뢰성 성능을 향상시키기 위한 마이크로전자 디바이스들 및 방법들
CN109950197B (zh) * 2017-12-21 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436825B1 (en) * 2000-04-03 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of copper barrier layer formation
CN102130042A (zh) * 2010-12-14 2011-07-20 北京大学 一种通孔互连结构的制作方法
CN102593097A (zh) * 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法
CN103219321A (zh) * 2013-04-09 2013-07-24 上海华力微电子有限公司 复合铜扩散阻挡层及其制备方法
US8772158B2 (en) * 2012-07-20 2014-07-08 Globalfoundries Inc. Multi-layer barrier layer stacks for interconnect structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436825B1 (en) * 2000-04-03 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of copper barrier layer formation
CN102130042A (zh) * 2010-12-14 2011-07-20 北京大学 一种通孔互连结构的制作方法
CN102593097A (zh) * 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法
US8772158B2 (en) * 2012-07-20 2014-07-08 Globalfoundries Inc. Multi-layer barrier layer stacks for interconnect structures
CN103219321A (zh) * 2013-04-09 2013-07-24 上海华力微电子有限公司 复合铜扩散阻挡层及其制备方法

Also Published As

Publication number Publication date
CN105280613A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
TW202341395A (zh) 互連結構
US9847256B2 (en) Methods for forming a device having a capped through-substrate via structure
US8941239B2 (en) Copper interconnect structure and method for forming the same
CN105023908B (zh) 复合接触插塞结构及其制造方法
CN104617078B (zh) 用于形成金属‑绝缘体‑金属(mim)电容器结构的机制
CN102237338B (zh) 具有改进连接的基板通孔
US10157866B2 (en) Interconnect structure and method of forming same
CN109891582A (zh) 使用虚设键合触点和虚设互连的混合键合
CN108140559A (zh) 传导阻障直接混合型接合
CN107039380A (zh) 接合结构及其形成方法
CN103730410B (zh) 于通孔底部具有自形成阻障层的半导体装置
US10170396B2 (en) Through via structure extending to metallization layer
US10483121B2 (en) Embedded memory in back-end-of-line low-k dielectric
US9142509B2 (en) Copper interconnect structure and method for forming the same
TW201036109A (en) Method for forming thin film resistor and terminal bond pad simultaneously
CN109427746A (zh) 具有内连结构的装置及其制造方法
CN103579181A (zh) 混合互连设计及其形成方法
CN107204324A (zh) 半导体器件、mim电容器及其制造方法
TWI595597B (zh) 形成金屬內連接之方法
US20180350665A1 (en) Method of integrated circuit fabrication with dual metal power rail
US9997562B1 (en) Mram memory device and manufacturing method thereof
CN106463506A (zh) 用于金属栅极技术的p栅极到n栅极边界电阻的分路
TW201711154A (zh) 具有低片電阻的產線之中端電阻器的方法和設計
CN104851873B (zh) 势垒层结构及方法
CN105280613B (zh) 铜互连结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180504