JP2003152182A - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法Info
- Publication number
- JP2003152182A JP2003152182A JP2001349194A JP2001349194A JP2003152182A JP 2003152182 A JP2003152182 A JP 2003152182A JP 2001349194 A JP2001349194 A JP 2001349194A JP 2001349194 A JP2001349194 A JP 2001349194A JP 2003152182 A JP2003152182 A JP 2003152182A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- substrate
- carbide semiconductor
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 基板を保護するために用いるキャップ膜を除
去する手順を必要としない炭化珪素半導体、及びその製
造方法を提供することが課題である。 【解決手段】 炭化珪素基板中にイオン注入法を用いて
不純物を導入した不純物領域が形成された炭化珪素半導
体装置において、炭化珪素基板１００の表面をエピタキ
シャル層５でキャップし、且つ、不純物領域の上面に形
成する電極９の材料として、ニッケル、タングステン、
チタン、タンタル、白金等の、珪素と反応する金属を用
いる。
去する手順を必要としない炭化珪素半導体、及びその製
造方法を提供することが課題である。 【解決手段】 炭化珪素基板中にイオン注入法を用いて
不純物を導入した不純物領域が形成された炭化珪素半導
体装置において、炭化珪素基板１００の表面をエピタキ
シャル層５でキャップし、且つ、不純物領域の上面に形
成する電極９の材料として、ニッケル、タングステン、
チタン、タンタル、白金等の、珪素と反応する金属を用
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、炭化珪素半導体装
置及びその製造方法に係り、特に、不純物注入後の活性
化熱処理を行う際に、基板厚みの変化による注入層の抵
抗値の変化を防止する技術に関する。
置及びその製造方法に係り、特に、不純物注入後の活性
化熱処理を行う際に、基板厚みの変化による注入層の抵
抗値の変化を防止する技術に関する。
【０００２】
【従来の技術】低オン抵抗、高耐圧等の優れた特性を有
する半導体素子として、トレンチゲート型ＳｉＣ（炭化
珪素）ＭＯＳ−ＦＥＴが有望視されている。
する半導体素子として、トレンチゲート型ＳｉＣ（炭化
珪素）ＭＯＳ−ＦＥＴが有望視されている。
【０００３】このような半導体素子を製造する際には、
不純物注入後の活性化アニール（活性化熱処理）を高温
（例えば、１５００℃）で行うと、基板表面が荒れた
り、不純物が外向拡散（アウトディフュージョン）する
という問題が発生する。
不純物注入後の活性化アニール（活性化熱処理）を高温
（例えば、１５００℃）で行うと、基板表面が荒れた
り、不純物が外向拡散（アウトディフュージョン）する
という問題が発生する。
【０００４】そこで、このような問題を解決するため
に、例えば特開平１０−１２５６１１号公報（以下、従
来例という）に記載された炭化珪素半導体装置の製造方
法が知られている。
に、例えば特開平１０−１２５６１１号公報（以下、従
来例という）に記載された炭化珪素半導体装置の製造方
法が知られている。
【０００５】図４は、該従来例に記載された炭化珪素半
導体装置の製造方法の処理手順を示す説明図であり、以
下、同図を参照しながら、従来例の処理手順について説
明する。まず、同図（ａ）に示すように、ｎ+型単結晶
半導体基板１、ｎ-型エピタキシャル層２、及びｐ型エ
ピタキシャル層３からなるＳｉＣ基板１００を用意し、
更に、表面にマスク材２０を形成する。その後、不純物
としてＮ+をイオン注入する。
導体装置の製造方法の処理手順を示す説明図であり、以
下、同図を参照しながら、従来例の処理手順について説
明する。まず、同図（ａ）に示すように、ｎ+型単結晶
半導体基板１、ｎ-型エピタキシャル層２、及びｐ型エ
ピタキシャル層３からなるＳｉＣ基板１００を用意し、
更に、表面にマスク材２０を形成する。その後、不純物
としてＮ+をイオン注入する。
【０００６】次いで、同図（ｂ）に示すように、基板表
面にエピタキシャル膜５を成長させる。このエピタキシ
ャル膜５が、注入した不純物Ｎの外向拡散や母材である
Ｓｉ、Ｃの蒸発を防止するための、キャップ膜として機
能する。この状態で、基板温度を１５００℃に保持し、
不純物であるＮを活性化させる。ここで、図中の符号３
０に示す「×」印は、不純物であるＮが活性化する前の
状態、符号３１に示す「○」印は、不純物Ｎが活性化し
た状態を示している。
面にエピタキシャル膜５を成長させる。このエピタキシ
ャル膜５が、注入した不純物Ｎの外向拡散や母材である
Ｓｉ、Ｃの蒸発を防止するための、キャップ膜として機
能する。この状態で、基板温度を１５００℃に保持し、
不純物であるＮを活性化させる。ここで、図中の符号３
０に示す「×」印は、不純物であるＮが活性化する前の
状態、符号３１に示す「○」印は、不純物Ｎが活性化し
た状態を示している。
【０００７】そして、同図（ｃ）に示すように、エピタ
キシャル層５（キャップ膜）をドライエッチング等によ
り除去し、同図（ｄ）に示すように、層間絶縁膜８、及
び電極４０を形成することにより、ＭＯＳＦＥＴを形成
することができる。
キシャル層５（キャップ膜）をドライエッチング等によ
り除去し、同図（ｄ）に示すように、層間絶縁膜８、及
び電極４０を形成することにより、ＭＯＳＦＥＴを形成
することができる。
【０００８】このような手順を用いることにより、高温
発生時には、キャップ膜により、基板表面が保護される
ので、基板表面が荒れることや、不純物の外向拡散とい
った問題を解決することができる。
発生時には、キャップ膜により、基板表面が保護される
ので、基板表面が荒れることや、不純物の外向拡散とい
った問題を解決することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た従来例では、キャップ膜（エピタキシャル層５）を除
去する際に、基板表面の一部をも除去することがあり、
このような場合には、イオン注入層の厚さが変わってし
まい、注入層の抵抗値が変化するという問題があった。
た従来例では、キャップ膜（エピタキシャル層５）を除
去する際に、基板表面の一部をも除去することがあり、
このような場合には、イオン注入層の厚さが変わってし
まい、注入層の抵抗値が変化するという問題があった。
【００１０】本発明はこのような従来の課題を解決する
ためになされたものであり、その目的とするところは、
基板を保護するために用いるキャップ膜を除去する手順
を必要としない炭化珪素半導体装置及びその製造方法を
提供することにある。
ためになされたものであり、その目的とするところは、
基板を保護するために用いるキャップ膜を除去する手順
を必要としない炭化珪素半導体装置及びその製造方法を
提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本願請求項１に記載の発明は、炭化珪素基板中にイ
オン注入法を用いて不純物を導入した不純物領域が形成
された炭化珪素半導体装置において、前記炭化珪素基板
の表面をエピタキシャル層でキャップし、且つ、前記不
純物領域の上面に形成する電極の材料として、珪素と反
応する金属を用いたことを特徴とする。
め、本願請求項１に記載の発明は、炭化珪素基板中にイ
オン注入法を用いて不純物を導入した不純物領域が形成
された炭化珪素半導体装置において、前記炭化珪素基板
の表面をエピタキシャル層でキャップし、且つ、前記不
純物領域の上面に形成する電極の材料として、珪素と反
応する金属を用いたことを特徴とする。
【００１２】請求項２に記載の発明は、炭化珪素基板中
にイオン注入法を用いて不純物を導入した不純物領域が
形成された炭化珪素半導体装置において、前記炭化珪素
基板をエピタキシャル雰囲気中に晒した状態で活性化熱
処理を加えることにより、該炭化珪素基板表面にエピタ
キシャル膜を形成し、且つ、前記不純物領域の上面に形
成する電極の材料として、珪素と反応する金属を用いた
ことを特徴とする。
にイオン注入法を用いて不純物を導入した不純物領域が
形成された炭化珪素半導体装置において、前記炭化珪素
基板をエピタキシャル雰囲気中に晒した状態で活性化熱
処理を加えることにより、該炭化珪素基板表面にエピタ
キシャル膜を形成し、且つ、前記不純物領域の上面に形
成する電極の材料として、珪素と反応する金属を用いた
ことを特徴とする。
【００１３】請求項３に記載の発明は、前記電極の材料
は、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン
（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）のうちのい
ずれかであることを特徴とする。
は、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン
（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）のうちのい
ずれかであることを特徴とする。
【００１４】請求項４に記載の発明は、炭化珪素基板中
に、イオン注入法を用いて、不純物を導入した不純物領
域を形成するステップと、前記炭化珪素基板の表面をエ
ピタキシャル膜を用いてキャップするステップと、珪素
と反応する金属からなる電極を前記不純物領域の上面に
形成するステップと、を有することを特徴とする。
に、イオン注入法を用いて、不純物を導入した不純物領
域を形成するステップと、前記炭化珪素基板の表面をエ
ピタキシャル膜を用いてキャップするステップと、珪素
と反応する金属からなる電極を前記不純物領域の上面に
形成するステップと、を有することを特徴とする。
【００１５】請求項５に記載の発明は、炭化珪素基板中
に、イオン注入法を用いて、不純物を導入した不純物領
域を形成するステップと、前記炭化珪素基板をエピタキ
シャル雰囲気中に晒した状態で活性化熱処理を行うこと
により、該炭化珪素基板の表面にエピタキシャル膜を形
成するステップと、前記エピタキシャル層を取り除くこ
となく、珪素と反応する金属からなる電極を前記不純物
領域の上面に形成するステップと、を有することを特徴
とする。
に、イオン注入法を用いて、不純物を導入した不純物領
域を形成するステップと、前記炭化珪素基板をエピタキ
シャル雰囲気中に晒した状態で活性化熱処理を行うこと
により、該炭化珪素基板の表面にエピタキシャル膜を形
成するステップと、前記エピタキシャル層を取り除くこ
となく、珪素と反応する金属からなる電極を前記不純物
領域の上面に形成するステップと、を有することを特徴
とする。
【００１６】請求項６に記載の発明は、前記電極の材料
は、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン
（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）のうちのい
ずれかであることを特徴とする。
は、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン
（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）のうちのい
ずれかであることを特徴とする。
【００１７】
【発明の効果】請求項１の発明では、炭化珪素基板の表
面にエピタキシャル層を形成してこれをキャップ層と
し、その後、炭化珪素基板内に形成された不純物領域を
活性化熱処理するので、基板表面が荒れたり、注入した
不純物が外向拡散するという問題を回避することができ
る。更に、電極の材料として、珪素と反応する金属を用
いているので、エピタキシャル層を除去する必要がな
い。従って、注入層の抵抗値が変化する等の問題を回避
することができる。
面にエピタキシャル層を形成してこれをキャップ層と
し、その後、炭化珪素基板内に形成された不純物領域を
活性化熱処理するので、基板表面が荒れたり、注入した
不純物が外向拡散するという問題を回避することができ
る。更に、電極の材料として、珪素と反応する金属を用
いているので、エピタキシャル層を除去する必要がな
い。従って、注入層の抵抗値が変化する等の問題を回避
することができる。
【００１８】請求項２の発明では、炭化珪素基板をエピ
タキシャル雰囲気中で、活性化熱処理することにより、
該炭化珪素基板内に形成された不純物領域を活性化する
ことができ、更に、基板表面にエピタキシャル層が形成
される。従って、基板表面が荒れたり、注入した不純物
が外向拡散するという問題を回避することができる。更
に、電極の材料として、珪素と反応する金属を用いてい
るので、エピタキシャル層を除去する必要がない。従っ
て、抵抗値が変化する等の問題を回避することができ
る。
タキシャル雰囲気中で、活性化熱処理することにより、
該炭化珪素基板内に形成された不純物領域を活性化する
ことができ、更に、基板表面にエピタキシャル層が形成
される。従って、基板表面が荒れたり、注入した不純物
が外向拡散するという問題を回避することができる。更
に、電極の材料として、珪素と反応する金属を用いてい
るので、エピタキシャル層を除去する必要がない。従っ
て、抵抗値が変化する等の問題を回避することができ
る。
【００１９】請求項３の発明では、電極材料として用い
る金属として、ニッケル、タングステン、チタン、タン
タル、或いは白金のうちのいずれかを用いるので、請求
項１、請求項２に記載した効果をより向上させることが
できる。
る金属として、ニッケル、タングステン、チタン、タン
タル、或いは白金のうちのいずれかを用いるので、請求
項１、請求項２に記載した効果をより向上させることが
できる。
【００２０】請求項４の発明では、炭化珪素基板の表面
にエピタキシャル層を形成してこれをキャップ層とし、
その後、炭化珪素基板内に形成された不純物領域を活性
化熱処理するので、基板表面が荒れたり、注入した不純
物が外向拡散するという問題を回避することができる。
また、電極の材料として、珪素と反応する金属を用いて
いるので、エピタキシャル層を除去する工程を省略する
ことができ、更に、エピタキシャル層を除去しないの
で、注入層の抵抗値が変化する等の問題を回避すること
ができる。
にエピタキシャル層を形成してこれをキャップ層とし、
その後、炭化珪素基板内に形成された不純物領域を活性
化熱処理するので、基板表面が荒れたり、注入した不純
物が外向拡散するという問題を回避することができる。
また、電極の材料として、珪素と反応する金属を用いて
いるので、エピタキシャル層を除去する工程を省略する
ことができ、更に、エピタキシャル層を除去しないの
で、注入層の抵抗値が変化する等の問題を回避すること
ができる。
【００２１】請求項５の発明では、炭化珪素基板をエピ
タキシャル雰囲気中で、活性化熱処理することにより、
該炭化珪素基板内に形成された不純物領域を活性化する
ことができ、更に、基板表面にエピタキシャル層が形成
される。従って、基板表面が荒れたり、注入した不純物
が外向拡散するという問題を回避することができる。ま
た、電極の材料として、珪素と反応する金属を用いてい
るので、エピタキシャル層を除去する工程を省略するこ
とができる。更に、エピタキシャル層を除去しないの
で、注入層の抵抗値が変化する等の問題を回避すること
ができる。
タキシャル雰囲気中で、活性化熱処理することにより、
該炭化珪素基板内に形成された不純物領域を活性化する
ことができ、更に、基板表面にエピタキシャル層が形成
される。従って、基板表面が荒れたり、注入した不純物
が外向拡散するという問題を回避することができる。ま
た、電極の材料として、珪素と反応する金属を用いてい
るので、エピタキシャル層を除去する工程を省略するこ
とができる。更に、エピタキシャル層を除去しないの
で、注入層の抵抗値が変化する等の問題を回避すること
ができる。
【００２２】請求項６の発明では、電極材料として用い
る金属として、ニッケル、タングステン、チタン、タン
タル、或いは白金のうちのいずれかを用いるので、請求
項４、請求項５に記載した効果をより向上させることが
できる。
る金属として、ニッケル、タングステン、チタン、タン
タル、或いは白金のうちのいずれかを用いるので、請求
項４、請求項５に記載した効果をより向上させることが
できる。
【００２３】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明の一実施形態に係る
炭化珪素半導体装置の構成を示す断面図である。なお、
本実施形態では、炭化珪素半導体装置の一例として、ト
レンチゲート型ＳｉＣパワーＭＯＳＦＥＴについて説明
する。
基づいて説明する。図１は、本発明の一実施形態に係る
炭化珪素半導体装置の構成を示す断面図である。なお、
本実施形態では、炭化珪素半導体装置の一例として、ト
レンチゲート型ＳｉＣパワーＭＯＳＦＥＴについて説明
する。
【００２４】同図に示すように、トレンチゲート型Ｓｉ
ＣパワーＭＯＳＦＥＴは、ｎ+型炭化珪素単結晶基板１
上に、ｎ-型炭化珪素エピタキシャル層２が形成され、
その上にはｐ型炭化珪素エピタキシャル層３が形成され
ている。
ＣパワーＭＯＳＦＥＴは、ｎ+型炭化珪素単結晶基板１
上に、ｎ-型炭化珪素エピタキシャル層２が形成され、
その上にはｐ型炭化珪素エピタキシャル層３が形成され
ている。
【００２５】更に、ｐ型炭化珪素エピタキシャル層３上
には、イオン注入と熱処理によってｎ+型ソース領域４
が形成されている。
には、イオン注入と熱処理によってｎ+型ソース領域４
が形成されている。
【００２６】その上面には、エピタキシャル層５が形成
される。また、このエピタキシャル層５の一部にはトレ
ンチが形成され、該トレンチは、ｎ-型炭化珪素エピタ
キシャル層２に達する深さにまで達している。また、ト
レンチ内にはゲート酸化膜６が形成され、更に、その内
側にはポリシリコンゲート電極７が形成されている。
される。また、このエピタキシャル層５の一部にはトレ
ンチが形成され、該トレンチは、ｎ-型炭化珪素エピタ
キシャル層２に達する深さにまで達している。また、ト
レンチ内にはゲート酸化膜６が形成され、更に、その内
側にはポリシリコンゲート電極７が形成されている。
【００２７】エピタキシャル層５の一部は、エピタキシ
ャル層５の珪素と、ソース電極９の電極材料との反応層
５０を形成しており、該エピタキシャル層５の上面全体
は層間絶縁膜８で覆われている。
ャル層５の珪素と、ソース電極９の電極材料との反応層
５０を形成しており、該エピタキシャル層５の上面全体
は層間絶縁膜８で覆われている。
【００２８】更に、ｎ+型炭化珪素単結晶基板１の裏面
には、ドレイン電極１０が形成され、トレンチゲート型
ＳｉＣパワーＭＯＳＦＥＴを構成している。
には、ドレイン電極１０が形成され、トレンチゲート型
ＳｉＣパワーＭＯＳＦＥＴを構成している。
【００２９】次に、図１に示した如くの、トレンチゲー
ト型ＳｉＣパワーＭＯＳＦＥＴを製造する手順につい
て、図２、図３を参照しながら説明する。
ト型ＳｉＣパワーＭＯＳＦＥＴを製造する手順につい
て、図２、図３を参照しながら説明する。
【００３０】まず、図２（ａ）に示すように、ｎ+型炭
化珪素単結晶基板１と、ｎ-型炭化珪素エピタキシャル
層２、及びｐ型炭化珪素エピタキシャル層３からなるＳ
ｉＣ基板１００を用意する。
化珪素単結晶基板１と、ｎ-型炭化珪素エピタキシャル
層２、及びｐ型炭化珪素エピタキシャル層３からなるＳ
ｉＣ基板１００を用意する。
【００３１】そして、同図（ｂ）に示すように、不純物
として燐原子７０をｐ型炭化珪素エピタキシャル層３へ
イオン注入する。この際のイオン注入条件としては、例
えば、基板温度８００℃、注入エネルギー２０〜１８０
ｋｅＶの範囲で総ドーズ量が７×１０15ｃｍ-2であると
する。
として燐原子７０をｐ型炭化珪素エピタキシャル層３へ
イオン注入する。この際のイオン注入条件としては、例
えば、基板温度８００℃、注入エネルギー２０〜１８０
ｋｅＶの範囲で総ドーズ量が７×１０15ｃｍ-2であると
する。
【００３２】次に、同図（ｃ）に示すように、酸化膜を
堆積し、これをパターニングしてマスク材２０を形成す
る。その後、反応性イオンエッチングにより、ｎ-型炭
化珪素エピタキシャル層２へ達する深さのトレンチ６０
を形成し、マスク材２０を除去する。
堆積し、これをパターニングしてマスク材２０を形成す
る。その後、反応性イオンエッチングにより、ｎ-型炭
化珪素エピタキシャル層２へ達する深さのトレンチ６０
を形成し、マスク材２０を除去する。
【００３３】その後、図３（ｄ）に示すように、ＣＶＤ
装置内においてＳｉＣ基板１００を熱処理し、基板温度
を１５００℃に保持した状態で、ＳｉＨ4、Ｃ3Ｈ8、
Ｈ2、Ｎ 2ガスを流し、基板表面にエピタキシャル膜５を
形成しつつイオン注入した燐原子７０を活性化させる。
装置内においてＳｉＣ基板１００を熱処理し、基板温度
を１５００℃に保持した状態で、ＳｉＨ4、Ｃ3Ｈ8、
Ｈ2、Ｎ 2ガスを流し、基板表面にエピタキシャル膜５を
形成しつつイオン注入した燐原子７０を活性化させる。
【００３４】このエピタキシャル膜５は、活性化熱処理
時のキャップ膜として機能すると共に、デバイス動作時
において蓄積型チャネル領域としても機能するものであ
る。従って、このエピタキシャル膜５の膜厚は、キャッ
プ膜として機能するのに十分、且つ、蓄積型チャネルと
して機能する膜厚であれば良い。本実施形態において、
膜厚は例えば２０００〜２５００Åである。
時のキャップ膜として機能すると共に、デバイス動作時
において蓄積型チャネル領域としても機能するものであ
る。従って、このエピタキシャル膜５の膜厚は、キャッ
プ膜として機能するのに十分、且つ、蓄積型チャネルと
して機能する膜厚であれば良い。本実施形態において、
膜厚は例えば２０００〜２５００Åである。
【００３５】また、ｐ型炭化珪素エピタキシャル層３に
イオン注入された燐原子７０は、電気的に活性化するこ
とにより、ｐ型炭化珪素エピタキシャル層３の上部にｎ
+型ソース領域４を形成する。
イオン注入された燐原子７０は、電気的に活性化するこ
とにより、ｐ型炭化珪素エピタキシャル層３の上部にｎ
+型ソース領域４を形成する。
【００３６】次いで、図３（ｅ）に示すように、トレン
チ６０内にゲート酸化膜６、ポリシリコンゲート電極７
を形成し、ＳｉＣ基板１００の表面全体を層間絶縁膜８
で被う。
チ６０内にゲート酸化膜６、ポリシリコンゲート電極７
を形成し、ＳｉＣ基板１００の表面全体を層間絶縁膜８
で被う。
【００３７】その後、図３（ｆ）に示すようにフォトレ
ジスト、及びエッチングによりコンタクトホールを開口
し、電子線蒸着によりソース電極材料としてのニッケル
（Ｎｉ）を堆積させ、アルゴン雰囲気中で１０００℃１
分間のコンタクトアニールを行う。
ジスト、及びエッチングによりコンタクトホールを開口
し、電子線蒸着によりソース電極材料としてのニッケル
（Ｎｉ）を堆積させ、アルゴン雰囲気中で１０００℃１
分間のコンタクトアニールを行う。
【００３８】このコンタクトアニール時に、ニッケル原
子がエピタキシャル層５中の珪素と反応し、反応層５０
が形成されソース電極９が形成される。
子がエピタキシャル層５中の珪素と反応し、反応層５０
が形成されソース電極９が形成される。
【００３９】最後に、ｎ+型炭化珪素単結晶基板１の裏
面にスパッタ法によりアルミニウムを堆積させドレイン
電極１０を形成して、トレンチゲート型ＳｉＣパワーＭ
ＯＳＦＥＴを完成させる。
面にスパッタ法によりアルミニウムを堆積させドレイン
電極１０を形成して、トレンチゲート型ＳｉＣパワーＭ
ＯＳＦＥＴを完成させる。
【００４０】上記で説明してきたように、エピタキシャ
ル層５中の珪素と反応するニッケルを電極材料に用いる
ことにより、活性化熱処理（活性化アニール）時にキャ
ップ膜として用いたエピタキシャル層５を除去すること
なく、ソース電極９を形成することができる。
ル層５中の珪素と反応するニッケルを電極材料に用いる
ことにより、活性化熱処理（活性化アニール）時にキャ
ップ膜として用いたエピタキシャル層５を除去すること
なく、ソース電極９を形成することができる。
【００４１】従って、エピタキシャル層５を除去する必
要がなく、ｎ+型ソース領域４の厚みも変わることが無
いので、従来のように、ｎ+型ソース領域４の厚みが変
化することに起因する抵抗値の変化を無くすことがで
き、良好な電極を形成することができる。
要がなく、ｎ+型ソース領域４の厚みも変わることが無
いので、従来のように、ｎ+型ソース領域４の厚みが変
化することに起因する抵抗値の変化を無くすことがで
き、良好な電極を形成することができる。
【００４２】なお、本発明は、上記したトレンチゲート
型ＳｉＣパワーＭＯＳＦＥＴに限らず、ＳｉＣ基板にイ
オン注入して形成した半導体領域を有し、且つ、その上
面に電極を形成するものであれば、他の炭化珪素半導体
装置の製造方法にも適用することができる。
型ＳｉＣパワーＭＯＳＦＥＴに限らず、ＳｉＣ基板にイ
オン注入して形成した半導体領域を有し、且つ、その上
面に電極を形成するものであれば、他の炭化珪素半導体
装置の製造方法にも適用することができる。
【００４３】また、本実施例では反応層５０を形成する
ソース電極９の材料として、ニッケルを用いた例で説明
したが、他にも珪素と反応する金属として、タングステ
ン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、白金
（Ｐｔ）を用いても同様の効果が得られる。
ソース電極９の材料として、ニッケルを用いた例で説明
したが、他にも珪素と反応する金属として、タングステ
ン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、白金
（Ｐｔ）を用いても同様の効果が得られる。
【図１】本発明の一実施形態に係る炭化珪素半導体装置
（トレンチゲート型ＳｉＣパワーＭＯＳＦＥＴ）の構成
を示す断面図である。
（トレンチゲート型ＳｉＣパワーＭＯＳＦＥＴ）の構成
を示す断面図である。
【図２】（ａ）〜（ｃ）は、図１に示した炭化珪素半導
体装置を作成する手順を示す説明図である。
体装置を作成する手順を示す説明図である。
【図３】（ｄ）〜（ｆ）は、図１に示した炭化珪素半導
体装置を作成する手順を示す説明図である。
体装置を作成する手順を示す説明図である。
【図４】従来例に記載された炭化珪素半導体装置の作成
手順を示す説明図である。
手順を示す説明図である。
１ ｎ+型炭化珪素単結晶基板
２ ｎ-型炭化珪素エピタキシャル層
３ ｐ型炭化珪素エピタキシャル層
４ ｎ+型ソース領域
５ エピタキシャル層
６ ゲート酸化膜
７ ポリシリコンゲート電極
８ 層間絶縁膜
９ ソース電極
１０ ドレイン電極
２０ マスク材料
５０ 反応層
６０ トレンチ
７０ 電気的に不活性な燐原子
１００ ＳｉＣ基板
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６５８Ｆ
29/41 ６５８Ａ
29/44 Ｃ
Claims (6)
- 【請求項１】 炭化珪素基板中にイオン注入法を用いて
不純物を導入した不純物領域が形成された炭化珪素半導
体装置において、 前記炭化珪素基板の表面をエピタキシャル層でキャップ
し、且つ、前記不純物領域の上面に形成する電極の材料
として、珪素と反応する金属を用いたことを特徴とする
炭化珪素半導体装置。 - 【請求項２】 炭化珪素基板中にイオン注入法を用いて
不純物を導入した不純物領域が形成された炭化珪素半導
体装置において、 前記炭化珪素基板をエピタキシャル雰囲気中に晒した状
態で活性化熱処理を加えることにより、該炭化珪素基板
表面にエピタキシャル膜を形成し、且つ、前記不純物領
域の上面に形成する電極の材料として、珪素と反応する
金属を用いたことを特徴とする炭化珪素半導体装置。 - 【請求項３】 前記電極の材料は、ニッケル（Ｎｉ）、
タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔ
ａ）、白金（Ｐｔ）のうちのいずれかであることを特徴
とする請求項１または請求項２のいずれかに記載の炭化
珪素半導体装置。 - 【請求項４】 炭化珪素基板中に、イオン注入法を用い
て、不純物を導入した不純物領域を形成するステップ
と、 前記炭化珪素基板の表面をエピタキシャル膜を用いてキ
ャップするステップと、 珪素と反応する金属からなる電極を前記不純物領域の上
面に形成するステップと、 を有することを特徴とする炭化珪素半導体装置の製造方
法。 - 【請求項５】 炭化珪素基板中に、イオン注入法を用い
て、不純物を導入した不純物領域を形成するステップ
と、 前記炭化珪素基板をエピタキシャル雰囲気中に晒した状
態で活性化熱処理を行うことにより、該炭化珪素基板の
表面にエピタキシャル膜を形成するステップと、 前記エピタキシャル層を取り除くことなく、珪素と反応
する金属からなる電極を前記不純物領域の上面に形成す
るステップと、 を有することを特徴とする炭化珪素半導体装置の製造方
法。 - 【請求項６】 前記電極の材料は、ニッケル（Ｎｉ）、
タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔ
ａ）、白金（Ｐｔ）のうちのいずれかであることを特徴
とする請求項４または請求項５のいずれかに記載の炭化
珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349194A JP3539417B2 (ja) | 2001-11-14 | 2001-11-14 | 炭化珪素半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349194A JP3539417B2 (ja) | 2001-11-14 | 2001-11-14 | 炭化珪素半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152182A true JP2003152182A (ja) | 2003-05-23 |
| JP3539417B2 JP3539417B2 (ja) | 2004-07-07 |
Family
ID=19161900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001349194A Expired - Fee Related JP3539417B2 (ja) | 2001-11-14 | 2001-11-14 | 炭化珪素半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3539417B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244180A (ja) * | 2004-01-27 | 2005-09-08 | Fuji Electric Holdings Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP2006066606A (ja) * | 2004-08-26 | 2006-03-09 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
| JP2006156962A (ja) * | 2004-11-08 | 2006-06-15 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2006203028A (ja) * | 2005-01-21 | 2006-08-03 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
| JP2009141363A (ja) * | 2007-12-07 | 2009-06-25 | Cree Inc | Ａ面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタ |
| JPWO2007108439A1 (ja) * | 2006-03-22 | 2009-08-06 | 三菱電機株式会社 | 電力用半導体装置 |
| US8772788B2 (en) | 2011-05-30 | 2014-07-08 | Panasonic Corporation | Semiconductor element and method of manufacturing thereof |
| WO2023236373A1 (zh) * | 2022-06-10 | 2023-12-14 | 中国科学院微电子研究所 | 薄膜晶体管及其制备方法、存储器、显示器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125620A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置 |
| JPH10125611A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| JP2000188399A (ja) * | 1998-10-16 | 2000-07-04 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
-
2001
- 2001-11-14 JP JP2001349194A patent/JP3539417B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125620A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置 |
| JPH10125611A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| JP2000188399A (ja) * | 1998-10-16 | 2000-07-04 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244180A (ja) * | 2004-01-27 | 2005-09-08 | Fuji Electric Holdings Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP4691989B2 (ja) * | 2004-01-27 | 2011-06-01 | 富士電機システムズ株式会社 | 炭化けい素半導体素子の製造方法 |
| JP2006066606A (ja) * | 2004-08-26 | 2006-03-09 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
| JP2006156962A (ja) * | 2004-11-08 | 2006-06-15 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| US8097917B2 (en) | 2004-11-08 | 2012-01-17 | Denso Corporation | Silicon carbide semiconductor device |
| JP2006203028A (ja) * | 2005-01-21 | 2006-08-03 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
| JP4632797B2 (ja) * | 2005-01-21 | 2011-02-16 | 新電元工業株式会社 | 半導体装置、半導体装置の製造方法 |
| JP4995187B2 (ja) * | 2006-03-22 | 2012-08-08 | 三菱電機株式会社 | 電力用半導体装置 |
| JPWO2007108439A1 (ja) * | 2006-03-22 | 2009-08-06 | 三菱電機株式会社 | 電力用半導体装置 |
| US8093598B2 (en) | 2006-03-22 | 2012-01-10 | Mitsubishi Electric Corporation | Power semiconductor device |
| JP2009141363A (ja) * | 2007-12-07 | 2009-06-25 | Cree Inc | Ａ面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタ |
| US8211770B2 (en) | 2007-12-07 | 2012-07-03 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
| JP2013065907A (ja) * | 2007-12-07 | 2013-04-11 | Cree Inc | Ａ面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタ |
| US9064710B2 (en) | 2007-12-07 | 2015-06-23 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
| US8772788B2 (en) | 2011-05-30 | 2014-07-08 | Panasonic Corporation | Semiconductor element and method of manufacturing thereof |
| WO2023236373A1 (zh) * | 2022-06-10 | 2023-12-14 | 中国科学院微电子研究所 | 薄膜晶体管及其制备方法、存储器、显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3539417B2 (ja) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243286B1 (ko) | 반도체 장치의 제조방법 | |
| JP4872395B2 (ja) | シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法 | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| JP3539417B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US7314829B2 (en) | Method and apparatus for polysilicon resistor formation | |
| JPH07283168A (ja) | 半導体装置およびその製造方法 | |
| JP3953696B2 (ja) | 半導体装置の製造方法 | |
| JPH0748562B2 (ja) | 半導体装置の製造方法 | |
| JPS60169169A (ja) | 半導体装置の製造方法 | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JP2850813B2 (ja) | 半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPH0252437A (ja) | 半導体装置の製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06177067A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001203346A (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100334866B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3816918B2 (ja) | 半導体装置及びその製造方法 | |
| JP2868040B2 (ja) | 半導体装置の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |