JP2009141363A - A面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタ - Google Patents
A面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタ Download PDFInfo
- Publication number
- JP2009141363A JP2009141363A JP2008310327A JP2008310327A JP2009141363A JP 2009141363 A JP2009141363 A JP 2009141363A JP 2008310327 A JP2008310327 A JP 2008310327A JP 2008310327 A JP2008310327 A JP 2008310327A JP 2009141363 A JP2009141363 A JP 2009141363A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor
- layer
- epitaxial layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 157
- 239000013078 crystal Substances 0.000 claims abstract description 19
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 47
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 17
- 230000007480 spreading Effects 0.000 claims description 13
- 238000003892 spreading Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical group 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 99
- 230000005684 electric field Effects 0.000 description 19
- 230000000903 blocking effect Effects 0.000 description 16
- 238000009826 distribution Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 5
- 241001354791 Baliga Species 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体結晶構造のトレンチ内に絶縁された制御コンタクトを有するトランジスタであって、該トランジスタは、該トレンチを画定する一対の半導体メサであって、それぞれは少なくとも1つのp−n接合を備える、メサと、該半導体メサの上面部分に延在し、該トレンチの壁を少なくとも部分的に被覆する埋め込みチャネル層であって、該半導体結晶構造のA面にわたって導電性パスを提供する、埋め込みチャネル層と、該半導体メサと該トレンチの底部の下方との間に延在して、該デバイス内の接合型電界効果抵抗を減少させる電流拡散層と、該メサのうちの少なくとも1つから、該トレンチの深さよりも大きい深さまで該電流拡散層内に延在するドープ型井戸とを備える、トランジスタ。
【選択図】図5
Description
本発明は、オン状態での順方向に伝導中、ドリフト領域(55)内のJFET効果を最小化すると同時に、炭化ケイ素体(65)のA面に沿った電流を最適化する、新しいトランジスタ構造(50)である。本発明は、トレンチゲート型デバイス内のゲート角部領域(80)を保護する、高濃度ドープ型井戸領域(77)の追加により、高電圧阻止能力をさらに示す。
(項目1a)
半導体結晶構造のトレンチ内に絶縁された制御コンタクトを有するトランジスタであって、該トランジスタは、
該トレンチを画定する一対の半導体メサであって、それぞれは少なくとも1つのp−n接合を備える、メサと、
該半導体メサの上面部分に延在し、該トレンチの壁を少なくとも部分的に被覆する埋め込みチャネル層であって、該半導体結晶構造のA面にわたって導電性パスを提供する、埋め込みチャネル層と、
該半導体メサと該トレンチの下方との間に延在して、該トランジスタ内の接合型電界効果抵抗を減少させる電流拡散層と、
該メサのうちの少なくとも1つから、該トレンチの深さよりも大きい深さまで該電流拡散層内に延在するドープ型井戸と
を備える、トランジスタ。
(項目2a)
上記トランジスタは、AMOSFETである、項目1aに記載のトランジスタ。
(項目3a)
上記トランジスタは、絶縁ゲート型バイポーラトランジスタである、項目1aに記載のトランジスタ。
(項目4a)
上記トランジスタは、金属酸化物半導体制御型サイリスタである、項目1aに記載のトランジスタ。
(項目5a)
上記ドープ型井戸は、約1×1019cm−3までドープされるP+型井戸である、項目1aに記載のトランジスタ。
(項目6a)
上記メサ内の上記p−n接合のうちの1つは、
上記埋め込みチャネル層の下および上記トレンチと上記P+井戸との間に配設されるP+型半導体エピタキシャル層と、
該トレンチと該P+井戸との間の該P+エピタキシャル層の上にあるN+型ソース領域と
を備える、項目5aに記載のトランジスタ。
(項目7a)
上記P+エピタキシャル層は、約5×1017cm−3までドープされ、上記N+ソース領域は、約1×1020cm−3までドープされる、項目6aに記載のトランジスタ。
(項目8a)
上記ドープ型井戸から上記トレンチまで延在するエピタキシャル緩衝層をさらに備える、項目6aに記載のトランジスタ。
(項目9a)
上記P+型エピタキシャル層と上記緩衝層と上記P+型井戸との間の上記p−n接合は、結合するように十分にドープされ、それによってオフ状態で上記トレンチの角部を保護する、項目8aに記載のトランジスタ。
(項目10a)
第1および第2の半導体メサ間の、ゲートコンタクトを組み込むためのトレンチの壁を画定するAMOSFETであって、該トレンチは、半導体のA面を曝露させ、該AMOSFETは、
該トレンチに隣接する第1の導電型の第1の半導体エピタキシャル層と、
該第1の半導体エピタキシャル層上にある第2の導電型の第2の半導体エピタキシャル層と、
該AMOSFETの第1の表面に隣接する埋め込みチャネル層であって、該第2の半導体エピタキシャル層の上部に延在し、トレンチ壁に沿って続く、埋め込みチャネル層と、
該第1のエピタキシャル層から該半導体へと下方に、該トレンチよりも大きい深さまで延在する該第1の導電型の井戸領域と
を備える、AMOSFET。
(項目11a)
上記第1の導電型は、P+であり、上記第2の導電型は、N+である、項目10aに記載のAMOSFET。
(項目12a)
上記半導体は、炭化ケイ素を含む、項目10aに記載のAMOSFET。
(項目13a)
上記埋め込みチャネル層は、上記第1のメサのN+ソース領域から上記第2のメサ内のN+ソース領域まで延在し、それによって上記トレンチ壁を被覆する、項目10aに記載のAMOSFET。
(項目14a)
上記井戸領域と上記トレンチとの間にN+型緩衝層をさらに備える、項目13aに記載のAMOSFET。
(項目15a)
半導体内のゲートトレンチの壁を画定する第1および第2の半導体メサ内で電気伝導を制御するためのMOSFETであって、該MOSFETは、
該トレンチに隣接するP+型半導体エピタキシャル層と、
該P+エピタキシャル層上にあるN+型ソース領域と、
該MOSFETの第1の表面に隣接する埋め込みチャネル層であって、該N+型ソース領域の上部に延在し、該トレンチ壁に沿って続く、埋め込みチャネル層と、
該P+エピタキシャル層から該半導体へと下方に、該ゲートトレンチよりも大きい深さまで延在するP+型井戸と
を備え、
該MOSFETは、該半導体のA面に沿って該埋め込みチャネル層内で電気伝導を制御する、
MOSFET。
(項目16a)
上記半導体は、炭化ケイ素を含む、項目15aに記載のMOSFET。
(項目17a)
上記埋め込みチャネル層は、上記第1のメサ内のN+ソース領域から上記第2のメサ内のN+ソース領域まで延在し、それにより上記トレンチ壁を被覆する、項目15aに記載のMOSFET。
(項目18a)
上記P+型井戸と上記ゲートトレンチとの間にN+型緩衝層をさらに備える、項目15aに記載のMOSFET。
(項目19a)
上記N+型緩衝層は、上記埋め込みチャネル層の深さと略等しい深さまで延在する、項目18aに記載のMOSFET。
(項目20a)
上記ゲートトレンチと隣接する上記P+型井戸との下に、N+型ドリフト層をさらに備え、該ドリフト層は、上記第1の表面の反対側にある上記MOSFETの表面に向かって延在する、項目15aに記載のMOSFET。
(項目21a)
上記N+型ドリフト層は、該ドリフト層の最高濃度ドープ領域が上記P+井戸に隣接するように、上記反対側のMOSFET表面から上記第1のMOSFET表面に向かって増加するドーピング濃度を備える、項目20aに記載のMOSFET。
(項目22a)
上記P+井戸の反対側にある上記ドリフト層に隣接する半導体基板を備える、項目20aに記載のMOSFET。
(項目23a)
上記ゲートトレンチは、深さが約2ミクロン未満である、項目15aに記載のMOSFET。
(項目24a)
上記ゲートトレンチは、深さが約1ミクロン未満である、項目15aに記載のMOSFET。
(項目25a)
上記ゲートトレンチは、深さが約0.8ミクロンであり、上記P+井戸は、深さが約1.3ミクロンである、項目15aに記載のMOSFET。
(項目26a)
上記N+ソース領域と上記P+エピタキシャル層とは、略同一固定電位にある、項目15aに記載のMOSFET。
(項目27a)
トランジスタを形成する方法であって、
半導体内に第1の導電型のドープ型井戸領域を注入するステップと、
該半導体上に該第1の導電型の第1のエピタキシャル層を成長させることにより、該第1のエピタキシャル層は、該ドープ型井戸領域の少なくとも一部分を被覆するステップと、
該第1のエピタキシャル層上に第2の導電型の第2のエピタキシャル層を成長させるステップと、
該半導体内に一対のメサを形成するために、該エピタキシャル層と該半導体とをエッチングするステップであって、該メサは、その間にトレンチを画定し、該トレンチは、該ドープ型井戸領域の深さよりも小さい該半導体への深さを有する、ステップと、
該第2のエピタキシャル層の一部分にわたって埋め込みチャネル層を成長させ、該メサ間の該トレンチ内に該埋め込みチャネル層を延在させるステップと
を包含する、方法。
(項目28a)
上記チャネル層は、炭化ケイ素から形成され、該炭化ケイ素のA面は、ソースからドレインに伝導性パスを提供する、項目27aに記載の方法。
(項目29a)
上記エッチングするステップの前に上記半導体上にN+型緩衝層を成長させ、次いで上記エピタキシャル層のすべてと、下にある該半導体の一部分とをエッチングするステップをさらに包含する、項目27aに記載の方法。
(項目30a)
トランジスタを形成するステップであって、
半導体内に第1の導電型のドープ型井戸領域を注入するステップと、
該半導体上に該第1の導電型の第1のエピタキシャル層を成長させることにより、該第1のエピタキシャル層は、該ドープ型井戸領域の少なくとも一部分を被覆するステップと、
該第1のエピタキシャル層の上部領域を第2の導電型に変換するステップと、
該半導体内に一対のメサを形成するために、該エピタキシャル層と該半導体とをエッチングするステップであって、該メサは、その間にトレンチを画定し、該トレンチは、該ドープ型井戸領域の深さよりも小さい該半導体への深さを有する、ステップと、
該エピタキシャル層の一部分にわたって埋め込みチャネル層を成長させ、該メサ間の該トレンチ内に該埋め込みチャネル層を延在させるステップと
を包含する、方法。
(項目1b)
半導体結晶構造のトレンチ内に絶縁された制御コンタクトを有するトランジスタであって、該トランジスタは、
該トレンチを画定する一対の半導体メサであって、それぞれは少なくとも1つのp−n接合を備える、メサと、
該半導体メサの上面部分に延在し、該トレンチの壁を少なくとも部分的に被覆する埋め込みチャネル層であって、該半導体結晶構造のA面にわたって導電性パスを提供する、埋め込みチャネル層と、
該半導体メサと該トレンチの底部の下方との間に延在して、該デバイス内の接合型電界効果抵抗を減少させる電流拡散層と、
該メサのうちの少なくとも1つから、該トレンチの深さよりも大きい深さまで該電流拡散層内に延在するドープ型井戸と
を備える、トランジスタ。
(項目2b)
上記トランジスタは、AMOSFETである、項目1bに記載のトランジスタ。
(項目3b)
上記トランジスタは、絶縁ゲート型バイポーラトランジスタである、項目1bに記載のトランジスタ。
(項目4b)
上記トランジスタは、金属酸化物半導体制御型サイリスタである、項目1bに記載のトランジスタ。
(項目5b)
上記ドープ型井戸は、約1×1019cm−3までドープされるP+型井戸である、項目1bに記載のトランジスタ。
(項目6b)
上記メサ内の上記p−n接合のうちの1つは、
上記埋め込みチャネルの下および上記トレンチと上記P+井戸との間に配設されるP+型半導体エピタキシャル層と、
該トレンチと該P+井戸との間の該P+エピタキシャル層の上にあるN+型ソース領域と
を備える、項目1bに記載のトランジスタ。
(項目7b)
上記P+エピタキシャル層は、約5e17cm−3までドープされ、上記N+ソース領域は、約1e20cm−3までドープされる、項目6bに記載のトランジスタ。
(項目8b)
上記ドープ型井戸から上記トレンチまで延在するエピタキシャル緩衝層をさらに備える、項目1bに記載のトランジスタ。
(項目9b)
上記P+型エピタキシャル層と上記N型緩衝層と上記P+型井戸との間の上記p−n接合は、結合するように十分にドープされ、それによってオフ状態で上記トレンチの角部を保護する、項目1bに記載のトランジスタ。
(項目10b)
半導体メサ間のトレンチを画定するAMOSFETであって、該トレンチは、半導体のA面を曝露させ、該AMOSFETは、
該トレンチに隣接する第1の導電型の第1の半導体エピタキシャル層と、
該第1の半導体エピタキシャル層上にある第2の導電型の第2の半導体エピタキシャル層と、
該AMOSFETの第1の表面に隣接する埋め込みチャネル層であって、該第2の半導体エピタキシャル層の上部に延在し、該トレンチの壁に沿って続く、埋め込みチャネル層と、
該第1のエピタキシャル層から該半導体へと下方に、該ゲートトレンチよりも大きい深さまで延在する該第1の導電型の井戸領域と
を備える、AMOSFET。
(項目11b)
上記第1の導電型は、P+であり、上記第2の導電型は、N+である、項目10bに記載のAMOSFET。
(項目12b)
上記半導体は、炭化ケイ素を含む、項目10bに記載のAMOSFET。
(項目13b)
上記埋め込みチャネル層は、1つのメサのN+ソース領域から隣接するメサのN+ソース領域まで延在し、それによって上記トレンチの壁を被覆する、項目10bに記載のAMOSFET。
(項目14b)
上記P+型井戸と上記ゲートトレンチとの間にN+型緩衝層をさらに備える、項目13bに記載のAMOSFET。
(項目15b)
半導体内のゲートトレンチを画定する一対の半導体メサ内で電気伝導を制御するためのMOSFETであって、該MOSFETは、
該トレンチに隣接するP+型半導体エピタキシャル層と、
該P+エピタキシャル層上にあるN+型ソース領域と、
該MOSFETの第1の表面に隣接する埋め込みチャネル層であって、該N+型ソース領域の上部に延在し、該トレンチの壁に沿って続く、埋め込みチャネル層と、
該P+エピタキシャル層から該半導体へと下方に、該ゲートトレンチよりも大きい深さまで延在するP+型井戸と
を備え、
該MOSFETは、該半導体のA面に沿って該埋め込みチャネル内で電気伝導を制御する、
MOSFET。
(項目16b)
上記半導体は、炭化ケイ素を含む、項目15bに記載のMOSFET。
(項目17b)
上記埋め込みチャネル層は、1つのメサの上記N+ソース領域から隣接するメサの上記N+ソース領域まで延在し、それにより上記トレンチの壁を被覆する、項目15bに記載のMOSFET。
(項目18b)
上記P+型井戸と上記ゲートトレンチとの間にN+型緩衝層をさらに備える、項目15bに記載のMOSFET。
(項目19b)
上記N+型緩衝層は、上記埋め込みチャネル層の深さと略等しい深さまで延在する、項目18bに記載のMOSFET。
(項目20b)
上記ゲートトレンチと隣接する上記P+型井戸との下に、N+型ドリフト層をさらに備え、該ドリフト層は、上記第1の表面の反対側にある上記MOSFETの表面に向かって延在する、項目15bに記載のMOSFET。
(項目21b)
上記N+型ドリフト層は、該ドリフト層の最高濃度ドープ領域が上記P+井戸に隣接するように、上記反対側のMOSFET表面から上記第1のMOSFET表面に向かって増加するドーピング濃度を備える、項目20bに記載のMOSFET。
(項目22b)
上記P+井戸の反対側にある上記ドリフト層に隣接する半導体基板を備える、項目20bに記載のMOSFET。
(項目23b)
上記ゲートトレンチは、深さが約2ミクロン未満である、項目15bに記載のMOSFET。
(項目24b)
上記ゲートトレンチは、深さが約1ミクロン未満である、項目15bに記載のMOSFET。
(項目25b)
上記ゲートトレンチは、深さが約0.8ミクロンであり、上記P+井戸は、深さが約1.3ミクロンである、項目15bに記載のMOSFET。
(項目26b)
上記N+ソース領域と上記P+エピタキシャル層とは、略同一固定電位にある、項目15bに記載のMOSFET。
(項目27b)
トランジスタを形成する方法であって、
半導体内に第1の導電型のドープ型井戸領域を注入するステップと、
該半導体上に該第1の導電型の第1のエピタキシャル層を成長させることにより、該第1のエピタキシャル層は、該ドープ型井戸領域の少なくとも一部分を被覆するステップと、
該第1のエピタキシャル層上に第2の導電型の第2のエピタキシャル層を成長させるステップと、
該半導体内に一対のメサを形成するために、該エピタキシャル層と該半導体とをエッチングするステップであって、該メサは、その間にトレンチを画定し、該トレンチは、該ドープ型井戸領域の深さよりも小さい該半導体への深さを有する、ステップと、
該第2のエピタキシャル層の一部分にわたって埋め込みチャネル層を成長させ、該メサ間の該トレンチ内に該埋め込みチャネル層を延在させるステップと
を包含する、方法。
(項目28b)
上記チャネル層は、炭化ケイ素から形成され、該炭化ケイ素のa面は、ソースからドレインに伝導性パスを提供する、項目27bに記載の方法。
(項目29b)
上記エッチングするステップの前に上記半導体上にN+型緩衝層を成長させ、次いで上記エピタキシャル層のすべてと、下にある該半導体の一部分とをエッチングするステップをさらに包含する、項目27bに記載の方法。
(項目30b)
トランジスタを形成するステップであって、
半導体内に第1の導電型のドープ型井戸領域を注入するステップと、
該半導体上に該第1の導電型の第1のエピタキシャル層を成長させることにより、該第1のエピタキシャル層は、該ドープ型井戸領域の少なくとも一部分を被覆するステップと、
該第1のエピタキシャル層の上部領域を第2の導電型に変換するステップと、
該半導体内に一対のメサを形成するために、該エピタキシャル層と該半導体とをエッチングするステップであって、該メサは、その間にトレンチを画定し、該トレンチは、該ドープ型井戸領域の深さよりも小さい該半導体への深さを有する、ステップと、
該エピタキシャル層の一部分にわたって埋め込みチャネル層を成長させ、該メサ間の該トレンチ内に該埋め込みチャネル層を延在させるステップと
を包含する、方法。
トランジスタ構造は、オン状態での順方向に伝導中、ドリフト領域内のJFET効果を最小化するAMOSFETを形成するために、炭化ケイ素体のA面に沿って電流を最適化する。該AMOSFETは、トレンチゲート型デバイス内のゲート角部領域を保護する高濃度ドープ型井戸領域の追加により、高電圧阻止能力をさらに示す。該AMOSFETは、該トレンチを画定する半導体メサの一部に延在する埋め込みチャネル層に加えて、トレンチ側壁に沿って該A面の伝導を使用する。ドープ型井戸は、該メサの少なくとも1つから、該トレンチの深さよりも大きい深さまでの電流拡散層内に延在する。電流拡散層は、オン状態で接合抵抗を減少させるために、該トレンチの底部の下にある該半導体メサ間に延在する。該トレンチと該深い井戸との間の緩衝層は、該トレンチ角部における電界集中からの保護を提供する。
本発明のMOSFETは、チャネル移動度の増加(例えば、従来技術のDMOSFETに対して、100cm2/Vs以下になるが、AMOSFETに対しては、最大200cm2/Vsになる)のために、炭化ケイ素結晶エピタキシャル層のA面上に、伝導性チャネルを含む。図5は、新しいAMOSFET(50)の構造を説明する。ドリフト領域(55)すなわち電流拡散層は、ソース領域(60)からドリフト領域(55)を通じてドレイン(62)まで流動する電流を有する、AMOSFET(50)の活性領域を形成するエピタキシャル層を支持する。概して、AMOSFET(50)は、半導体結晶構造(58)のトレンチ(56)内に、絶縁ゲート(61)、すなわち制御コンタクトを有するトランジスタである。トレンチ(56)は、一対の半導体メサ(65)を画定し、それぞれは、その中にpn接合を形成するp+型層(68)とn+型層(69)とを含む。p+型層(68)は、埋め込みチャネル(72)の下、およびトレンチ(56)とp+ドープ型井戸(77)との間に配設される、エピタキシャル層である。n+型層(69)は、伝導目的のためのソース領域である。n+層(69)は、p+層(68)の頂部と、埋め込みチャネル(72)の下に隣接して位置する。ドリフト領域(55)は、AMOSFETの上述の活性領域を支持する。好ましい実施形態では、ドリフト領域(55)は、基板上にあるN+エピタキシャル層であり、トレンチの底部と、ゲートコンタクトの反対側にあるAMOSFETの表面との間に延在する。AMOSFETは、ドレイン(62)に近接する底部MOSFET表面から、ソース領域(69)に近接する上部MOSFET表面に向かって増加する、ドリフト領域(55)内のドーピング濃度を利用する等、より高度なドーピング技術を含み得る。本実施形態では、ドリフト層の最高濃度ドープ領域は、該P+井戸(77)に隣接する。
Claims (30)
- 半導体結晶構造のトレンチ内に絶縁された制御コンタクトを有するトランジスタであって、該トランジスタは、
該トレンチを画定する一対の半導体メサであって、それぞれは少なくとも1つのp−n接合を備える、メサと、
該半導体メサの上面部分に延在し、該トレンチの壁を少なくとも部分的に被覆する埋め込みチャネル層であって、該半導体結晶構造のA面にわたって導電性パスを提供する、埋め込みチャネル層と、
該半導体メサと該トレンチの下方との間に延在して、該トランジスタ内の接合型電界効果抵抗を減少させる電流拡散層と、
該メサのうちの少なくとも1つから、該トレンチの深さよりも大きい深さまで該電流拡散層内に延在するドープ型井戸と
を備える、トランジスタ。 - 前記トランジスタは、AMOSFETである、請求項1に記載のトランジスタ。
- 前記トランジスタは、絶縁ゲート型バイポーラトランジスタである、請求項1に記載のトランジスタ。
- 前記トランジスタは、金属酸化物半導体制御型サイリスタである、請求項1に記載のトランジスタ。
- 前記ドープ型井戸は、約1×1019cm−3までドープされるP+型井戸である、請求項1に記載のトランジスタ。
- 前記メサ内の前記p−n接合のうちの1つは、
前記埋め込みチャネル層の下および前記トレンチと前記P+井戸との間に配設されるP+型半導体エピタキシャル層と、
該トレンチと該P+井戸との間の該P+エピタキシャル層の上にあるN+型ソース領域と
を備える、請求項5に記載のトランジスタ。 - 前記P+エピタキシャル層は、約5×1017cm−3までドープされ、前記N+ソース領域は、約1×1020cm−3までドープされる、請求項6に記載のトランジスタ。
- 前記ドープ型井戸から前記トレンチまで延在するエピタキシャル緩衝層をさらに備える、請求項6に記載のトランジスタ。
- 前記P+型エピタキシャル層と前記緩衝層と前記P+型井戸との間の前記p−n接合は、結合するように十分にドープされ、それによってオフ状態で前記トレンチの角部を保護する、請求項8に記載のトランジスタ。
- 第1および第2の半導体メサ間の、ゲートコンタクトを組み込むためのトレンチの壁を画定するAMOSFETであって、該トレンチは、半導体のA面を曝露させ、該AMOSFETは、
該トレンチに隣接する第1の導電型の第1の半導体エピタキシャル層と、
該第1の半導体エピタキシャル層上にある第2の導電型の第2の半導体エピタキシャル層と、
該AMOSFETの第1の表面に隣接する埋め込みチャネル層であって、該第2の半導体エピタキシャル層の上部に延在し、トレンチ壁に沿って続く、埋め込みチャネル層と、
該第1のエピタキシャル層から該半導体へと下方に、該トレンチよりも大きい深さまで延在する該第1の導電型の井戸領域と
を備える、AMOSFET。 - 前記第1の導電型は、P+であり、前記第2の導電型は、N+である、請求項10に記載のAMOSFET。
- 前記半導体は、炭化ケイ素を含む、請求項10に記載のAMOSFET。
- 前記埋め込みチャネル層は、前記第1のメサのN+ソース領域から前記第2のメサ内のN+ソース領域まで延在し、それによって前記トレンチ壁を被覆する、請求項10に記載のAMOSFET。
- 前記井戸領域と前記トレンチとの間にN+型緩衝層をさらに備える、請求項13に記載のAMOSFET。
- 半導体内のゲートトレンチの壁を画定する第1および第2の半導体メサ内で電気伝導を制御するためのMOSFETであって、該MOSFETは、
該トレンチに隣接するP+型半導体エピタキシャル層と、
該P+エピタキシャル層上にあるN+型ソース領域と、
該MOSFETの第1の表面に隣接する埋め込みチャネル層であって、該N+型ソース領域の上部に延在し、該トレンチ壁に沿って続く、埋め込みチャネル層と、
該P+エピタキシャル層から該半導体へと下方に、該ゲートトレンチよりも大きい深さまで延在するP+型井戸と
を備え、
該MOSFETは、該半導体のA面に沿って該埋め込みチャネル層内で電気伝導を制御する、
MOSFET。 - 前記半導体は、炭化ケイ素を含む、請求項15に記載のMOSFET。
- 前記埋め込みチャネル層は、前記第1のメサ内のN+ソース領域から前記第2のメサ内のN+ソース領域まで延在し、それにより前記トレンチ壁を被覆する、請求項15に記載のMOSFET。
- 前記P+型井戸と前記ゲートトレンチとの間にN+型緩衝層をさらに備える、請求項15に記載のMOSFET。
- 前記N+型緩衝層は、前記埋め込みチャネル層の深さと略等しい深さまで延在する、請求項18に記載のMOSFET。
- 前記ゲートトレンチと隣接する前記P+型井戸との下に、N+型ドリフト層をさらに備え、該ドリフト層は、前記第1の表面の反対側にある前記MOSFETの表面に向かって延在する、請求項15に記載のMOSFET。
- 前記N+型ドリフト層は、該ドリフト層の最高濃度ドープ領域が前記P+井戸に隣接するように、前記反対側のMOSFET表面から前記第1のMOSFET表面に向かって増加するドーピング濃度を備える、請求項20に記載のMOSFET。
- 前記P+井戸の反対側にある前記ドリフト層に隣接する半導体基板を備える、請求項20に記載のMOSFET。
- 前記ゲートトレンチは、深さが約2ミクロン未満である、請求項15に記載のMOSFET。
- 前記ゲートトレンチは、深さが約1ミクロン未満である、請求項15に記載のMOSFET。
- 前記ゲートトレンチは、深さが約0.8ミクロンであり、前記P+井戸は、深さが約1.3ミクロンである、請求項15に記載のMOSFET。
- 前記N+ソース領域と前記P+エピタキシャル層とは、略同一固定電位にある、請求項15に記載のMOSFET。
- トランジスタを形成する方法であって、
半導体内に第1の導電型のドープ型井戸領域を注入するステップと、
該半導体上に該第1の導電型の第1のエピタキシャル層を成長させることにより、該第1のエピタキシャル層は、該ドープ型井戸領域の少なくとも一部分を被覆するステップと、
該第1のエピタキシャル層上に第2の導電型の第2のエピタキシャル層を成長させるステップと、
該半導体内に一対のメサを形成するために、該エピタキシャル層と該半導体とをエッチングするステップであって、該メサは、その間にトレンチを画定し、該トレンチは、該ドープ型井戸領域の深さよりも小さい該半導体への深さを有する、ステップと、
該第2のエピタキシャル層の一部分にわたって埋め込みチャネル層を成長させ、該メサ間の該トレンチ内に該埋め込みチャネル層を延在させるステップと
を包含する、方法。 - 前記チャネル層は、炭化ケイ素から形成され、該炭化ケイ素のA面は、ソースからドレインに伝導性パスを提供する、請求項27に記載の方法。
- 前記エッチングするステップの前に前記半導体上にN+型緩衝層を成長させ、次いで前記エピタキシャル層のすべてと、下にある該半導体の一部分とをエッチングするステップをさらに包含する、請求項27に記載の方法。
- トランジスタを形成するステップであって、
半導体内に第1の導電型のドープ型井戸領域を注入するステップと、
該半導体上に該第1の導電型の第1のエピタキシャル層を成長させることにより、該第1のエピタキシャル層は、該ドープ型井戸領域の少なくとも一部分を被覆するステップと、
該第1のエピタキシャル層の上部領域を第2の導電型に変換するステップと、
該半導体内に一対のメサを形成するために、該エピタキシャル層と該半導体とをエッチングするステップであって、該メサは、その間にトレンチを画定し、該トレンチは、該ドープ型井戸領域の深さよりも小さい該半導体への深さを有する、ステップと、
該エピタキシャル層の一部分にわたって埋め込みチャネル層を成長させ、該メサ間の該トレンチ内に該埋め込みチャネル層を延在させるステップと
を包含する、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/952,447 | 2007-12-07 | ||
US11/952,447 US7989882B2 (en) | 2007-12-07 | 2007-12-07 | Transistor with A-face conductive channel and trench protecting well region |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013006010A Division JP2013065907A (ja) | 2007-12-07 | 2013-01-17 | A面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009141363A true JP2009141363A (ja) | 2009-06-25 |
JP5457017B2 JP5457017B2 (ja) | 2014-04-02 |
Family
ID=40456434
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008310327A Active JP5457017B2 (ja) | 2007-12-07 | 2008-12-04 | A面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタおよびmosfet、ならびにトランジスタの形成方法 |
JP2013006010A Pending JP2013065907A (ja) | 2007-12-07 | 2013-01-17 | A面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013006010A Pending JP2013065907A (ja) | 2007-12-07 | 2013-01-17 | A面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタ |
Country Status (3)
Country | Link |
---|---|
US (3) | US7989882B2 (ja) |
EP (2) | EP2615642A1 (ja) |
JP (2) | JP5457017B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005236A (ja) * | 2015-06-05 | 2017-01-05 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
JP2017059570A (ja) * | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 半導体装置 |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
US8421148B2 (en) * | 2007-09-14 | 2013-04-16 | Cree, Inc. | Grid-UMOSFET with electric field shielding of gate oxide |
US7772621B2 (en) * | 2007-09-20 | 2010-08-10 | Infineon Technologies Austria Ag | Semiconductor device with structured current spread region and method |
JP4798119B2 (ja) * | 2007-11-06 | 2011-10-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
US7989882B2 (en) * | 2007-12-07 | 2011-08-02 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
US8415671B2 (en) * | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
US8525254B2 (en) * | 2010-08-12 | 2013-09-03 | Infineon Technologies Austria Ag | Silicone carbide trench semiconductor device |
US9142662B2 (en) * | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9029945B2 (en) * | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
CN102194885B (zh) * | 2011-05-12 | 2013-06-26 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
US8772788B2 (en) * | 2011-05-30 | 2014-07-08 | Panasonic Corporation | Semiconductor element and method of manufacturing thereof |
JP2012253293A (ja) * | 2011-06-07 | 2012-12-20 | Sumitomo Electric Ind Ltd | 半導体装置 |
US8686439B2 (en) * | 2011-06-27 | 2014-04-01 | Panasonic Corporation | Silicon carbide semiconductor element |
EP2750198A4 (en) * | 2011-08-26 | 2015-04-15 | Nat Univ Corp Nara Inst | SiC SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME |
US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
CN103918079B (zh) | 2011-09-11 | 2017-10-31 | 科锐 | 包括具有改进布局的晶体管的高电流密度功率模块 |
US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
JP2013145770A (ja) * | 2012-01-13 | 2013-07-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
US8637922B1 (en) | 2012-07-19 | 2014-01-28 | Infineon Technologies Ag | Semiconductor device |
CN102832248A (zh) * | 2012-09-10 | 2012-12-19 | 西安电子科技大学 | 基于半超结的碳化硅mosfet及制作方法 |
US9006027B2 (en) | 2012-09-11 | 2015-04-14 | General Electric Company | Systems and methods for terminating junctions in wide bandgap semiconductor devices |
US8847238B2 (en) * | 2012-11-09 | 2014-09-30 | Panasonic Corporation | Semiconductor device which can withstand high voltage or high current and method for fabricating the same |
US9293558B2 (en) | 2012-11-26 | 2016-03-22 | Infineon Technologies Austria Ag | Semiconductor device |
US9530844B2 (en) * | 2012-12-28 | 2016-12-27 | Cree, Inc. | Transistor structures having reduced electrical field at the gate oxide and methods for making same |
US10115815B2 (en) | 2012-12-28 | 2018-10-30 | Cree, Inc. | Transistor structures having a deep recessed P+ junction and methods for making same |
US9012984B2 (en) | 2013-03-13 | 2015-04-21 | Cree, Inc. | Field effect transistor devices with regrown p-layers |
US9240476B2 (en) * | 2013-03-13 | 2016-01-19 | Cree, Inc. | Field effect transistor devices with buried well regions and epitaxial layers |
US9142668B2 (en) | 2013-03-13 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with buried well protection regions |
US9306061B2 (en) * | 2013-03-13 | 2016-04-05 | Cree, Inc. | Field effect transistor devices with protective regions |
US9748341B2 (en) | 2013-07-02 | 2017-08-29 | General Electric Company | Metal-oxide-semiconductor (MOS) devices with increased channel periphery |
US9024328B2 (en) | 2013-07-02 | 2015-05-05 | General Electric Company | Metal-oxide-semiconductor (MOS) devices with increased channel periphery and methods of manufacture |
WO2015010121A1 (en) * | 2013-07-19 | 2015-01-22 | Ramgoss, Inc. | Self-aligned gate buried channel field effect transistor |
US9768259B2 (en) | 2013-07-26 | 2017-09-19 | Cree, Inc. | Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling |
US9331197B2 (en) | 2013-08-08 | 2016-05-03 | Cree, Inc. | Vertical power transistor device |
US20150084063A1 (en) * | 2013-09-20 | 2015-03-26 | Cree, Inc. | Semiconductor device with a current spreading layer |
US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
US10868169B2 (en) | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
US10211304B2 (en) * | 2013-12-04 | 2019-02-19 | General Electric Company | Semiconductor device having gate trench in JFET region |
JP6179409B2 (ja) | 2014-01-24 | 2017-08-16 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
CN104319292A (zh) * | 2014-11-06 | 2015-01-28 | 株洲南车时代电气股份有限公司 | 一种新型碳化硅mosfet及其制造方法 |
DE102014117780B4 (de) | 2014-12-03 | 2018-06-21 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung |
US9577073B2 (en) | 2014-12-11 | 2017-02-21 | Infineon Technologies Ag | Method of forming a silicon-carbide device with a shielded gate |
DE102014119465B3 (de) | 2014-12-22 | 2016-05-25 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas |
US9466709B2 (en) | 2014-12-26 | 2016-10-11 | Fairchild Semiconductor Corporation | Silicon-carbide trench gate MOSFETs |
US9893176B2 (en) | 2014-12-26 | 2018-02-13 | Fairchild Semiconductor Corporation | Silicon-carbide trench gate MOSFETs |
US10340374B2 (en) * | 2015-09-25 | 2019-07-02 | Intel Corporation | High mobility field effect transistors with a retrograded semiconductor source/drain |
CN105185833B (zh) * | 2015-09-25 | 2020-01-03 | 国网智能电网研究院 | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 |
DE102016226237A1 (de) | 2016-02-01 | 2017-08-03 | Fuji Electric Co., Ltd. | Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung |
JP6115678B1 (ja) | 2016-02-01 | 2017-04-19 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
US10861931B2 (en) | 2016-12-08 | 2020-12-08 | Cree, Inc. | Power semiconductor devices having gate trenches and buried edge terminations and related methods |
US9887287B1 (en) | 2016-12-08 | 2018-02-06 | Cree, Inc. | Power semiconductor devices having gate trenches with implanted sidewalls and related methods |
US11489069B2 (en) | 2017-12-21 | 2022-11-01 | Wolfspeed, Inc. | Vertical semiconductor device with improved ruggedness |
US10615274B2 (en) | 2017-12-21 | 2020-04-07 | Cree, Inc. | Vertical semiconductor device with improved ruggedness |
DE102018103973B4 (de) | 2018-02-22 | 2020-12-03 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement |
DE102019111308A1 (de) | 2018-05-07 | 2019-11-07 | Infineon Technologies Ag | Siliziumcarbid halbleiterbauelement |
DE102018124740A1 (de) | 2018-10-08 | 2020-04-09 | Infineon Technologies Ag | Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements |
US10903322B2 (en) | 2018-11-16 | 2021-01-26 | Infineon Technologies Ag | SiC power semiconductor device with integrated body diode |
US10985248B2 (en) | 2018-11-16 | 2021-04-20 | Infineon Technologies Ag | SiC power semiconductor device with integrated Schottky junction |
US10586845B1 (en) | 2018-11-16 | 2020-03-10 | Infineon Technologies Ag | SiC trench transistor device and methods of manufacturing thereof |
DE102020004758A1 (de) * | 2019-08-30 | 2021-03-04 | Semiconductor Components Industries, Llc | Siliciumcarbid-feldeffekttransistoren |
US11139394B2 (en) * | 2019-08-30 | 2021-10-05 | Semiconductor Components Industries, Llc | Silicon carbide field-effect transistors |
US11355630B2 (en) | 2020-09-11 | 2022-06-07 | Wolfspeed, Inc. | Trench bottom shielding methods and approaches for trenched semiconductor device structures |
WO2024006912A1 (en) * | 2022-07-01 | 2024-01-04 | The Research Foundation For The State University Of New York | Metal oxide semiconductor field effect transistors (mosfet) with bottom p-wells and deep p-wells |
CN116469923B (zh) * | 2023-04-25 | 2023-10-20 | 南京第三代半导体技术创新中心有限公司 | 高可靠性沟槽型碳化硅mosfet器件及其制造方法 |
CN116884997B (zh) * | 2023-09-07 | 2023-12-22 | 珠海格力电子元器件有限公司 | 绝缘栅双极型晶体管及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267570A (ja) * | 2000-03-15 | 2001-09-28 | Mitsubishi Electric Corp | 半導体装置及び半導体装置製造方法 |
JP2003069042A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003152182A (ja) * | 2001-11-14 | 2003-05-23 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
JP2005005655A (ja) * | 2002-06-28 | 2005-01-06 | Internatl Rectifier Corp | Mosゲート半導体デバイス |
JP2009117593A (ja) * | 2007-11-06 | 2009-05-28 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5440160A (en) * | 1992-01-28 | 1995-08-08 | Thunderbird Technologies, Inc. | High saturation current, low leakage current fermi threshold field effect transistor |
IT1272567B (it) * | 1992-09-15 | 1997-06-23 | Int Rectifier Corp | Dispositivo transistore di potenza, dotato di una regione ultraprofonda a concentrazione maggiorata |
US5561302A (en) * | 1994-09-26 | 1996-10-01 | Motorola, Inc. | Enhanced mobility MOSFET device and method |
US6075259A (en) * | 1994-11-14 | 2000-06-13 | North Carolina State University | Power semiconductor devices that utilize buried insulating regions to achieve higher than parallel-plane breakdown voltages |
US5688725A (en) | 1994-12-30 | 1997-11-18 | Siliconix Incorporated | Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance |
KR100199997B1 (ko) * | 1995-09-06 | 1999-07-01 | 오카메 히로무 | 탄화규소 반도체장치 |
US6573534B1 (en) * | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
US5742076A (en) * | 1996-06-05 | 1998-04-21 | North Carolina State University | Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance |
JP3719323B2 (ja) | 1997-03-05 | 2005-11-24 | 株式会社デンソー | 炭化珪素半導体装置 |
US6057558A (en) * | 1997-03-05 | 2000-05-02 | Denson Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
US6465842B2 (en) * | 1998-06-25 | 2002-10-15 | Kabushiki Kaisha Toshiba | MIS semiconductor device and method of fabricating the same |
US6724053B1 (en) | 2000-02-23 | 2004-04-20 | International Business Machines Corporation | PMOSFET device with localized nitrogen sidewall implantation |
US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
US6921939B2 (en) | 2000-07-20 | 2005-07-26 | Fairchild Semiconductor Corporation | Power MOSFET and method for forming same using a self-aligned body implant |
US6586833B2 (en) * | 2000-11-16 | 2003-07-01 | Silicon Semiconductor Corporation | Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines |
JP4830213B2 (ja) * | 2001-05-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP3973395B2 (ja) * | 2001-10-16 | 2007-09-12 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
CN100573910C (zh) * | 2003-06-05 | 2009-12-23 | 三菱电机株式会社 | 半导体器件及其制造方法 |
US7709403B2 (en) * | 2003-10-09 | 2010-05-04 | Panasonic Corporation | Silicon carbide-oxide layered structure, production method thereof, and semiconductor device |
TWI256676B (en) | 2004-03-26 | 2006-06-11 | Siliconix Inc | Termination for trench MIS device having implanted drain-drift region |
SE527205C2 (sv) * | 2004-04-14 | 2006-01-17 | Denso Corp | Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid |
JP2006100365A (ja) | 2004-09-28 | 2006-04-13 | Nissan Motor Co Ltd | 半導体装置 |
JP4899405B2 (ja) | 2004-11-08 | 2012-03-21 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2006228906A (ja) * | 2005-02-16 | 2006-08-31 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2006344759A (ja) * | 2005-06-08 | 2006-12-21 | Sharp Corp | トレンチ型mosfet及びその製造方法 |
JP4957005B2 (ja) | 2006-01-31 | 2012-06-20 | 富士電機株式会社 | 炭化珪素半導体素子の製造方法 |
JP5194380B2 (ja) | 2006-04-28 | 2013-05-08 | 日産自動車株式会社 | 半導体装置 |
JP5306193B2 (ja) * | 2006-06-29 | 2013-10-02 | クリー インコーポレイテッド | p型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 |
KR101529331B1 (ko) * | 2006-08-17 | 2015-06-16 | 크리 인코포레이티드 | 고전력 절연 게이트 바이폴라 트랜지스터 |
US7476932B2 (en) * | 2006-09-29 | 2009-01-13 | The Boeing Company | U-shape metal-oxide-semiconductor (UMOS) gate structure for high power MOS-based semiconductor devices |
US7589377B2 (en) * | 2006-10-06 | 2009-09-15 | The Boeing Company | Gate structure with low resistance for high power semiconductor devices |
US7598567B2 (en) * | 2006-11-03 | 2009-10-06 | Cree, Inc. | Power switching semiconductor devices including rectifying junction-shunts |
US7989882B2 (en) * | 2007-12-07 | 2011-08-02 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
-
2007
- 2007-12-07 US US11/952,447 patent/US7989882B2/en active Active
-
2008
- 2008-12-04 JP JP2008310327A patent/JP5457017B2/ja active Active
- 2008-12-05 EP EP13161683.1A patent/EP2615642A1/en not_active Ceased
- 2008-12-05 EP EP08170802A patent/EP2068363A3/en not_active Ceased
-
2011
- 2011-06-24 US US13/167,806 patent/US8211770B2/en active Active
-
2012
- 2012-05-29 US US13/482,311 patent/US9064710B2/en active Active
-
2013
- 2013-01-17 JP JP2013006010A patent/JP2013065907A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267570A (ja) * | 2000-03-15 | 2001-09-28 | Mitsubishi Electric Corp | 半導体装置及び半導体装置製造方法 |
JP2003069042A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003152182A (ja) * | 2001-11-14 | 2003-05-23 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
JP2005005655A (ja) * | 2002-06-28 | 2005-01-06 | Internatl Rectifier Corp | Mosゲート半導体デバイス |
JP2009117593A (ja) * | 2007-11-06 | 2009-05-28 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005236A (ja) * | 2015-06-05 | 2017-01-05 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
JP2017059570A (ja) * | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110250737A1 (en) | 2011-10-13 |
US9064710B2 (en) | 2015-06-23 |
US20090146154A1 (en) | 2009-06-11 |
EP2615642A1 (en) | 2013-07-17 |
US7989882B2 (en) | 2011-08-02 |
JP2013065907A (ja) | 2013-04-11 |
JP5457017B2 (ja) | 2014-04-02 |
EP2068363A2 (en) | 2009-06-10 |
US20120235164A1 (en) | 2012-09-20 |
EP2068363A3 (en) | 2010-06-02 |
US8211770B2 (en) | 2012-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5457017B2 (ja) | A面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタおよびmosfet、ならびにトランジスタの形成方法 | |
US9064840B2 (en) | Insulated gate bipolar transistors including current suppressing layers | |
US7915617B2 (en) | Semiconductor device | |
US6888195B2 (en) | Semiconductor device with alternating conductivity type layers having different vertical impurity concentration profiles | |
US9093493B2 (en) | Wide bandgap insulated gate semiconductor device | |
JP3385938B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP6475635B2 (ja) | ゲート酸化膜層において電界を低下させた半導体デバイス | |
JP4564510B2 (ja) | 電力用半導体素子 | |
JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
US10347735B2 (en) | Semiconductor device with lifetime killers and method of manufacturing the same | |
US10886396B2 (en) | Transistor structures having a deep recessed P+ junction and methods for making same | |
EP2705527B1 (en) | Field effect transistor devices with low source resistance | |
JP2020092272A (ja) | トレンチ下部にオフセットを有するSiC半導体デバイス | |
JP2018164081A (ja) | 炭化ケイ素半導体デバイス及びその製造方法 | |
US20090072242A1 (en) | Insulated Gate Bipolar Conduction Transistors (IBCTS) and Related Methods of Fabrication | |
JP2011503871A (ja) | メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス | |
JP2008503894A (ja) | 炭化ケイ素デバイスおよびその作製方法 | |
US11031463B2 (en) | Silicon carbide semiconductor device | |
US10199457B2 (en) | Silicon carbide semiconductor device | |
US9029945B2 (en) | Field effect transistor devices with low source resistance | |
JP3415340B2 (ja) | 炭化珪素半導体装置 | |
CN113410284A (zh) | 碳化硅半导体结构和碳化硅半导体器件 | |
US11437470B2 (en) | Silicon carbide semiconductor component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120326 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120620 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120625 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120709 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130124 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140109 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5457017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |