JP2006032457A - ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 - Google Patents

Abstract

【課題】 ｎ型ＳｉＣに対して良好なオーミック接触を得ることができるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供することを目的とする。
【解決手段】 第１の主面と該第１の主面に背向する第２の主面とを有するｎ^＋型ＳｉＣ基板１１と、第２の主面上に形成されたエピタキシャル層１３と、エピタキシャル層１３上に形成されると共に、エピタキシャル層１３とオーミック接触した電極１４とを有することを特徴とする。
【選択図】 図１

Description

本発明は、ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法に関するものである。

炭化珪素（以下「ＳｉＣ」と称する）は広いバンドギャップ及び高い最大電界強度を持つため、シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。このため、大電力、高耐圧の電力用デバイスへの応用が展開されている。特に、ショットキーダイオード（ＳＢＤ）、縦型ＭＯＳＦＥ素子が期待されている。しかしながら、ＳｉＣについての適切なオーミック電極構造はまだなく、オーミック電極による電圧降下が大きいため、ＳｉＣの電力用素子はまだ実用に至っていない。

また、従来においては、ＳｉＣ基板裏面とオーミック電極との間の接触抵抗を下げるために、そのＳｉＣ基板の裏面にイオンを注入して不純物濃度を高めるというものがある（例えば、特許文献１参照）。
特開２００３−８６８１６号公報

しかしながら、上記特許文献１記載の技術では、非常に高いエネルギー（例えば数ＭｅＶ）でイオン注入しておかないと、後工程の熱酸化プロセスでそのイオン注入層が消失しまう。すなわち、ＳｉＣ基板では、裏面の酸化速度が表面と比べて約１０倍も速いので、その裏面に形成されたイオン注入層のほとんどが熱酸化プロセスで消失してしまうおそれがある。さらに、特許文献１記載の技術では、ＳｉＣ基板にイオン注入欠陥が生じ、これが残留して抵抗となる。これらにより、特許文献１記載の技術は、上記オーミック電極の接触抵抗の低減としてあまり有効ではないという問題点がある。

また、現状のＳｉＣダイオードなどの電極構造は、窒素を多量（約８×１０^１８［ｃｍ^―３］）ドープしたバルク基板を鏡面研磨した面に、電極が形成されることが多い。そしてＳｉＣ基板の裏面が鏡面仕上げであると、オーミック電極をその裏面に形成する際の接触抵抗は高くなる。この接触抵抗を下げようとしてバルク基板中に多量の窒素をドープすると、熱処理によってそのバルク基板全体が「反る」という別の問題が発生する。

本発明は、上記事情に鑑みてなされたもので、ｎ型ＳｉＣに対して良好なオーミック接触を得ることができるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供することを目的とする。
また、本発明は、鏡面加工されたｎ型ＳｉＣ基板に対して、窒素などの不純物をイオン注入することなく、良好なオーミック接触が得られるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供することを目的とする。
また、本発明は、ｎ型ＳｉＣ基板について、「反り」が生じることを抑えながら、良好なオーミック接触が得られるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供することを目的とする。

本発明は、上記の課題を解決するためになされたもので、第１の主面と該第１の主面に背向する第２の主面とを有するｎ型ＳｉＣ基板と、前記第２の主面上に形成されたエピタキシャル層と、前記エピタキシャル層上に形成されると共に、該エピタキシャル層とオーミック接触した電極とを有することを特徴とするＳｉＣ半導体装置である。

請求項２に記載の発明は、請求項１に記載のＳｉＣ半導体装置において、前記第２の主面が鏡面加工されていることを特徴とする。

請求項３に記載の発明は、請求項１又は２に記載のＳｉＣ半導体装置において、前記エピタキシャル層に含まれる不純物の濃度が、前記ｎ型ＳｉＣ基板に含まれる不純物の濃度よりも高いことを特徴とする。

請求項４に記載の発明は、請求項１又は２に記載のＳｉＣ半導体装置において、前記エピタキシャル層に含まれる不純物の濃度が、前記ｎ型ＳｉＣ基板に含まれる不純物の濃度よりも高く、且つ、７×１０^２０［ｃｍ^―３］よりも低いことを特徴とする。

請求項５に記載の発明は、請求項１又は２に記載のＳｉＣ半導体装置において、前記エピタキシャル層に含まれる不純物の濃度は、８×１０^１８［ｃｍ^―３］よりも高く、且つ、７×１０^２０［ｃｍ^―３］よりも低いことを特徴とする。

請求項６に記載の発明は、請求項１から５のいずれか一項に記載のＳｉＣ半導体装置において、前記エピタキシャル層の厚さが、０．０１μｍから５０μｍまでの範囲内の値であることを特徴とする。

請求項７に記載の発明は、請求項１から５のいずれか一項に記載のＳｉＣ半導体装置において、前記エピタキシャル層の厚さが、０．１μｍから１μｍまでの範囲内の値であることを特徴とする。

請求項８に記載の発明は、請求項１から７のいずれか一項に記載のＳｉＣ半導体装置において、前記エプタキシャル層に含まれる不純物が、窒素、燐、砒素、アンチモンのうちのいずれか一つ以上からなることを特徴とする。

本発明は上記の課題を解決するためになされたもので、請求項９に記載の発明は、ｎ型ＳｉＣ基板の一方面に、該ｎ型ＳｉＣ基板の不純物濃度よりも高い不純物濃度のエピタキシャル層を、エピタキシャル成長により形成し、前記エピタキシャル層にオーミック接触した電極を形成することを特徴とするＳｉＣ半導体装置の製造方法である。

請求項１０に記載の発明は、請求項９に記載のＳｉＣ半導体装置の製造方法において、前記エピタキシャル層が、鏡面仕上げを施された前記ｎ型ＳｉＣ基板の一方面に形成されることを特徴とする。

本発明によれば、ｎ型ＳｉＣ基板上に形成されたエピタキシャル層とそのエピタキシャル層上に形成された電極との間で低抵抗なオーミック接触を得ることができる。したがってｎ型ＳｉＣ基板と電極との間の抵抗を低減することができる。
また、本発明によれば、鏡面加工されたｎ型ＳｉＣ基板に対して、窒素などの不純物をイオン注入することなく、良好なオーミック接触を得ることができる。
また、本発明によれば、窒素などをイオン注入することをせずに、ｎ型ＳｉＣ基板に高濃度のエピタキシャル層を形成し、そのエピタキシャル層の上に電極を形成するので、ｎ型ＳｉＣ基板の「反り」の発生を抑えながら、ｎ型ＳｉＣ基板に対して良好なオーミック接触を得ることができる。

以下、図面を参照して、本発明を実施するための最良の形態について説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。本ＳｉＣ半導体装置１０は、ｎ^＋型ＳｉＣ基板１１と、ｎ^＋型ＳｉＣ基板１１の上面（第１の主面）に形成された低濃度ドリフト層（ｎ⁻型ＳｉＣ）１２と、ｎ^＋型ＳｉＣ基板１１における上面に背向する裏面（第２の主面）に形成されたエピタキシャル層（ｎ^＋＋型ＳｉＣ）１３と、エピタキシャル層１３の裏面に形成された電極１４とを有する。ここで、電極１４はエピタキシャル層１３にオーミック接触している。この構成について具体的に説明する。

ｎ^＋型ＳｉＣ基板１１の裏面は鏡面加工されており、ｎ^＋型ＳｉＣ基板１１の反りの低減が図られている。ｎ^＋型ＳｉＣ基板１１は、高濃度に不純物を含んだｎ型の低抵抗ＳｉＣである。ｎ^＋型ＳｉＣ基板１１の不純物濃度は、例えば５×１０^１８〜８×１０^１８［ｃｍ^―３］とする。ｎ^＋型ＳｉＣ基板１１の不純物としては、例えばＮ（窒素）を用いる。また、ｎ^＋型ＳｉＣ基板１１の厚みは、例えば３５０μｍとする。

低濃度ドリフト層（ｎ⁻型ＳｉＣ）１２は、低濃度に不純物を含んだｎ型の高抵抗ＳｉＣである。低濃度ドリフト層１２は、エピタキシャル法で形成されたものであり、不純物として例えば窒素を用いる。また、低濃度ドリフト層１２の不純物濃度は、例えば１０^１６［ｃｍ^―３］とする。低濃度ドリフト層１２の厚みは、例えば１０μｍとする。

エピタキシャル層１３はエピタキシャル法で形成されたものである。そして、エピタキシャル層１３は、ｎ^＋型ＳｉＣ基板１１よりも高濃度に不純物を含んだｎ型の低抵抗ＳｉＣである。これにより、エピタキシャル層１３の比抵抗［Ω−ｃｍ］は、ｎ^＋型ＳｉＣ基板１１の比抵抗［Ω−ｃｍ］よりも小さい。エピタキシャル層１３の不純物濃度は、例えば８×１０^１８〜７×１０^２０［ｃｍ^―３］の範囲とする。これは、良好なオーミック接触の形成と製造上の制限とによるものである。

エピタキシャル層１３の不純物（固溶限）としては、例えば、Ｎ（窒素）、Ｐ（燐）、Ａｓ（砒素）、Ｓｂ（アンチモン）などが挙げられる。これらのＮ、Ｐ、Ａｓ、Ｓｂを合わせてエピタキシャル法を行うことで、非常に高い不純物濃度を得ることができ、エピタキシャル層１３の比抵抗をより低減することができる。これは、ＳｉＣの不純物濃度を上げるほど、そのＳｉＣの比抵抗［Ω−ｃｍ^２］が低くなるからである。エピタキシャル層１３の不純物濃度は、例えばＮ：６．５×１０^２０［ｃｍ^―３］と、Ｐ：４．８×１０^１８［ｃｍ^―３］と、Ａｓ：５×１０^１６［ｃｍ^―３］と、Ｓｂ：８．０×１０^１６［ｃｍ^―３］とを合わせたものとする。

さらに、エピタキシャル層１３は、エピタキシャル層１３自身及びｎ^＋型ＳｉＣ基板１１などで「反り」が生じることを回避するために、なるべく薄いことが好ましい。エピタキシャル層１３の厚みは、例えば０．０１μｍ〜５０μｍまでの範囲とする。また、製造容易性の観点などから、エピタキシャル層１３の厚みは０．１μｍ〜１μｍまでの範囲としてもよい。

これらにより、本実施形態のＳｉＣ半導体装置１０によれば、ｎ^＋型ＳｉＣ基板１１の裏面に不純物濃度の高いエピタキシャル層１３を形成し、このエピタキシャル層１３上に電極１４を形成しているので、ｎ^＋型ＳｉＣ基板１１の反りを発生させることなく、ｎ^＋型ＳｉＣ基板１１と電極１４との間で低抵抗なオーミック接触を得ることができる。

特に、ｎ^＋型ＳｉＣ基板１１の裏面が鏡面仕上げされている場合、この裏面上に直接電極を形成すると、その裏面と電極間の接触抵抗は高くなる。上記鏡面仕上げは、ｎ^＋型ＳｉＣ基板１１の反りを防ぐことなどのために行うものである。そこで、本ＳｉＣ半導体装置１０では、鏡面仕上げされたｎ^＋型ＳｉＣ基板１１の裏面にエピタキシャル層１３を形成し、このエピタキシャル層１３上に電極１４を形成しているので、ｎ^＋型ＳｉＣ基板１１の反りをさらに抑止しながら、ｎ^＋型ＳｉＣ基板１１と電極１４との間で低抵抗なオーミック接触を得ることができる。

また、本ＳｉＣ半導体装置１０では、イオン注入ではなく、エピタキシャル法によって不純物濃度の高いエピタキシャル層１３を形成している。これにより、本実施形態によれば、所望の不純物濃度及び厚みをもつエピタキシャル層１３を簡便に形成することができる。また本実施形態では、イオン注入欠陥が残留することもないので、簡便に且つ効果的に、ｎ^＋型ＳｉＣ基板１１の裏面に低抵抗なオーミック接触を得ることができる。

図２は、ＳｉＣ基板の不純物濃度とそのＳｉＣ基板の反り量との関係例を示す図である。図２に示すように、不純物濃度Ｎ_Ｄが８×１０^１８［ｃｍ^―３］よりも大きい範囲では、不純物濃度Ｎ_Ｄが大きくなるほど反り量も指数関数的に大きくなっていく。したがって、ｎ^＋型ＳｉＣ基板１１の不純物濃度を８×１０^１８［ｃｍ^―３］よりも大きくすると、熱処理によって反りが発生してしまい、好ましいＳｉＣ基板とはならない。

図３は、ＳｉＣ基板の不純物濃度とそのＳｉＣ基板の抵抗との関係例を示す図である。図３に示すように、不純物濃度Ｎ_Ｄが大きくなるほど抵抗は指数関数的に小さくなっていく。そして、不純物濃度Ｎ_Ｄが８×１０^１８［ｃｍ^―３］よりも高くなると、実用可能な抵抗値となり、不純物濃度Ｎ_Ｄが７×１０^２０［ｃｍ^―３］近くでは非常に好ましい抵抗値となる。

本実施形態のＳｉＣ半導体装置１０は、ｎ^＋型ＳｉＣ基板１１の不純物濃度を５×１０^１８〜８×１０^１８［ｃｍ^―３］として、ｎ^＋型ＳｉＣ基板１１と比べて薄いエピタキシャル層１３の不純物濃度を８×１０^１８［ｃｍ^―３］〜７×１０^２０［ｃｍ^―３］としている。これにより、ｎ^＋型ＳｉＣ基板１１に反りを発生させることなく、電極１４において低抵抗なオーミック接触を得ることができる。

（第２実施形態）
図４は、本発明の第２実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。本実施形態のＳｉＣ半導体装置２０と第１実施形態のＳｉＣ半導体装置１０との相違点は、電極１４の構造とその電極１４の製造方法である。その他の構成及び製造方法は第１実施形態のＳｉＣ半導体装置と同様である。以下、具体的に説明する。

本ＳｉＣ半導体装置２０は、ｎ^＋型ＳｉＣ基板１１と、低濃度ドリフト層（ｎ⁻型ＳｉＣ）１２と、エピタキシャル層（ｎ^＋＋型ＳｉＣ）１３と、エピタキシャル層１３の裏面に形成された電極１４とを有する。ここで、ｎ^＋型ＳｉＣ基板１１、低濃度ドリフト層１２及びエピタキシャル層１３は、それぞれ第１実施形態のｎ^＋型ＳｉＣ基板１１、低濃度ドリフト層１２及びエピタキシャル層１３と同一のものとする。

電極１４は、エピタキシャル層１３の裏面に形成されてなる第１の貴金属膜１４ａと、第１の貴金属膜１４ａの裏面に形成されてなる耐熱金属膜１４ｂと、耐熱金属膜１４ｂの裏面に形成されてなる第２の貴金属膜１４ｃとを有して構成されている。

エピタキシャル層１３の裏面は、鏡面加工されているものとしてもよい。第１の貴金属膜１４ａは、長周期型の周期表における１ｂ族と８族のＦｅ列以外とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなるものとする。すなわち、第１の貴金属膜１４ａは、Ｃｕ、Ａｇ、Ａｕ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｉｒ、Ｐｔのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。例えば、第１の貴金属膜１４ａとしては、Ｎｉ、Ａｕ、Ｐｔ、Ｉｒのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。そして、第１の貴金属膜１４ａとしては、特にＮｉ又はＮｉ−Ｃｕ合金膜が好ましい。

耐熱金属膜１４ｂとしては、炭素と結合して導電性炭化物を形成する金属元素及びそれらの合金を適用する。そこで、耐熱金属膜１４ｂは、長周期型の周期表における４ａ族と５ａ族と６ａ族と７ａ族と８族のＦｅ列とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなるものとする。すなわち、耐熱金属膜１４ｂは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｔｃ、Ｒｅ、Ｆｅ、Ｒｕ、Ｏｓのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。例えば、耐熱金属膜１４ｂとしては、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｆｅのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。そして、耐熱金属膜１４ｂとしては、例えばＴｉを適用する。

第２の貴金属膜１４ｃは、長周期型の周期表における１ｂ族と８族のＦｅ列以外とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなるものとする。すなわち、第２の貴金属膜１４ｃは、Ｃｕ、Ａｇ、Ａｕ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｉｒ、Ｐｔのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。例えば、第２の貴金属膜１４ｃとしては、Ｎｉ、Ａｕ、Ｐｔ、Ｉｒのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。そして、第２の貴金属膜１４ｃとしては、例えばＮｉ又はＮｉ−Ｃｕ合金膜を適用する。

次に、電極１４の形成方法例について図４を参照して説明する。先ず、エピタキシャル層１３の裏面に、Ｎｉ膜又はＮｉ−Ｃｕ合金膜を蒸着することで、第１の貴金属膜１４ａを形成する。次いで、第１の貴金属膜１４ａ上に、Ｔｉを蒸着することで、耐熱金属膜１４ｂを形成する。次いで、耐熱金属膜１４ｂ上に、Ｎｉ膜又はＮｉ−Ｃｕ合金膜を蒸着することで、第２の貴金属膜１４ｃを形成する。次いで、この状態において、９６０℃から１０００℃までの範囲で加熱処理する。この加熱処理としては、真空中において１０００℃で２分間の加熱処理を行う。これにより、第１の貴金属膜１４ａ、耐熱金属膜１４ｂ及び第２の貴金属膜１４ｃは電極膜（電極１４）となって、エピタキシャル層１３と確実にオーミック接触し、図４に示すＳｉＣ半導体素子２０が完成する。

これらにより、本実施形態のＳｉＣ半導体装置２０及びその製造方法によれば、電極１４をなす第１の貴金属膜１４ａ、耐熱金属膜１４ｂ及び第２の貴金属膜１４ｃとエピタキシャル層１３とが確実にかつ良好にオーミック接触する構造とすることができる。

また、本実施形態によれば、加熱処理において、エピタキシャル層１３と第１の貴金属膜１４ａ（例えばＮｉ）とが、｛ＳｉＣ＋Ｎｉ → Ｎｉ−Ｓｉ化合物＋Ｃ（炭素）｝というように化学反応して、炭素が発生しても、その炭素と耐熱金属膜１４ｂ（例えばＴｉ）とが結合して導電性炭化物となる。したがって、本実施形態のＳｉＣ半導体装置２０及びその製造方法によれば、製造工程において黒鉛を生じさせず、クリーンルームの汚染を回避でき、且つｎ^＋型ＳｉＣ基板１１に対して、より良好なオーミック接触を得ることができる。

さらに、本実施形態によれば、第２の貴金属膜１４ｃを電極１４の最表面層としているので、電極１４に酸が侵入することを第２の貴金属膜１４ｃにより大幅に低減でき、電極１４が腐食することを回避できる。

（応用例）
次に、上記実施形態の応用例について図５及び図６を参照して説明する。
図５は、上記実施形態のＳｉＣ半導体装置１０，２０を構成要素としたＳｉＣショットキーダイオードの基本的な構造を示す断面図である。本ＳｉＣショットキーダイオード３０は、ｎ^＋型ＳｉＣ層３１と、ｎ^＋＋型ＳｉＣ層３１ａと、ｎ⁻型ＳｉＣ層３２と、ｐ型ＳｉＣ層３３と、裏面オーミック電極３４と、半田接合用金属３５と、絶縁物３６と、ショットキー電極３７と、引出し電極３８とを有して構成されている。

ここで、ｎ^＋＋型ＳｉＣ層３１ａは、上記実施形態のエピタキシャル層１３に相当する。そして、ｎ^＋型ＳｉＣ層３１は、上記実施形態のｎ^＋型ＳｉＣ基板１１に相当する。ｎ⁻型ＳｉＣ層３２は、上記実施形態の低濃度ドリフト層１２に相当する。裏面オーミック電極３４は、上記実施形態の電極１４に相当する。

ｎ^＋型ＳｉＣ層３１は、高濃度に不純物を含んだｎ型の低抵抗ＳｉＣである。ｎ⁻型ＳｉＣ層３２は、ｎ^＋型ＳｉＣ層３１の表面に形成されており、低濃度に不純物を含んだｎ型の高抵抗ＳｉＣである。ｐ型ＳｉＣ層３３は、ｎ⁻型ＳｉＣ層３２の表面にリング形状に形成されており、Ａｌ又はＢをイオン注入した後、１５００℃以上に加熱して形成することができる。

ｎ^＋＋型ＳｉＣ層３１ａは、ｎ^＋型ＳｉＣ層３１の裏面にエピタキシャル法で形成されたものであり、ｎ^＋型ＳｉＣ層３１よりも高濃度に不純物を含んだｎ型の低抵抗ＳｉＣである。裏面オーミック電極３４は、ｎ^＋＋型ＳｉＣ層３１ａの裏面に形成されており、第１実施形態の電極１４、又は第２実施形態の電極１４（第１の貴金属膜１４ａ、耐熱金属膜１４ｂ、第２の貴金属膜１４ｃ）で構成されている。したがって、裏面オーミック電極３４は、例えばNi/Ti/Ni積層構造を焼鈍したものとする。

絶縁物３６は、ｎ⁻型ＳｉＣ層３２の表面の一部上及びｐ型ＳｉＣ層３３の表面の一部上にリング形状に形成されており、リング形状のｐ型ＳｉＣ層３３の外周縁上に配置されている。そして、絶縁物３６は、酸化珪素、窒化珪素又はポリイミドなどからなる。ショットキー電極３７は、ｎ⁻型ＳｉＣ層３２の表面の一部上、ｐ型ＳｉＣ層３３の表面の一部上及び絶縁物３６上に渡って形成されている。そして、ショットキー電極３７は、Ｔｉ、Ｍｏ、Ｎｉなどからなる。引出し電極３８は、ショットキー電極３８上に形成されており、Ａｌ、Ｎｉ、Ａｕなどからなる。

図６は、上記実施形態のＳｉＣ半導体装置１０，２０の構成要素としたＳｉＣショットキーダイオードの他の例を示す断面図である。本ＳｉＣショットキーダイオード４０は、ｎ^＋型ＳｉＣ層４１と、ｎ^＋＋型ＳｉＣ層４１ａと、ｎ⁻型ＳｉＣ層４２と、ｐ型ＳｉＣ層４３と、裏面オーミック電極４４と、半田接合用金属４５と、絶縁物４６と、ショットキー電極４７と、引出し電極４８とを有して構成されている。

本ＳｉＣショットキーダイオード４０では、絶縁物４６、ショットキー電極４７及び引出し電極４８の形状・配置が図５に示すＳｉＣショットキーダイオード３０の絶縁物３６、ショットキー電極３７及び引出し電極３８の形状・配置と異なっている。ＳｉＣショットキーダイオード４０におけるその他の構成は、ＳｉＣショットキーダイオード３０と同一とすることができる。すなわち、ｎ^＋型ＳｉＣ層４１がｎ^＋型ＳｉＣ層３１に対応し、ｎ^＋＋型ＳｉＣ層４１ａがｎ^＋＋型ＳｉＣ層３１ａに対応し、ｎ⁻型ＳｉＣ層４２がｎ⁻型ＳｉＣ層３２に対応し、ｐ型ＳｉＣ層４３がｐ型ＳｉＣ層３３に対応し、裏面オーミック電極４４が裏面オーミック電極３４に対応し、半田接合用金属４５が半田接合金属３５に対応し、絶縁物４６が絶縁膜３６に対応し、ショットキー電極４７がショットキー電極３７に対応し、引出し電極４８が引出し電極３８に対応する。

次に、ＳｉＣショットキーダイオード４０の製造方法について、図７から図１１を参照して説明する。図７から図１１はＳｉＣショットキーダイオード４０の製造工程を示す断面図である。
先ず、図７に示すように、先ず、シリーズ抵抗を下げる低抵抗のｎ^＋型ＳｉＣ層４１の裏面に、ｎ^＋型ＳｉＣ層４１よりも不純物濃度の高いｎ^＋＋型ＳｉＣ層４１ａをエピタキシャル成長により形成する。このｎ^＋＋型ＳｉＣ層４１ａが第１及び第２実施形態のエピタキシャル層１３に相当する。したがって、このｎ^＋＋型ＳｉＣ層４１ａの形成により、「反り」を発生させることなく、裏面側の電極（裏面オーミック電極４４、半田接合用金属４５）のオーミック接触を向上させることができる。
次いで、ｎ^＋型ＳｉＣ層４１の表面に、耐圧を確保するのに必要な不純物濃度と厚さとを持つ高抵抗のｎ⁻型ＳｉＣ層４２をエピタキシャル法で形成する。

次いで、図８に示すように、ｎ⁻型ＳｉＣ層４２にＡｌ（又はＢなど）をイオン注入し、その後１５００℃以上の熱処理を施すことで、ｐ型ＳｉＣ４３を形成する。このｐ型ＳｉＣ４３の形成は、具体的には次のように行う。先ず、ｎ⁻型ＳｉＣ層４２の表面に、ＳｉＯ_２をＣＶＤによって堆積する。次いで、写真工程により、ＳｉＯ_２上にフォトレジストを形成し、そのフォトレジストにおけるｐ型ＳｉＣ４３の形成位置に対応する部分を除去する。この状態でＳｉＯ_２をエッチングすることにより、ＳｉＯ_２におけるｐ型ＳｉＣ４３の形成位置に対応する部分を除去し、その部分のｎ⁻型ＳｉＣ層４２を露出させる。その後、残りのフォトレジストを除去する。その後、ｎ⁻型ＳｉＣ層４２の露出部位からそのｎ⁻型ＳｉＣ層４２の中に、例えばＡｌをイオン注入する。その後、注入された不純物を活性化するために、１５００℃以上の熱処理を施す。この熱処理により、ｐ型ＳｉＣ４３が完成する。

次いで、図９に示すように、ｎ^＋＋型ＳｉＣ層４１ａの裏面に、裏面オーミック電極４４を形成する。具体的には次のように行う。先ず、全体的に酸化し、表面、裏面及び側面に酸化膜４３ｂを設ける。その後、ｎ^＋＋型ＳｉＣ層４１ａの裏面の酸化膜だけ除去する。その後、ｎ^＋＋型ＳｉＣ層４１ａの裏面に、例えばＮｉ／Ｔｉ／Ｎｉを蒸着により堆積する。その後、真空中において１０００℃で加熱処理する。これにより、ｎ^＋＋型ＳｉＣ層４１ａの裏面に対して確実に且つ良好にオーミック接触する裏面オーミック電極４４が完成する。

次いで、図１０に示すように、絶縁物４６、ショットキー電極４７及び引出電極４８を形成する。具体的には先ず、前工程により形成され、ｎ⁻型ＳｉＣ層４２の表面及び側面などにまだ残っている酸化膜４３ｂを除去する。その後、ｎ⁻型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面全体に、ショットキー電極４７としてＴｉをスパッタリング法にて堆積する。そして、ショットキー電極４７をパターニングして、ｎ⁻型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面における外縁近傍の一部を露出させる。その後、ショットキー電極４７上と、ｎ⁻型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面における露出部上とに、全体的にＡｌを堆積する。そのＡｌの外縁近傍を除去するようにパターニングして引出し電極４８とする。その後、ｎ⁻型ＳｉＣ層４２、ｐ型ＳｉＣ層４３及び引出し電極４８の表面全体に、ポリイミドなどの絶縁物を堆積し、その絶縁物の中央領域について除去するパターニングをすることで絶縁物４６を形成する。このパターニングで引出し電極４８が露出する。

次いで、図１１に示すように、半田接合用金属４５を形成する。例えば、裏面オーミック電極４４の裏面全体に、その裏面オーミック電極４４側からみてＴｉ膜４５ａ、Ｎｉ膜４５ｂ、Ａｇ膜４５ｃの順に積層された３層膜を形成することで、半田接合用金属４５とする。これらにより、ＳｉＣショットキーダイオード４０が完成する。

これらにより、ＳｉＣショットキーダイオード３０，４０によれば、ｎ^＋型ＳｉＣ層４１の裏面に高濃度のｎ^＋＋型ＳｉＣ層４１ａをエピタキシャル成長させているので、その裏面（裏面オーミック電極３４及び裏面オーミック電極４４）に低抵抗なオーミック接触を得ることができる。さらに、ＳｉＣショットキーダイオード３０，４０によれば、裏面オーミック電極３４及び裏面オーミック電極４４に、Ni/Ti/Ni積層構造を焼鈍したものを適用しているので、裏面オーミック電極３４（又は裏面オーミック電極４４）とｎ^＋型ＳｉＣ層３１（４１）とがさらに確実にかつ良好にオーミック接触する構造とすることができる。そこで、ＳｉＣショットキーダイオード３０，４０は、「反り」の発生を回避しながら、オン抵抗を低減でき、高速動作についての特性を改善することもできる。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。

例えば、上記実施形態では、ｎ^＋型ＳｉＣ基板１１の裏面は鏡面加工されているものとしたが、本発明はこれに限定されるものではなく、ｎ^＋型ＳｉＣ基板１１の裏面は鏡面加工されていなくともよい。

また、本発明に係るＳｉＣ半導体装置及びその製造方法は、ＳｉＣショットキーダイオードのみならず、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＳＩＴ、サイリスタ、ＩＧＢＴなどの各種半導体装置のオーミック電極に適用することができる。

本発明の第１実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。 ＳｉＣ基板における不純物濃度と反りとの関係例を示す図である。 ＳｉＣ基板における不純物濃度と抵抗との関係例を示す図である。 本発明の第２実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。 本発明の実施形態に係るＳｉＣショットキーダイオードを示す断面図である。 本発明の実施形態に係るＳｉＣショットキーダイオードを示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。

符号の説明

１０，２０…ＳｉＣ半導体装置、１１…ｎ^＋型ＳｉＣ基板、１２…低濃度ドリフト層、１３…エピタキシャル層、１４…電極

Claims (10)

1. 第１の主面と該第１の主面に背向する第２の主面とを有するｎ型ＳｉＣ基板と、
   前記第２の主面上に形成されたエピタキシャル層と、
   前記エピタキシャル層上に形成されると共に、該エピタキシャル層とオーミック接触した電極とを有することを特徴とするＳｉＣ半導体装置。
2. 前記第２の主面は、鏡面加工されていることを特徴とする請求項１に記載のＳｉＣ半導体装置。
3. 前記エピタキシャル層に含まれる不純物の濃度は、前記ｎ型ＳｉＣ基板に含まれる不純物の濃度よりも高いことを特徴とする請求項１又は２に記載のＳｉＣ半導体装置。
4. 前記エピタキシャル層に含まれる不純物の濃度は、前記ｎ型ＳｉＣ基板に含まれる不純物の濃度よりも高く、且つ、７×１０^２０［ｃｍ^―３］よりも低いことを特徴とする請求項１又は２に記載のＳｉＣ半導体装置。
5. 前記エピタキシャル層に含まれる不純物の濃度は、８×１０^１８［ｃｍ^―３］よりも高く、且つ、７×１０^２０［ｃｍ^―３］よりも低いことを特徴とする請求項１又は２に記載のＳｉＣ半導体装置。
6. 前記エピタキシャル層の厚さは、０．０１μｍから５０μｍまでの範囲内の値であることを特徴とする請求項１から５のいずれか一項に記載のＳｉＣ半導体装置。
7. 前記エピタキシャル層の厚さは、０．１μｍから１μｍまでの範囲内の値であることを特徴とする請求項１から５のいずれか一項に記載のＳｉＣ半導体装置。
8. 前記エプタキシャル層に含まれる不純物は、窒素、燐、砒素、アンチモンのうちのいずれか一つ以上からなることを特徴とする請求項１から７のいずれか一項に記載のＳｉＣ半導体装置。
9. ｎ型ＳｉＣ基板の一方面に、該ｎ型ＳｉＣ基板の不純物濃度よりも高い不純物濃度のエピタキシャル層を、エピタキシャル成長により形成し、
   前記エピタキシャル層にオーミック接触した電極を形成することを特徴とするＳｉＣ半導体装置の製造方法。
10. 前記エピタキシャル層は、鏡面仕上げを施された前記ｎ型ＳｉＣ基板の一方面に形成することを特徴とする請求項９に記載のＳｉＣ半導体装置の製造方法。
    

Images