WO2017145694A1 - オーミック電極 - Google Patents

オーミック電極 Download PDF

Info

Publication number
WO2017145694A1
WO2017145694A1 PCT/JP2017/003816 JP2017003816W WO2017145694A1 WO 2017145694 A1 WO2017145694 A1 WO 2017145694A1 JP 2017003816 W JP2017003816 W JP 2017003816W WO 2017145694 A1 WO2017145694 A1 WO 2017145694A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
electrode layer
ohmic contact
heat treatment
Prior art date
Application number
PCT/JP2017/003816
Other languages
English (en)
French (fr)
Inventor
裕史 後藤
尚敏 坂本
Original Assignee
株式会社神戸製鋼所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016088311A external-priority patent/JP6690985B2/ja
Application filed by 株式会社神戸製鋼所 filed Critical 株式会社神戸製鋼所
Priority to CN201780013111.8A priority Critical patent/CN108701596A/zh
Priority to US16/079,457 priority patent/US20190058048A1/en
Priority to EP17756136.2A priority patent/EP3422389A4/en
Priority to KR1020187026713A priority patent/KR20180116324A/ko
Publication of WO2017145694A1 publication Critical patent/WO2017145694A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Definitions

  • the present invention relates to an ohmic electrode used for a SiC semiconductor device.
  • SiC silicon carbide
  • MOSFETs MOS field effect transistors
  • SiC-MOSFETs MOS field effect transistors
  • the ohmic electrode (source / drain electrode) of the SiC-MOSFET includes an ohmic contact layer for making an ohmic contact with the SiC substrate, and an electrode layer having high electrical conductivity on the ohmic contact layer.
  • the ohmic contact layer for example, nickel silicide formed by heat-treating Ni provided on a SiC substrate at 800 ° C. is used.
  • an Al-based material such as Al or Al—Si having high electrical conductivity is used.
  • SiC-MOSFET Compared with Si-IGBT, SiC-MOSFET has a large current flowing through the ohmic electrode, and Al-based materials have problems in terms of heat resistance and durability. In particular, since the current concentrates at the connection portion with the bonding wire, there is a possibility that it is locally heated to 600 ° C. or higher. In addition, since the SiC-MOSFET operates at a relatively high temperature during operation, a shear stress is applied to the ohmic electrode due to the difference in thermal expansion coefficient between the SiC substrate and the ohmic electrode, and cracking or peeling occurs in the Al-based material. There was also.
  • the present invention aims to provide an ohmic electrode that is used for a power semiconductor device using a SiC substrate, has good electrical conductivity, is excellent in heat resistance and durability, and has high mechanical strength. .
  • the inventors used Cu—Zn, Cu—Ni, Cu—Ti, Cu—Ca, and Cu—Mn alloys as the electrode layer material, and formed a barrier layer to diffuse the ohmic contact material. As a result of the prevention, it was found that a good ohmic electrode can be obtained, and the present invention has been completed.
  • the present invention provides an ohmic electrode for use in an SiC semiconductor device, the ohmic contact layer formed on the SiC semiconductor layer, made of a material selected from the group consisting of nickel and nickel silicide, and the ohmic contact layer. And an electrode layer formed on the barrier layer and made of a copper alloy containing at least one of zinc, nickel, titanium, manganese, and calcium. Electrode.
  • the present invention is also a SiC semiconductor device including such an ohmic electrode.
  • an ohmic electrode for an SiC semiconductor device having good electrical conductivity, excellent heat resistance and durability, and high mechanical strength.
  • FIG. 1 is a cross-sectional view of a SiC-MOSFET according to an embodiment of the present invention.
  • the electrical resistivity before and behind heat processing of the Cu electrode layer formed on the barrier layer is shown.
  • the surface SEM photograph of the Cu electrode layer after heat processing is shown.
  • the surface SEM photograph of the Cu alloy electrode layer after heat processing is shown.
  • the surface SEM photograph after heat processing of the Cu electrode layer produced on the nickel silicide is shown. It is the surface SEM photograph of the Al type electrode layer after heat processing.
  • No. It is a surface SEM photograph after heat-treating B-9 (Cu / Mo / NiSi) at 600 ° C. for 5 minutes.
  • No. 6 is a surface SEM photograph after heat treatment of B-11 (Cu—Zn / Mo / NiSi) at 600 ° C. for 5 minutes.
  • FIG. 1 is a cross-sectional view of an SiC-MOSFET according to an embodiment of the present invention, the whole being represented by 100.
  • SiC-MOSFET 100 includes an n-type SiC substrate 1.
  • An epitaxial layer (drift layer) 2 made of n + SiC is provided on the SiC substrate 1.
  • An insulating film 5 made of, for example, silicon oxide is provided on the epitaxial layer 2, and a gate electrode 6 made of, for example, polycrystalline silicon is provided thereon.
  • the periphery of the gate electrode 6 is also covered with the insulating film 5.
  • a p-type region 3 is provided on both sides of the gate electrode 6, and an n-type region 4 is provided in the p-type region 3.
  • the p-type region 3 and the n-type region 4 are formed by selectively introducing impurities into the epitaxial layer 2 using, for example, an ion implantation method or a thermal diffusion method.
  • the ohmic contact layer 11 is provided on the n-type region 4.
  • the ohmic contact layer 11 is made of, for example, nickel silicide and has a film thickness of, for example, 100 nm.
  • the ohmic contact layer 11 is formed by forming a Ni film on the n-type region 4 made of, for example, SiC using a sputtering method and then reacting Si and Ni by heat treatment.
  • a 100 nm-thick thermal oxide film (silicon oxide film) was formed on a Si substrate, and a 100 nm-thick sputter layer was formed thereon by simultaneous discharge using a Ni target and a single crystal Si target. .
  • the sputtering conditions are as follows.
  • Sputtering gas Argon Gas pressure: 2 mTorr Power: RF150W (Ni target), DC400W (Si target)
  • the sputtered layer was found to be nickel silicide (Ni 2 Si, NiSi), and it was confirmed that the ohmic contact layer 11 was nickel silicide under the annealing conditions.
  • the ohmic contact layer 11 is normally converted to nickel silicide by annealing at 800 ° C. or higher. However, depending on the thickness of the Ni layer, the heat treatment time, and the heat treatment temperature, some of the ohmic contact layer 11 is not silicided. May remain on the surface of the ohmic contact layer 11.
  • the ohmic contact layer 11 is preferably formed from nickel silicide, but in addition to the case where a part of the ohmic contact layer 11 is not silicided and remains Ni, the ohmic contact layer 11 is formed from Ni. Also good.
  • a barrier layer 12 is provided on the ohmic contact layer 11 in order to prevent mutual diffusion between the material of the ohmic contact layer 11 and the material of the electrode layer 13 formed on the barrier layer 12.
  • Mo is used as the material of the barrier layer 12. Since Cu contained in the electrode layer 13 and Ni contained in the ohmic contact layer 11 are all solid solution, mutual diffusion is likely to occur. However, since Cu and Mo are non-solid solution, mutual diffusion hardly occurs. . When interdiffusion occurs, Cu conductivity decreases, and a brittle interdiffusion layer tends to be formed at the interface, and the performance of the SiC-MOSFET 100 deteriorates.
  • the barrier layer 12 As a material of the barrier layer 12, for example, Ta, W, Nb, Ti, or a nitride thereof is used in addition to Mo. In particular, TiN is suitable for the barrier layer 12 because it exhibits excellent electrical conductivity.
  • the film thickness of the barrier layer 12 is, for example, 50 nm, but may be selected within a range where the lower limit is 10 nm and the upper limit is 100 nm.
  • the sputtering method is used for the production of the barrier layer 12, and the film forming conditions when the material is Mo are, for example, as follows.
  • the film forming conditions when Ta, W, and Nb are used as materials are as follows, for example.
  • Sputtering gas Argon Gas pressure: 2 mTorr Power: DC260 ⁇ 500W
  • the film forming conditions when Ti is used as the material are as follows, for example.
  • molybdenum nitride is used as the material of the barrier layer 12
  • molybdenum nitride is produced under the following sputtering conditions using a molybdenum target and a mixed gas of argon and nitrogen as a sputtering gas.
  • molybdenum nitride is produced under the following sputtering conditions using a titanium target and a mixed gas of argon and nitrogen as the sputtering gas.
  • the electrode layer 13 is formed on the barrier layer 12.
  • the electrode layer 13 includes, for example, an alloy of Cu and Zn (Cu—Zn), an alloy of Cu and Ni (Cu—Ni), an alloy of Cu and Ti (Cu—Ti), an alloy of Cu and Al (Cu—Al), It consists of an alloy of Cu and Ca (Cu—Ca) and an alloy of Cu and Mn (Cu—Mn).
  • the film thickness of the electrode layer 13 is, for example, 300 to 4000 nm, and is manufactured under the following conditions using, for example, a sputtering method.
  • Sputtering gas Argon Gas pressure: 2 mTorr Power: DC260 ⁇ 500W
  • the source electrode 10 of the SiC-MOSFET 100 is formed. Similar to the source electrode 10, the ohmic contact layer 21, the barrier layer 22, and the electrode layer 23 are sequentially formed on the back surface side of the SiC substrate 1, and the drain electrode 20 is formed. Thus, SiC-MOSFET 100 is completed.
  • the ohmic contact layer 21, the barrier layer 22, and the electrode layer 23 are sequentially formed on the back side of the SiC substrate 1 to form the drain electrode 20.
  • SiC-MOSFET 100 is completed.
  • the material of the electrode layers 13 and 23 is excellent in electric conductivity instead of the conventionally used Al-based material (Al, Al—Si, etc.).
  • Cu alloy Cu—Zn, Cu—Ni, Cu—Ti, Cu—Al, Cu—Ca, Cu—Mn having high heat resistance and high heat resistance and high mechanical strength was used.
  • an ohmic electrode for SiC-MOSFET having an ohmic electrode having good electrical conductivity, heat resistance, durability and high mechanical strength, and SiC-MOSFET having such an ohmic electrode Provision is possible.
  • SiC-MOSFET SiC-MOSFET was demonstrated here, the above-mentioned ohmic electrode is applicable also to other SiC type semiconductor devices like a Schottky barrier diode, for example.
  • the thermal stability of the source electrode 10 when the material of the barrier layer 12 is changed will be examined.
  • a barrier layer 12 made of Ti, Ni, Mo, Ta is formed on the ohmic contact layer 11, and Cu is formed thereon.
  • the electrode layer 13 was prepared.
  • the thickness of the barrier layer 12 was 50 nm, and the thickness of the electrode layer 13 was 4000 nm.
  • a sample in which a Cu electrode layer 13 was directly laminated on the ohmic contact layer 11 was also formed.
  • the heat treatment conditions were set to 450 ° C. assuming a temperature in a general semiconductor device manufacturing process.
  • the heat treatment was performed for 1 hour in a nitrogen atmosphere.
  • the electric resistivity of the electrode layer 13 was measured before and after the heat treatment, and the effect of the barrier layer 12 was evaluated.
  • the change in the electrical resistivity of the electrode layer 13 before and after the heat treatment is shown in FIG.
  • FIG. 2 shows the values of electrical resistivity before and after heat treatment for each sample shown on the horizontal axis.
  • Samples using Ti, Ni, Mo, and Ta as barrier layers are described as Cu / Ti, Cu / Ni, Cu / Mo, and Cu / Ta.
  • the leftmost Cu is a sample in which a Cu electrode layer 13 is directly formed on the ohmic contact layer 11 as a comparative example.
  • the electrical resistivity of the electrode layer 13 is significantly increased from 2.1 ⁇ 10 ⁇ 6 ⁇ cm to 1.35 ⁇ 10 ⁇ 5 ⁇ cm. did.
  • This electric resistivity is larger than the electric resistivity after the heat treatment of the sample (Cu / Ni), and it can be seen that the diffusion of Ni to the electrode layer 13 is more remarkable on the nickel silicide than on Ni. This is confirmed by analyzing the electrode layer 13.
  • the electrical resistivity of the electrode layer 13 increases, the loss during energization increases and the conversion efficiency of the SiC-MOSFET is significantly reduced. Further, due to the heat generation in the electrode layer 13, the device characteristics are deteriorated or the thermal conductivity correlated with the electrical resistivity is decreased, and the heat conduction is performed even though Cu having high thermal conductivity is used for the electrode layer. May be further reduced, and further deterioration of the element may be promoted.
  • the electrode layer 13 excellent in electrical conductivity and thermal conductivity can be formed.
  • the sample in which Mo is used for the barrier layer 12 (Cu / Mo) is the same as the barrier layer 12, and the electrode layer 13 has a Cu—Zn alloy (Cu—0.1 at% Zn, Cu—1 at% Zn). , Cu-2 at% Zn, Cu-5 at% Zn), the surface state of the electrode layer 13 after the heat treatment was observed.
  • the heat treatment conditions are the same as in the case of FIG.
  • FIG. 3 is an SEM photograph of the surface of a sample (Cu / Mo) in which the electrode layer 13 is Cu
  • FIG. 4 is a sample (Cu-1 at% Zn / Cu) in which the electrode layer 13 is a Cu—Zn (Cu-1 at% Zn) alloy. It is a SEM photograph of the surface of Mo).
  • voids along the grain boundaries are generated on the surface of the electrode layer 13, but such voids are not observed in FIG. Since the generation of voids decreases the heat resistance, it can be seen that the addition of Zn as the material of the electrode layer 13 suppresses the generation of voids during the heat treatment and improves the heat resistance.
  • Table 1 is a table summarizing electrical resistivity and heat resistance when various samples are heat-treated.
  • the ohmic contact layer 11 is Ni
  • the heat treatment condition is 450 ° C. for 1 hour.
  • the electrical resistivity is evaluated based on the value of the electrical resistivity of the electrode layer 13 after the heat treatment, and may be 4.0 ⁇ 10 ⁇ 6 ⁇ ⁇ cm or less ( ⁇ ), 4.0 ⁇ 10 ⁇ 6 ⁇ ⁇ If it was larger than cm, it was judged as impossible (x).
  • the heat resistance was evaluated by observing the electrode layer 13 after the heat treatment with an SEM. If no grain boundary void was observed on the surface, it was acceptable ( ⁇ ), and if it was observed, it was not possible (x).
  • the electrical resistivity does not increase greatly before and after the heat treatment by using the barrier layer 12 such as Mo.
  • the barrier layer 12 such as Mo.
  • the proportion of Zn is large in Cu-5 at% Zn, the electrical resistivity is large. It has become.
  • the component of the barrier layer was not observed.
  • Ni is a solid solution with respect to Cu, but non-solid solution with Mo, and tungsten and niobium form a compound. That is, as the material of the barrier layer 12, it is preferable to use a material that does not form a solid solution with Cu, that is, a material that forms an insoluble solution or compound.
  • the electrode layer 13 is Cu
  • grain boundary voids were observed, but by adding 0.1 to 5 at% Zn to Cu, generation of surface voids was suppressed.
  • Cu-1 at% Ni and Cu-1 at% Ti are listed as materials having heat resistance against the heat treatment.
  • protrusions are formed on the surface with Cu-1 at% Ti, but flatness is obtained with Cu-1 at% Ni as with Cu-1 at% Zn.
  • Table 2 shows a comparative example of an electrode structure that does not have the barrier layer 12, and Ni, Ti, Al, NiSi x (nickel silicide), and TiSi x (titanium silicide) were used as the material of the ohmic contact layer 11. . Further, Cu, Cu—Ni alloy, and Cu—Ti alloy were used as the material of the electrode layer 13. The heat treatment conditions are one hour at 450 ° C. as in Table 1.
  • the electrical resistivity was evaluated based on the value of the electrical resistivity of the electrode layer 13 after the heat treatment in the same manner as in Table 1. If it is 4.0 ⁇ 10 ⁇ 6 ⁇ ⁇ cm or less ( ⁇ ), 4.0 If it was larger than ⁇ 10 ⁇ 6 ⁇ ⁇ cm, it was judged as impossible ( ⁇ ).
  • the heat resistance was evaluated by observing the surface of the electrode layer 13 after the heat treatment with SEM. If no grain boundary voids were observed, ⁇ , if observed, ⁇ , and if a protrusion was observed, ⁇ , abnormal diffusion was observed. If it was, it was set as ⁇ .
  • the electrical resistivity after the heat treatment was higher than 4.0 ⁇ 10 ⁇ 6 ⁇ ⁇ cm.
  • the ohmic contact layer 11 is silicide (NiSi, TiSi), a large defect was confirmed as shown in the surface SEM photograph of FIG. This is considered to be caused by abnormal diffusion from silicide.
  • the SiC-MOSFET may have a higher temperature in the usage environment depending on the operating conditions. Therefore, in the following, for each sample, the results when the heat treatment is performed at 450 ° C. for 30 minutes and the results when the heat treatment is performed at 600 ° C. for 5 minutes will be examined.
  • Al-based film is formed on a 100 nm-thick thermal oxide film (silicon oxide film) formed on the surface of a silicon substrate. 1 at% Si film) was formed by sputtering, followed by heat treatment at 450 ° C. for 30 minutes and heat treatment at 600 ° C. for 5 minutes, and the surface state was observed.
  • FIG. 6 is a surface SEM photograph of the Al-based electrode layer when heat treatment is performed at 600 ° C. for 5 minutes. In the heat treatment at 450 ° C. for 30 minutes, no abnormality was observed on the surface, but when the heat treatment was performed at 600 ° C. for 5 minutes, hillocks were generated as shown in FIG. Thus, when an Al-based material is used for the electrode layer 13, heat resistance of 600 ° C. or higher cannot be obtained.
  • the electrode layer 13 by using a Cu-based material for the electrode layer 13, not only at 450 ° C. but also at a high temperature environment such as 600 ° C., by selecting an appropriate barrier layer 12, even after heat treatment, An electrode layer 13 having a good electrical resistivity can be obtained, and the electrode layer 13 excellent in electrical conductivity and thermal conductivity can be formed.
  • FIG. 7 shows a sample (No. B-9 in Table 3) in which the electrode layer 13 / barrier layer 12 / ohmic contact layer 11 is Cu / Mo / NiSi after heat treatment at 600 ° C. for 5 minutes. It is a surface SEM photograph. 8 shows that a sample (No. B-11 in Table 3) in which the electrode layer 13 / barrier layer 12 / ohmic contact layer 11 is Cu—Zn / Mo / NiSi is subjected to a heat treatment at 600 ° C. for 5 minutes. It is a surface SEM photograph after performing.
  • FIG. 7 shows that voids are generated along grain boundaries in the Cu electrode layer 13.
  • the generation of voids is more prominent as compared to the case where heat treatment is performed at 450 ° C. for 30 minutes.
  • the generation of voids is reduced in the Cu—Zn electrode layer 13. Since the generation of voids reduces the heat resistance of the electrode layer 13, it can be seen that by adding Zn to Cu as the material of the electrode layer 13, the generation of voids during the heat treatment is suppressed and the heat resistance is improved.
  • Table 3 shows evaluation results of electrical resistivity and heat resistance when various samples are subjected to heat treatment at 450 ° C. for 30 minutes or heat treatment at 600 ° C. for 5 minutes in addition to the above two samples.
  • the SiO 2 film was formed on the Si substrate, and the structure shown in Table 3 was formed thereon.
  • Ni or nickel silicide (NiSi) was used for the ohmic contact layer 11 and the heat treatment conditions were 450 ° C. for 30 minutes or 600 ° C. for 5 minutes.
  • the electrical resistivity is evaluated based on the value of the electrical resistivity of the electrode layer 13 after the heat treatment, and may be 4.0 ⁇ 10 ⁇ 6 ⁇ ⁇ cm or less ( ⁇ ), 4.0 ⁇ 10 ⁇ 6 ⁇ ⁇ If it was larger than cm, it was judged as impossible (x).
  • the heat resistance can be evaluated by observing the electrode layer 13 after the heat treatment with an SEM. If no grain boundary void is observed on the surface, it is acceptable (O), and if the grain boundary void is observed (X), no protrusion is present. If observed, it was not possible ( ⁇ ), and if abnormal diffusion was observed, it was not possible ( ⁇ ).
  • B-1 to B-7 are the results of evaluating the heat resistance of the Cu-based electrode layer 13 as a single film, that is, the thermal oxide film (silicon oxide film) having a thickness of 100 nm formed on the surface of the silicon substrate.
  • a Cu-based electrode layer 13 was prepared and evaluated. No. The electrical resistivity of the Cu—Ti electrode layer of B-4 becomes larger than 4.0 ⁇ 10 ⁇ 6 ⁇ ⁇ cm after the heat treatment at 600 ° C. for 5 minutes. In the B-5 Cu—Al electrode layer, hillocks were formed on the surface.
  • No. in Table 3 B-12 to 20 show the results of evaluating the Cu-based electrode layer 13 using TiN for the barrier layer 12. After heat treatment at 450 ° C. for 30 minutes, no increase in electrical resistivity or surface abnormality was observed. For example, no. As shown in B-14, it is understood that mutual diffusion occurs between the Cu electrode layer 13 and the TiN barrier layer 12 by the heat treatment at 600 ° C. for 5 minutes. In particular, when the Ni-based ohmic contact layer 11 is used, diffusion is remarkable. As a cause of this, TiN is amorphous, and it is considered that nitrogen is desorbed from a part of Ti and contributes to diffusion. Since Ti forms an intermetallic compound with both Cu and Ni, either Ti or Ni is expected to diffuse into the Cu electrode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ＳｉＣ基板を用いたパワー半導体装置等に使用されるオーミック電極が、ＳｉＣ半導体層の上に形成され、ニッケルおよびニッケルシリサイドからなるグループから選択される材料からなるオーミックコンタクト層と、オーミックコンタクト層の上に形成されたバリア層と、バリア層の上に形成され、亜鉛、ニッケル、チタン、マンガン、カルシウムのうち少なくとも１種以上を含む銅合金からなる電極層と、を含む。

Description

オーミック電極
　本発明は、ＳｉＣ半導体装置に用いるオーミック電極に関する。
　ＳｉＣ（シリコンカーバイド）はワイドバンドギャップ半導体材料であり、絶縁破壊強度も高い。このため、Ｓｉ－ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）に続く次世代のパワー半導体装置として、ＳｉＣを用いたＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）等が開発されている。ＳｉＣ－ＭＯＳＦＥＴのオーミック電極（ソース／ドレイン電極）は、ＳｉＣ基板とオーミックコンタクトを取るためのオーミックコンタクト層と、オーミックコンタクト層の上の電気伝導性の高い電極層からなる。オーミックコンタクト層には、例えばＳｉＣ基板上に設けたＮｉを８００℃で熱処理して形成したニッケルシリサイドが用いられる。また、電極層には、電気伝導性の高いＡｌやＡｌ－Ｓｉ等のＡｌ系材料が用いられる。
　Ｓｉ－ＩＧＢＴに比較してＳｉＣ－ＭＯＳＦＥＴでは、オーミック電極を流れる電流が大きくなるため、Ａｌ系の材料では耐熱性や耐久性の点で問題があった。特に、ボンディングワイヤとの接続部分は電流が集中するため、局所的に６００℃以上まで加熱される可能性がある。また、ＳｉＣ－ＭＯＳＦＥＴでは動作時に比較的高温になるため、ＳｉＣ基板とオーミック電極との間の熱膨張係数の違いによりオーミック電極に剪断応力がかかり、Ａｌ系材料では割れや剥離が発生するという問題もあった。
　そこで、本発明は、ＳｉＣ基板を用いたパワー半導体装置に使用される、良好な電気伝導性を有するとともに、耐熱性、耐久性に優れ、かつ機械的強度の高いオーミック電極の提供を目的とする。
　発明者らは鋭意検討の結果、電極層の材料にＣｕ－Ｚｎ、Ｃｕ－Ｎｉ、Ｃｕ－Ｔｉ、Ｃｕ－Ｃａ、Ｃｕ－Ｍｎ合金を用いるとともに、バリア層を形成してオーミックコンタクト材料の拡散を防止することにより、良好なオーミック電極が得られることを見出し、本発明を完成した。
　即ち、本発明は、ＳｉＣ半導体装置に用いるオーミック電極であって、ＳｉＣ半導体層の上に形成され、ニッケルおよびニッケルシリサイドからなるグループから選択される材料からなるオーミックコンタクト層と、オーミックコンタクト層の上に形成されたバリア層と、バリア層の上に形成され、亜鉛、ニッケル、チタン、マンガン、カルシウムのなかから少なくとも１種以上を含む銅合金からなる電極層と、を含むことを特徴とするオーミック電極である。
　また、本発明は、このようなオーミック電極を含むＳｉＣ半導体装置でもある。
　本発明によれば、良好な電気伝導性を有するとともに、耐熱性、耐久性に優れ、かつ機械的強度の高いＳｉＣ半導体装置用のオーミック電極を提供することができる。
本発明の実施の形態にかかるＳｉＣ－ＭＯＳＦＥＴの断面図である。 バリア層の上に形成したＣｕ電極層の熱処理前後の電気抵抗率を示す。 熱処理後のＣｕ電極層の表面ＳＥＭ写真を示す。 熱処理後のＣｕ合金電極層の表面ＳＥＭ写真を示す。 ニッケルシリサイド上に作製したＣｕ電極層の熱処理後の表面ＳＥＭ写真を示す。 熱処理後のＡｌ系電極層の表面ＳＥＭ写真である。 Ｎｏ．Ｂ－９（Ｃｕ／Ｍｏ／ＮｉＳｉ）を、６００℃で５分間の熱処理した後の、表面ＳＥＭ写真である。 Ｎｏ．Ｂ－１１（Ｃｕ－Ｚｎ／Ｍｏ／ＮｉＳｉ）を、６００℃で５分間の熱処理した後の、表面ＳＥＭ写真である。
　図１は、全体が１００で表される、本発明の実施に形態にかかるＳｉＣ－ＭＯＳＦＥＴの断面図である。ＳｉＣ－ＭＯＳＦＥＴ１００は、ｎ型のＳｉＣ基板１を含む。ＳｉＣ基板１の上には、ｎ＋ＳｉＣからなるエピタキシャル層（ドリフト層）２が設けられている。エピタキシャル層２の上には、例えば酸化シリコンからなる絶縁膜５が設けられ、その上に、例えば多結晶シリコンからなるゲート電極６が設けられている。ここでは、ゲート電極６の周囲も絶縁膜５で覆われている。
　エピタキシャル層２には、ゲート電極６の両側にｐ型領域３が設けられ、さらにｐ型領域３の中にはｎ型領域４が設けられている。ｐ型領域３およびｎ型領域４は、例えばイオン注入法や熱拡散法を用いて、エピタキシャル層２に選択的に不純物を導入して形成される。
　ｎ型領域４の上には、オーミックコンタクト層１１が設けられている。オーミックコンタクト層１１は、例えばニッケルシリサイドからなり、膜厚は例えば１００ｎｍである。
　オーミックコンタクト層１１は、例えばＳｉＣからなるｎ型領域４の上に、スパッタ法を用いてＮｉ膜を形成した後に、熱処理を行ってＳｉとＮｉとを反応させて形成する。
　オーミックコンタクト層１１の作製に用いられるスパッタ条件およびアニール条件の一例を以下に示す。
　＜スパッタ条件＞
　　スパッタガス：アルゴン
　　ガス圧：　　　２ｍＴｏｒｒ
　　パワー：　　　ＲＦ４００Ｗ
　＜アニール条件＞
　　温度：　　　８００℃
　　雰囲気：　　窒素
　なお、上記アニール条件でＳｉＣ中のＳｉとＮｉが反応してニッケルシリサイドが形成されることを確かめるために、次のような実験を行った。まず、Ｓｉ基板上に、膜厚１００ｎｍの熱酸化膜（シリコン酸化膜）を形成し、その上に、Ｎｉターゲットと単結晶Ｓｉターゲットを用いた同時放電により、膜厚１００ｎｍのスパッタ層を形成した。スパッタ条件は以下のとおりである。
　＜スパッタ条件＞
　　スパッタガス：アルゴン
　　ガス圧：　　　２ｍＴｏｒｒ
　　パワー：　　　ＲＦ１５０Ｗ（Ｎｉターゲット）、ＤＣ４００Ｗ（Ｓｉターゲット）
　続いて、上述のアニール条件（８００℃、窒素雰囲気）で熱処理を行った後、スパッタ層のＸ線回折を行った。この結果、スパッタ層は、ニッケルシリサイド（Ｎｉ２Ｓｉ、ＮｉＳｉ）化していることがわかり、上記アニール条件でオーミックコンタクト層１１がニッケルシリサイドになっていることが確認できた。
　なお、ＳｉＣ－ＭＯＳＦＥＴ１００では、オーミックコンタクト層１１は、８００℃以上のアニール処理により通常はニッケルシリサイドになるが、Ｎｉ層の膜厚や熱処理時間、熱処理温度によっては一部がシリサイド化せず、Ｎｉがオーミックコンタクト層１１の表面に残る場合もある。
　また、オーミックコンタクト層１１は、ニッケルシリサイドから形成することが好ましいが、上述のように一部がシリサイド化されずにＮｉのままである場合に加えて、オーミックコンタクト層１１をＮｉから形成しても良い。
　オーミックコンタクト層１１の上には、オーミックコンタクト層１１の材料と、バリア層１２の上に形成される電極層１３の材料との間の相互拡散を防止するためにバリア層１２が設けられている。バリア層１２の材料としては、例えば、Ｍｏが用いられる。電極層１３に含まれるＣｕと、オーミックコンタクト層１１に含まれるＮｉとは全率固溶であるため相互拡散が生じやすいが、ＣｕとＭｏは非固溶であるため、相互拡散が殆ど生じない。なお、相互拡散が生じるとＣｕの導電率が低下し、また界面において脆い相互拡散層が形成されやすく、ＳｉＣ－ＭＯＳＦＥＴ１００の性能が劣化する。バリア層１２の材料としては、Ｍｏ以外に、例えばＴａ、Ｗ、Ｎｂ、Ｔｉまたはこれらの窒化物が用いられる。特に、ＴｉＮは優れた電気伝導性を示すことから、バリア層１２に適している。バリア層１２の膜厚は、例えば５０ｎｍであるが、下限が１０ｎｍ、上限が１００ｎｍの範囲で選択しても良い。
　バリア層１２の作製にはスパッタ法が用いられるが、材料にＭｏを用いた場合の成膜条件は、例えば以下のとおりである。
　＜スパッタ条件＞
　　スパッタガス：アルゴン
　　ガス圧：　　２～１０ｍＴｏｒｒ
　　パワー：　　ＤＣ２６０～５００Ｗ
　また、材料にＴａ、Ｗ、Ｎｂを用いた場合の成膜条件は、例えば以下のとおりである。
　＜スパッタ条件＞
　　スパッタガス：アルゴン
　　ガス圧：　　　２ｍＴｏｒｒ
　　パワー：　　　ＤＣ２６０～５００Ｗ
　また、材料にＴｉを用いた場合の成膜条件は、例えば以下のとおりである。
　＜スパッタ条件＞
　　スパッタガス：アルゴン、窒素
　　ガス圧：　　　２ｍＴｏｒｒ
　　パワー：　　　ＤＣ２６０～５００Ｗ
　なお、バリア層１２の材料に、Ｍｏ、Ｔａ、Ｗ、ＮｂおよびＴｉの窒化物を用いた場合にも、熱処理でオーミックコンタクト層１１からの拡散を防止できることが確認されている。窒化膜はアモルファス化しているため、元素の拡散経路となる粒界が無く、拡散を抑制する効果が高くなると考えられる。
　バリア層１２の材料にモリブデン窒化物を用いる場合は、モリブデンターゲットを用いて、スパッタガスにアルゴンと窒素の混合ガスを用いて、以下のスパッタ条件でモリブデン窒化物を作製する。
　＜スパッタ条件＞
　　スパッタガス：アルゴン＋窒素（全流量に対する窒素ガス流量比：３０％）
　　ガス圧：　　　２ｍＴｏｒｒ
　　パワー：　　　ＤＣ５００Ｗ
　バリア層１２の材料にチタン窒化物を用いる場合は、チタンターゲットを用いて、スパッタガスにアルゴンと窒素の混合ガスを用いて、以下のスパッタ条件でモリブデン窒化物を作製する。
　＜スパッタ条件＞
　　スパッタガス：アルゴン＋窒素（全流量に対する窒素ガス流量比：５０～９０％）
　　ガス圧：　　　２ｍＴｏｒｒ
　　パワー：　　　ＤＣ５００～１０００Ｗ
　バリア層１２の上には、電極層１３が形成される。電極層１３は、例えばＣｕとＺｎの合金（Ｃｕ－Ｚｎ）、ＣｕとＮｉの合金（Ｃｕ－Ｎｉ）、ＣｕとＴｉの合金（Ｃｕ－Ｔｉ）、ＣｕとＡｌの合金（Ｃｕ－Ａｌ）、ＣｕとＣａの合金（Ｃｕ－Ｃａ）、ＣｕとＭｎの合金（Ｃｕ－Ｍｎ）からなる。電極層１３の膜厚は、例えば３００～４０００ｎｍであり、例えばスパッタ法を用いて以下の条件で作製される。
　＜スパッタ条件＞
　　スパッタガス：アルゴン
　　ガス圧：　　　２ｍＴｏｒｒ
　　パワー：　　　ＤＣ２６０～５００Ｗ
　以上のように形成した、オーミックコンタクト層１１、バリア層１２、および電極層１３から、ＳｉＣ－ＭＯＳＦＥＴ１００のソース電極１０が形成される。ソース電極１０と同様に、ＳｉＣ基板１の裏面側にも、オーミックコンタクト層２１、バリア層２２、および電極層２３が順次作製され、ドレイン電極２０が形成される。以上により、ＳｉＣ－ＭＯＳＦＥＴ１００が完成する。
　ソース電極１０と同様に、ＳｉＣ基板１の裏面側にも、オーミックコンタクト層２１、バリア層２２、および電極層２３が順次作製され、ドレイン電極２０が形成される。以上により、ＳｉＣ－ＭＯＳＦＥＴ１００が完成する。
　このように、本発明の実施の形態にかかるＳｉＣ－ＭＯＳＦＥＴ１００では、電極層１３、２３の材料として、従来使用されていたＡｌ系材料（Ａｌ、Ａｌ－Ｓｉ等）に代えて、良好な電気伝導性と熱伝導性を有し、かつ耐熱性と機械的強度の高いＣｕ合金（Ｃｕ－Ｚｎ、Ｃｕ－Ｎｉ、Ｃｕ－Ｔｉ、Ｃｕ－Ａｌ、Ｃｕ－Ｃａ、Ｃｕ－Ｍｎ）を用いた。
　また、電極層１３、２３の材料にＣｕ合金を用いることに伴い、オーミックコンタクト層１１、２１と電極層１３、２３との間の相互拡散、特にオーミックコンタクト層１１、２１から電極層１３、２３へのＮｉの拡散を防止するために、これらの層の間にバリア層１２、２２を設けた。
　これにより、良好な電気伝導性を有するとともに、耐熱性、耐久性に優れ、かつ機械的強度の高いオーミック電極を有するＳｉＣ－ＭＯＳＦＥＴ用のオーミック電極、およびそのようなオーミック電極を有するＳｉＣ－ＭＯＳＦＥＴの提供が可能となる。
　なお、ここでは、ＳｉＣ－ＭＯＳＦＥＴについて説明したが、上述のオーミック電極は、例えばショットキバリアダイオードのような他のＳｉＣ系半導体装置にも適用することができる。
　次に、バリア層１２の材料を換えた場合の、ソース電極１０の熱的安定性について検討する。サンプルは、ＳｉＣ基板１の上にニッケルシリサイドからなるオーミックコンタクト層１１を作製した後、オーミックコンタクト層１１の上に、Ｔｉ、Ｎｉ、Ｍｏ、Ｔａからなるバリア層１２を作製し、その上にＣｕの電極層１３を作製した。バリア層１２の膜厚は５０ｎｍ、電極層１３の膜厚は４０００ｎｍとした。比較例として、オーミックコンタクト層１１の上に直接Ｃｕの電極層１３を積層したサンプルも形成した。
　熱処理条件は、一般的な半導体装置の製造工程での温度を想定して４５０℃とした。熱処理は、窒素雰囲気中で、１時間行った。熱処理の前後において電極層１３の電気抵抗率を測定し、バリア層１２の効果を評価した。熱処理の前後における電極層１３の電気抵抗率の変化を図２に示す。
　図２は、横軸に示した各サンプルについて、縦軸に熱処理前後の電気抵抗率の値を示す。Ｔｉ、Ｎｉ、Ｍｏ、Ｔａをバリア層に用いたサンプルをＣｕ／Ｔｉ、Ｃｕ／Ｎｉ、Ｃｕ／Ｍｏ、Ｃｕ／Ｔａと記載する。また左端のＣｕは、比較例としてオーミックコンタクト層１１の上に直接Ｃｕの電極層１３を作製したサンプルである。
　図２から分かるように、バリア層にＮｉを用いたサンプル（Ｃｕ／Ｎｉ）のみ顕著に電気抵抗率が増加したが、他の材料を用いたサンプル（Ｃｕ／Ｔｉ、Ｃｕ／Ｍｏ、Ｃｕ／Ｔａ）では、熱処理による電気抵抗率の増加が防止できている。
　なお、バリア層を形成しないサンプル（Ｃｕ）では、比較例に示すように、電極層１３の電気抵抗率は、２．１×１０－６Ωｃｍから１．３５×１０－５Ωｃｍまで大幅に増加した。この電気抵抗率は、サンプル（Ｃｕ／Ｎｉ）の熱処理後の電気抵抗率より大きく、Ｎｉ上よりニッケルシリサイド上の方が、電極層１３へのＮｉの拡散が顕著であることがわかり、実際に電極層１３を分析することで、そのことが確認されている。
　電極層１３の電気抵抗率が増加すると、通電時の損失が増えて、ＳｉＣ－ＭＯＳＦＥＴの変換効率を著しく低下させる。また、電極層１３での発熱により、素子特性が劣化したり、電気抵抗率と相関のある熱伝導率が低下し、熱伝導性の高いＣｕを電極層に用いたにもかかわらず、熱伝導を低下させ、さらに素子の劣化を促進させる恐れがある。
　これに対して、Ｍｏ、Ｔｉ、Ｔａをバリア層の材料に用いることにより、オーミックコンタクト層１１から電極層１３へのＮｉの拡散が防止でき、熱処理後においても良好な電気抵抗率の電極層１３が得られ、電気伝導性および熱伝導性に優れた電極層１３の形成が可能となる。
　次に、バリア層１２にＭｏを用いた場合のサンプル（Ｃｕ／Ｍｏ）と、バリア層１２は同じで、電極層１３にＣｕ－Ｚｎ合金（Ｃｕ－０．１ａｔ％Ｚｎ、Ｃｕ－１ａｔ％Ｚｎ、Ｃｕ－２ａｔ％Ｚｎ、Ｃｕ－５ａｔ％Ｚｎ）を用いたサンプルについて、熱処理後の電極層１３の表面状態を観察した。熱処理条件は図２の場合と同じ、４５０℃で１時間である。
　図３は電極層１３がＣｕのサンプル（Ｃｕ／Ｍｏ）の表面のＳＥＭ写真であり、図４は電極層１３がＣｕ－Ｚｎ（Ｃｕ－１ａｔ％Ｚｎ）合金のサンプル（Ｃｕ－１ａｔ％Ｚｎ／Ｍｏ）の表面のＳＥＭ写真である。図３では、電極層１３の表面に粒界に沿ったボイドが発生しているが、図４ではこのようなボイドは観察されない。ボイドの発生は耐熱性を低下させるため、電極層１３の材料としてＣｕにＺｎを添加することにより、熱処理中のボイドの発生を抑制し、耐熱性が向上することがわかる。
　表１は、各種サンプルについて熱処理を行った場合の、電気抵抗率と耐熱性をまとめた表である。ここでは、オーミックコンタクト層１１はＮｉとし、熱処理条件は、４５０℃で１時間とした。電気抵抗率の評価は、熱処理後の電極層１３の電気抵抗率の値で行い、４．０×１０－６Ω・ｃｍ以下であれば可（○）、４．０×１０－６Ω・ｃｍより大きければ不可（×）とした。また、耐熱性の評価は、熱処理後の電極層１３をＳＥＭ観察し、表面に粒界ボイドが観察されなければ可（○）、観察されれば不可（×）とした。
Figure JPOXMLDOC01-appb-T000001
　電気抵抗率については、Ｍｏ等のバリア層１２を用いることにより熱処理前後で電気抵抗率が大きく増加することはないが、Ｃｕ－５ａｔ％Ｚｎでは、Ｚｎの割合が大きいため、電気抵抗率が大きくなっている。なお、電極層１３中では、バリア層の成分は観察されなかった。
　Ｎｉは、Ｃｕに対して全率固溶だが、Ｍｏに対しては非固溶、タングステンとニオブとは化合物を形成する。つまり、バリア層１２の材料としては、Ｃｕとは固溶しない材料、すなわち非固溶か化合物を形成する材料を用いることが好ましい。
　耐熱性については、電極層１３がＣｕの場合はいずれも粒界ボイドが観察されたが、Ｃｕに０．１～５ａｔ％のＺｎを加えることにより、表面ボイドの発生が抑制されている。
　表１のように、電極層１３がＣｕの場合は、熱処理により粒界ボイドが発生するが、一方で、バリア層１２を用いない場合には、オーミックコンタクト層１１から構成元素がＣｕ電極に拡散して、結果的にＣｕ電極層の耐熱性を向上させることが確認されている。表１では、バリア層１２によってオーミックコンタクト層１１からの構成元素の拡散が完全に抑制されるため、粒界ボイドが発生し、耐熱性が不足したと考えらえる。
　例えば、上記熱処理に対して耐熱性を有する材料として、表１のＣｕ－１ａｔ％Ｚｎの他に、Ｃｕ－１ａｔ％ＮｉやＣｕ－１ａｔ％Ｔｉがあげられる。熱処理を行った場合、Ｃｕ－１ａｔ％Ｔｉでは表面に突起が生じるが、Ｃｕ－１ａｔ％ＮｉではＣｕ－１ａｔ％Ｚｎと同様に平坦性が得られる。
　なお、表１に記載したサンプル以外に、電極層１３の材料として、上述のＣｕ－１ａｔ％Ｎｉや、Ｃｕ－０．１５ａｔ％Ｎｉ－０．２ａｔ％Ｎｂ、Ｃｕ－０．１５ａｔ％Ｎｉ－０．２ａｔ％Ａｌ、Ｃｕ－０．１５ａｔ％Ｎｉ－０．２ａｔ％Ｍｎを用いた場合も粒界ボイドを抑制できることが確認されている。
　表２は、バリア層１２を有さない電極構造の比較例であり、オーミックコンタクト層１１の材料として、Ｎｉ、Ｔｉ、Ａｌ、ＮｉＳｉｘ（ニッケルシリサイド）、およびＴｉＳｉｘ（チタンシリサイド）を用いた。また、電極層１３の材料として、Ｃｕ、Ｃｕ－Ｎｉ合金、およびＣｕ－Ｔｉ合金を用いた。熱処理条件は、表１と同様の４５０℃で１時間である。
　電気抵抗率の評価は、表１と同様に、熱処理後の電極層１３の電気抵抗率の値で行い、４．０×１０－６Ω・ｃｍ以下であれば可（○）、４．０×１０－６Ω・ｃｍより大きければ不可（×）とした。また、耐熱性の評価は、熱処理後の電極層１３の表面をＳＥＭ観察し、粒界ボイドが観察されなければ○、観察されれば×、突起が観察されれば▲、異常拡散が観察されれば△とした。
Figure JPOXMLDOC01-appb-T000002
　熱処理後の電気抵抗率は、いずれも４．０×１０－６Ω・ｃｍより大きくなった。
　一方、表１と比較すると分かるように、電極層１３の材料にＣｕを用いた場合の耐熱性が改善している。これは、バリア層１２が無いために、オーミックコンタクト層１１の構成元素が電極層１３に拡散したためと考えられる。ただしオーミックコンタクト層１１にＴｉを用いた場合は、熱処理後に電極表面に突起がみられた。これはＣｕ内を拡散したＴｉとＣｕの化合物が表面に突起となって生じたものである。
　また、オーミックコンタクト層１１がシリサイド（ＮｉＳｉ、ＴｉＳｉ）の場合は、図５の表面ＳＥＭ写真に示すように、大きな欠陥が確認された。これは、シリサイドからの異常拡散が原因と考えられる。
　表２の結果から、熱処理後の電気伝導率および耐熱性の双方を考慮すると、Ｃｕまたはその合金を電極層１３の材料として用いた場合は、バリア層１２がなければ実用に耐えないことがわかる。
　ＳｉＣ－ＭＯＳＦＥＴは、動作条件によって、使用環境の温度が更に高温になる場合がある。そこで、以下において、それぞれのサンプルについて、４５０℃で３０分間の熱処理を行った場合の結果と、６００℃で５分間の熱処理を行った場合の結果について検討する。
　まず、従来のＡｌ系材料を用いた電極層１３の耐熱性を評価するため、シリコン基板の表面に作製した膜厚１００ｎｍの熱酸化膜（シリコン酸化膜）の上に、Ａｌ系膜（Ａｌ－１ａｔ％Ｓｉ膜）をスパッタで成膜した後、４５０℃で３０分間の熱処理と、６００℃で５分間の熱処理を行い、それぞれ表面状態を観察した。
　図６は、６００℃で５分間の熱処理を行った場合のＡｌ系電極層の表面ＳＥＭ写真である。４５０℃で３０分間の熱処理では、表面には異常は見られなかったが、６００℃で５分間の熱処理を行った場合は、図６に示すようにヒロックが発生した。このように、Ａｌ系材料を電極層１３に用いた場合、６００℃以上の耐熱性は得られない。
　また、Ａｌ系電極層と熱酸化膜との間にバリア膜を用いた場合も、同様に、表面ヒロックが発生した。従来のＡｌ系（Ａｌ－１ａｔ％Ｓｉ）電極層１３では、ＮｉやＮｉＳｉのオーミックコンタクト層１１の材料との間で相互拡散が発生する。また、電極層１３とオーミックコンタクト層１１との間にＭｏやＴｉＮのバリア層１２を設けることで相互拡散を低減できるが、Ｔｉのバリア層１２ではＮｉの拡散を防ぐことができない。
　これに対して、電極層１３にＣｕ系材料を用いることにより、４５０℃だけでなく、６００℃のような高温環境になった場合でも、適切なバリア層１２を選択することで、熱処理後も良好な電気抵抗率の電極層１３が得られ、電気伝導性および熱伝導性に優れた電極層１３の形成が可能となる。
　図７は、電極層１３／バリア層１２／オーミックコンタクト層１１が、Ｃｕ／Ｍｏ／ＮｉＳｉであるサンプル（表３のＮｏ．Ｂ－９）に、６００℃で５分間の熱処理を行った後の、表面ＳＥＭ写真である。また、図８は、電極層１３／バリア層１２／オーミックコンタクト層１１が、Ｃｕ－Ｚｎ／Ｍｏ／ＮｉＳｉであるサンプル（表３のＮｏ．Ｂ－１１）に、６００℃で５分間の熱処理を行った後の、表面ＳＥＭ写真である。
　図７では、Ｃｕの電極層１３において、粒界に沿ってボイドが発生していることがわかる。ボイドの発生は、４５０℃で３０分間の熱処理を行った場合と比較すると、より顕著になっている。これに対して、図８から分かるように、Ｃｕ－Ｚｎの電極層１３では、ボイドの発生は低減されている。ボイドの発生は電極層１３の耐熱性を低下させるため、電極層１３の材料としてＣｕにＺｎを添加することにより、熱処理中のボイドの発生を抑制し、耐熱性が向上することがわかる。
　表３は、上記２つのサンプルに加えて、様々なサンプルについて、４５０℃で３０分間の熱処理、または６００℃で５分間の熱処理を行った場合の、電気抵抗率と耐熱性の評価結果である。ここでは、全てのサンプルは、Ｓｉ基板の上にＳｉＯ２膜を形成し、その上に、表３の構造を形成した。オーミックコンタクト層１１にＮｉまたはニッケルシリサイド（ＮｉＳｉ）を用い、熱処理条件は、４５０℃で３０分間、または６００℃で５分間とした。
　電気抵抗率の評価は、熱処理後の電極層１３の電気抵抗率の値で行い、４．０×１０－６Ω・ｃｍ以下であれば可（○）、４．０×１０－６Ω・ｃｍより大きければ不可（×）とした。また、耐熱性の評価は、熱処理後の電極層１３をＳＥＭ観察し、表面に粒界ボイドが観察されなければ可（○）、粒界ボイドが観察されれば不可（×）、突起物が観察されれば不可（▲）、異常拡散が観察されれば不可（△）とした。
Figure JPOXMLDOC01-appb-T000003
　表３のＮｏ．Ｂ－１～Ｂ－７は、Ｃｕ系の電極層１３の耐熱性を単膜で評価した結果であり、即ち、シリコン基板の表面に作製した膜厚１００ｎｍの熱酸化膜（シリコン酸化膜）の上にＣｕ系の電極層１３を作製して評価を行った。Ｎｏ．Ｂ－４のＣｕ－Ｔｉ電極層の電気抵抗率は、６００℃で５分間の熱処理後は４．０×１０－６Ω・ｃｍより大きくなり、また、Ｎｏ．Ｂ－５のＣｕ－Ａｌ電極層では、表面にヒロックが形成された。一方で、Ｎｏ．Ｂ－２（Ｃｕ－Ｎｉ）、Ｎｏ．Ｂ－３（Ｃｕ－Ｚｎ）、Ｎｏ．Ｂ－６（Ｃｕ－Ｃａ）、Ｎｏ．Ｂ－７（Ｃｕ－Ｍｎ）では、６００℃熱処理後も電気抵抗率が低く、耐熱性も優れていることが分かった。
　表３のＮｏ．Ｂ－８～Ｂ－１１は、Ｍｏをバリア層１２に用いて、Ｃｕ系の電極層１３を評価した結果である。６００℃で５分間の熱処理後も、Ｍｏバリア層１２によって相互拡散が抑制され、優れた電気抵抗率と耐熱性を示した。６００℃で５分間の熱処理後も、Ｃｕ／Ｍｏ間の反応は見られず、Ｍｏバリア層１２によって、ＮｉＳｉオーミックコンタクト層１１からの元素拡散が抑制されていることが分かる。また、Ｃｕ系の電極層１３自体の耐熱性を向上させるために、Ｃｕ電極層１３に、ＮｉやＺｎの元素の添加が有効であることも分かる。
　表３のＮｏ．Ｂ－１２～２０は、バリア層１２にＴｉＮを用いて、Ｃｕ系の電極層１３を評価した結果である。４５０℃で３０分間の熱処理後には、電気抵抗率の増加や表面異常は観察されなかった。例えばＮｏ．Ｂ－１４に示すように、６００℃で５分間の熱処理によって、Ｃｕ電極層１３とＴｉＮバリア層１２との間で相互拡散が発生することが分かる。特に、Ｎｉ系のオーミックコンタクト層１１を用いた場合は、拡散が顕著である。この原因としては、ＴｉＮはアモルファスであり、一部のＴｉから窒素が脱離し、拡散に寄与している可能性が考えられる。Ｔｉは、ＣｕとＮｉの双方と金属間化合物を形成するため、ＴｉとＮｉのいずれかがＣｕ電極中へ拡散していると予想される。
　一方、Ｎｏ．Ｂ－１８～２０（Ｃｕ－Ｚｎ電極層１３／ＴｉＮバリア層１２）では、Ｎｏ．Ｂ－１２～１３に示すＣｕ電極層１３の場合に比較して、電気抵抗率の増加が小さくなっている。Ｃｕ中にＺｎをプレドープして、Ｃｕ－Ｚｎの電極層１３とすることにより、ＴｉＮからのＴｉ拡散を抑制していると予想される。Ｃｕ－ＺｎなどのＣｕ合金を電極層１３とすることで、耐熱性の改善だけではなく、ＮｉＳｉオーミックコンタクト層１１に対して、ＴｉＮバリア層１２の適用が可能となる。
　　１　ＳｉＣ基板
　　２　エピタキシャル層
　　３　ｐ型領域
　　４　ｎ型領域
　　５　絶縁膜
　　６　ゲート電極
　　１０　ソース電極
　　２０　ドレイン電極
　　１１、２１　オーミックコンタクト層
　　１２、２２　バリア層
　　１３、２３　電極層
　　１００　ＳｉＣ－ＭＯＳＦＥＴ

Claims (6)

  1. 　オーミック電極であって、
    　ＳｉＣ半導体層の上に形成され、ニッケルおよびニッケルシリサイドからなるグループから選択される材料からなるオーミックコンタクト層と、
    　該オーミックコンタクト層の上に形成されたバリア層と、
    　該バリア層の上に形成され、亜鉛、ニッケル、チタン、マンガン、カルシウムのうち少なくとも１種以上を含む銅合金からなる電極層と、
    を含むことを特徴とするオーミック電極。
  2. 　上記バリア層は、銅に対して非固溶の元素または銅と化合物を形成する元素で構成されることを特徴とする請求項１に記載のオーミック電極。
  3. 　上記バリア層は、モリブデン、タンタル、タングステン、ニオブ、チタンおよびこれらの窒化物からなるグループから選択される材料からなることを特徴とする請求項１に記載のオーミック電極。
  4. 　上記電極層に含まれる亜鉛、ニッケルの量は、０．１ａｔ％以上、３ａｔ％以下、チタンの量は０．１ａｔ％以上、０．５ａｔ％以下、マンガン、カルシウムの量は、０．１ａｔ％以上、１ａｔ％以下であることを特徴とする請求項１に記載のオーミック電極。
  5. 　上記バリア層の膜厚は、１０ｎｍ以上、１００ｎｍ以下であることを特徴とする請求項１に記載のオーミック電極。
  6. 　請求項１～５のいずれかに記載のオーミック電極を含むことを特徴とするＳｉＣ半導体装置。
PCT/JP2017/003816 2016-02-24 2017-02-02 オーミック電極 WO2017145694A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780013111.8A CN108701596A (zh) 2016-02-24 2017-02-02 欧姆电极
US16/079,457 US20190058048A1 (en) 2016-02-24 2017-02-02 Ohmic electrode
EP17756136.2A EP3422389A4 (en) 2016-02-24 2017-02-02 OHMIC ELECTRODE
KR1020187026713A KR20180116324A (ko) 2016-02-24 2017-02-02 오믹 전극

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-032693 2016-02-24
JP2016032693 2016-02-24
JP2016088311A JP6690985B2 (ja) 2016-02-24 2016-04-26 オーミック電極
JP2016-088311 2016-04-26

Publications (1)

Publication Number Publication Date
WO2017145694A1 true WO2017145694A1 (ja) 2017-08-31

Family

ID=59686414

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/003816 WO2017145694A1 (ja) 2016-02-24 2017-02-02 オーミック電極

Country Status (1)

Country Link
WO (1) WO2017145694A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032456A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体素子および半導体素子の製造方法
JP2006032457A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2014110362A (ja) * 2012-12-04 2014-06-12 Mitsubishi Electric Corp 炭化珪素半導体装置及びその製造方法
JP2015109474A (ja) * 2010-11-25 2015-06-11 三菱電機株式会社 炭化珪素半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032456A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体素子および半導体素子の製造方法
JP2006032457A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2015109474A (ja) * 2010-11-25 2015-06-11 三菱電機株式会社 炭化珪素半導体装置
JP2014110362A (ja) * 2012-12-04 2014-06-12 Mitsubishi Electric Corp 炭化珪素半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP5728339B2 (ja) 半導体装置および半導体装置の製造方法
JP4995187B2 (ja) 電力用半導体装置
JP4140648B2 (ja) ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
JP4591084B2 (ja) 配線用銅合金、半導体装置及び半導体装置の製造方法
JP6690985B2 (ja) オーミック電極
TWI523087B (zh) Al alloy film for semiconductor devices
TWI582851B (zh) Electrode structure and semiconductor device
JP2019102896A (ja) アルミニウム合金膜
JP6125420B2 (ja) 半導体装置
WO2017145694A1 (ja) オーミック電極
JP2017168684A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6057032B2 (ja) 炭化珪素半導体装置の製造方法
US9812328B2 (en) Methods for forming low resistivity interconnects
JP2012243878A (ja) 半導体電極構造
JPS6015970A (ja) 半導体装置
JP5303008B2 (ja) 半導体素子及び半導体素子の製造方法
KR101448852B1 (ko) 반도체 소자 및 그 제조방법
JP3379278B2 (ja) 電極配線およびその製造方法
JP6458525B2 (ja) 炭化珪素半導体装置の製造方法
JP2004289008A (ja) 半導体集積回路装置およびその製造方法
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP3960739B2 (ja) 半導体装置とその製造方法
JP2009124033A (ja) 半導体装置およびその製造方法
JP2012243877A (ja) 半導体電極構造
JP2010171133A (ja) 化合物半導体装置、および化合物半導体装置の製造方法

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187026713

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020187026713

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2017756136

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017756136

Country of ref document: EP

Effective date: 20180924

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17756136

Country of ref document: EP

Kind code of ref document: A1