CN108701596A - 欧姆电极 - Google Patents

欧姆电极 Download PDF

Info

Publication number
CN108701596A
CN108701596A CN201780013111.8A CN201780013111A CN108701596A CN 108701596 A CN108701596 A CN 108701596A CN 201780013111 A CN201780013111 A CN 201780013111A CN 108701596 A CN108701596 A CN 108701596A
Authority
CN
China
Prior art keywords
layer
electrode
electrode layer
barrier layer
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780013111.8A
Other languages
English (en)
Inventor
后藤裕史
坂本尚敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority claimed from PCT/JP2017/003816 external-priority patent/WO2017145694A1/ja
Publication of CN108701596A publication Critical patent/CN108701596A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

利用了SiC基板的功率半导体装置等中使用的欧姆电极包括：欧姆接触层，其形成于SiC半导体层上，由从镍以及硅化镍所构成的组选择的材料构成；阻挡层，其形成于欧姆接触层上；和电极层，其形成于阻挡层上，由包含锌、镍、钛、锰、钙当中至少1种以上的铜合金构成。

Description

欧姆电极
技术领域
本发明涉及SiC半导体装置中所用的欧姆电极。
背景技术
SiC(碳化硅)是宽带隙半导体材料，绝缘击穿强度也高。为此，作为Si-IGBT(绝缘栅双极型晶体管)的接下来的下一代功率半导体装置，开发了利用SiC的MOSFET(MOS型场效应晶体管)等。SiC-MOSFET的欧姆电极(源极/漏极电极)由用于与SiC基板取得欧姆接触的欧姆接触层和欧姆接触层上的电传导性高的电极层构成。在欧姆接触层中使用例如将设于SiC基板上的Ni以800℃进行了热处理而形成的硅化镍。另外，在电极层中使用电传导性高的Al、Al-Si等Al系材料。
发明内容
发明要解决的课题
与Si-IGBT比较，在SiC-MOSFET中，由于流过欧姆电极的电流变大，因此在Al系的材料中，在耐热性、耐久性的点上有问题。特别由于与键合线的连接部分电流集中，因此有局部被加热到600℃以上的可能性。另外，在SiC-MOSFET中，由于动作时处于较高温，因此会因SiC基板与欧姆电极之间的热膨胀系数的差异而在欧姆电极施加剪切应力，在Al系材料中还有会产生开裂、剥离的问题。
为此，本发明的目的在于，提供一种欧姆电极，其使用于利用SiC基板的功率半导体装置中，具有良好的电传导性，并且耐热性、耐久性卓越且机械强度高。
用于解决课题的手段
发明者们专心研究的结果，发现在电极层的材料中使用Cu-Zn、Cu-Ni、Cu-Ti、Cu-Ca、Cu-Mn合金并形成阻挡层来防止欧姆接触材料的扩散，由此能得到良好的欧姆电极，完成本发明。
即，本发明是SiC半导体装置中所用的欧姆电极，包含：欧姆接触层，其形成于SiC半导体层上，由从镍以及硅化镍所构成的组选择的材料构成；阻挡层，其形成于欧姆接触层上；和电极层，其形成于阻挡层上，由包含锌、镍、钛、锰、钙当中至少1种以上的铜合金构成。
另外，本发明还是包含这样的欧姆电极的SiC半导体装置。
发明的效果
根据本发明，能提供有良好的电传导性，并且耐热性、耐久性卓越且机械强度高的SiC半导体装置用的欧姆电极。
附图说明
图1是本发明的实施方式所涉及的SiC-MOSFET的截面图。
图2表示形成于阻挡层上的Cu电极层的热处理前后的电阻率。
图3表示热处理后的Cu电极层的表面SEM照片。
图4表示热处理后的Cu合金电极层的表面SEM照片。
图5表示在硅化镍上制作的Cu电极层的热处理后的表面SEM照片。
图6是热处理后的Al系电极层的表面SEM照片。
图7是将No.B-9(Cu/Mo/NiSi)在600℃下进行5分钟的热处理后的表面SEM照片。
图8是将No.B-11(Cu-Zn/Mo/NiSi)在600℃下进行5分钟的热处理后的表面SEM照片。
具体实施方式
图1是以100表征整体的本发明的实施方式所涉及的SiC-MOSFET的截面图。SiC-MOSFET100包含n型的SiC基板1。在SiC基板1上设置由n+SiC构成的外延生长层(漂移层)2。在外延生长层2上设置由例如氧化硅构成的绝缘膜5，在其上设置由例如多晶硅构成的栅电极6。这里栅电极6的周围也被绝缘膜5覆盖。
在外延生长层2，在栅电极6的两侧设置p型区域3，进而在p型区域3中设置n型区域4。p型区域3以及n型区域4例如使用离子注入法、热扩散法将杂质选择性地导入外延生长层2而形成。
在n型区域4上设置欧姆接触层11。欧姆接触层11例如由硅化镍构成，膜厚例如是100nm。
在由例如SiC构成的n型区域4上用溅射法形成了Ni膜，之后进行热处理使Si和Ni反应，从而形成欧姆接触层11。
以下示出欧姆接触层11的制作中所用的溅射条件以及退火条件的一例。
<溅射条件>
溅射气体：氩
气体压力：2mTorr
功率：RF400W
<退火条件>
温度：800℃
气氛：氮
另外，为了确认上述退火条件下SiC中的Si和Ni反应而形成硅化镍，进行如下那样的实验。首先在Si基板上形成膜厚100nm的热氧化膜(硅氧化膜)，在其上通过利用Ni靶材和单晶Si靶材的同时放电来形成膜厚100nm的溅射层。溅射条件如以下那样。
<溅射条件>
溅射气体：氩
气体压力：2mTorr
功率：RF150W(Ni靶材)、DC400W(Si靶材)
接下来，在上述的退火条件(800℃、氮气氛)下进行了热处理后，进行了溅射层的X射线衍射。其结果，可知溅射层正在硅化镍(Ni2Si、NiSi)化，能确认到在上述退火条件下欧姆接触层11成为硅化镍。
另外，在SiC-MOSFET100中，欧姆接触层11通常通过800℃以上的退火处理成为硅化镍，但还有根据Ni层的膜厚、热处理时间、热处理温度而一部分未硅化物化、Ni残留在欧姆接触层11的表面的情况。
另外，欧姆接触层11优选由硅化镍形成，但除了上述那样一部分未硅化物化而保持Ni不变的情况以外，也可以由Ni形成欧姆接触层11。
在欧姆接触层11上，为了防止欧姆接触层11的材料与形成于阻挡层12上的电极层13的材料之间的相互扩散而设置阻挡层12。作为阻挡层12的材料，例如使用Mo。电极层13中所含的Cu和欧姆接触层11中所含的Ni由于是全比例固溶，因此易于出现相互扩散，但由于Cu和Mo是非固溶，因此几乎不会出现相互扩散。另外，若出现相互扩散则Cu的导电率就会降低，另外易于在界面形成脆的相互扩散层，SiC-MOSFET100的性能劣化。作为阻挡层12的材料，除了Mo以外，例如还使用Ta、W、Nb、Ti或它们的氮化物。特别由于TiN示出卓越的电传导性，因此适于阻挡层12。阻挡层12的膜厚例如是50nm，但可以在下限10nm、上限100nm的范围选择。
在阻挡层12的制作中使用溅射法，但在材料中使用了Mo的情况下的成膜条件例如如以下那样。
<溅射条件>
溅射气体：氩
气体压力：2～10mTorr
功率：DC260～500W
另外，在材料中使用Ta、W、Nb的情况下的成膜条件例如如以下那样。
<溅射条件>
溅射气体：氩
气体压力：2mTorr
功率：DC260～500W
另外，在材料中使用Ti的情况下的成膜条件例如如以下那样。
<溅射条件>
溅射气体：氩、氮
气体压力：2mTorr
功率：DC260～500W
另外，在阻挡层12的材料中使用Mo、Ta、W、Nb以及Ti的氮化物的情况下，也在热处理中确认到能防止来自欧姆接触层11的扩散。认为由于氮化膜无定形化，因此没有成为元素的扩散路径的晶界，抑制扩散的效果变高。
在阻挡层12的材料中使用钼氮化物的情况下，使用钼靶材，在溅射气体中使用氩与氮的混合气体，在以下的溅射条件下制作钼氮化物。
<溅射条件>
溅射气体：氩+氮(相对于全流量的氮气体流量比：30％)
气体压力：2mTorr
功率：DC500W
在阻挡层12的材料中使用钛氮化物的情况下，使用钛靶材，在溅射气体中使用氩与氮的混合气体，在以下的溅射条件下制作钼氮化物。
<溅射条件>
溅射气体：氩+氮(相对于全流量的氮气体流量比：50～90％)
气体压力：2mTorr
功率：DC500～1000W
在阻挡层12上形成电极层13。电极层13例如由Cu与Zn的合金(Cu-Zn)、Cu与Ni的合金(Cu-Ni)、Cu与Ti的合金(Cu-Ti)、Cu与Al的合金(Cu-Al)、Cu与Ca的合金(Cu-Ca)、Cu与Mn的合金(Cu-Mn)构成。电极层13的膜厚例如是300～4000nm，例如使用溅射法在以下的条件下制作。
<溅射条件>
溅射气体：氩
气体压力：2mTorr
功率：DC260～500W
由以上那样形成的欧姆接触层11、阻挡层12以及电极层13形成SiC-MOSFET100的源电极10。与源电极10同样，在SiC基板1的背面侧也依次制作欧姆接触层21、阻挡层22以及电极层23，形成漏电极20。通过以上来完成SiC-MOSFET100。
与源电极10同样，在SiC基板1的背面侧也依次制作欧姆接触层21、阻挡层22以及电极层23，形成漏电极20。通过以上来完成SiC-MOSFET100。
如此，在本发明的实施方式所涉及的SiC-MOSFET100中，作为电极层13、23的材料，取代过去使用的Al系材料(Al、Al-Si等)而使用有良好的电传导性和热传导性且耐热性和机械强度高的Cu合金(Cu-Zn、Cu-Ni、Cu-Ti、Cu-Al、Cu-Ca、Cu-Mn)。
另外，为了防止伴随着在电极层13、23的材料中使用Cu合金而欧姆接触层11、21与电极层13、23之间的相互扩散、特别是Ni从欧姆接触层11、21向电极层13、23的扩散，从而在这些层之间设置阻挡层12、22。
由此能提供有良好的电传导性，并且耐热性、耐久性卓越且机械强度高的欧姆电极的SiC-MOSFET用的欧姆电极、以及具有这样的欧姆电极的SiC-MOSFET。
另外，这里说明了SiC-MOSFET，但上述的欧姆电极还能运用在肖特基势垒二极管这样的其他SiC系半导体装置中。
接下来研讨更换阻挡层12的材料的情况下的源电极10的热的稳定性。关于样本，在SiC基板1上制作由硅化镍构成的欧姆接触层11后，在欧姆接触层11上制作由Ti、Ni、Mo、Ta构成的阻挡层12，在其上制作了Cu的电极层13。阻挡层12的膜厚设为50nm，电极层13的膜厚设为4000nm。作为比较例，还形成在欧姆接触层11上直接层叠了Cu的电极层13的样本。
关于热处理条件设想一般的半导体装置的制造工序中的温度而设为450℃。热处理在氮气氛中进行了1小时。在热处理的前后测定了电极层13的电阻率，评价了阻挡层12的效果。将热处理的前后的电极层13的电阻率的变化在图2示出。
图2对横轴所示的各样本在纵轴示出热处理前后的电阻率的值。将在阻挡层中使用了Ti、Ni、Mo、Ta的样本记载为Cu/Ti、Cu/Ni、Cu/Mo、Cu/Ta。另外左端的Cu是作为比较例在欧姆接触层11上直接制作了Cu的电极层13的样本。
如从图2获知的那样，仅在阻挡层中使用了Ni的样本(Cu/Ni)电阻率显著增加，在使用了其他材料的样本(Cu/Ti、Cu/Mo、Cu/Ta)中，能防止热处理引起的电阻率的增加。
另外，在未形成阻挡层的样本(Cu)中，如比较例所示那样，电极层13的电阻率从2.1×10-6Ωcm大幅增加到1.35×10-5Ωcm。该电阻率大于样本(Cu/Ni)的热处理后的电阻率，可知与Ni上相比，硅化镍上的Ni向电极层13的扩散显著，通过实际分析电极层13而确认到这点。
若电极层13的电阻率增加，则通电时的损耗就会增加，从而使SiC-MOSFET的变换效率显著降低。另外，会因电极层13中的发热而元件特性劣化，或者与电阻率相关的某热传导率降低，即使将热传导性高的Cu用在电极层，也会使热传导降低，有可能会进一步促进元件的劣化。
与此相对，通过将Mo、Ti、Ta用在阻挡层的材料中，能防止Ni从欧姆接触层11向电极层13的扩散，在热处理后也能得到良好的电阻率的电极层13，能形成电传导性以及热传导性卓越的电极层13。
接下来，对在阻挡层12中使用了Mo的情况的样本(Cu/Mo)、阻挡层12相同在电极层13中使用了Cu-Zn合金(Cu-0.1at％Zn、Cu-1at％Zn、Cu-2at％Zn、Cu-5at％Zn)的样本观察了热处理后的电极层13的表面状态。热处理条件与图2的情况相同，是450℃下1小时。
图3是电极层13为Cu的样本(Cu/Mo)的表面的SEM照片，图4是电极层13为Cu-Zn(Cu-1at％Zn)合金的样本(Cu-1at％Zn/Mo)的表面的SEM照片。在图3中，在电极层13的表面产生沿着晶界的间隙，但在图4未观察到这样的间隙。可知由于间隙的产生会使耐热性降低，因此通过作为电极层13的材料而在Cu中添加Zn，抑制了热处理中的间隙的产生，耐热性提升。
表1是将对各种样本进行热处理的情况下的电阻率和耐热性汇总的表。在此欧姆接触层11设为Ni，热处理条件设为450℃下1小时。电阻率的评价以热处理后的电极层13的电阻率的值进行，若是4.0×10-6Ω·cm以下则设为合格(○)，若大于4.0×10-6Ω·cm则设为不合格(×)。另外，关于耐热性的评价，对热处理后的电极层13进行SEM观察，若未在表面观察到晶界间隙则设为合格(○)，若观察到则设为不合格(×)。
【表1】
关于电阻率，通过使用Mo等的阻挡层12而在热处理前后电阻率未较大增加，但在Cu-5at％Zn中，由于Zn的比例大，因此电阻率变大。另外，在电极层13中未观察到阻挡层的成分。
Ni相对于Cu全比例固溶，但相对于Mo非固溶，与钨和铌形成化合物。即，作为阻挡层12的材料，优选使用不与Cu固溶的材料、即，使用非固溶或形成化合物的材料。
关于耐热性，在电极层13为Cu的情况下均观察到晶界间隙，通过在Cu中加入0.1～5at％的Zn而抑制了表面间隙的产生。
如表1那样，在电极层13为Cu的情况下，因热处理而产生晶界间隙，另一方面，在不使用阻挡层12的情况下，构成元素从欧姆接触层11扩散到Cu电极，结果确认到使Cu电极层的耐热性提升。在表1中，由于通过阻挡层12完全抑制了从欧姆接触层11的构成元素的扩散，因此认为产生晶界间隙，耐热性不足。
例如作为对上述热处理有耐热性的材料，除了表1的Cu-1at％Zn以外还能举出Cu-1at％Ni、Cu-1at％Ti。在进行了热处理的情况下，在Cu-1at％Ti，在表面产生突起，在Cu-1at％Ni，能与Cu-1at％Zn同样地得到平坦性。
另外，除了表1记载的样本以外，在作为电极层13的材料而使用上述的Cu-1at％Ni、Cu-0.15at％Ni-0.2at％Nb、Cu-0.15at％Ni-0.2at％A1、Cu-0.15at％Ni-0.2at％Mn的情况下，也确认到能抑制晶界间隙。
表2是没有阻挡层12的电极结构的比较例，作为欧姆接触层11的材料而使用Ni、Ti、Al、NiSix(硅化镍)以及TiSix(钛硅化物)。另外，作为电极层13的材料而使用了Cu、Cu-Ni合金以及Cu-Ti合金。热处理条件是与表1同样的450℃下1小时。
电阻率的评价与表1同样地以热处理后的电极层13的电阻率的值进行，若为4.0×10-6Ω·cm以下则设为合格(○)，若大于4.0×10-6Ω·cm则设为不合格(×)。另外，关于耐热性的评价，对热处理后的电极层13的表面进行SEM观察，若未观察到晶界间隙则设为○，若观察到则设为×，若观察到突起则设为▲，若观察到异常扩散则设为△。
【表2】
热处理后的电阻率均大于4.0×10-6Ω·cm。
另一方面，如与表1比较获知的那样，在电极层13的材料中使用了Cu的情况下的耐热性得到改善。认为这是因为，由于没有阻挡层12，因此欧姆接触层11的构成元素扩散到了电极层13。但在欧姆接触层11中使用Ti的情况下，在热处理后在电极表面看到突起。这是在Cu内扩散的Ti与Cu的化合物在表面成为突起而产生的。
另外，在欧姆接触层11是硅化物(NiSi、TiSi)的情况下，如图5的表面SEM照片所示那样，确认到大的缺陷。这将来自硅化物的异常扩散认为是原因。
从表2的结果可知，若考虑热处理后的电传导率以及耐热性双方，则在将Cu或其合金用作电极层13的材料的情况下，若没有阻挡层12就不耐实用。
SiC-MOSFET有根据动作条件而使用环境的温度进一步成为高温的情况。为此，以下研讨对各个样本进行450℃下30分钟的热处理的情况的结果和600℃下进行5分钟的热处理的情况的结果。
首先为了评价利用现有的Al系材料的电极层13的耐热性，在硅基板的表面制作的膜厚100nm的热氧化膜(硅氧化膜)上采用溅射对Al系膜(Al-1at％Si膜)进行了成膜，之后进行450℃下30分钟的热处理和600℃下5分钟的热处理，分别观察表面状态。
图6是600℃下进行了5分钟的热处理的情况下的Al系电极层的表面SEM照片。在450℃下30分钟的热处理中，在表面未看到异常，但在600℃下进行了5分钟的热处理的情况下，如图6所示那样产生凸起物。如此，在电极层13中使用了Al系材料的情况下，得不到600℃以上的耐热性。
另外，在Al系电极层与热氧化膜之间使用了阻挡膜的情况下，也同样产生表面凸起物。在现有的Al系(Al-1at％Si)电极层13中，在与Ni或NiSi的欧姆接触层11的材料之间产生相互扩散。另外，通过在电极层13与欧姆接触层11之间设置Mo、TiN的阻挡层12，能减低相互扩散，但在Ti的阻挡层12中不能防止Ni的扩散。
与此相对，通过在电极层13中使用Cu系材料，不仅在450℃下，在成为600℃这样的高温环境的情况下也能通过选择合适的阻挡层12而得到热处理后也良好的电阻率的电极层13，能形成电传导性以及热传导性卓越的电极层13。
图7是对电极层13/阻挡层12/欧姆接触层11为Cu/Mo/NiSi的样本(表3的No.B-9)在600℃下进行了5分钟的热处理后的表面SEM照片。另外，
图8是对电极层13/阻挡层12/欧姆接触层11为Cu-Zn/Mo/NiSi的样本(表3的No.B-11)在600℃下进行了5分钟的热处理后的表面SEM照片。
在图7中可知，在Cu的电极层13中沿着晶界产生间隙。间隙的产生若与450℃下进行30分钟的热处理的情况比较，则是变得更显著。与此相对，如从图8获知的那样，在Cu-Zn的电极层13中降低了间隙的产生。可知由于间隙的产生会使电极层13的耐热性降低，因此通过作为电极层13的材料而在Cu中添加Zn，从而抑制了热处理中的间隙的产生，耐热性得以提升。
表3是除了对上述2个样本以外还对各个样本在450℃进行30分钟的热处理或在600℃下进行了5分钟的热处理的情况下的电阻率和耐热性的评价结果。在此，全部样本都是在Si基板上形成SiO2膜，在其上形成表3的结构。在欧姆接触层11中使用Ni或硅化镍(NiSi)，热处理条件设为450℃下30分钟或600℃下5分钟。
电阻率的评价以热处理后的电极层13的电阻率的值进行，若为4.0×10-6Ω·cm以下则设为合格(○)，若大于4.0×10-6Ω·cm则设为不合格(×)。另外，关于耐热性的评价，对热处理后的电极层13进行SEM观察，若在表面未观察到晶界间隙则设为合格(○)，若观察到晶界间隙则设为不合格(×)，若观察到突起物则设为不合格(▲)，若观察到异常扩散则设为不合格(△)。
【表3】
表3的No.B-1～B-7是以单膜评价了Cu系的电极层13的耐热性的结果，即，在硅基板的表面制作的膜厚100nm的热氧化膜(硅氧化膜)上制作Cu系的电极层13来进行了评价。No.B-4的Cu-Ti电极层的电阻率在600℃下5分钟的热处理后变得大于4.0×10-6Ω·cm，另外，在No.B-5的Cu-Al电极层，在表面形成凸起物。另一方面，在No.B-2(Cu-Ni)、No.B-3(Cu-Zn)、No.B-6(Cu-Ca)、No.B-7(Cu-Mn)，在600℃热处理后电阻率也低，可知耐热性也卓越。
表3的No.B-8～B-11是在阻挡层12中使用Mo、评价了Cu系的电极层13的结果。在600℃下5分钟的热处理后，也通过Mo阻挡层12抑制相互扩散，示出了卓越的电阻率和耐热性。在600℃下5分钟的热处理后也看不到Cu/Mo间的反应，可知通过Mo阻挡层12抑制了来自NiSi欧姆接触层11的元素扩散。另外可知，为了使Cu系的电极层13自身的耐热性提升而在Cu电极层13添加Ni、Zn的元素是有效的。
表3的No.B-12～20是在阻挡层12中使用TiN、评价Cu系的电极层13的结果。在450℃下30分钟的热处理后，未观察到电阻率的增加、表面异常。例如如No.B-14所示那样可知，通过600℃下5分钟的热处理，在Cu电极层13与TiN阻挡层12之间产生相互扩散。特别在使用Ni系的欧姆接触层11的情况下，扩散显著。作为其原因，考虑如下可能性：TiN是无定形的，氮从一部分的Ti脱离，有助于扩散。由于Ti与Cu和Ni双方形成金属间化合物，因此预想为Ti和Ni的任一者向Cu电极中扩散。
另一方面，在No.B-18～20(Cu-Zn电极层13/TiN阻挡层12)，与No.B-12～13所示的Cu电极层13的情况比较，电阻率的增加变小。预想为通过在Cu中预掺杂Zn来做出Cu-Zn的电极层13，从而抑制来自TiN的Ti扩散。通过将Cu-Zn等Cu合金作为电极层13，从而不仅改善耐热性，还能对NiSi欧姆接触层11运用TiN阻挡层12。
附图标记的说明
1 SiC基板；
2 外延生长层；
3 p型区域；
4 n型区域；
5 绝缘膜；
6 栅电极；
10 源电极；
20 漏电极；
11、21 欧姆接触层；
12、22 阻挡层；
13、23 电极层；
100 SiC-MOSFET。

Claims (6)

1.一种欧姆电极，其特征在于，包括：
欧姆接触层，其形成于SiC半导体层上，由从镍以及硅化镍所构成的组中选择的材料构成；
阻挡层，其形成于该欧姆接触层上；和
电极层，其形成于该阻挡层上，由包含锌、镍、钛、锰、钙中至少1种以上的铜合金构成。
2.根据权利要求1所述的欧姆电极，其特征在于，
上述阻挡层由相对于铜非固溶的元素或与铜形成化合物的元素构成。
3.根据权利要求1所述的欧姆电极，其特征在于，
上述阻挡层由从钼、钽、钨、铌、钛以及钼、钽、钨、铌、钛的氮化物所构成的组中选择的材料构成。
4.根据权利要求1所述的欧姆电极，其特征在于，
上述电极层中所含的锌、镍的量为0.1at％以上且3at％以下，钛的量为0.1at％以上且0.5at％以下，锰、钙的量为0.1at％以上且1at％以下。
5.根据权利要求1所述的欧姆电极，其特征在于，
上述阻挡层的膜厚为10nm以上且100nm以下。
6.一种SiC半导体装置，其特征在于，
包括权利要求1～5中任一项所述的欧姆电极。
CN201780013111.8A 2016-02-24 2017-02-02 欧姆电极 Pending CN108701596A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-032693 2016-02-24
JP2016032693 2016-02-24
JP2016088311A JP6690985B2 (ja) 2016-02-24 2016-04-26 オーミック電極
JP2016-088311 2016-04-26
PCT/JP2017/003816 WO2017145694A1 (ja) 2016-02-24 2017-02-02 オーミック電極

Publications (1)

Publication Number Publication Date
CN108701596A true CN108701596A (zh) 2018-10-23

Family

ID=59739131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780013111.8A Pending CN108701596A (zh) 2016-02-24 2017-02-02 欧姆电极

Country Status (5)

Country Link
US (1) US20190058048A1 (zh)
EP (1) EP3422389A4 (zh)
JP (1) JP6690985B2 (zh)
KR (1) KR20180116324A (zh)
CN (1) CN108701596A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140234A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置
JP7109650B2 (ja) * 2019-02-18 2022-07-29 三菱電機株式会社 電力用半導体装置および電力変換装置
US10847647B2 (en) 2019-03-14 2020-11-24 Cree, Inc. Power semiconductor devices having top-side metallization structures that include buried grain stop layers
US20220302309A1 (en) * 2019-08-09 2022-09-22 Hitachi Energy Switzerland Ag Strain Enhanced SiC Power Semiconductor Device and Method of Manufacturing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032457A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2006202883A (ja) * 2005-01-19 2006-08-03 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2008166504A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 電界効果トランジスタおよびその製造方法
CN101842878A (zh) * 2007-10-24 2010-09-22 松下电器产业株式会社 半导体元件及其制造方法
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
CN102227812A (zh) * 2009-10-05 2011-10-26 住友电气工业株式会社 半导体器件
JP2015109474A (ja) * 2010-11-25 2015-06-11 三菱電機株式会社 炭化珪素半導体装置
US20150255544A1 (en) * 2014-03-10 2015-09-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and manufacturing method of the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4038498B2 (ja) * 2004-07-13 2008-01-23 新電元工業株式会社 半導体素子および半導体素子の製造方法
JP5889171B2 (ja) * 2012-12-04 2016-03-22 三菱電機株式会社 炭化珪素半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032457A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2006202883A (ja) * 2005-01-19 2006-08-03 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2008166504A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 電界効果トランジスタおよびその製造方法
CN101842878A (zh) * 2007-10-24 2010-09-22 松下电器产业株式会社 半导体元件及其制造方法
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
CN102227812A (zh) * 2009-10-05 2011-10-26 住友电气工业株式会社 半导体器件
JP2015109474A (ja) * 2010-11-25 2015-06-11 三菱電機株式会社 炭化珪素半導体装置
US20150255544A1 (en) * 2014-03-10 2015-09-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
EP3422389A4 (en) 2019-10-23
JP2017152667A (ja) 2017-08-31
US20190058048A1 (en) 2019-02-21
JP6690985B2 (ja) 2020-04-28
EP3422389A1 (en) 2019-01-02
KR20180116324A (ko) 2018-10-24

Similar Documents

Publication Publication Date Title
CN108701596A (zh) 欧姆电极
JP5284389B2 (ja) 半導体装置
KR101283774B1 (ko) ＳｉＣ 반도체용 오믹 전극, ＳｉＣ 반도체용 오믹 전극의 제조 방법, 반도체 장치 및 반도체 장치의 제조 방법
JP4995187B2 (ja) 電力用半導体装置
CN104064586B (zh) 半导体装置及其制造方法
JP2010272766A (ja) 半導体装置およびその製造方法
JP6922202B2 (ja) 半導体装置および半導体装置の製造方法
US20120319134A1 (en) Silicon carbide semiconductor device and method for manufacturing same
WO2015076166A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104335328B (zh) 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置
CN110246954A (zh) 热电发电模块
CN102859661A (zh) 碳化硅半导体器件及其制造方法
TW201310512A (zh) 半導體裝置用a1合金膜
CN110178234A (zh) 热电模块
JPH0864800A (ja) 炭化珪素半導体素子
JP2008171890A (ja) 半導体装置用電極膜
CN107195616A (zh) 包括金属粘附和阻挡结构的半导体器件及其形成方法
JP2017168684A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2017145694A1 (ja) オーミック電極
JPS6015970A (ja) 半導体装置
Jennings et al. Development of Low Resistance Al/Ti Stacked Metal Contacts to p-Type 4H-SiC
JP6716985B2 (ja) 半導体装置および半導体装置の製造方法
JP5303008B2 (ja) 半導体素子及び半導体素子の製造方法
JP2012243878A (ja) 半導体電極構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181023