JP7109650B2 - 電力用半導体装置および電力変換装置 - Google Patents

電力用半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7109650B2
JP7109650B2 JP2021501833A JP2021501833A JP7109650B2 JP 7109650 B2 JP7109650 B2 JP 7109650B2 JP 2021501833 A JP2021501833 A JP 2021501833A JP 2021501833 A JP2021501833 A JP 2021501833A JP 7109650 B2 JP7109650 B2 JP 7109650B2
Authority
JP
Japan
Prior art keywords
power semiconductor
curvature
radius
protective film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021501833A
Other languages
English (en)
Other versions
JPWO2020170813A1 (ja
Inventor
和成 中田
健介 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020170813A1 publication Critical patent/JPWO2020170813A1/ja
Application granted granted Critical
Publication of JP7109650B2 publication Critical patent/JP7109650B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は電力用半導体装置および電力変換装置に関するものである。
特開２０１７－１６８６０２号公報（特許文献１）によれば、電力用半導体装置として、ＭＯＳＦＥＴ（金属・酸化物・半導体・電界効果トランジスタ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。ＭＯＳＦＥＴは炭化珪素（ＳｉＣ）基板を有している。ＳｉＣの利点のひとつは、高い絶縁破壊電界強度である。ＭＯＳＦＥＴの表面はポリイミド膜によって覆われている。ポリイミド膜は、表面電極のソースコンタクト部およびゲートコンタクト部を露出する開口部を有している。
特開２０１７－１６８６０２号公報
上記ポリイミド膜（絶縁保護膜）には応力が加わりやすく、特に、絶縁保護膜を封止する封止部材から応力が加わりやすい。例えば、電力半導体装置が動作するときの発熱に起因した熱サイクルによって、封止部材から、長期間、多回数にわたって、熱応力が加わる。また、封止部材が形成される際には、絶縁保護膜へ大きな応力が加わりやすい。
上記のような応力によって絶縁保護膜が破壊されることがある。絶縁保護膜が破壊されると、例えば、本来の耐電圧を確保することができないといった問題が発生する。上記公報に記載の技術では、この、絶縁保護膜の破壊についての考慮が十分でない。
本発明は以上のような課題を解決するためになされたものであり、その目的は、絶縁保護膜の破壊を抑制することができる電力用半導体装置を提供することである。
本発明の一の態様に従う電力用半導体装置は、角部を有する終端領域と、終端領域の内側の素子領域とを有している。電力用半導体装置は、半導体基板と、層間絶縁膜と、電極と、絶縁保護膜とを有している。半導体基板は、素子領域および終端領域にまたがっている。層間絶縁膜は、終端領域において半導体基板上に外縁を有している。電極は、素子領域において半導体基板に接しており、終端領域において層間絶縁膜上に外縁を有している。絶縁保護膜は、層間絶縁膜の外縁の少なくとも角部を直接覆い、かつ電極の外縁を覆っており、電極上に内縁を有している。終端領域の角部において、層間絶縁膜の外縁は曲率半径Ｒ１を有しており、絶縁保護膜の内縁は曲率半径Ｒ２を有しており、曲率半径Ｒ２は曲率半径Ｒ１よりも大きい。
絶縁保護膜の内縁は一般に絶縁保護膜の亀裂の起点となりやすいところ、本発明によれば、曲率半径Ｒ１に比して曲率半径Ｒ２が大きいことによって、当該内縁が絶縁保護膜の亀裂の起点とはなりにくくなる。さらに、曲率半径Ｒ２に比して曲率半径Ｒ１が相対的に小さいことによって、終端領域の角部において、絶縁保護膜のうち層間絶縁膜および電極によってかさ上げされる部分の幅が、より確保される。これにより、電極上で絶縁保護膜の内縁に加わる応力への耐性が高められる。よって、絶縁保護膜の破壊を抑制することができる。
本発明の実施の形態１におけるパワーモジュール（電力用半導体装置）の構成を概略的に示す断面図である。 図１の領域ＩＩに対応する概略的な部分断面図である。 図１のパワーモジュールに含まれるパワー半導体素子（電力用半導体装置）が有する終端領域および素子領域の配置を概略的に示す平面図である。 図１のパワーモジュールに含まれるパワー半導体素子（電力用半導体装置）の構成を概略的に示す平面図である。 図４の構成を、絶縁保護膜の図示を省略しつつ概略的に示す平面図である。 図４の領域ＶＩの構成を概略的に示す部分平面図である。 図３および図６の線ＶＩＩ－ＶＩＩに沿う概略的な部分断面図である。 本発明の実施の形態１におけるパワー半導体素子（電力用半導体装置）の製造方法を概略的に示すフロー図である。 本発明の実施の形態１におけるパワー半導体素子（電力用半導体装置）の製造方法の第１工程を概略的に示す部分断面図である。 本発明の実施の形態１におけるパワー半導体素子（電力用半導体装置）の製造方法の第２工程を概略的に示す部分断面図である。 本発明の実施の形態１におけるパワー半導体素子（電力用半導体装置）の製造方法の第３工程を概略的に示す部分断面図である。 本発明の実施の形態１におけるパワー半導体素子（電力用半導体装置）の製造方法の第４工程を概略的に示す部分断面図である。 本発明の実施の形態１におけるパワー半導体素子（電力用半導体装置）の製造方法の第５工程を概略的に示す部分断面図である。 図７に示すパワー半導体素子における曲率半径の比率Ｒ２／Ｒ１と、熱サイクル後のパワーモジュールの不良率との関係の実験結果を示すグラフ図である。 本発明の実施の形態２におけるパワーモジュール（電力用半導体装置）の構成を概略的に示す断面図である。 図１５の一部を概略的に示す部分断面図である。 図１５のパワーモジュールに含まれるパワー半導体素子（電力用半導体装置）の構成を概略的に示す部分断面図である。 本発明の実施の形態２におけるパワー半導体素子（電力用半導体装置）の製造方法を概略的に示すフロー図である。 図１６に示すパワーモジュールが有するパワー半導体素子の金属層の厚みと、短絡時にパワー半導体素子が破壊するまでの時間との関係の実験結果を示すグラフ図である。 本発明の実施の形態３におけるパワー半導体素子（電力用半導体装置）の構成を概略的に示す部分断面図である。 本発明の実施の形態４におけるパワーモジュール（電力用半導体装置）の構成を、図１６と同様の視野で概略的に示す部分断面図である。 図２１のパワーモジュールに含まれるパワー半導体素子（電力用半導体装置）の構成を概略的に示す部分断面図である。 図２２の一部分を例示する電子顕微鏡写真である。 本発明の実施の形態５におけるパワー半導体素子（電力用半導体装置）の構成を、図２２と同様の視野で概略的に示す部分断面図である。 本発明の実施の形態６におけるパワー半導体素子（電力用半導体装置）の構成を、図２４と同様の視野で概略的に示す部分断面図である。 本発明の実施の形態７における電力変換装置が適用された電力変換システムの構成を概略的に示すブロック図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
＜実施の形態１＞
（構成）
図１は、本実施の形態１におけるパワーモジュール３０１（電力用半導体装置）の構成を概略的に示す断面図である。図２は、領域ＩＩ（図１）に対応する概略的な部分断面図である。パワーモジュール３０１は、パワー半導体素子１０１（電力用半導体装置）と、封止部材３９０と、リードフレーム３７１と、リードフレーム３７２と、ボンディングワイヤ３５０と、はんだ層３６１とを有している。
パワー半導体素子１０１は、縦型半導体素子であり、本実施の形態においては、ＭＯＳＦＥＴ素子である。よって、その目的で、パワー半導体素子１０１は、上側に配置されたソース電極２１（図２）と、下側に配置されたドレイン電極３１とを有している。ソース電極２１はリードフレーム３７１へボンディングワイヤ３５０によって接続されている。ドレイン電極３１はリードフレーム３７２へはんだ層３６１によって接続されている。封止部材３９０は、パワー半導体素子１０１、ボンディングワイヤ３５０、リードフレーム３７１一部、およびリードフレーム３７２の一部を封止している。具体的には、封止部材３９０は、図２に示すように、パワー半導体素子１０１のソース電極２１および絶縁保護膜６０を覆っている。ボンディングワイヤ３５０は、例えば、アルミニウム、銀または金からなる。
図３は、パワー半導体素子１０１が有する終端領域ＲＴおよび素子領域ＲＥの配置を概略的に示す平面図である。パワー半導体素子１０１は、少なくとも１つの角部ＣＮを有する終端領域ＲＴと、終端領域ＲＴの内側の素子領域ＲＥとを有している。典型的には、パワー半導体素子１０１は長方形（正方形を含む）の形状を有しており、よって終端領域ＲＴは４つの角部ＣＮを有している。終端領域ＲＴは素子領域ＲＥを完全に囲んでいることが好ましい。
素子領域ＲＥには、パワー半導体素子１０１の主たる機能を実現するための構造が設けられている。本実施の形態のようにパワー半導体素子１０１がＭＯＳＦＥＴの場合、素子領域ＲＥには、少なくとも１つのＭＯＳゲート構造が配置されており、典型的には、各々がＭＯＳゲート構造を有する複数のセル領域が周期的に配置されている。素子領域ＲＥにおいて通電が行われる。終端領域ＲＴは、ＭＯＳゲート構造を有しておらず、主に耐電圧を確保するための構造が配置されている。
図４は、パワー半導体素子１０１の構成を概略的に示す平面図である。図５は、図４の構成を、絶縁保護膜６０の図示を省略しつつ概略的に示す平面図である。パワー半導体素子１０１は、ＳｉＣ基板１０（半導体基板）と、層間絶縁膜５２と、絶縁保護膜６０と、ソース電極２１と、ゲートパッド電極９２と、温度センスダイオード４０と、センスパッド電極９３とを有している。
ＳｉＣ基板１０は、素子領域ＲＥおよび終端領域ＲＴ（図３）にまたがっている。絶縁保護膜６０は、層間絶縁膜５２と、ソース電極２１と、ゲートパッド電極９２と、温度センスダイオード４０と、センスパッド電極９３とが設けられたＳｉＣ基板１０を覆っている。絶縁保護膜６０は、ソース電極２１と、ゲートパッド電極９２と、センスパッド電極９３との各々を少なくとも部分的に露出する開口部ＯＰを有している。開口部ＯＰは、ＳｉＣ基板１０の面積の半分以上の面積を有することが好ましい。
センスパッド電極９３は、アノードパッド電極９３ａと、カソードパッド電極９３ｃとを有している。アノードパッド電極９３ａからは、図５に示されているように、ＳｉＣ基板１０の中央近傍に配置された先端を有する配線部が延びている。カソードパッド電極９３ｃからも、図５に示されているように、ＳｉＣ基板１０の中央近傍に配置された先端を有する配線部が延びている。これら先端に、温度センスダイオード４０が配置されている。温度センスダイオード４０は、ｐｎ接合を形成するアノード領域とカソード領域とを有している。温度センスダイオード４０は絶縁保護膜６０によって覆われている。温度センスダイオード４０の順方向電圧を検出することによって、温度センスダイオード４０の温度を測定することができる。温度センスダイオード４０をＳｉＣ基板１０の中央に位置させることで、パワー半導体素子１０１の代表的な温度を、より精確に検知することができる。検知された温度が過度に高くなったときにパワー半導体素子１０１の電流を遮断する制御が行われてよく、これにより、異常状態からパワー半導体素子１０１を保護することができる。
図６は、パワー半導体素子１０１の角部ＣＮ近傍（領域ＶＩ（図４））の構成を概略的に示す部分平面図である。図７は、線ＶＩＩ－ＶＩＩ（図３および図６）に沿う概略的な部分断面図である。なお図７の視野は図２のものと同様である。パワー半導体素子１０１は、前述した部材に加えて、ゲート絶縁膜４１と、ゲート電極４２と、層間絶縁膜５１と、ドレイン電極３１とを有している。層間絶縁膜５１および層間絶縁膜５２は、同じ材料によって同時に形成されてよく、以下において、これらを総称して層間絶縁膜５０とも称する。
ＳｉＣ基板１０（図７）は、ｎ型基板１１（単結晶基板）と、ｎ型のバッファ層１２と、半導体層１３とを有している。ＳｉＣ基板１０は、１００μｍ以下の厚みを有していてよい。バッファ層１２は、ｎ型基板１１の上面上にエピタキシャルに形成されている。半導体層１３は、バッファ層１２を介してｎ型基板１１上に形成されている。半導体層１３は、素子領域ＲＥおよび終端領域ＲＴにまたがるｎ型のドリフト層１３ａと、ｐ型のベース領域１３ｂと、素子領域ＲＥに配置されたｎ型のソース領域１３ｃと、終端領域ＲＴに配置されたｐ型のガードリング領域１３ｄとを有している。ソース領域１３ｃはベース領域１３ｂによってドリフト層１３ａから隔てられている。ｎ型基板１１の下面上にはドレイン電極３１が設けられている。パワー半導体素子１０１は、ドレイン電極３１と、ソース電極２１との間を流れる電流を扱うものであり、当該電流のスイッチングがゲート電極４２の電圧制御によって行われる。
ゲート絶縁膜４１は、ソース領域１３ｃとドリフト層１３ａとの間のベース領域１３ｂを覆っている。ゲート電極４２は、ゲート絶縁膜を介して、ソース領域１３ｃとドリフト層１３ａとの間のベース領域１３ｂ上に設けられている。これにより構成されるＭＯＳ構造によって、ソース領域１３ｃとドリフト層１３ａとの間のベース領域１３ｂをＭＯＳＦＥＴのチャネルとして利用することができる。素子領域ＲＥにおいてＳｉＣ基板１０のソース領域１３ｃにはソース電極２１が接している。
層間絶縁膜５２は、終端領域ＲＴにおいてＳｉＣ基板１０上に外縁Ｂ１を有している。なお、図７においては層間絶縁膜５２の側壁全体が垂直である場合が示されているが、側壁が傾いている場合は、側壁の下端によって外縁Ｂ１が規定されてよい。ソース電極２１は、終端領域ＲＴにおいて層間絶縁膜５２上に外縁Ｂ３を有している。外縁Ｂ３は外縁Ｂ１よりも内側に配置されている。絶縁保護膜６０は、層間絶縁膜５２の外縁Ｂ１とソース電極２１の外縁Ｂ３とを覆っており、ソース電極２１上に内縁Ｂ２を有している。絶縁保護膜６０の外縁は、層間絶縁膜５２の外縁Ｂ１よりも外側に配置されている。なお、図６に示された形状は、パワー半導体素子１０１を光学顕微鏡によって観察することによって把握されてよい。
終端領域ＲＴの角部ＣＮ（図６）おいて、層間絶縁膜５２の外縁Ｂ１は曲率半径Ｒ１を有しており、絶縁保護膜６０の内縁Ｂ２は曲率半径Ｒ２を有しており、ソース電極２１の外縁Ｂ３は曲率半径Ｒ３を有している。曲率半径Ｒ２は、曲率半径Ｒ１よりも大きい。好ましくは、曲率半径Ｒ２は、曲率半径Ｒ１の１０５％以上である。また好ましくは、曲率半径Ｒ２は、１００μｍ以上２０００μｍ以下である。また曲率半径Ｒ３は、曲率半径Ｒ１より小さいことが好ましい。
図６において、仮想線ＨＡは、９０°の角度を有する角部ＣＮを、４５°の角度で２等分している。すなわち、仮想線ＨＡは、終端領域ＲＴの角部ＣＮの半角に対応している。
層間絶縁膜５２の外縁Ｂ１の曲線部分の曲率半径は、仮想線ＨＡ上の位置Ｌ１で最小値を有している。本実施の形態においては、外縁Ｂ１の曲率半径は、位置Ｌ１だけでなくその近傍で、当該最小値に対応する一定の曲率半径を有している。よって、外縁Ｂ１の曲線部分は角部ＣＮにおいて円弧であり、この円弧の形状に基づいて曲率半径Ｒ１が算出されてよい。
同様に、絶縁保護膜６０の内縁Ｂ２の曲線部分の曲率半径は、仮想線ＨＡ上の位置Ｌ２で最小値を有している。本実施の形態においては、内縁Ｂ２の曲率半径は、位置Ｌ２だけでなくその近傍で、当該最小値に対応する一定の曲率半径を有している。よって、内縁Ｂ２の曲線部分は角部ＣＮにおいて円弧であり、この円弧の形状に基づいて曲率半径Ｒ２が算出されてよい。
同様に、ソース電極２１の外縁Ｂ３の曲線部分の曲率半径は、仮想線ＨＡ上の位置Ｌ３で最小値を有している。本実施の形態においては、外縁Ｂ３の曲率半径は、位置Ｌ３だけでなくその近傍で、当該最小値に対応する一定の曲率半径を有している。よって、外縁Ｂ３の曲線部分は角部ＣＮにおいて円弧であり、この円弧の形状に基づいて曲率半径Ｒ３が算出されてよい。
ただし、外縁Ｂ１、内縁Ｂ２および外縁Ｂ３の形状は、図６に示されたものに限定されるものではない。これら縁形状の変形例については後述する。
絶縁保護膜６０、層間絶縁膜５２、および封止部材３９０（図２）の材料は互いに異なる。絶縁保護膜６０は、有機物を含み、有機物からなってよい。好ましくは絶縁保護膜６０は、ポリイミドを含み、ポリイミドからなってよい。ポリイミドに代わってシリコーン（ｓｉｌｉｃｏｎｅ）樹脂が用いられてもよい。絶縁保護膜６０は、ソース電極２１の外縁Ｂ３の少なくとも一部と、封止部材３９０（図２）との間を隔てている。これにより、封止部材３９０からソース電極２１の外縁Ｂ３に加わる応力が抑制される。
層間絶縁膜５２は、無機物を含み、無機物からなってよい。絶縁保護膜６０の線膨張率は、層間絶縁膜５２の線膨張率よりも大きい。封止部材３９０は熱硬化性樹脂を含む。好ましくは、熱硬化性樹脂は、エポキシ樹脂を含む。封止部材３９０は、樹脂中に分散された無機フィラーを含んでいてよい。層間絶縁膜５２は、ソース電極２１の外縁Ｂ３と、ＳｉＣ基板１０との間を絶縁している。層間絶縁膜５２にはパワー半導体素子１０１の耐電圧に相当する高電圧（例えば１２００Ｖ程度）が印加され得るので、層間絶縁膜５２には、高い耐電圧性能が求められる。よって層間絶縁膜５２の材料は、高い絶縁破壊電界強度を有することが好ましく、これに関連して、水分を吸収しにくい材料であることが好ましい。
封止部材３９０の線膨張率は、絶縁保護膜６０の線膨張率よりも大きい。層間絶縁膜５２の線膨張率は封止部材３９０の線膨張率よりも小さい。
（製造方法）
図８は、パワー半導体素子１０１（図７）の製造方法を概略的に示すフロー図である。図９～図１３は、パワー半導体素子１０１の製造方法の第１～第５工程を概略的に示す部分断面図である。
図９を参照して、ステップＳ１（図８）にて、ＳｉＣ基板１０が準備される。具体的には、ｎ型基板１１の上面上に、ｎ型のバッファ層１２と、ｎ型の半導体層１３とが順に、エピタキシャル成長によって形成される。なお、半導体層１３の一部は、そのままドリフト層１３ａ（図７）として用いられる。半導体層１３の不純物濃度および厚みは、要求される耐電圧に応じて定められてよい。バッファ層１２は、ｎ型基板１１の欠陥などの影響が半導体層１３へ伝達されにくくするためのものであり、バッファ層１２の厚みは、好ましくは０．１μｍ以上であり、より好ましくは０．３μｍ以上である。なお、バッファ層１２の厚みは、通常、１０μｍ以下で十分である。
図１０を参照して、ステップＳ２（図８）にて、半導体層１３へのイオン注入によって、ｐ型のベース領域１３ｂ、ｐ型のガードリング領域１３ｄ、およびｎ型のソース領域１３ｃが形成される。イオン注入は、レジスト等からなる注入マスクを用いることによって、半導体層１３上において選択的に行うことができる。ｐ型を付与するための不純物としては、例えば、ボロン（Ｂ）またはアルミニウム（Ａｌ）が用いられる。ｎ型を付与するための不純物としては、例えば、リン（Ｐ）または窒素（Ｎ）が用いられる。ベース領域１３ｂおよびガードリング領域１３ｄは同時に形成されてもよいが、これらを別個に形成することによって、ベース領域１３ｂに比してガードリング領域１３ｄを深くすることが好ましい。その後、注入された不純物を電気的に活性にするために、熱処理装置（図示せず）を用いてＳｉＣ基板１０に熱処理が施される。
次に、ステップＳ３（図８）にて、ゲート構造が形成される。具体的には、まず、熱酸化または堆積によってゲート絶縁膜４１が形成される。堆積は、例えば、化学気相成長法によって行われる。ゲート絶縁膜４１上に、例えば、ｎ型ポリシリコン層を堆積することによって、ゲート電極４２が形成される。次にゲート電極４２がパターニングされる。このパターニングにより、素子領域ＲＥにおいて、ソース領域１３ｃの一部の上からゲート電極４２が除去される。また、終端領域ＲＴにおいてゲート電極４２が除去される。さらに、ゲート絶縁膜４１のうち露出されている部分が、フォトリソグラフィ技術およびエッチング技術によって除去される。
図１１を参照して、次に、堆積およびパターニングによって、層間絶縁膜５０が形成される。堆積される材料は、例えば、窒化珪素（ＳｉｘＮｙ）または酸化珪素（ＳｉＯ２）である。高温（１５０℃以上）および高湿（７０％ＲＨ以上）の少なくともいずれかでの環境下での確実な電流遮断を可能とすることを勘案すると、層間絶縁膜５２の厚みは、０．５μｍ以上２．０μｍ以下であることが好ましい。
なお、上記ｎ型ポリシリコン層の一部領域と、当該一部領域の一部にボロン（Ｂ）などを注入することによって形成されたｐ型ポリシリコン層とによって、温度センスダイオード４０（図５）が形成されてよい。変形例として、ｎ型ポリシリコン層に代わってｐ型ポリシリコン層が堆積され、その一部領域と、当該一部領域の一部への不純物注入によって形成されたｎ型ポリシリコン層とによって、温度センスダイオード４０が形成されてもよい。また他の変形例として、層間絶縁膜５０上に温度センスダイオード４０が形成されてもよい。
図１２を参照して、ステップＳ４（図８）にて、金属（合金を含む）の堆積と、パターニングとによって、ソース電極２１が形成される。具体的には、例えば、アルミニウム、アルミニウム合金、またはニッケルが堆積される。アルミニウム合金としては、例えば、アルミニウム・シリコン（Ａｌ－Ｓｉ）合金、またはアルミニウム・シリコン・銅（Ａｌ－Ｓｉ－Ｃｕ）合金を用い得る。その際に堆積される材料と、ＳｉＣ基板１０のＳｉＣとの間の相互拡散を防止するために、チタン、または、チッ化チタン（ＴｉＮ）などのチタン化合物からなるバリアメタル層が予め形成されてもよい。それにより信頼性をより向上させることができる。
図１３を参照して、ステップＳ５（図８）にて、絶縁保護膜６０が形成される。絶縁保護膜６０の材料は、例えばポリイミド樹脂またはシリコーン樹脂である。絶縁保護膜６０に所望の形状を高精度で付与するためには、フォトリソグラフィ技術を用いることが好ましく、それにエッチング技術が併用されてもよい。保護絶縁膜６０の材料に感光性樹脂が用いられると、そのエッチングを省略することができる。特に、当該感光性樹脂がポジ型である場合、フォトリソグラフィ技術における露光工程において、絶縁保護膜６０となる感光性樹脂膜のうちソース電極２１上の部分（図６における、ソース電極２１の外縁Ｂ３よりも内側の部分）は、ソース電極２１を構成する金属からの光の反射に起因して、相対的に高い露光量を受ける。逆に、絶縁保護膜６０となる感光性樹脂膜のうちソース電極２１から外れた部分（図６における、ソース電極２１の外縁Ｂ３よりも外側の部分）は、相対的に低い露光量を受ける。このような露光量の相違に起因して、絶縁保護膜６０の外縁側の角部の曲率半径（図６における、絶縁保護膜６０の外縁と仮想線ＨＡとの交点近傍での当該外縁の曲率半径）を小さくしやすく、逆に、絶縁保護膜６０の内縁Ｂ２側の角部の曲率半径Ｒ２（図６）は大きくしやすい。よって、感光性樹脂が用いられる場合、前述したＲ２＞Ｒ１の関係を有する絶縁保護膜６０を形成しやすい。ただし形成方法はこれに限定されるものではなく、スクリーン印刷技術または描画塗布技術が用いられてもよい。次に、必要に応じて、ＳｉＣ基板１０の下面側が機械加工によって除去されることによって、ＳｉＣ基板１０の厚みが低減される。例えば、ＳｉＣ基板１０の下面が、アルミナまたはダイヤモンドからなる砥粒を有する砥石を用いて研削される。
再び図７を参照して、ステップＳ６（図８）にて、ＳｉＣ基板１０の下面上にドレイン電極３１が形成される。例えば、厚み６００ｎｍ程度のニッケル膜がスパッタ法によって成膜される。その場合において好ましくは、まず、厚み１００ｎｍ程度のニッケル膜が成膜され、次に当該膜がレーザー照射によってアニールされ、次に厚み５００ｎｍ程度のニッケル膜が積層される。このようなアニールによって、ＳｉＣ基板１０とドレイン電極３１との、より良好な接続が得られ、よってパワー半導体素子１０１のオン抵抗を低減することができる。好ましくは、ニッケル膜上に、酸化防止のために、例えば金またが銀からなる表面保護膜が形成される。これにより、ドレイン電極３１がはんだによって接合されるときに、ドレイン電極３１の表面酸化に起因しての、はんだ濡れ性の低下が防止される。よって、より良好な接合状態が得られる。表面保護膜は、例えば、金または銀からなる。
以上の工程により、パワー半導体素子１０１が得られる。
（実験結果）
図１４は、曲率半径の比率Ｒ２／Ｒ１（図６参照）と、熱サイクル後のパワーモジュール３０１の不良率との関係の実験結果を示すグラフ図である。具体的には、パワーモジュール３０１へ、－５０℃と１７５℃との間の温度変化が１０００サイクル与えられた後、漏れ電流が測定された。漏れ電流の値が正常値に比して３桁以上増大していた場合、パワーモジュール３０１が故障したと判定された。
この試験の結果、比率Ｒ２／Ｒ１が１以上であれば、言い換えれば、曲率半径Ｒ２が曲率半径Ｒ１以上であれば、不良率を低減することができることがわかった。また、比率Ｒ２／Ｒ１が１未満となると不良率が急激に増大したことから、より確実に不良率を低減するためには、比率Ｒ２／Ｒ１が１よりも大きいこと、言い換えれば、曲率半径Ｒ２が曲率半径Ｒ１よりも大きいことが好ましいことがわかった。
不良品の絶縁保護膜６０を調べたところ、その内縁Ｂ２からの亀裂が見られた。この亀裂は、部材間の線膨張率の相違に起因していると推測され、特に、昇温時において、絶縁保護膜６０に囲まれた封止部材３９０が絶縁保護膜６０へ及ぼす応力ＳＴ（図２）に起因していると推測される。
（効果）
上述したように、絶縁保護膜６０の内縁Ｂ２（図６）の曲線部分は、一般に、絶縁保護膜６０の亀裂の起点となりやすい。本実施の形態によれば、曲率半径Ｒ１に比して曲率半径Ｒ２が大きいことによって、内縁Ｂ２が絶縁保護膜６０の亀裂の起点とはなりにくくなる。さらに、曲率半径Ｒ２に比して曲率半径Ｒ１が相対的に小さいことによって、終端領域ＲＴの角部ＣＮにおいて、絶縁保護膜６０のうち層間絶縁膜５２およびソース電極２１によってかさ上げされる部分の幅が、より確保される。具体的には、図２において、絶縁保護膜６０の上部の幅ＷＤが、より確保される。これにより、応力ＳＴ（図２）への絶縁保護膜６０の耐性が高められる。よって、絶縁保護膜６０の破壊を抑制することができる。
封止部材３９０は、熱硬化性樹脂を含んでいてよい。その場合、封止部材３９０はゲル材に比して硬く、よって封止部材３９０から絶縁保護膜６０に加わる応力が大きくなりやすい。本実施の形態によれば、このように大きな応力下においても、絶縁保護膜６０の破壊を抑制することができる。封止部材３９０は、熱硬化性樹脂中に分散された無機フィラーを含んでいてよい。その場合、封止部材３９０から絶縁保護膜６０に加わる応力が、より大きくなり得る。本実施の形態によれば、このように大きな応力下においても、絶縁保護膜６０の破壊を抑制することができる。
封止部材３９０の線膨張率は、絶縁保護膜６０の線膨張率よりも大きくてよい。本実施の形態によれば、この線膨張係率の差異によって生じる応力に起因しての絶縁保護膜６０の破壊を、効果的に抑制することができる。
層間絶縁膜５２の線膨張率は封止部材３９０の線膨張率よりも小さくてよい。その場合、層間絶縁膜５２の外縁の外側での絶縁保護膜６０の破壊が抑制される。
ＳｉＣ基板１０の材料であるＳｉＣは、高い絶縁破壊電界強度を有している。この特性を利用して、ＳｉＣ基板１０の終端領域ＲＴ部分の幅（図２および図４における横方向の寸法）を、例えば、Ｓｉの場合に比して１／１０程度に小さくすることができる。その場合、絶縁保護膜６０の幅も、例えば１／１０程度に抑える必要がある。よって、絶縁保護膜６０の幅を単純に大きくすることによって絶縁保護膜６０の機械的強度の確保することは困難である。本実施の形態によれば、このような制約下においても、応力に起因しての絶縁保護膜６０の破壊を抑制することができる。言い換えれば、本実施の形態は、半導体基板としてＳｉＣ基板１０が用いられる場合に特に効果的である。なお半導体基板の材料は、詳しくは後述するように、ＳｉＣに限定されるわけではない。応力ＳＴ（図２）への絶縁保護膜６０の耐性が高められるという前述した効果は、半導体基板の材料を問わず得られる。
ＳｉＣ基板１０は１００μｍ以下の厚みを有していてよい。これにより、厚み方向に沿った電気的経路の抵抗を抑制することができるという利点がある。一方で、薄いＳｉＣ基板１０は反りやすく、この反りに起因して絶縁保護膜６０に加わる応力が増大し得る。本実施の形態によれば、この応力増大に起因しての絶縁保護膜６０の破壊を抑制することができる。
絶縁保護膜６０の開口部ＯＰ（図４）の面積は、ＳｉＣ基板１０の面積の半分以上であることが好ましい。これにより、パワー半導体素子１０１のより広い領域で、外部との電気的接続（例えばボンディングワイヤの接続）を設けることができる。
曲率半径Ｒ３（図６）は曲率半径Ｒ１より小さいことが好ましい。これにより、第１に、終端領域ＲＴの角部ＣＮにおいて、絶縁保護膜６０のうちソース電極２１によってかさ上げされる部分の幅がより広くなる（図２参照）。これにより、ソース電極２１上で絶縁保護膜６０の内縁に加わる応力ＳＴ（図２）への耐性が、より高められる。よって、絶縁保護膜６０の破壊を、より抑制することができる。第２に、終端領域ＲＴの角部ＣＮにおいて、製造工程におけるパターニング誤差が大きい場合であっても、ソース電極２１の外縁Ｂ３を層間絶縁膜５２上に、より確実に配置することができる（図７参照）。
また曲率半径Ｒ１に比して曲率半径Ｒ２が大きいことによって（図６参照）、製造時におけるウェット工程後に、絶縁保護膜６０の内縁Ｂ２の曲線部近傍に液溜まりが生じにくくなる。例えば、絶縁保護膜６０としてのポリイミド膜のパターンがフォトリソグラフィ技術によってパターニングされるときの現像工程後に現像液の液溜まりが生じにくくなる。これにより、液溜まりに起因しての問題、典型的には外観異常、を軽減することができる。この観点では、好ましくは、曲率半径Ｒ２は曲率半径Ｒ１の１．５倍以上とされることが好ましい。
（縁形状の変形例について）
本実施の形態においては、図６を参照して前述したように、外縁Ｂ１、内縁Ｂ２および外縁Ｂ３の各々は、仮想線ＨＡの近傍において円弧形状を有しており、各円弧形状に基づいて、曲率半径Ｒ１、曲率半径Ｒ２および曲率半径Ｒ３が算出され得る。しかしながら、これら縁形状は、図６に示されたものに限定されるものではない。
具体的には、角部ＣＮにおいて層間絶縁膜５２の外縁Ｂ１の曲線部分が実質的に円弧とみなせない形態が用いられてもよい。その場合においても、典型的には、角部ＣＮにおいて外縁Ｂ１の曲線部分の曲率半径は、仮想線ＨＡ上の位置Ｌ１で最小値を有している。そうであれば、位置Ｌ１で曲率半径Ｒ１が算出され得る。これと異なり、仮想線ＨＡから外れた位置で外縁Ｂ１の曲線部分が最小値を有する場合は、当該最小値が曲率半径Ｒ１として算出されてよい。ここで、曲線上のある位置における曲率半径は、当該位置を中心とした直径１０μｍの範囲内において曲線に対して円弧をフィッティングすることによって決定され得る。
同様に、角部ＣＮにおいて絶縁保護膜６０の内縁Ｂ２の曲線部分が実質的に円弧とみなせない形態が用いられてもよい。その場合においても、典型的には、角部ＣＮにおいて内縁Ｂ２の曲線部分の曲率半径は、仮想線ＨＡ上の位置Ｌ２で最小値を有している。そうであれば、仮想線ＨＡ上の位置で曲率半径Ｒ２が算出され得る。これと異なり、仮想線ＨＡから外れた位置で内縁Ｂ２の曲線部分が最小値を有する場合は、当該最小値が曲率半径Ｒ２として算出されてよい。ここで、曲線上のある位置における曲率半径は、当該位置を中心とした直径１０μｍの範囲内において曲線に対して円弧をフィッティングすることによって決定され得る。
同様に、角部ＣＮにおいてソース電極２１の外縁Ｂ３の曲線部分が実質的に円弧とみなせない形態が用いられてもよい。その場合においても、典型的には、角部ＣＮにおいて外縁Ｂ３の曲線部分の曲率半径は、仮想線ＨＡ上の位置Ｌ３で最小値を有している。そうであれば、仮想線ＨＡ上の位置で曲率半径Ｒ３が算出され得る。これと異なり、仮想線ＨＡから外れた位置で外縁Ｂ３の曲線部分が最小値を有する場合は、当該最小値が曲率半径Ｒ３として算出されてよい。ここで、曲線上のある位置における曲率半径は、当該位置を中心とした直径１０μｍの範囲内において曲線に対して円弧をフィッティングすることによって決定され得る。
なお、角部ＣＮにおける曲率半径Ｒ１、曲率半径Ｒ２および曲率半径Ｒ３は、ＳｉＣ基板１０の縁へ向かって凸形状を有する曲線形状に関しての値である。逆方向に向かう凸形状は、上述した曲率半径の算出に関しては無視される。
（他の変形例について）
本実施の形態においては、ゲート構造がプレーナ型である場合について詳述したが、ゲート構造はトレンチ型であってもよい。またｎチャネル型ＭＯＳＦＥＴについて説明したが、ｐ型およびｎ型の導電型を逆にすることによって、ｐチャネル型のＭＯＳＦＥＴが製造されてもよい。また、終端領域ＲＴにおいて半導体層１３がガードリング領域１３ｄを有する形態を示したが、終端領域ＲＴにおける不純物領域の構成は、パワー半導体素子１０１に求められる耐電圧に応じて適宜選択されてよい。
また半導体基板がＳｉＣ基板、すなわち全体的にＳｉＣからなる基板、である場合について説明したが、ＳｉＣ基板に代わって、ＳｉＣからなる部分と、ＳｉＣ以外の半導体からなる部分とを有する半導体基板が用いられてもよい。あるいは、ＳｉＣからなる部分を有しない半導体基板、典型的にはシリコン（Ｓｉ）基板、が用いられてもよい。
またパワー半導体素子としてＭＯＳＦＥＴについて詳述したが、パワー半導体素子はこれに限定されるものではない。パワー半導体素子は、例えば、スイッチング素子、ダイオード素子、またはこれらの組み合わせである。スイッチング素子は、例えば、ＭＩＳＦＥＴ（金属・絶縁体・半導体・電界効果トランジスタ：Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。ダイオード素子は、例えば、ショットキーバリアダイオードである。
また、温度センスダイオード４０に代わって、他のセンス素子が設けられてもよい。また、センスパッド電極９３および温度センスダイオード４０は省略されてもよい。
＜実施の形態２＞
（構成）
図１５は、本実施の形態２におけるパワーモジュール３０２（電力用半導体装置）の構成を概略的に示す断面図である。図１６は、図１５の一部を概略的に示す部分断面図である。図１７は、パワーモジュール３０１に含まれるパワー半導体素子１０２（電力用半導体装置）の構成を概略的に示す部分断面図である。
パワー半導体素子１０２（図１７）は、ソース電極２１上に金属層２２を有している。金属層２２は外端面（図１６および図１７の各々における、金属層２２の右側面）を有している。この外端面は、絶縁保護膜６０の内端面（図１６および図１７の各々における、絶縁保護膜６０の左側面）と互いに対向している。金属層２２の外端面と、絶縁保護膜６０の内端面とは、本実施の形態においては、互いに接している。具体的には、金属層２２は、絶縁保護膜６０の内縁Ｂ２に接している。さらに、本実施の形態においては、図１６および図１７の各々に示されているように、金属層２２の外端面の全体が絶縁保護膜６０の内端面に接していてよい。金属層２２は、絶縁保護膜６０の開口部ＯＰによって構成された空間を部分的に埋めている。金属層２２は、絶縁保護膜６０の開口部ＯＰの内側にのみ配置されていることが好ましい。金属層２２は、めっき層であることが好ましい。例えば、ソース電極２１がアルミニウムまたはアルミニウム合金からなり、金属層２２が、ニッケルおよび銅の少なくともいずれかからなる。厚み方向（図１７における縦方向）において、絶縁保護膜６０は金属層２２よりも突出していることが好ましい。面内方向（図１６における横方向）を基準として、絶縁保護膜６０の側面は、内縁Ｂ２において角度ＡＧ１を有しており、外縁において角度ＡＧ２を有している。角度ＡＧ１は９０°未満であることが好ましく、６０°以下であることがより好ましく、４５°以下であることがさらに好ましい。典型的には、角度ＡＧ１と角度ＡＧ２とは、同程度である。なお、これ以外の構成については、上述したパワー半導体素子１０１（図７：実施の形態１）とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
パワーモジュール３０２は、はんだ層３５１（図１５）を有している。はんだ層３５１は、リードフレーム３７１と、金属層２２（図１６）とを互いに接続している。封止部材３９０（図１６）は、パワー半導体素子１０２のソース電極２１を、金属層２２を介して覆っている。よってパワーモジュール３０２においては、パワー半導体素子１０２の上面および下面の各々に、はんだ層を介してリードフレームが接続されている。なお、これ以外の構成については、前述したパワーモジュール３０１（図１および図２：実施の形態１）とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
（製造方法）
図１８は、本実施の形態２におけるパワー半導体素子１０２の製造方法を概略的に示すフロー図である。なおステップＳ６までは、実施の形態１（図８）と同様の工程が行われてよい。本実施の形態２においては、ステップＳ７（図１８）にて、ソース電極２１上に金属層２２が形成される。以下、その工程にめっき法が用いられる場合について詳述する。
まず、ソース電極２１の表面がプラズマクリーニングまたはスパッタリングによって清浄化される。これにより、ソース電極２１上の有機物残渣が、プラズマによる酸化分解またはスパッタリングによって除去される。次に、酸洗浄による脱脂処理などによって、ソース電極２１の表面がエッチングされる。これによりソース電極２１の表面が荒れることで、後の工程における処理液への反応性が高められる。次にこの表面へジンケート処理が行われる。具体的には、ソース電極２１の表面酸化膜を除去しつつ、亜鉛皮膜が形成される。
次にこの被膜上で無電解Ｎｉめっきが行われる。具体的には、まず、ソース電極２１の表面（例えば、Ｚｎで被覆されたＡｌ合金皮膜）が、無電解Ｎｉめっき液に浸漬される。すると、Ｚｎの方がＮｉよりも標準酸化還元電位が卑であるため、Ａｌ合金上にＮｉが析出する。これにより表面がＮｉで覆われると、めっき液中に含まれる還元剤の作用によって、自動触媒的にＮｉが析出する。ただし、この自動触媒的析出時には、還元剤の成分がめっき層に取り込まれるため、無電解Ｎｉめっき皮膜は合金となり、また還元剤の濃度が高いと非晶質となる。一般に還元剤として次亜リン酸が利用されているため、無電解ＮｉめっきにはＰが含まれている。無電解Ｎｉめっきの厚みは、１μｍ以上が好ましく、３μｍ以上がより好ましく、例えば５μｍ程度行われる。
上述した無電解Ｎｉめっき層上で、置換型の無電解Ａｕめっきが行われる。置換型の無電解Ａｕめっきの厚みは、０．１μｍよりは大きくしにくく、一般的には０．０５μｍ程度であるが、はんだ層３５１の下地としては、その程度の厚みで十分である。
以上により、パワー半導体素子１０２が得られる。なお、このように製造されたパワー半導体素子１０２からパワーモジュール３０２を得るためには、まず、パワー半導体素子１０２の上面および下面において、はんだ層３５１およびはんだ層３６１を介してリードフレーム３７１およびリードフレーム３７２がそれぞれ接続される。その後、モールド樹脂による封止によって封止部材３９０が形成される。
（実験結果）
図１９は、パワーモジュール３０２（図１６）が有するパワー半導体素子１０２の金属層２２の厚みと、短絡時にパワー半導体素子１０２が破壊するまでの時間との関係の実験結果を示すグラフ図である。この結果から、破壊までの時間を延ばすためには、金属層２２の厚みが１μｍ以上であることが好ましく、３μｍ以上であることがより好ましいことがわかった。
（効果）
本実施の形態によれば、ソース電極２１上の金属層２２の熱容量によって、短絡時にパワー半導体素子１０２が破壊するまでの時間を延ばすことができる。これにより、瞬間的な短絡への耐性が高められる。また、継続的な短絡の場合であっても、破壊までの時間が十分に長ければ、パワー半導体素子１０２に接続された回路による保護動作のための時間を確保することができる。よって、パワー半導体素子１０２の故障の発生を抑制することができる。
金属層２２は、めっき層であることが好ましい。これにより、蒸着法またはスパッタ法などの真空成膜法に比して、金属層２２を、高い成膜速度で形成することができる。よって、金属層２２の厚みが大きい場合であっても、高い生産性で金属層２２を形成することができる。
金属層２２は、絶縁保護膜６０の内縁Ｂ２に接する外縁を有している。これにより金属層２２は、ソース電極２１とは異なり、絶縁保護膜６０の最上部をかさ上げしない。よって、熱容量を増大させるために単純にソース電極２１の厚みが増大される場合に比して、絶縁保護膜６０のアスペクト比を抑えることができる。よって、高アスペクト比に起因しての絶縁保護膜６０の強度低下が避けられる。よって絶縁保護膜６０の破壊をより確実に防止することができる。
金属層２２は、絶縁保護膜６０の開口部ＯＰによって構成された空間を部分的に埋めている。これにより、封止部材３９０から絶縁保護膜６０に加わる応力ＳＴ１（図１６）が、実施の形態１の場合の応力ＳＴ（図２）に比して低減される。よって絶縁保護膜６０の破壊をより確実に防止することができる。
また、曲率半径Ｒ１に比して曲率半径Ｒ２が大きいことによって（図６参照）、封止部材３９０からの応力ＳＴ（図２：実施の形態１）に起因しての絶縁保護膜６０の破壊が抑制されるのと同様の理由によって、金属層２２からの応力ＳＴ２（図１６）に起因しての絶縁保護膜６０の破壊が抑制される。
絶縁保護膜の角度ＡＧ１は、６０°以下が好ましく、４５°以下がより好ましい。その場合、上記応力ＳＴ２を低減することができる。
また、金属層２２の材料として、はんだ接合に適した材料を用いることによって、リードフレーム３７１をパワー半導体素子１０２へ、ボンディングワイヤ３５０に代わってはんだ層３５１によって接合することができる。これにより、接合抵抗を低減することができる。また、はんだ層３５１およびリードフレーム３７１が設けられることによって、はパワー半導体素子１０２の上面および下面の各々において、はんだ層およびリードフレームの熱容量が付加される。これにより、短絡時にパワー半導体素子１０２が破壊するまでの時間を、より延ばすことができる。
また、曲率半径Ｒ１に比して曲率半径Ｒ２が大きいことによって（図６参照）、製造時における絶縁保護膜６０の開口部ＯＰ内でのめっき処理において、絶縁保護膜６０の内縁Ｂ２の曲線部近傍に液溜まりが生じにくくなる。これにより、液溜まりにおいて局所的に生じる酸化に起因しての外観異常を軽減することができる。この観点では、本発明者の実験によれば、曲率半径Ｒ２は曲率半径Ｒ１の１．５倍以上とされることが好ましかった。
絶縁保護膜６０は、厚み方向（図１７における縦方向）において、金属層２２よりも突出していることが好ましい。これにより、金属層２２上にはんだ層３５１（図１５）が形成されるときに、融解したはんだが絶縁保護膜６０の開口部ＯＰ外に漏れにくくなる。よって、はんだ層３５１が過度に広がることが防止される。
＜実施の形態３＞
図２０は、本実施の形態３におけるパワー半導体素子１０３（電力用半導体装置）の構成を概略的に示す部分断面図である。本実施の形態においては、層間絶縁膜５１および層間絶縁膜５２（図７）に代わって、層間絶縁膜５１Ａおよび層間絶縁膜５２Ａが設けられている。層間絶縁膜５１Ａおよび層間絶縁膜５２Ａは、珪素、ホウ素およびリンを含む。好ましくは層間絶縁膜５１Ａおよび層間絶縁膜５２Ａは、上記材料のガラス、すなわちＢＰＳＧ（Ｂｏｒｏ－Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ：ボロン・リン・シリケートガラス）を含み、ＢＰＳＧからなってよい。ソース電極２１Ａは、粒界ＣＢを有しており、粒界ＣＢ上に位置する凹みＤＴが設けられた表面を有している。
次に、パワー半導体素子１０３の製造方法の例について説明する。まず、図１０に示す工程までが実施の形態１と同様に行われる。次に、１．５～３．５重量パーセント程度のボロンと、６．０～９．０モル％程度のリンとを含有するシリケートガラスを用いて、層間絶縁膜５１Ａおよび層間絶縁膜５２Ａが形成される。次に、ソース電極２１Ａが実施の形態１と同様に形成される。次に、ソース電極２１Ａに熱処理が施される。これにより、ソース電極２１に、上述した構造が付与される。熱処理の温度は４００℃以上が好ましい。その後、実施の形態１と同様の工程を経ることで、パワー半導体素子１０３が得られる。ソース電極２１Ａの熱処理のタイミングは、ソース電極２１Ａの堆積後かつ絶縁保護膜６０の形成前が好ましい。
上記のような製造方法によれば、半導体層１３の表面粗さに比して層間絶縁膜５２Ａの表面粗さを大きくすることができ、かつ、層間絶縁膜５２Ａの表面粗さに比してソース電極２１Ａの表面粗さを大きくすることができる。層間絶縁膜５２Ａの表面粗さが大きいことによって、層間絶縁膜５２Ａと絶縁保護膜６０との間の密着性が高められる。また、ソース電極２１Ａの表面粗さが大きいことによって、ソース電極２１Ａと絶縁保護膜６０との間の密着性が高められる。これにより、熱サイクルに起因しての絶縁保護膜６０の剥離が抑制される。
表面粗さは、図２０に対応する視野での光学顕微鏡写真における界面から算出されてよい。表面粗さの測定範囲は、パワー半導体素子１０３が有する部材の組み合わせに起因した凹凸の影響を受けないように選択される。例えば、ＭＯＳゲート構造の存在に起因してのソース電極２１Ａの表面の段差は、表面粗さの値へ反映させない。その目的で、例えば、ＭＯＳゲート構造が設けられていない領域の上方でのみソース電極２１Ａの表面粗さ測定が行われてよい。表面粗さを算出する際の基準長さは、上記測定範囲の大きさに依存するが、例えば１０μｍ程度である。なお半導体層がトレンチ構造を有する場合、表面粗さの測定範囲は、トレンチ構造の影響を受けないように選択される。
（効果）
本実施の形態によれば、層間絶縁膜５２は珪素、ホウ素およびリンを含む。これにより、層間絶縁膜５２の縁での厚み変化をなだらかなものとしやすい。よって、層間絶縁膜５２の縁の近傍での、層間絶縁膜５２を覆う膜の形状の乱れを、抑制することができる。よって、層間絶縁膜５２の縁の近傍での、層間絶縁膜５２を覆う膜の剥離を、抑制することができる。特に、層間絶縁膜５２の外縁の近傍での絶縁保護膜６０の剥離を抑制することができる。
一方で、上述したように層間絶縁膜５２の縁がなだらかになることより、この縁に起因してのソース電極２１の段差ＶＬ（図７および図１７：実施の形態１および２）がほとんど存在しなくなる。その結果、ソース電極２１と絶縁保護膜６０との間での、段差ＶＬによるアンカー効果がほとんど消失する。これはソース電極２１と絶縁保護膜６０との間の密着性の低下につながるが、本実施の形態によれば、この低下が、以下の理由で補われる。
ソース電極２１は、粒界ＣＢ上に位置する凹みＤＴが設けられた表面を有している。この凹みＤＴの存在によって、ソース電極２１は、十分に大きな表面粗さを有することができる。よって、ソース電極２１と絶縁保護膜６０との間の密着性を高めることができる。
＜実施の形態４＞
（構成）
図２１は、本実施の形態４におけるパワーモジュール３０４（電力用半導体装置）の構成を、図１６（実施の形態２）と同様の視野で概略的に示す部分断面図である。図２２は、パワーモジュール３０４（図２１）に含まれるパワー半導体素子１０４（電力用半導体装置）の構成を概略的に示す部分断面図である。
金属層２２は、外端面ＦＥを有している。絶縁保護膜６０は、金属層２２の外端面ＦＥに対向する内端面ＦＩを有している。本実施の形態においては、絶縁保護膜６０の内端面ＦＩおよび金属層２２の外端面ＦＥは、空隙７０を介して互いに対向している。空隙７０は絶縁保護膜６０の内端面ＦＩと金属層２２の外端面ＦＥとの間を少なくとも部分的に隔てており、図２１および図２２に示された例においては、空隙７０は絶縁保護膜６０の内端面ＦＩと金属層２２の外端面ＦＥとの間を完全に隔てている。ここで空隙７０は、絶縁保護膜６０の内端面ＦＩと金属層２２の外端面ＦＥとの間を微小距離で隔てる空間のことであって、この微小距離は、例えば、０．０１μｍ以上１０μｍ以下である。
なお上記以外の構成については、前述したパワー半導体素子１０２（図１７：実施の形態２）とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
（製造方法）
ステップＳ６（図１８）までは実施の形態２の場合と同様の工程が行われてよい。本実施の形態においては、ステップＳ７（図１８）において、以下の処理が行われる。
まず実施の形態２の場合と同様に、ソース電極２１の表面がプラズマクリーニングまたはスパッタリングによって清浄化される。これにより、ソース電極２１上の有機物残渣が、プラズマによる酸化分解またはスパッタリングによって除去される。
次に、上記表面へジンケート処理が行われることによって、亜鉛皮膜が形成される。この皮膜上での無電解めっきによって、無電解Ｎｉめっき層が形成される。この無電解Ｎｉめっき層上で、置換型の無電解Ａｕめっきが行われる。以上のように、金属層２２がめっき法によって形成される。その場合、蒸着法またはスパッタ法に比して、金属層２２を、高い成膜速度で形成することができる。よって、金属層２２の厚みが大きい場合であっても、高い生産性で金属層２２を形成することができる。なおこのような生産性が問題でない場合は、蒸着法またはスパッタ法など他の方法が適用されてよい。
次に、洗浄処理によってめっき液が除去される。次に、スピン乾燥などによって、洗浄処理に用いられた液体（例えば純水）が除去される。
次に、例えばベーク炉を用いて、加熱処理が行われる。これにより、ソース電極２１上に設けた金属層２２と、絶縁保護膜６０との間に、空隙７０が形成される。加熱処理の温度が低過ぎると、空隙７０がまったく形成されなかったり、不十分にしか形成されなかったりし得る。よって、加熱処理の温度は、好ましくは６０℃以上であり、より好ましくは８０℃以上である。一方、加熱処理の温度が高過ぎると、表面酸化に起因して金属層２２のはんだ濡れ性が過度に低下し得る。また加熱処理の温度が高過ぎると、空隙７０が過度に形成され得る。よって、加熱処理の温度は、好ましくは２５０℃以下であり、より好ましくは１５０℃以下である。
図２３は、図２２の一部分を例示する電子顕微鏡写真である。なお、図中、膜７１は、電子顕微鏡による観察の都合で形成されたものであり、パワー半導体素子の構成ではない。
（効果）
本実施の形態によれば、金属層２２と絶縁保護膜６０との間に空隙７０が設けられる。これにより、前述した実施の形態２において図１６を参照して説明した応力ＳＴ２の低減効果を顕著に高めることができる。よって、絶縁保護膜６０の破壊を、より抑制することができる。
＜実施の形態５＞
図２４は、本実施の形態５におけるパワー半導体素子１０５（電力用半導体装置）の構成を、図２２と同様の視野で概略的に示す部分断面図である。
本実施の形態においては、層間絶縁膜５０（図２２：実施の形態４）に代わって層間絶縁膜５１Ａ，５２Ａ（図２０：実施の形態３）が用いられている。またソース電極２１（図２２：実施の形態４）に代わってソース電極２１Ａ（図２０：実施の形態３）が用いられている。
上記以外の構成については、前述したパワー半導体素子１０４（図２２：実施の形態４）とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。なお本実施の形態のパワー半導体素子１０５も、パワーモジュール３０４を構成するパワー半導体素子１０４（図２１：実施の形態４）とほぼ同様に、パワーモジュールを構成し得る。
＜実施の形態６＞
図２５は、本実施の形態６におけるパワー半導体素子１０６（電力用半導体装置）の構成を、図２４と同様の視野で概略的に示す部分断面図である。本実施の形態においては、絶縁保護膜６０の内端面ＦＩと金属層２２の外端面ＦＥとが部分的に互いに接している。よって空隙７０は絶縁保護膜６０の内端面ＦＩと金属層２２の外端面ＦＥとの間を部分的にのみ隔てている。金属層２２の外端面ＦＥは、厚み方向（図２５における縦方向）において５０％以上の割合で空隙７０に面していることが好ましい。より好ましくは、空隙７０は、図２５に示されているように、ソース電極２１Ａの表面（図中、上面）までは達しておらず、当該表面から離れている。その場合、金属層２２と絶縁保護膜６０とがソース電極２１Ａ上で接している。
上記以外の構成については、前述したパワー半導体素子１０５（図２４：実施の形態５）とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。なお本実施の形態６（図２５）のように金属層２２と絶縁保護膜６０とが空隙７０を構成しつつ互いに接する特徴が、実施の形態４（図２２）のパワー半導体素子１０４へ適用されてもよい。また本実施の形態のパワー半導体素子１０６も、パワーモジュール３０４を構成するパワー半導体素子１０４（図２１：実施の形態４）とほぼ同様に、パワーモジュールを構成し得る。
本実施の形態によれば、絶縁保護膜６０の内端面ＦＩと金属層２２の外端面ＦＥとが互いに接している。このように接した箇所が、ソース電極２１Ａの表面への、外部環境からの水分の侵入を抑制する。これによりソース電極２１Ａの腐食が抑制される。よってパワー半導体素子１０６の信頼性を向上させることができる。
特に、図２５に示されているように、金属層２２と絶縁保護膜６０とがソース電極２１Ａ上で接している場合は、ソース電極２１Ａの表面が金属層２２と絶縁保護膜６０との間で覆われている。これにより、水分の侵入に起因してのソース電極２１Ａの腐食が、より抑制される。よってパワー半導体素子１０６の信頼性を、より向上させることができる。
＜実施の形態７＞
本実施の形態７においては、上述した実施の形態１～６のいずれかに係るパワーモジュール（電力用半導体装置）が適用された電力変換装置について説明する。当該適用は特定の電力変換装置へのものに限定されるものではないが、以下においては、電力変換装置として、三相のインバータについて詳述する。
図２６は、本実施の形態７における電力変換装置５００が適用された電力変換システムの構成を概略的に示すブロック図である。電力変換システムは、電源４００、電力変換装置５００、負荷６００から構成されている。
電源４００は、直流電源であり、電力変換装置５００に直流電力を供給する。電源４００は、種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することもできる。また、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって電源４００を構成してもよい。
電力変換装置５００は、電源４００と負荷６００との間に接続された、三相のインバータである。電力変換装置５００は、電源４００から供給された直流電力を交流電力に変換し、負荷６００に交流電力を供給する。電力変換装置５００は、直流電力を交流電力に変換して出力する主変換回路５０１と、主変換回路５０１を制御する制御信号を主変換回路５０１に出力する制御回路５０３とを有している。
負荷６００は、電力変換装置５００から供給された交流電力によって駆動される三相の電動機である。電動機の用途は特定のものに限られず、電動機は各種電気機器に搭載されてよい。電動機は、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または空調機器向けのものである。
以下、電力変換装置５００の詳細を説明する。主変換回路５０１は、スイッチング素子と還流ダイオードとを有している（図示せず）。スイッチング素子がスイッチングすることによって、電源４００から供給される直流電力が交流電力に変換され、負荷６００に供給される。主変換回路５０１の具体的な回路構成は種々のものがあるが、本実施の形態７に係る主変換回路５０１は、２レベルの三相フルブリッジ回路であり、６つのスイッチング素子と、それぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成することができる。主変換回路５０１におけるスイッチング素子および還流ダイオードの少なくともいずれかが、上述した実施の形態１～６のいずれかに相当する半導体モジュール５０２によって構成されている。６つのスイッチング素子は、２つのスイッチング素子ごとに直列接続されることによって、３組の上下アームを構成している。各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相およびＷ相）を構成している。そして、各上下アームの出力端子、すなわち主変換回路５０１の３つの出力端子は、負荷６００に接続されている。
また、主変換回路５０１は、主変換回路５０１の各スイッチング素子を駆動する駆動回路（図示なし）を有している。駆動回路は、半導体モジュール５０２に内蔵されていてもよいし、半導体モジュール５０２とは別に主変換回路５０１に設けられていてもよい。駆動回路は、スイッチング素子を駆動する駆動信号を生成し、スイッチング素子の制御電極に供給する。具体的には、駆動回路は、後述する制御回路５０３からの制御信号に従って、スイッチング素子をオン状態にする駆動信号と、スイッチング素子をオフ状態にする駆動信号とを、各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧未満の電圧信号（オフ信号）である。
制御回路５０３は、負荷６００に所望の電力が供給されるように、主変換回路５０１のスイッチング素子を制御する。具体的には、負荷６００に供給すべき電力に基づいて、主変換回路５０１の各スイッチング素子がオン状態となるべき時間（オン時間）が算出される。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ（パルス幅変調：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御によって主変換回路５０１を制御することができる。各時点において、オン状態となるべきスイッチング素子へはオン信号が、オフ状態となるべきスイッチング素子へはオフ信号が出力されるように、主変換回路５０１が有する駆動回路へ制御指令（制御信号）が出力される。駆動回路は、この制御信号に従って、各スイッチング素子の制御電極にオン信号またはオフ信号を、駆動信号として出力する。
本実施の形態７における電力変換装置５００によれば、主変換回路５０１のスイッチング素子および還流ダイオードの少なくともいずれかに、実施の形態１～６のいずれかに係る半導体モジュールが適用される。これにより、電力変換装置５００の信頼性を向上させることができる。
上記本実施の形態７においては電力変換装置として２レベルの三相インバータについて詳述したが、電力変換装置はこれに限定されるものではない。例えば、電力変換装置は、２レベルに代わって３レベルまたはマルチレベルのインバータであってよい。また電力変換装置の相数は三相に限定されず、例えば単相であってもよい。また、負荷は、交流電力に代わって直流電力によって動作するものであってもよく、その場合、電力変換装置は、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータであってよい。また負荷は、電動機に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、または非接触器給電システムであってよい。また電力変換装置は、太陽光発電システムおよび蓄電システムなどのパワーコンディショナーとして用いることも可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
ＣＢ 粒界、ＣＮ 角部、ＲＥ 素子領域、ＯＰ 開口部、ＲＴ 終端領域、１０ ＳｉＣ基板（半導体基板）、２１，２１Ａ ソース電極（電極）、２２ 金属層、３１ ドレイン電極、４０ 温度センスダイオード、４１ ゲート絶縁膜、４２ ゲート電極、５０，５１，５１Ａ，５２，５２Ａ 層間絶縁膜、６０ 絶縁保護膜、７０ 空隙、９２ ゲートパッド電極、９３ センスパッド電極、９３ａ アノードパッド電極、９３ｃ カソードパッド電極、１０１～１０６ パワー半導体素子、３０１，３０２，３０４ パワーモジュール、３５０ ボンディングワイヤ、３５１，３６１ はんだ層、３７１，３７２ リードフレーム、３９０ 封止部材、４００ 電源、５００ 電力変換装置、５０１ 主変換回路、５０２ 半導体モジュール、５０３ 制御回路、６００ 負荷。

Claims (20)

  1. 角部を有する終端領域と、前記終端領域の内側の素子領域とを有する電力用半導体装置であって、
    前記素子領域および前記終端領域にまたがる半導体基板と、
    前記終端領域において前記半導体基板上に外縁を有する層間絶縁膜と、
    前記素子領域において前記半導体基板に接し、前記終端領域において前記層間絶縁膜上に外縁を有する電極と、
    前記層間絶縁膜の前記外縁の少なくとも角部を直接覆い、かつ前記電極の前記外縁を覆い、前記電極上に内縁を有する絶縁保護膜と、
    を備え、
    前記終端領域の前記角部において、前記層間絶縁膜の前記外縁は曲率半径Ｒ１を有し、前記絶縁保護膜の前記内縁は曲率半径Ｒ２を有し、前記曲率半径Ｒ２は前記曲率半径Ｒ１よりも大きい、電力用半導体装置。
  2. 前記絶縁保護膜は有機物を含む、請求項１に記載の電力用半導体装置。
  3. 前記層間絶縁膜は無機物を含む、請求項１または２に記載の電力用半導体装置。
  4. 前記絶縁保護膜の線膨張率は、前記層間絶縁膜の線膨張率よりも大きい、請求項１から３のいずれか１項に記載の電力用半導体装置。
  5. 前記電極および前記絶縁保護膜を覆う封止部材をさらに備える、請求項１から４のいずれか１項に記載の電力用半導体装置。
  6. 前記封止部材は、熱硬化性樹脂を含む、請求項５に記載の電力用半導体装置。
  7. 前記熱硬化性樹脂はエポキシ樹脂を含む、請求項６に記載の電力用半導体装置。
  8. 前記封止部材の線膨張率は、前記絶縁保護膜の線膨張率よりも大きい、請求項５から７のいずれか１項に記載の電力用半導体装置。
  9. 前記層間絶縁膜の線膨張率は前記封止部材の線膨張率よりも小さい、請求項５から８のいずれか１項に記載の電力用半導体装置。
  10. 前記半導体基板の少なくとも一部は炭化珪素を含む、請求項１から９のいずれか１項に記載の電力用半導体装置。
  11. 前記半導体基板は、１００μｍ以下の厚みを有している、請求項１から１０のいずれか１項に記載の電力用半導体装置。
  12. 前記絶縁保護膜は、前記半導体基板の面積の半分以上の面積を有する開口部を有している、請求項１から１１のいずれか１項に記載の電力用半導体装置。
  13. 角部を有する終端領域と、前記終端領域の内側の素子領域とを有する電力用半導体装置であって、
    前記素子領域および前記終端領域にまたがる半導体基板と、
    前記終端領域において前記半導体基板上に外縁を有する層間絶縁膜と、
    前記素子領域において前記半導体基板に接し、前記終端領域において前記層間絶縁膜上に外縁を有する電極と、
    前記層間絶縁膜の前記外縁と前記電極の前記外縁とを覆い、前記電極上に内縁を有する絶縁保護膜と、
    を備え、
    前記終端領域の前記角部において、前記層間絶縁膜の前記外縁は曲率半径Ｒ１を有し、前記絶縁保護膜の前記内縁は曲率半径Ｒ２を有し、前記曲率半径Ｒ２は前記曲率半径Ｒ１よりも大きく、
    前記終端領域の前記角部おいて、前記電極の前記外縁は曲率半径Ｒ３を有しており、前記曲率半径Ｒ３は前記曲率半径Ｒ１より小さい、電力用半導体装置。
  14. 前記層間絶縁膜の外縁の曲線部分の曲率半径および前記絶縁保護膜の前記内縁の曲率半径は、前記終端領域の前記角部の半角に対応する仮想線上で最小値を有している、請求項１から１３のいずれか１項に記載の電力用半導体装置。
  15. 角部を有する終端領域と、前記終端領域の内側の素子領域とを有する電力用半導体装置であって、
    前記素子領域および前記終端領域にまたがる半導体基板と、
    前記終端領域において前記半導体基板上に外縁を有する層間絶縁膜と、
    前記素子領域において前記半導体基板に接し、前記終端領域において前記層間絶縁膜上に外縁を有する電極と、
    前記層間絶縁膜の前記外縁と前記電極の前記外縁とを覆い、前記電極上に内縁を有する絶縁保護膜と、
    を備え、
    前記終端領域の前記角部において、前記層間絶縁膜の前記外縁は曲率半径Ｒ１を有し、前記絶縁保護膜の前記内縁は曲率半径Ｒ２を有し、前記曲率半径Ｒ２は前記曲率半径Ｒ１よりも大きく、
    前記電極上に、外端面を有する金属層をさらに備え、
    前記絶縁保護膜は前記金属層の前記外端面に対向する内端面を有している、電力用半導体装置。
  16. 前記絶縁保護膜の前記内端面と前記金属層の前記外端面とは少なくとも部分的に互いに接している、請求項１５に記載の電力用半導体装置。
  17. 前記絶縁保護膜の前記内端面および前記金属層の前記外端面は、前記絶縁保護膜の前記内端面と前記金属層の前記外端面との間を少なくとも部分的に隔てる空隙を介して互いに対向している、請求項１５または１６に記載の電力用半導体装置。
  18. 前記層間絶縁膜は、珪素、ホウ素およびリンを含む、請求項１から１７のいずれか１項に記載の電力用半導体装置。
  19. 角部を有する終端領域と、前記終端領域の内側の素子領域とを有する電力用半導体装置であって、
    前記素子領域および前記終端領域にまたがる半導体基板と、
    前記終端領域において前記半導体基板上に外縁を有する層間絶縁膜と、
    前記素子領域において前記半導体基板に接し、前記終端領域において前記層間絶縁膜上に外縁を有する電極と、
    前記層間絶縁膜の前記外縁と前記電極の前記外縁とを覆い、前記電極上に内縁を有する絶縁保護膜と、
    を備え、
    前記終端領域の前記角部において、前記層間絶縁膜の前記外縁は曲率半径Ｒ１を有し、前記絶縁保護膜の前記内縁は曲率半径Ｒ２を有し、前記曲率半径Ｒ２は前記曲率半径Ｒ１よりも大きく、
    前記層間絶縁膜は、珪素、ホウ素およびリンを含み、
    前記電極は、粒界を有しており、前記粒界上に位置する凹みが設けられた表面を有している、電力用半導体装置。
  20. 請求項１から１９のいずれか１項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2021501833A 2019-02-18 2020-02-05 電力用半導体装置および電力変換装置 Active JP7109650B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019026654 2019-02-18
JP2019026654 2019-02-18
PCT/JP2020/004277 WO2020170813A1 (ja) 2019-02-18 2020-02-05 電力用半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2020170813A1 JPWO2020170813A1 (ja) 2021-09-13
JP7109650B2 true JP7109650B2 (ja) 2022-07-29

Family

ID=72143435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021501833A Active JP7109650B2 (ja) 2019-02-18 2020-02-05 電力用半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US20220059688A1 (ja)
JP (1) JP7109650B2 (ja)
CN (1) CN113424313B (ja)
DE (1) DE112020000853T5 (ja)
WO (1) WO2020170813A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551586B (zh) * 2022-04-27 2022-07-12 成都蓉矽半导体有限公司 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207960A (ja) 2006-02-01 2007-08-16 Seiko Epson Corp 半導体基板、半導体基板の製造方法及び半導体装置
JP2009194127A (ja) 2008-02-14 2009-08-27 Panasonic Corp 半導体装置およびその製造方法
JP2015207780A (ja) 2015-06-16 2015-11-19 富士電機株式会社 ワイドバンドギャップ半導体装置
JP2016225469A (ja) 2015-05-29 2016-12-28 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法
JP2017011176A (ja) 2015-06-24 2017-01-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017224711A (ja) 2016-06-15 2017-12-21 株式会社 日立パワーデバイス 半導体装置およびその製造方法並びに半導体モジュールおよび電力変換装置
WO2018163286A1 (ja) 2017-03-07 2018-09-13 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932308B2 (ja) * 1990-08-27 1999-08-09 サンケン電気株式会社 半導体装置
JPH11307577A (ja) * 1998-04-23 1999-11-05 Nec Corp 半導体装置
JP6690985B2 (ja) * 2016-02-24 2020-04-28 株式会社神戸製鋼所 オーミック電極
JP2017168602A (ja) 2016-03-15 2017-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7113220B2 (ja) * 2018-02-06 2022-08-05 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207960A (ja) 2006-02-01 2007-08-16 Seiko Epson Corp 半導体基板、半導体基板の製造方法及び半導体装置
JP2009194127A (ja) 2008-02-14 2009-08-27 Panasonic Corp 半導体装置およびその製造方法
JP2016225469A (ja) 2015-05-29 2016-12-28 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法
JP2015207780A (ja) 2015-06-16 2015-11-19 富士電機株式会社 ワイドバンドギャップ半導体装置
JP2017011176A (ja) 2015-06-24 2017-01-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017224711A (ja) 2016-06-15 2017-12-21 株式会社 日立パワーデバイス 半導体装置およびその製造方法並びに半導体モジュールおよび電力変換装置
WO2018163286A1 (ja) 2017-03-07 2018-09-13 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
JPWO2020170813A1 (ja) 2021-09-13
CN113424313A (zh) 2021-09-21
WO2020170813A1 (ja) 2020-08-27
US20220059688A1 (en) 2022-02-24
DE112020000853T5 (de) 2021-11-11
CN113424313B (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
JP6253854B1 (ja) 半導体装置およびその製造方法、電力変換装置
US9779951B2 (en) Method for manufacturing semiconductor device
US10411105B2 (en) Semiconductor device and method for manufacturing semiconductor device
TW201511094A (zh) 半導體裝置及其製造方法
JP7109650B2 (ja) 電力用半導体装置および電力変換装置
US20230048355A1 (en) Power semiconductor device, method of manufacturing power semiconductor device, and power conversion device
JP7443926B2 (ja) 半導体装置およびその製造方法
JP2005079462A (ja) 半導体装置およびその製造方法
US20210036141A1 (en) Semiconductor device and power conversion device
US20230253349A1 (en) Semiconductor device, manufacturing method thereof and power converter
JP7248138B2 (ja) 半導体装置および電力変換装置
TW202213772A (zh) 半導體裝置及電力轉換裝置
WO2023248670A1 (ja) 半導体装置、電力変換装置、および、半導体装置の製造方法
US20220149173A1 (en) Silicon carbide semiconductor device, power converter, and method for manufacturing silicon carbide semiconductor device
JP4095706B2 (ja) 半導体装置
US20240162305A1 (en) Semiconductor device and method of manufacturing the same
WO2021225125A1 (ja) 半導体装置
JP6918902B2 (ja) 半導体装置の製造方法
JP7262672B2 (ja) 半導体装置および電力変換装置
WO2023062781A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2023178555A (ja) 半導体装置および電力変換装置
CN118039586A (en) Semiconductor device and method for manufacturing the same
JP2023013642A (ja) 半導体装置
JP2024044210A (ja) 半導体装置および半導体装置の製造方法
JP2024061247A (ja) 半導体装置、電力変換装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R150 Certificate of patent or registration of utility model

Ref document number: 7109650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150