TW201511094A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201511094A
TW201511094A TW102145123A TW102145123A TW201511094A TW 201511094 A TW201511094 A TW 201511094A TW 102145123 A TW102145123 A TW 102145123A TW 102145123 A TW102145123 A TW 102145123A TW 201511094 A TW201511094 A TW 201511094A
Authority
TW
Taiwan
Prior art keywords
layer
concentration
phosphorus
semiconductor device
nickel
Prior art date
Application number
TW102145123A
Other languages
English (en)
Inventor
Tatsuya Shiraishi
Ryota Yoshioka
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201511094A publication Critical patent/TW201511094A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)

Abstract

本發明的實施形態是在於提供一種不易發生龜裂的半導體裝置及其製造方法。 實施形態的半導體裝置是具備:晶片本體;第1層,其係設於前述晶片本體上,含鎳及磷;及第2層,其係設於前述第1層上,含鎳及磷,且磷的濃度比前述第1層的磷的濃度更高。

Description

半導體裝置及其製造方法
本發明的實施形態是有關半導體裝置及其製造方法。
在IGBT(Insulated Gate Bipolar Transistor:絕緣閘雙極電晶體)等的縱型的電力用半導體裝置中,為了提高電流密度,冷卻裝置,大多在晶片的上面設置鎳層。並且,在縱型的電力用半導體裝置中,藉由弄薄晶片,可降低飽和電壓。然而,一旦弄薄晶片,則晶片容易彎曲。一旦晶片彎曲,則加諸於鎳層的應力會變大,在鎳膜發生龜裂。
實施形態的目的是在於提供一種不易發生龜裂的半導體裝置及其製造方法。
實施形態的半導體裝置係具備:晶片本體;第1層,其係設於前述晶片本體上,含鎳及磷;及第2層,其係設於前述第1層上,含鎳及磷,且磷的濃度比前述第1層的磷的濃度更高。
實施形態的半導體裝置的製造方法係具備:在晶片本體上藉由無電解電鍍法來形成含鎳及磷的第1層之工程;及在前述第1層上藉由無電解電鍍法來形成含鎳及磷,且磷的濃度比前述第1層的磷的濃度更高的第2層之工程。
1、2‧‧‧半導體裝置
6‧‧‧晶片本體
7‧‧‧鋁層
8‧‧‧低濃度鍍層
9‧‧‧高濃度鍍層
10‧‧‧矽部分
11‧‧‧p+型集極層
12‧‧‧n+型緩衝層
13‧‧‧n-型基體層
14‧‧‧p型基極層
15‧‧‧n+型射極層
16‧‧‧溝閘電極
17‧‧‧閘極絕緣膜
20‧‧‧表面電極構造體
21‧‧‧鈦層
22‧‧‧鈦氮化物層
23‧‧‧鋁層
24‧‧‧鋁-銅合金層
25‧‧‧鎳層
25a‧‧‧低濃度鍍層
25b‧‧‧高濃度鍍層
26‧‧‧金層
30‧‧‧背面電極構造體
31‧‧‧鋁-矽合金層
32‧‧‧鈦層
33‧‧‧鎳層
34‧‧‧金-銀合金層
圖1(a)是表示第1實施形態的半導體裝置的剖面圖,(b)是在縱軸取位置,在橫軸取磷濃度,顯示鍍鎳層中的磷濃度的分布的圖表。
圖2是表示第2實施形態的半導體裝置的剖面圖。
圖3是表示第2實施形態的電力用半導體裝置的製造方法的流程圖。
以下,一面參照圖面,一面說明有關本發明的實施形態。
首先,說明有關第1實施形態。
圖1(a)是表示本實施形態的半導體裝置的剖面圖,(b)是縱軸取位置,橫軸取磷濃度,顯示鍍鎳層中的磷濃度的分布的圖表。
在圖1(b)的縱軸所示的位置是對應於圖1(a)所示的位置。
如圖1(a)所示般,在本實施形態的半導體裝置1中是設有晶片本體6。晶片本體6是半導體裝置1的半導體部分及形成於其上下面上的金屬層,例如IGBT的矽部分及形成於其上下面上的電極層。晶片本體6的最上層是成為鋁層7。
在晶片本體6上設有低濃度鍍層8(第1層),在其上設有高濃度鍍層9(第2層)。低濃度鍍層8及高濃度鍍層9是分別藉由無電解電鍍法來形成,以鎳(Ni)為主成分的鍍鎳層,鎳以外含磷(P)。低濃度鍍層8及高濃度鍍層9是互相接觸。在高濃度鍍層9上例如設有金層(未圖示)作為氧化防止層。低濃度鍍層8及高濃度鍍層9是半導體裝置1的上面側電極焊墊的一部分,例如在安裝時是接合錫焊的部分。
如圖1(b)所示般,高濃度鍍層9的磷濃度是比低濃度鍍層8的磷濃度更高。例如,低濃度鍍層8的磷的濃度是4質量%以上,未滿6質量%,高濃度鍍層9的磷的濃度是6質量%以上,7質量%以下。並且,高濃度鍍層9是比低濃度鍍層8更薄。例如,低濃度鍍層8的厚度是4μm(微米)程度,高濃度鍍層9的厚度是1μm以下。
其次,說明有關本實施形態的半導體裝置的製造方法。
首先,如圖1(a)所示般,製作晶片本體6。晶片本體6的最上層是鋁層7。
其次,在晶片本體6上,藉由無電解電鍍法來實施鍍 鎳。此時,例如,電鍍液是硫酸鎳(NiSO4),在電鍍液中含有磷的化合物,例如亞磷酸鈉(NaH2PO2)作為還原劑。
若利用如此的電鍍液來進行電鍍,則主反應是在鋁層7上,還原劑例如亞磷酸鈉會被氧化,放出電子。電鍍液例如硫酸鎳中的鎳離子會接受此電子,析出鎳。並且,副反應是還原劑中的磷會析出,被取入至鍍鎳膜中。如此一來,形成含鎳及磷的低濃度鍍層8。
其次,在低濃度鍍層8上藉由無電解電鍍法來形成高濃度鍍層9。此時,藉由調整電鍍條件,將高濃度鍍層9的磷濃度形成比低濃度鍍層8中的磷濃度更高。電鍍條件是例如調整電鍍液的溫度,電鍍液的pH,及電鍍液中的添加劑的種類及濃度等。例如,鍍鎳液的pH越高,電鍍層中的磷濃度越低。於是,只要預先準備pH的值彼此不同的2種類的電鍍槽,首先,利用pH相對高的電鍍槽來形成低濃度鍍層8,然後經水洗槽,利用pH相對低的電鍍槽來形成高濃度鍍層9即可。
其次,在高濃度鍍層9上例如形成金層(未圖示),作為氧化防止層。藉此,製造本實施形態的半導體裝置1。
在本實施形態中,低濃度鍍層8及高濃度鍍層9皆是藉由濕式電鍍法所形成的緻密的構造的膜,因此在膜中孔隙少。所以,高濃度鍍層9的每單位體積的磷的原子數是比低濃度鍍層8的每單位體積的磷的原子數更多。
其次,說明有關本實施形態的效果。
在本實施形態的半導體裝置1中,低濃度鍍層8的磷 濃度比高濃度鍍層9的磷濃度更低。低濃度鍍層8因為磷濃度低,所以即使實施熱處理,也不易產生鎳及磷的合金(例如Ni3P等)的析出所造成的硬化。因此,不易產生隨硬化所造成電鍍膜的脆化,不易發生龜裂。藉由使低濃度鍍層8形成比高濃度鍍層9厚,可更有效地抑制半導體裝置1的龜裂發生。
並且,在鍍鎳之上例如形成金層作為氧化防止層,但在形成此金層時,鍍鎳會受侵蝕。此時,磷濃度越低,越容易受侵蝕。一旦受侵蝕,則鎳會溶出於金層的表層,因此而例如形成氧化鎳層,錫焊的潤濕性會劣化。在低濃度鍍層8中,因為磷濃度相對低,所以此侵蝕容易發生。於是,在低濃度電鍍槽8之上形成高濃度鍍層9,可抑制鎳的侵蝕,在錫焊時,可良好地維持錫焊的潤濕性。
如此,若根據本實施形態,則藉由使低濃度鍍層8及高濃度鍍層9層疊,可利用磷濃度低的軟質的低濃度鍍層8來抑制龜裂發生於半導體裝置1,可利用磷濃度高的硬質的高濃度鍍層9來擔保錫焊的潤濕性。因此,可實現龜裂不易發生,且錫焊的潤濕性良好的半導體裝置1。
相對於此,假使若不設高濃度鍍層9,則錫焊的潤濕性低,錫焊困難。又,即使在下層配置高濃度鍍層9,在上層配置低濃度鍍層8,錫焊的潤濕性也會不夠充分。
另外,亦可考慮在形成低濃度鍍層之後,實施蝕刻來從低濃度鍍層的表層部分選擇性地除去鎳,形成磷濃度相對高的高濃度蝕刻層。藉此也可形成看起來上層部分的磷 濃度要比下層部分的磷濃度更高的鎳層。此時,高濃度蝕刻層的每單位體積的磷的原子數是與低濃度鍍層的每單位體積的磷的原子數相等。然而,此情況,高濃度蝕刻層因蝕刻而成為多孔質狀,隨膜本身的脆化而發生龜裂。如此,不會增加磷的原子數,藉由除去鎳來使看起來磷濃度增加,反而容易發生龜裂。
其次,說明有關第2實施形態。
本實施形態是將前述的第1實施形態的構成適用在IGBT的例子。
圖2是表示本實施形態的半導體裝置的剖面圖。
如圖2所示般,本實施形態的半導體裝置2是IGBT。半導體裝置2的外形是例如一邊的長度例如為10~15mm(毫米)的晶片形狀。
在半導體裝置2中是設有作為半導體部分的矽部分10,在矽部分10的上面上是設有表面電極構造體20,在矽部分10的下面上是設有背面電極構造體30。
在矽部分10中是從下層側依序層疊p+型集極層11,n+型緩衝層12,n-型基體層13,p型基極層14及n+型射極層15。並且,以能夠從矽部分10的上面側貫通n+型射極層15及p型基極層14,到達n-型基體層13內的方式設置溝閘電極16。溝閘電極16是半導體裝置2的基極電極。在溝閘電極16的周圍是設有例如由矽氧化物所構成的閘極絕緣膜17。矽部分10是由單結晶的矽所構成,矽部分10全體的厚度是例如60~120μm,例如70μm。
在表面電極構造體20中是從下層側亦即矽部分10側依序層疊厚度例如為30nm(奈米)的鈦層21,厚度例如為150nm的鈦氮化物(TiN)層22,鋁(Al)層23,鋁-銅(AlCu)合金層24,厚度例如為5μm的鎳層25,及厚度例如為50nm的金(Au)層26。鋁層23及鋁-銅合金層24的合計的厚度是例如為4μm。表面電極構造體20是構成半導體裝置2的射極電極。鎳層25及金層26是在使用半導體裝置2的封裝的組裝時被錫焊的電極焊墊。並且,在表面電極構造體20也設層間絕緣膜(未圖示)。
在鎳層25中,磷的濃度相對低的低濃度鍍層25a及磷的濃度相對高的高濃度鍍層25b會被層疊。低濃度鍍層25a的構成是與前述的第1實施形態的低濃度鍍層8同樣,高濃度鍍層25b的構成是與前述的第1實施形態的高濃度鍍層9同樣。
在背面電極構造體30中是從上層側,亦即矽部分10側依序層疊厚度例如為200nm的鋁-矽(AlSi)合金層31,厚度例如為200nm的鈦層32,厚度例如為1000nm的鎳層33,及厚度例如為100nm的金-銀(AuAg)合金層34。鎳層33是藉由濺射法來形成者,幾乎由純鎳所構成,至少一部分,例如全體會結晶化。背面電極構造體30是半導體裝置2的集極電極。
其次,說明有關本實施形態的電力用半導體裝置的製造方法。
圖3是表示本實施形態的電力用半導體裝置的製造方 法的流程圖。
以下,參照圖2及圖3來進行說明。
首先,準備n型的矽晶圓作為矽部分10。以下,基於方便起見,將此矽晶圓稱為「矽部分10」。
然後,如步驟S1所示般,從表面側離子注入雜質。藉此,在矽部分10內形成p型基極層14及n+型射極層15。
其次,如步驟S2所示般,形成溝,在溝的內面上形成閘極絕緣膜17,在溝內埋入溝閘電極16。藉此,形成溝閘構造。
其次,如步驟S3所示般,在矽部分10上形成表面電極構造體20。具體而言,藉由濺射法來將鈦層21例如形成30nm的厚度,將鈦氮化物層22例如形成150nm的厚度,將鋁層23及鋁-銅合金層24合計例如形成4μm的厚度。藉此,製作半導體裝置2的晶片本體。
其次,藉由無電解電鍍法來電鍍鎳。此時,例如,電鍍液是硫酸鎳,還原劑是亞磷酸鈉。首先,形成低濃度鍍層25a。低濃度鍍層25a的厚度是例如4μm,磷濃度是例如4質量%以上,未滿6質量%。接著,形成高濃度鍍層25b。高濃度鍍層25b的厚度是例如1μm,高濃度鍍層25b的磷濃度是例如6質量%以上,7質量%以下。藉此,形成厚度例如5μm的鎳層25。在此時間點,鎳層25是大致非晶質。其次,將金層26例如形成50nm的厚度。
其次,如步驟S4所示般,在表面電極構造體20的上面貼附保護膠帶(未圖示)來保護表面。
其次,如步驟S5所示般,將矽部分10的背面研磨薄至預定的厚度。然後,實施蝕刻,藉由研磨來除去損傷的部分。此時,矽部分10的厚度是例如60~120μm,例如70μm。然後,剝離保護膠帶。
其次,如步驟S6所示般,從矽部分10的背面側離子注入雜質。藉此,在矽部分10內形成n+型緩衝層12及p+型集極層11。
其次,如步驟S7所示般,進行熱處理,將注入至矽部分10內的雜質活化。藉由此熱處理,鎳層25的至少一部分,例如全體會結晶化。
其次,如步驟S8所示般,在矽部分10的下面上形成背面電極構造體30。具體而言,藉由濺射法,將鋁-矽合金層31例如形成200nm的厚度,將鈦層32例如形成200nm的厚度,將鎳層33例如形成1000nm的厚度,將金-銀合金層34例如形成100nm的厚度。此時,鎳層33是藉由濺射法來成膜,因此在剛成膜之後的時間點,其至少一部分,例如全體會結晶化。
然後,將矽晶圓(矽部分10)與表面電極構造體20及背面電極構造體30一起切割,藉此小片化成複數的晶片。藉此,製造本實施形態的半導體裝置2。
在本實施形態的半導體裝置2中也與前述的第1實施形態同樣的理由,不易發生龜裂,錫焊的潤濕性良好。
另外,在本實施形態中,半導體裝置是顯示IGBT的例子,但並非限於此,例如亦可為FRD(Fast Recoverly Diode:高速回復二極體)等的IGBT以外的縱型的電力用半導體裝置,或電力用半導體裝置以外的半導體裝置。
若根據以上說明的實施形態,則可實現不易發生龜裂的半導體裝置及其製造方法。
以上,說明本發明的幾個實施形態,但該等的實施形態是舉例提示者,非意圖限定發明的範圍。該等新穎的實施形態是可在其他各種的形態下被實施,可在不脫離發明的要旨的範圍內進行各種的省略、置換、變更。該等實施形態或其變形是為發明的範圍或要旨所包含,且為申請專利範圍記載的發明及其等效的範圍所包含。
1‧‧‧半導體裝置
6‧‧‧晶片本體
7‧‧‧鋁層
8‧‧‧低濃度鍍層
9‧‧‧高濃度鍍層

Claims (6)

  1. 一種半導體裝置,其特徵係具備:晶片本體;第1層,其係設於前述晶片本體上,含鎳及磷;及第2層,其係設於前述第1層上,含鎳及磷,且磷的濃度比前述第1層的磷的濃度更高。
  2. 如申請專利範圍第1項之半導體裝置,其中,前述第1層的磷的濃度係4質量%以上,未滿6質量%,前述第2層的磷的濃度係6質量%以上,7質量%以下。
  3. 如申請專利範圍第1或2項之半導體裝置,其中,前述第1層係比前述第2層更厚。
  4. 如申請專利範圍第1或2項之半導體裝置,其中,前述第2層的每單位體積的磷的原子數係比前述第1層的每單位體積的磷的原子數更多。
  5. 如申請專利範圍第1或2項之半導體裝置,其中,前述第1層及前述第2層係藉由電鍍法所形成。
  6. 一種半導體裝置的製造方法,其特徵係具備:在晶片本體上藉由無電解電鍍法來形成含鎳及磷的第1層之工程;及在前述第1層上藉由無電解電鍍法來形成含鎳及磷,且磷的濃度比前述第1層的磷的濃度更高的第2層之工程。
TW102145123A 2013-09-12 2013-12-09 半導體裝置及其製造方法 TW201511094A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013189422A JP2015056532A (ja) 2013-09-12 2013-09-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201511094A true TW201511094A (zh) 2015-03-16

Family

ID=52624812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145123A TW201511094A (zh) 2013-09-12 2013-12-09 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US20150069613A1 (zh)
JP (1) JP2015056532A (zh)
TW (1) TW201511094A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN106409893A (zh) * 2015-07-28 2017-02-15 无锡华润华晶微电子有限公司 一种绝缘栅双极晶体管及其制备方法
JP2017059636A (ja) 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法
DE112017000426T5 (de) * 2016-01-19 2018-10-11 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
JP7005939B2 (ja) * 2017-05-25 2022-01-24 日本電産リード株式会社 コンタクトプローブ
JP7075847B2 (ja) 2018-08-28 2022-05-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
CN109216472A (zh) * 2018-08-28 2019-01-15 全球能源互联网研究院有限公司 快恢复二极管及其制备方法
JP7101608B2 (ja) * 2018-12-21 2022-07-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20220186394A1 (en) * 2020-12-11 2022-06-16 Honeywell International Inc. Electroplate laminated structure and methods of fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232205B2 (en) * 2009-08-25 2012-07-31 Corning Incorporated Methods of manufacturing a honeycomb extrusion die
US8518815B2 (en) * 2010-07-07 2013-08-27 Lam Research Corporation Methods, devices, and materials for metallization
JP5921296B2 (ja) * 2012-04-05 2016-05-24 キヤノン株式会社 像加熱装置及びベルト部材

Also Published As

Publication number Publication date
US20150069613A1 (en) 2015-03-12
JP2015056532A (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
TW201511094A (zh) 半導體裝置及其製造方法
US8198104B2 (en) Method of manufacturing a semiconductor device
TWI525812B (zh) Power semiconductor device and manufacturing method thereof
US9666437B2 (en) Method for manufacturing semiconductor device
US9779951B2 (en) Method for manufacturing semiconductor device
JP4221012B2 (ja) 半導体装置とその製造方法
JP6698499B2 (ja) 半導体装置およびその製造方法
JP2009111188A (ja) 半導体装置
JP2016119393A (ja) 半導体装置およびその製造方法
JP5483906B2 (ja) 半導体装置およびその製造方法
JP2017118060A (ja) 半導体装置および半導体装置の製造方法
CN102142465A (zh) 一种肖特基二极管的正面电极结构及其工艺制造方法
US20190067225A1 (en) Semiconductor device and method of manufacturing the same
JP2017135283A (ja) 半導体装置および半導体装置の製造方法
WO2013172394A1 (ja) 半導体装置
JP2010129585A (ja) 半導体装置の製造方法
US20120104612A1 (en) Semiconductor device and method for manufacturing the same
JP2006114827A (ja) 半導体装置
CN108346700B (zh) 半导体装置及其制造方法
JP7109650B2 (ja) 電力用半導体装置および電力変換装置
JP6579989B2 (ja) 半導体装置および半導体装置の製造方法
JP6617546B2 (ja) 半導体装置および半導体装置の製造方法
TWI421921B (zh) 半導體裝置及其製造方法
JP2009010421A (ja) 半導体装置を回路基板に実装する方法
US20160163806A1 (en) Semiconductor device and method for manufacturing the semiconductor device