JP7101608B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7101608B2
JP7101608B2 JP2018239507A JP2018239507A JP7101608B2 JP 7101608 B2 JP7101608 B2 JP 7101608B2 JP 2018239507 A JP2018239507 A JP 2018239507A JP 2018239507 A JP2018239507 A JP 2018239507A JP 7101608 B2 JP7101608 B2 JP 7101608B2
Authority
JP
Japan
Prior art keywords
plating layer
layer
plating
concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018239507A
Other languages
English (en)
Other versions
JP2020100869A (ja
Inventor
丘 利根川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018239507A priority Critical patent/JP7101608B2/ja
Priority to US16/687,228 priority patent/US11081454B2/en
Priority to CN201911255593.5A priority patent/CN111354626B/zh
Publication of JP2020100869A publication Critical patent/JP2020100869A/ja
Application granted granted Critical
Publication of JP7101608B2 publication Critical patent/JP7101608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Description

本発明は、例えば、電極パッド上に形成されためっき層を有する半導体装置およびその製造方法に関する。
電極パッドと、当該電極パッド上に形成されたニッケルめっき層と、を有する半導体装置が知られている（例えば、特許文献１参照）。特許文献１に記載のニッケルめっき層は、めっき反応のための還元剤に由来するリン原子を含む。当該ニッケルめっき層は、低濃度めっき層と、当該低濃度めっき層上に形成された高濃度めっき層とを有する。低濃度めっき層に含まれるリン原子の濃度は、高濃度めっき層に含まれるリン原子の濃度より小さい。
上記ニッケルめっき層は、無電解めっき法により形成されている。具体的には、まず、リン原子の濃度が相対的に小さい低濃度めっき液と、リン原子の濃度が相対的に大きい高濃度めっき液と、洗浄水と、を準備する。低濃度めっき層は、電極パッドが形成された半導体ウェハを低濃度めっき液に浸漬することによって形成される。次いで、上記半導体ウェハを低濃度めっき液から取り出し、洗浄水で洗浄した後、高濃度めっき液内に浸漬することによって高濃度めっき層が低濃度めっき層上に形成され得る。特許文献１に記載の半導体装置では、相対的に柔らかい低濃度めっき層によって、上記ニッケルめっき層へのクラックの発生が抑制されるとともに、相対的に硬い高濃度めっき層によって、めっき層に対する半田のぬれ性を高めることができる。
特開２０１５－０５６５３２号公報
しかしながら、低濃度めっき層を電極パッド上に形成した後、高濃度めっき層を形成する前に、当該電極パッドは、低濃度めっき液から取り出されて、大気に晒される。このため、特許文献１に記載の半導体装置では、低濃度めっき層および高濃度めっき層の界面に、酸化物層が形成され、低濃度めっき層および高濃度めっき層の間には、原子レベルで不整合が生じる。結果として、高濃度めっき層が、低濃度めっき層から剥離することがある。すなわち、特許文献１に記載の半導体装置では、半導体装置の信頼性向上の観点からは、改善の余地がある。
実施の形態の課題は、半導体装置の信頼性を高めることである。その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。
一実施の形態に係る半導体装置の製造方法は、無電解めっき法によって、電極パッド上にめっき層を形成する工程を含む半導体装置の製造方法である。上記半導体装置の製造方法は、半導体ウェハを準備する工程と、第１めっき層を形成する工程と、第２めっき層を形成する工程と、を含む。上記第１めっき層を形成する工程では、めっき液中において、第１速度で上記半導体ウェハを移動させ、上記第２めっき層を形成する工程では、上記めっき液中において、第２速度で上記半導体ウェハを移動させる。上記第２めっき層を形成する工程は、上記第１めっき層を形成する工程の後、上記半導体ウェハを上記めっき液から取り出すことなく連続して行われる。
また、一実施の形態に係る半導体装置は、半導体基板、絶縁層、電極パッド、第１めっき層、第１中間層および第２めっき層を有する。上記第１中間層に含まれるリン原子またはホウ素原子の濃度は、第１めっき層から第２めっき層に向かうにつれて連続して大きくなる。
実施の形態によれば、半導体装置の信頼性を向上させることができる。
図１は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示すフローチャートである。 図２は、実施の形態１に係る半導体装置のニッケルめっき層を形成するためのめっき装置の構成の一例を示す断面図である。 図３は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図４は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図５は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図６は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図７は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図８Ａは、半導体ウェハの移動速度と、ニッケルめっき層の成膜速度との関係を示すグラフであり、図８Ｂは、半導体ウェハの移動速度と、ニッケルめっき層のリン濃度との関係を示すグラフである。 図９は、実施の形態１に係る半導体装置の構成の一例を示す要部断面図である。 図１０は、実施の形態２に係る半導体装置の製造方法に含まれる工程の一例を示すフローチャートである。 図１１は、実施の形態２に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１２は、実施の形態２に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１３は、実施の形態２に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１４は、実施の形態２に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１５は、実施の形態２に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１６は、実施の形態２に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１７は、実施の形態２に係る半導体装置の構成の一例を示す要部断面図である。 図１８は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示すフローチャートである。 図１９は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図２０は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図２１は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図２２は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図２３は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図２４は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図２５は、実施の形態３に係る半導体装置の構成の一例を示す要部断面図である。 図２６は、実施の形態３に係る半導体装置の構成の一例を示す要部断面図である。
以下、実施の形態に係る半導体装置およびその製造方法について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要素または対応する構成要素には、同一の符号を付し、重複する説明を省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。また、各実施の形態の少なくとも一部は、互いに任意に組み合わされてもよい。
｛実施の形態１｝
実施の形態１に係る半導体装置ＳＤ１は、第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２で構成された二層構造のニッケルめっき層を有する。実施の形態１の当該ニッケルめっき層には、ボンディングクリップＢＣが、電気的に接続される。
［半導体装置の製造方法］
図１は、実施の形態１に係る半導体装置ＳＤ１の製造方法に含まれる工程の一例を示すフローチャートである。図２は、実施の形態１に係る半導体装置ＳＤ１のニッケルめっき層を形成するためのめっき装置ＰＬＡの構成の一例を示す断面図である。図３～図７は、半導体装置ＳＤ１の製造方法に含まれる工程の一例を示す要部断面図である。
図１に示されるように、半導体装置ＳＤ１の製造方法は、半導体ウェハＳＷ１の準備工程（Ｓ１１０）と、第１ニッケルめっき層ＮｉＰＬ１の形成工程（Ｓ１２０）と、第２ニッケルめっき層ＮｉＰＬ２の形成工程（Ｓ１３０）と、金めっき層ＡｕＰＬの形成工程（Ｓ１４０）と、裏面電極ＢＥの形成工程（Ｓ１５０）と、を含む。実施の形態１では、第１ニッケルめっき層ＮｉＰＬ１の形成工程（Ｓ１２０）および第２ニッケルめっき層ＮｉＰＬ２の形成工程（Ｓ１３０）において、めっき反応は、半導体ウェハＳＷ１をめっき液ＰＬＳから取り出すことなく連続して行われる。
（半導体ウェハＳＷ１の準備工程）
まず、図２および図３に示されるように、半導体ウェハＳＷ１を準備する（Ｓ１１０）。実施の形態１に係る半導体ウェハＳＷ１は、半導体基板ＳＵＢ、絶縁層ＩＬ、配線層ＷＬおよび保護膜ＰＦ１を有する。配線層ＷＬのうち、保護膜ＰＦ１から露出した部分は、電極パッドＥＰ１を構成している。図２に示されるように、準備された半導体ウェハＳＷ１は、半導体ウェハ用のウェハキャリアＷＣＲに設置される。準備される半導体ウェハＳＷ１の数は、特に限定されない。実施の形態１では、図２に示されるように、８つの半導体ウェハＳＷ１を準備する。
半導体ウェハＳＷ１は、例えば、絶縁層ＩＬ、配線層ＷＬおよび保護膜ＰＦ１を、この順番で半導体基板ＳＵＢ上に形成することで得られる。
半導体ウェハＳＷ１のサイズ（直径）は、特に限定されない。たとえば、半導体ウェハＳＷ１の直径の例には、１５０ｍｍ、２００ｍｍ、３００ｍｍおよび４５０ｍｍが含まれる。実施の形態１では、半導体ウェハＳＷ１の直径は、２００ｍｍである。
半導体ウェハＳＷ１には、半導体素子が形成されている。当該半導体素子の例には、いわゆる縦型ＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）およびＦＲＤ（Fast Recovery Diode）が含まれる。ここで、縦型ＭＯＳＦＥＴとは、半導体基板ＳＵＢの厚さ方向にチャネルが形成されるＭＯＳＦＥＴである。上記半導体素子の形成方法としては、縦型ＭＯＳＦＥＴを形成するための公知の方法から適宜選択され得る。
半導体基板ＳＵＢは、互いに表裏の関係にある第１面ＦＳおよび第２面ＳＳを有する。実施の形態１において、半導体基板ＳＵＢの第１面ＦＳには、ソース領域およびゲート電極ＧＥが形成されており、半導体基板ＳＵＢの第２面ＳＳには、ドレイン領域が形成されている。半導体基板ＳＵＢの例には、シリコン（Ｓｉ）基板、シリコンカーバイド（ＳｉＣ）基板、窒化ガリウム（ＧａＮ）基板および酸化ガリウム（Ｇａ２Ｏ３）基板が含まれる。実施の形態１では、半導体基板ＳＵＢは、シリコン基板である。たとえば、半導体基板ＳＵＢの厚さは、６００μｍ以上かつ８００μｍ以下である。
次いで、絶縁層ＩＬを半導体基板ＳＵＢ上に形成する。絶縁層ＩＬには、半導体基板ＳＵＢのソース領域を露出する開口部が形成されている。具体的には、例えば、ＣＶＤ（Chemical Vapor Deposition）法によって絶縁膜ＩＬを半導体基板ＳＵＢ上に形成した後に、絶縁膜ＩＬのうち、半導体基板ＳＵＢのソース領域に対応する位置に開口部を形成する。当該開口部は、公知のフォトリソグラフィ技術およびエッチング技術によって形成され得る。絶縁層ＩＬを構成する材料の例には、酸化シリコン（ＳｉＯ２）が含まれる。
次いで、配線層ＷＬを絶縁層ＩＬ上に形成する。実施の形態１では、バリア膜ＢＭと、バリア膜ＢＭ上に形成された導電膜ＣＦとにより構成された配線層ＷＬを、ゲート電極ＧＥを覆うように絶縁層ＩＬ上に形成する。まず、例えば、ＣＶＤ法によってバリア膜ＢＭを上記開口部の内面（底面および側面）上と、絶縁層ＩＬ上とに形成する。バリア膜ＢＭを構成する材料の例には、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）および窒化チタン（上層）とチタン（下層）との積層膜（ＴｉＮ／Ｔｉ）が含まれる。
次いで、例えば、スパッタリング法によって、バリア膜ＢＭ上に導電膜ＣＦを形成した後に、公知のフォトリソグラフィ技術およびエッチング技術によって、導電膜ＣＦを所望のパターンに加工する。導電膜ＣＦを構成する材料の例には、アルミニウムおよびアルミニウム合金が含まれる。当該アルミニウム合金の例には、アルミニウム－シリコン合金（ＡｌＳｉ）、アルミニウム－銅合金（ＡｌＣｕ）およびアルミニウム－シリコン－銅合金（ＡｌＳｉＣｕ）が含まれる。
次いで、配線層ＷＬの一部を露出するパッド開口部を有する保護膜ＰＦ１を絶縁層ＩＬ上に形成する。まず、例えば、保護膜ＰＦ１を構成する材料の前駆体を含む塗布液を、スピンコーティング法によって絶縁層ＩＬおよび配線層ＷＬ上に塗布し、塗膜を形成する。次いで、当該塗膜を硬化させることによって、保護膜ＰＦ１を絶縁層ＩＬおよび配線層ＷＬ上に形成する。保護膜ＰＦ１を構成する材料の例には、ポリイミドが含まれる。次いで、配線層ＷＬの一部を露出するパッド開口部を保護膜ＰＦ１に形成する。パッド開口部は、公知のフォトリソグラフィ技術およびエッチング技術によって、保護膜ＰＦ１の一部を除去することによって形成され得る。なお、配線層ＷＬのうち、当該パッド開口部の内部に露出する部分が、電極パッドＥＰ１して機能する。
なお、必要に応じて電極パッドＥＰ１に対して前処理を行っておいてもよい。たとえば、電極パッドＥＰ１に対してアルゴン（Ａｒ）などの不活性ガスを用いたプラズマ処理を施して、電極パッドＥＰ１上の自然酸化膜を除去してもよい。次いで、半導体ウェハＳＷ１をアルカリ性水溶液に浸漬させて、電極パッドＥＰ１の表面の脂分、異物および酸化層を除去してもよい。また、半導体ウェハＳＷ１を酸性水溶液に浸漬させて、電極パッドＥＰ１の表面の金属系異物を除去してもよい。また、電極パッドＥＰ１に対してジンケート処理を施して、電極パッドＥＰ１の表面に亜鉛（Ｚｎ）層を形成しておいてもよい。
（第１ニッケルめっき層ＮｉＰＬ１の形成工程）
次いで、図４に示されるように、第１ニッケルめっき層ＮｉＰＬ１を電極パッドＥＰ１上に形成する（Ｓ１２０）。具体的には、まず、図２に示されるニッケルめっき用のめっき液ＰＬＳを調製する。めっき液ＰＬＳの含有成分は、ニッケルめっき用のめっき液の含有成分として公知の材料から適宜選択され得る。めっき液ＰＬＳは、少なくともニッケル塩および還元剤を含有する水溶液である。
上記ニッケル塩は、めっき反応においてニッケルイオンの供給源となる化合物である。上記ニッケル塩としては、無電解めっき用のニッケル塩として公知の材料から適宜選択され得る。上記ニッケル塩の例には、硫酸ニッケルおよび塩化ニッケルが含まれる。上記ニッケル塩の濃度は、例えば、５．０ｇ／Ｌ以上かつ６．５ｇ／Ｌ以下である。
上記還元剤は、めっき反応においてニッケルイオンを金属ニッケルに還元する化合物である。上記還元剤は、例えば、リン原子を含むリン化合物である。上記還元剤としては、無電解めっき用の還元剤として公知の材料から適宜選択され得る。上記還元剤の例には、次亜リン酸（Ｈ３ＰＯ２）と、次亜リン酸ナトリウム（ＮａＨ２ＰＯ２）や次亜リン酸カリウム（ＫＨ２ＰＯ２）、次亜リン酸アンモニウム（ＮＨ４・Ｈ２ＰＯ２）などの次亜リン酸塩とが含まれる。上記還元剤の濃度は、例えば、１０ｇ／Ｌ以上かつ５０ｇ／Ｌ以下である。
めっき液ＰＬＳは、必要に応じて他の成分をさらに含有していてもよい。たとえば、当該他の成分の例には、錯化剤、促進剤および安定剤が含まれる。当該錯化剤の例には、クエン酸、リンゴ酸、および乳酸などのオキシカルボン酸、並びに、グリシンおよびアラニンなどのアミノ酸が含まれる。上記促進剤の例には、酢酸、コハク酸およびマロン酸が含まれる。上記安定剤の例には、重金属塩（例えば、鉛化合物）および硫黄化合物が含まれる。上記湿潤剤の例には、界面活性剤が含まれる。上記添加剤の例には、重金属塩および有機化合物が含まれる。
めっき液ＰＬＳの温度、ｐＨ、流量およびめっき時間などのめっき条件は、必要に応じて適宜調整され得る。めっき液ＰＬＳの温度は、例えば、８０℃以上かつ９０℃以下である。めっき液ＰＬＳのｐＨは、例えば、４以上かつ５以下である。めっき液ＰＬＳの流量は、例えば、５Ｌ／分以上かつ１８Ｌ／分以下である。たとえば、めっき時間は、３分以上かつ３０分以下である。
次いで、図２に示されるように、調製されためっき液ＰＬＳを、めっき装置ＰＬＡにおけるめっき槽ＰＬＴ内に収容する。次いで、ウェハキャリアＷＣＲに設置された半導体ウェハＳＷ１をめっき液ＰＬＳ内に浸漬する。たとえば、ウェハキャリアＷＣＲをめっき装置ＰＬＡのキャリアガイドＣＧＤに設置すればよい。
次いで、めっき液ＰＬＳ中において、第１速度で半導体ウェハＳＷ１を移動させて、第１ニッケルめっき層ＮｉＰＬ１を電極パッドＥＰ１上に形成する。半導体ウェハＳＷ１を移動させる方法は、特に限定されない。たとえば、ウェハキャリアＷＣＲを支持しているキャリガイドＣＧＤを移動手段により移動させればよい。当該移動手段の例には、シリンダ、モータおよびカム機構が含まれる。実施の形態１では、上記移動手段は、シリンジＳＹおよびプランジャＰＬで構成されたシリンダＣＹである。シリンダＣＹの例には、空気圧シリンダおよび油圧シリンダが含まれる。
第１速度は、第１ニッケルめっき層ＮｉＰＬ１に含まれるリン原子の第１濃度に応じて適宜調整され得る。たとえば、半導体ウェハＳＷ１を往復移動させるとき、上記第１速度（周波数）は、１Ｈｚ以上である。一方で、上記第１速度が大きすぎると、ニッケルの析出不良が発生する傾向がある。たとえば、上記第１速度は、２Ｈｚ以下であることが好ましい。
実施の形態１では、シリンダＣＹを制御することによって、めっき液ＰＬＳ内において、半導体ウェハＳＷ１の主面（第１面ＦＳ）に沿って半導体ウェハＳＷ１を往復移動させる。半導体ウェハＳＷ１の移動方向は、鉛直方向（めっき液ＰＬＳの深さ方向）であってもよいし、水平方向（めっき液ＰＬＳの自由液面の面内方向）であってもよいし、斜め方向（鉛直方向および水平方向の合成方向）であってもよい。
半導体ウェハＳＷ１を往復移動させるときの半導体ウェハＳＷ１の移動幅（振幅）は、めっき液ＰＬＳの循環の程度、めっき槽ＰＬＴの大きさ、および半導体ウェハＳＷ１の大きさなどの条件に応じて、適宜設定され得る。ここで、上記移動幅（振幅）とは、半導体ウェハＳＷ１が往復移動するとき、往路および複路のそれぞれの距離（図２における両矢印の長さに相当）を意味する。たとえば、半導体ウェハＳＷ１の移動幅が小さすぎると、めっき槽ＰＬＴ内におけるめっき液ＰＬＳの循環が不十分となり、半導体ウェハＳＷ１を移動させる効果を十分に得られない傾向がある。一方で、半導体ウェハＳＷ１の移動幅が大きすぎると、大量のめっき液ＰＬＳが必要となったり、大型のめっき槽ＰＬＴが必要となったりして、製造コストが増大する傾向がある。たとえば、上記移動幅は、半導体ウェハＳＷ１の径の１０％に相当する長さ以上、かつ半導体ウェハＳＷの径の２０％に相当する長さ以下であることが好ましい。たとえば、上記移動幅は、２ｃｍ以上かつ４ｃｍ以下であることが好ましい。実施の形態１では、半導体ウェハＳＷ１の移動幅は、約３ｃｍである。
（第２ニッケルめっき層ＮｉＰＬ２の形成工程）
次いで、図５に示されるように、第１ニッケルめっき層ＮｉＰＬ１上に第１中間層ＩＮＴ１を介して第２ニッケルめっき層ＮｉＰＬ２を形成する（工程Ｓ１３０）。具体的には、図２に示されるシリンダＣＹの動作を調整して、めっき液ＰＬＳ中における半導体ウェハＳＷ１の移動速度を第１速度から第２速度に切り替えればよい。このとき、第１速度から第２速度への切り替えは、半導体ウェハＳＷ１をめっき液ＰＬＳから取り出すことなく連続して行われる。これにより、第１ニッケルめっき層ＮｉＰＬ１の表面が酸化されることなく、第２ニッケルめっき層ＮｉＰＬ２を第１ニッケルめっき層ＮｉＰＬ１上に形成することができる。
上記第２速度は、上記第１速度より小さい。上記第２速度も、上記第１速度と同様に、第２ニッケルめっき層ＮｉＰＬ２に含まれるリン原子の第２濃度に応じて適宜調整され得る。たとえば、上記第２速度（周波数）は、０Ｈｚ以上かつ１Ｈｚ未満であることが好ましい。実施の形態１では、上記第２速度（周波数）は、０Ｈｚ超かつ１Ｈｚ未満である。一方で、上記第２速度が小さすぎると、半導体ウェハＳＷ１の表面におけるめっき液ＰＬＳの循環が不十分となり、めっき反応が適切に進行しなくなる傾向がある。これにより、めっき層の異常成長が生じ、結果として第２ニッケルめっき層ＮｉＰＬ２の外観異常となることがある。たとえば、上記第２速度（周波数）は、０．３Ｈｚ以上であることがより好ましい。
なお、第１中間層ＩＮＴ１は、半導体ウェハＳＷ１の移動速度が第１速度から第２速度に切り替わるまでの間に、第１ニッケルめっき層ＮｉＰＬ１上に形成されるニッケルめっき層である。第１中間層ＩＮＴ１に含まれるリン原子の濃度は、第１濃度から第２濃度まで連続的に大きくなる。
前述のとおり、第２ニッケルめっき層ＮｉＰＬ２の形成工程（Ｓ１２０）は、第１ニッケルめっき層ＮｉＰＬ１の形成工程（Ｓ１１０）の後、半導体ウェハＳＷ１をめっき液ＰＬＳから取り出すことなく連続して行われる。このため、第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２の間には、第１ニッケルめっき層ＮｉＰＬ１の酸化物層（酸化ニッケル層）が形成されていない。なお、第２ニッケルめっき層ＮｉＰＬ２の形成工程は、半導体ウェハＳＷ１の移動速度を除いて、第１ニッケルめっき層ＮｉＰＬ１の形成工程と実質的に同じ条件で行われ得る。なお、必要に応じて、第２ニッケルめっき層ＮｉＰＬ２の形成後、半導体ウェハＳＷ１を純水で洗浄してもよい。
（金めっき層ＡｕＰＬの形成工程）
次いで、図６に示されるように、第２ニッケルめっき層ＮｉＰＬ２上に金めっき層ＡｕＰＬを形成する（Ｓ１４０）。具体的には、まず、金めっき用のめっき液を調製する。めっき液の含有成分は、金めっき用のめっき液の含有成分として公知の材料から適宜選択され得る。当該めっき液は、例えば、亜硫酸金ナトリウムおよびシアン化金カリウムの一方または両方を含有する水溶液である。また、金めっき層ＡｕＰＬの形成工程では、金めっき層ＡｕＰＬの所望の厚さに応じて、置換金めっき反応のみを行ってもよいし、置換金めっき反応および還元金めっき反応を行ってもよい。上記めっき液は、無電解めっき用のめっき装置におけるめっき槽内に収容される。
次いで、めっき液が異なる点を除いて、第１ニッケルめっき層ＮｉＰＬ１の形成方法と同様にして、金めっき層ＡｕＰＬを第２ニッケルめっき層ＮｉＰＬ２上に形成すればよい。金めっき層の形成工程において、半導体ウェハＳＷ１を移動させてもよいし、移動させなくてもよい。なお、必要に応じて、金めっき層ＡｕＰＬの形成後、半導体ウェハＳＷ１を純水で洗浄してもよい。
（裏面電極ＢＥの形成工程）
次いで、図７に示されるように、半導体ウェハＳＷ１の裏面（第２面ＳＳ）上に裏面電極ＢＥを形成する（Ｓ１５０）。裏面電極ＢＥを形成する方法は、特に限定されず、公知の方法から適宜選択され得る。たとえば、ＣＶＤ法またはスパッタ法によって、チタン（Ｔｉ）層、ニッケル（Ｎｉ）層、銀（Ａｇ）層および金（Ａｕ）層をこの順番で形成することによって、裏面電極ＢＥが形成され得る。
なお、裏面電極ＢＥの形成工程の前に、半導体ウェハＳＷ１の厚さが所望の厚さになるように、あらかじめ半導体ウェハＳＷ１の第２面ＳＳを研削しておいてもよい。
最後に、半導体ウェハＳＷ１をダイシングすることによって、個片化された複数の半導体装置ＳＤ１が得られる。
以上の製造方法により、実施の形態１に係る半導体装置ＳＤ１を製造できる。
［半導体ウェハの移動速度と、ニッケルめっき層のリン濃度との関係］
半導体ウェハＳＷ１の移動速度と、ニッケルめっき層のリン濃度との関係について調べるために実験を行った。参考のため、半導体ウェハＳＷ１の移動速度と、ニッケルめっき層の成膜速度との関係についても調べた。本実験では、めっき液ＰＬＳ中において、互いに異なる複数の移動速度で半導体ウェハＳＷ１（直径：２００ｍｍ）を往復移動させたときの、ニッケルめっき層の成膜速度と、ニッケルめっき層のリン濃度とをそれぞれ測定した。めっき液ＰＬＳとしては、硫酸ニッケルの濃度が６ｇ／Ｌとなり、かつ次亜リン酸の濃度が３０ｇ／Ｌとなるように調製されためっき液を用いた。
ニッケルめっき層の成膜速度は、蛍光Ｘ線式測定器（株式会社フィッシャー インストルメンツ製、ＦＩＳＣＨＥＲＳＣＯＰＥ Ｘ－ＲＡＹ ＸＤＶ－μＷＡＦＥＲ）を用いて、ニッケルめっき層の蛍光エックス線スペクトルを測定し、ニッケル原子に起因するピークの強度に基づいてニッケルめっき層の厚さを測定した後、当該厚さおよび成膜時間から算出した。なお、「ＦＩＳＣＨＥＲＳＣＯＰＥ」および「ＸＤＶ」は、株式会社フィッシャー インストルメンツの登録商標である。
ニッケルめっき層のリン濃度は、上記のとおり、ニッケルめっき層の蛍光エックス線スペクトルを測定し、ニッケルめっき層のニッケル原子に起因するピークの強度に基づいて測定した。
図８Ａは、半導体ウェハＳＷ１の移動速度と、ニッケルめっき層の成膜速度との関係を示すグラフであり、図８Ｂは、半導体ウェハＳＷ１の移動速度と、ニッケルめっき層のリン濃度との関係を示すグラフである。図８Ａにおいて、横軸は、半導体ウェハＳＷ１の移動速度を示す周波数［Ｈｚ］であり、縦軸は、ニッケルめっき層の成膜速度［μｍ／ｈ］である。図８Ｂにおいて、横軸は、半導体ウェハＳＷ１の移動速度を示す周波数［Ｈｚ］であり、縦軸は、ニッケルめっき層のリン濃度［ｗｔ％］である。
図８Ａに示されるように、半導体ウェハＳＷ１の移動速度を示す周波数が大きくなるほど、ニッケルめっき層の成膜速度も大きくなることがわかった。たとえば、上記周波数が０．３Ｈｚのとき、ニッケルめっき層の成膜速度は１０μｍ／ｈであるのに対して、上記周波数が２Ｈｚのとき、ニッケルめっき層の成膜速度は１７μｍ／ｈであった。
一方で、図８Ｂに示されるように、半導体ウェハＳＷ１の移動速度を示す周波数が大きくなるほど、ニッケルめっき層のリン濃度は小さくなることがわかった。たとえば、上記周波数が０．３Ｈｚのとき、ニッケルめっき層のリン濃度は１１ｗｔ％であるのに対して、上記周波数が２Ｈｚのとき、ニッケルめっき層のリン濃度は７ｗｔ％であった。
本実験の結果から、半導体ウェハＳＷ１の移動速度が大きくなるほど、めっき反応が促進されたことによって、ニッケルめっき層の成膜速度が大きくなったと推定される。また、ニッケルめっき層の成膜速度が大きくなることによって、ニッケルめっき層内に取り込まれるリン原子の量が低下し、結果として、ニッケルめっき層のリン濃度が低下したと推定される。以上のように、半導体ウェハＳＷ１の移動速度に応じて、ニッケルめっき層のリン濃度を制御できることがわかった。
［半導体装置の構成］
次いで、実施の形態１に係る半導体装置ＳＤ１の構成について説明する。図９は、実施の形態１に係る半導体装置ＳＤ１の構成の一例を示す要部断面図である。
図９に示されるように、半導体装置ＳＤ１は、裏面電極ＢＥ、半導体基板ＳＵＢ、絶縁層ＩＬ、配線層ＷＬ、第１ニッケルめっき層ＮｉＰＬ１、第１中間層ＩＮＴ１、第２ニッケルめっき層ＮｉＰＬ２、金めっき層ＡｕＰｌおよび保護膜ＰＦ１を有する。
裏面電極ＢＥは、例えば、半導体装置ＳＤ１におけるドレイン電極である。裏面電極ＢＥは、半導体基板ＳＵＢの第２面ＳＳ上に形成されている。特に図示しないが、裏面電極ＢＥは、例えば、半田を介して配線基板上に配置される。裏面電極ＢＥとしては、いわゆる縦型ＭＯＳＦＥＴのドレイン電極として公知の構成が採用され得る。裏面電極ＢＥは、例えば、チタン（Ｔｉ）層、ニッケル（Ｎｉ）層および金（Ａｕ）層をこの順に積層して形成された積層膜である。
半導体基板ＳＵＢは、裏面電極ＢＥ上に配置されている。前述の通り、半導体基板ＳＵＢには、縦型ＭＯＳＦＥＴなどの半導体素子が形成されている。たとえば、半導体基板ＳＵＢは、シリコン基板である。たとえば、半導体基板ＳＵＢの厚さは、４０μｍ以上かつ２００μｍ以下である。
絶縁層ＩＬは、ゲート電極ＧＥを覆うように半導体基板ＳＵＢ上に形成されている。絶縁層ＩＬには、半導体基板ＳＵＢの、ソース領域として機能する領域を露出している開口部が形成されている。絶縁層ＩＬとしては、いわゆる縦型ＭＯＳＦＥＴの層間絶縁層として公知の構成が採用され得る。絶縁層ＩＬを構成する材料は、例えば、酸化シリコン（ＳｉＯ２）である。
配線層ＷＬは、絶縁層ＩＬに形成された上記開口部を埋めるように、絶縁層ＩＬ上に形成されている。前述の通り、配線層ＷＬのうち、保護膜ＰＦ１から露出する部分は、電極パッドＥＰ１を構成している。たとえば、配線層ＷＬは、バリア膜ＢＭと、バリア膜ＢＭ上に形成された導電膜ＣＦとにより構成されている。バリア膜ＢＭを構成する材料の例には、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）および窒化チタン（上層）とチタン（下層）との積層膜（ＴｉＮ／Ｔｉ）が含まれる。導電膜ＣＦを構成する材料の例には、アルミニウム（Ａｌ）が含まれる。なお、第１ニッケルめっき層ＮｉＰＬ１との密着性を高める観点から、導電膜ＣＦの表面には、亜鉛（Ｚｎ）層が形成されていてもよい。
第１ニッケルめっき層ＮｉＰＬ１は、電極パッドＥＰ１上に形成されている。第１ニッケルめっき層ＮｉＰＬ１は、直接または間接に電極パッドＰＥ１上に形成されている。第１ニッケルめっき層ＮｉＰＬ１は、リン原子を第１濃度で含んでいる。当該リン原子は、めっき反応における還元剤に由来する不純物である。
上記第１濃度は、所望の耐クラック性および耐食性などに応じて適宜調整され得る。第１ニッケルめっき層ＮｉＰＬ１は、第２ニッケルめっき層ＮｉＰＬ２下に形成されており、その形成過程において大気に直接晒されない。このため、耐食性よりも、より高い耐クラック性が得られるように、上記第１濃度が設定される。このような観点から、上記第１濃度は、上記第２濃度より小さい。たとえば、上記第１濃度は、７ｗｔ％以上かつ９ｗｔ％以下である。
第１ニッケルめっき層ＮｉＰＬ１の厚さは、機械的強度および製造容易性などに応じて適宜調整され得る。第１ニッケルめっき層ＮｉＰＬ１の厚さが小さすぎると、半導体装置ＳＤ１においてクラックが発生しやすくなる傾向がある。たとえば、第１ニッケルめっき層ＮｉＰＬ１の厚さは、１μｍ以上であり、２μｍ以上であることが好ましい。一方で、第１ニッケルめっき層ＮｉＰＬ１の厚さが大きすぎると、第１ニッケルめっき層ＮｉＰＬ１の応力によって、製造時に半導体基板ＳＵＢが反り、結果として半導体ウェハＳＷ１を適切に搬送することが困難となる傾向がある。たとえば、第１ニッケルめっき層ＮｉＰＬ１の厚さは、５μｍ以下であり、３μｍ以下であることが好ましい。
第１中間層ＩＮＴ１は、第１ニッケルめっき層ＮｉＰＬ１の上に形成されている。第１中間層ＩＮＴ１のリン濃度は、第１ニッケルめっき層ＮｉＰＬ１から第２ニッケルめっき層ＮｉＰＬ２に向かうにつれて連続して大きくなる。第１中間層ＩＮＴ１の厚さは、０．１μｍ以上かつ１．０μｍ以下であり、０．１μｍ以上かつ０．５μｍ以下であることが好ましい。
第２ニッケルめっき層ＮｉＰＬ２は、第１中間層ＩＮＴ１の上に形成されている。換言すると、第２ニッケルめっき層ＮｉＰＬ２は、第１ニッケルめっき層ＮｉＰＬ１の上に第１中間層ＩＮＴ１を介して形成されている。第２ニッケルめっき層ＮｉＰＬ２は、リン原子を第２濃度で含んでいる。当該リン原子も、めっき反応における還元剤に由来する不純物である。
上記第２濃度も、耐クラック性および耐食性などに応じて適宜調整され得る。第２ニッケルめっき層ＮｉＰＬ２は、第１ニッケルめっき層ＮｉＰＬ１上に形成されており、その形成過程において大気に直接晒される。このため、耐クラック性よりも、より高い耐食性が得られるように、上記第２濃度が設定される。このような観点から、上記第２濃度は、上記第１濃度より大きい。たとえば、上記第２濃度は、９ｗｔ％超かつ１１ｗｔ％以下である。
上記第２濃度に対する上記第１濃度の差が大きいほど、第１ニッケルめっき層ＮｉＰＬ１による耐クラック性と、第２ニッケルめっき層ＮｉＰＬ２による耐食性とが、より効果的に実現され得る。たとえば、上記第１濃度および上記第２濃度の差は、２ｗｔ％以上であることが好ましい。
第２ニッケルめっき層ＮｉＰＬ２の厚さは、耐クラック性および耐食性などに応じて適宜調整され得る。第２ニッケルめっき層ＮｉＰＬ２の厚さが小さすぎると、金めっき層ＡｕＰＬを形成するときに、めっき液に起因する腐食を抑制する効果が低下する傾向がある。たとえば、第２ニッケルめっき層ＮｉＰＬ２の厚さは、０．１μｍ以上であることが好ましい。一方で、第２ニッケルめっき層ＮｉＰＬ２の厚さが大きすぎると、半導体装置ＳＤ１にクラックが発生しやすくなる傾向がある。たとえば、第２ニッケルめっき層ＮｉＰＬ２の厚さは、０．５μｍ以下であり、０．２μｍ以下であることが好ましい。
第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２の間には、第１ニッケルめっき層ＮｉＰＬ１の酸化物層が形成されていない。これにより、第２ニッケルめっき層ＮｉＰＬ２は、原子レベルでの不整合が生じることなく、第１ニッケルめっき層ＮｉＰＬ１上に第１中間層ＩＮＴ１を介して形成され得る。
金めっき層ＡｕＰＬは、第２ニッケルめっき層ＮｉＰＬ２上に形成されていることが好ましい。金めっき層ＡｕＰＬは、第２ニッケルめっき層ＮｉＰＬ２の酸化を防止し、かつ半田に対するぬれ性を高めるための層である。金めっき層ＡｕＰＬの厚さは、当該機能を発揮できれば特に限定されない。たとえば、金めっき層ＡｕＰＬの厚さは、０．０２μｍ以上かつ０．２μｍ以下である。
保護膜ＰＦ１は、半導体装置ＳＤ１を保護するための膜である。保護膜ＰＦ１は、半導体基板ＳＵＢ上に形成されている。保護膜ＰＦ１には、電極パッドＥＰ１を外部に露出する開口部が形成されている。保護膜ＰＦ１の材料は、例えば、ポリイミドである。保護膜ＰＦ１の厚さは、例えば、５μｍ以上かつ１５μｍ以下である。
保護膜ＰＦ１に形成された開口部の内部には、電極パッドＰＥ１（配線層ＷＬの一部）が露出している。電極パッドＰＥ１は、例えば、ボンディングクリップおよびボンディングワイヤなどのような外部配線と接続されている。実施の形態１では、図９に示されるように、電極パッドＰＥ１は、半田ＳＬＤを介してボンディングクリップＢＣと接続されている。
［効果］
以上のように、実施の形態１では、第１ニッケルめっき層ＮｉＰＬ１は、めっき液ＰＬＳ中において半導体ウェハＳＷ１を第１速度で移動させながら形成され、第２ニッケルめっき層ＮｉＰＬ２は、めっき液ＰＬＳ中において半導体ウェハＳＷ１を、第１速度よりも小さい第２速度で移動させながら形成される。これにより、半導体装置ＳＤ１では、第１ニッケルめっき層ＮｉＰＬ１による耐クラック性と、第２ニッケルめっき層ＮｉＰＬ２による耐食性とが両立され得る。このとき、実施の形態１では、第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２は、半導体ウェハＳＷ１をめっき液ＰＬＳから取り出すことなく、連続して形成される。このため、第１ニッケルめっき層ＮｉＰＬ１は、大気に晒されない。これにより、第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２の間には、酸化物層が形成されない。結果として、第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２は、上記酸化物層の存在に起因する原子レベルでの不整合を生じることなく形成され得る。これにより、第２ニッケルめっき層ＮｉＰＬ２が第１ニッケルめっき層ＮｉＰＬ１から剥離することを抑制することができ、半導体装置ＳＤ１の信頼性を高めることができる。
また、実施の形態１では、半導体ウェハＳＷ１の移動速度を調整することによって、リン濃度が互いに異なる第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２を形成することができる。すなわち、第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２は、共通のめっき液ＰＬＳおよび共通のめっき槽ＰＬＴを用いて形成され得る。結果として、実施の形態１に係る半導体装置ＳＤ１の製造方法では、めっき装置の簡略化と、半導体装置の製造コストの低減とを実現することもできる。
｛実施の形態２｝
実施の形態２に係る半導体装置ＳＤ２では、第３ニッケルめっき層ＮｉＰＬ３、第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２で構成された三層構造のニッケルめっき層を有する。実施の形態２の当該ニッケルめっき層には、ボンディングクリップＢＣが、電気的に接続される。
実施の形態２に係る半導体装置ＳＤ２は、主として、第３ニッケルめっき層ＮｉＰＬ３をさらに有する点について、実施の形態１に係る半導体装置ＳＤ１と異なる。そこで、実施の形態１に係る半導体装置ＳＤ１と同一の構成要素については、同一の符号を付して、その説明を省略する。
［半導体装置の製造方法］
図１０は、実施の形態２に係る半導体装置ＳＤ２の製造方法に含まれる工程の一例を示すフローチャートである。図１１～図１６は、半導体装置ＳＤ２の製造方法に含まれる工程の一例を示す要部断面図である。
図１０に示されるように、半導体装置ＳＤ２の製造方法は、半導体ウェハＳＷ１の準備工程（Ｓ１１０）と、第３ニッケルめっき層ＮｉＰＬ３の形成工程（Ｓ２１５）と、第１ニッケルめっき層ＮｉＰＬ１の形成工程（Ｓ１２０）と、第２ニッケルめっき層ＮｉＰＬ２の形成工程（Ｓ１３０）と、金めっき層ＡｕＰＬの形成工程（工程Ｓ１４０）と、裏面電極ＢＥの形成工程（Ｓ１５０）と、を含む。実施の形態２では、第３ニッケルめっき層ＮｉＰＬ３の形成工程（Ｓ２１５）と、第１ニッケルめっき層ＮｉＰＬ１の形成工程（Ｓ１１０）と、第２ニッケルめっき層ＮｉＰＬ２の形成工程（工程Ｓ１２０）とにおいて、めっき反応は、半導体ウェハＳＷ１をめっき液ＰＬＳから取り出すことなく連続して行われる。
まず、図１１に示されるように、半導体ウェハＳＷ１を準備する（Ｓ１１０）。
（第３ニッケルめっき層ＮｉＰＬ３の形成工程）
次いで、図１２に示されるように、半導体ウェハＳＷ１の電極パッドＥＰ１上に第３ニッケルめっき層ＮｉＰＬ３を形成する（Ｓ２１５）。実施の形態１における第１ニッケルめっき層ＮｉＰＬ１の形成方法と同様に、めっき液ＰＬＳ内に半導体ウェハＳＷ１を浸漬する。
次いで、めっき液ＰＬＳ中において、第３速度で半導体ウェハＳＷ１を移動させて、第３ニッケルめっき層ＮｉＰＬ３を電極パッドＥＰ１上に形成する。実施の形態２でも、半導体ウェハＳＷ１を往復移動させる。半導体ウェハＳＷ１を往復移動させるときの半導体ウェハＳＷ１の移動幅については、実施の形態１と同様である。
上記第３速度は、第３ニッケルめっき層ＮｉＰＬ３に含まれるリン原子の第３濃度に応じて適宜調整され得る。上記第３速度は、上記第１速度より小さければよく、上記第２速度と同じであってもよいし、異なっていてもよい。実施の形態２では、上記第３速度は、上記第２速度と同じである。上記第３速度が小さすぎると、半導体ウェハＳＷ１の表面におけるめっき液ＰＬＳの循環が不十分となり、めっき反応が適切に進行しなくなる傾向がある。これにより、めっき層の異常成長が生じ、結果としてめっき層の外観異常となることがある。たとえば、上記第３速度（周波数）は、０．３Ｈｚ以上であることが好ましい。たとえば、半導体ウェハＳＷ１を往復移動させるとき、上記第３速度（周波数）は、１Ｈｚ未満である。
（第１ニッケルめっき層ＮｉＰＬ１の形成工程）
次いで、図１３に示されるように、第３ニッケルめっき層ＮｉＰＬ３上に第２中間層ＩＮＴ２を介して第１ニッケルめっき層ＮｉＰＬ１を形成する。具体的には、図２に示されるシリンダＣＹの動作を調整して、めっき液ＰＬＳ中における半導体ウェハＳＷ１の移動速度を第３速度から第１速度に切り替えればよい。このとき、第３速度から第１速度への切り替えは、半導体ウェハＳＷ１をめっき液ＰＬＳから取り出すことなく連続して行われる。これにより、第３ニッケルめっき層ＮｉＰＬ３の表面が酸化されることなく、第１ニッケルめっき層ＮｉＰＬ１を第３ニッケルめっき層ＮｉＰＬ３上に形成することができる。
次いで、実施の形態１と同様の手順によって、図１４、図１５および図１６に示されるように、第２ニッケルめっき層ＮｉＰＬ２、金めっき層ＡｕＰＬおよび裏面電極ＢＥをこの順番で形成した後、半導体ウェハＳＷ１をダイシングすることによって、個片化された複数の半導体装置ＳＤ２が得られる。
上記第３速度が、上記第１速度より小さいことによって、第３ニッケルめっき層ＮｉＰＬ３のリン濃度（第３濃度）を第１ニッケルめっき層ＮｉＰＬ１のリン濃度（第１濃度）より大きくすることができる。これにより、電極パッドＥＰ１および第１ニッケルめっき層ＮｉＰＬ１の密着性と比較して、電極パッドＥＰ１および第３ニッケルめっき層ＮｉＰＬ３の密着性は、より高い。これにより、金めっき層ＡｕＰＬの形成工程において、保護膜ＰＦ１とニッケルめっき層との界面を介して、金めっき用のめっき液が電極パッドＥＰ１および第３ニッケルめっき層ＮｉＰＬ３の界面に到達したときに、当該界面で発生し得る腐食を抑制することができる。このため、半導体装置が第３ニッケルめっき層ＮｉＰＬ３を有しない場合と比較して、当該腐食に起因する電極パッドＥＰ１およびニッケルめっき層の間の高抵抗化、および電極パッドＥＰ１からのニッケルめっき層の剥離を抑制することができ、半導体装置ＳＤ２の信頼性を高めることができる。
第３ニッケルめっき層ＮｉＰＬ３の形成工程（工程Ｓ２１５）、第１ニッケルめっき層ＮｉＰＬ１の形成工程（工程Ｓ１２０）において、めっき反応は、半導体ウェハＳＷ１をめっき液ＰＬＳから取り出すことなく連続して行われる。これにより、第３ニッケルめっき層ＮｉＰＬ３を形成する工程は、半導体ウェハＳＷ１の移動速度を除いて、第１ニッケルめっき層ＮｉＰＬ１の形成工程と実質的に同じ条件で行われ得る。
（半導体装置の構成）
次いで、実施の形態２に係る半導体装置ＳＤ２の構成について説明する。図１７は、実施の形態２に係る半導体装置ＳＤ２の構成の一例を示す要部断面図である。
図１７に示されるように、半導体装置ＳＤ２は、裏面電極ＢＥ、半導体基板ＳＵＢ、絶縁層ＩＬ、配線層ＷＬ、第３ニッケルめっき層ＮｉＰＬ３、第２中間層ＩＮＴ２、第１ニッケルめっき層ＮｉＰＬ１、第１中間層ＩＮＴ１、第２ニッケルめっき層ＮＰＬ２、金めっき層ＡｕＰＬおよび保護膜ＰＦ１を有する。
第３ニッケルめっき層ＮｉＰＬ３は、電極パッドＥＰ１および第１ニッケルめっき層ＮｉＰＬ１の間に形成されている。第３ニッケルめっき層ＮｉＰＬ３は、直接または間接に電極パッドＥＰ１上に形成されている。第３ニッケルめっき層ＮｉＰＬ３は、リン原子を第３濃度で含んでいる。当該リン原子は、めっき反応における還元剤に由来する不純物である。
上記第３濃度は、電極パッドＥＰ１および第３ニッケルめっき層ＮｉＰＬ３の密着性に応じて適宜調整され得る。上記第３濃度は、第１ニッケルめっき層ＮｉＰＬ１の上記第１濃度より大きければよく、第２ニッケルめっき層ＮｉＰＬ２の上記第２濃度と同じであってもよいし、異なっていてもよい。実施の形態２では、上記第３濃度は、上記第２濃度と同じである。たとえば、上記第３濃度は、９ｗｔ％超かつ１１ｗｔ％以下である。
上記第３濃度に対する上記第１濃度の差が大きいほど、第３ニッケルめっき層ＮｉＰＬ３による耐食性と、第１ニッケルめっき層ＮｉＰＬ１による耐クラック性とが、より効果的に実現され得る。たとえば、上記第３濃度に対する上記第１濃度の差は、２ｗｔ％以上であることが好ましい。
第３ニッケルめっき層ＮｉＰＬ３の厚さは、耐クラック性および耐食性などに応じて適宜調整され得る。第３ニッケルめっき層ＮｉＰＬ３の厚さが小さすぎると、金めっき層ＡｕＰＬを形成するときの腐食抑制効果（耐食性）が低下する傾向がある。たとえば、第３ニッケルめっき層ＮｉＰＬ３の厚さは、０．１μｍ以上であることが好ましい。一方で、第３ニッケルめっき層ＮｉＰＬ３の厚さが大きすぎると、第３ニッケルめっき層ＮｉＰＬ３にクラックが発生しやすくなる傾向がある。たとえば、第３ニッケルめっき層ＮｉＰＬ３の厚さは、０．５μｍ以下であり、０．２μｍ以下であることが好ましい。
第２中間層ＩＮＴ２は、第３ニッケルめっき層ＮｉＰＬ３および第１ニッケルめっき層ＮｉＰＬ１の間に形成されている。第２中間層ＩＮＴ２のリン濃度は、第３ニッケルめっき層ＮｉＰＬ３から第１ニッケルめっき層ＮｉＰＬ１に向かうにつれて連続して大きくなる。第２中間層ＩＮＴ２の厚さは、０．１μｍ以上かつ１．０μｍ以下であり、０．１μｍ以上かつ０．５μｍ以下であることが好ましい。
（効果）
実施の形態２に係る半導体装置ＳＤ２も、実施の形態１に係る半導体装置ＳＤ１と同様の効果を奏する。さらに、実施の形態２に係る半導体装置ＳＤ２は、第１ニッケルめっき層ＮｉＰＬ１のリン濃度よりも大きいリン濃度の第３ニッケルめっき層ＮｉＰＬ３を有する。このため、腐食に起因する電極パッドＥＰ１および第３ニッケルめっき層ＮｉＰＬ３の間の高抵抗化および、電極パッドＥＰ１からの第３ニッケルめっき層ＮｉＰＬ３の剥離を抑制することができる。結果として、実施の形態２では、実施の形態１に係る半導体装置ＳＤ１と比較して、半導体装置の信頼性をより高めることができる。
｛実施の形態３｝
実施の形態３に係る半導体装置ＳＤ３では、第３ニッケルめっき層ＮｉＰＬ３、第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２で構成された三層構造のニッケルめっき層を有する。実施の形態３の当該ニッケルめっき層には、ボンディングワイヤＢＷが、電気的に接続される。
実施の形態３に係る半導体装置ＳＤ３は、主として、半導体ウェハの準備工程において準備される半導体ウェハＳＷ３の構造について、実施の形態２に係る半導体装置ＳＤ２と異なる。そこで、実施の形態２に係る半導体装置ＳＤ２およびその製造方法と同一の構成要素については、同一の符号を付して、その説明を省略する。
［半導体装置の製造方法］
図１８は、実施の形態３に係る半導体装置ＳＤ３の製造方法に含まれる工程の一例を示すフローチャートである。図１９～図２４は、半導体装置ＳＤ３の製造方法に含まれる工程の一例を示す要部断面図である。
図１８に示されるように、半導体装置ＳＤ３の製造方法は、半導体ウェハＳＷ３の準備工程（Ｓ３１０）と、第３ニッケルめっき層ＮｉＰＬ３の形成工程（Ｓ２１５）と、第１ニッケルめっき層ＮｉＰＬ１の形成工程（Ｓ１２０）と、第２ニッケルめっき層ＮｉＰＬ２の形成工程（Ｓ１３０）と、パラジウムめっき層ＰｄＰＬの形成工程（Ｓ３３５）と、金めっき層ＡｕＰＬの形成工程（工程Ｓ１４０）と、を含む。
（半導体ウェハＳＷ３の準備工程）
まず、図１９に示されるように、半導体ウェハＳＷ３を準備する（Ｓ３１０）。実施の形態３に係る半導体ウェハＳＷ３は、半導体基板ＳＵＢ、多層配線層ＭＷＬおよび保護膜ＰＦ１、ＰＦ２を有する。多層配線層ＭＷＬの最上層配線のうち、保護膜ＰＦ１、ＰＦ２から露出した部分は、電極パッドＥＰ３を構成している。準備された半導体ウェハＳＷ３は、半導体ウェハ用のウェハキャリアＷＣＲに設置される。
半導体ウェハＳＷ３のサイズ（直径）の例は、特に限定されず、実施の形態１に係る半導体ウェハＳＷ１のサイズ（直径）の例と同様である。
半導体ウェハＳＷ３は、例えば、多層配線層ＭＷＬ、保護膜ＰＦ２、および保護膜ＰＦ１を、この順番に半導体基板ＳＵＢ上に形成することで得られる。
半導体基板ＳＵＢは、互いに表裏の関係にある第１面ＦＳおよび第２面ＳＳを有する。実施の形態１において、半導体基板ＳＵＢ３の第１面ＦＳには、半導体素子ＳＥと、互いに隣り合う２つの半導体素子ＳＥを電気的に絶縁するための素子分離領域ＳＴＩと、が形成されている。半導体素子ＳＥの数と、素子分離領域ＳＴＩの数とは、いずれも複数である。
半導体素子ＳＥの例には、いわゆるプレーナ型ＭＯＳＦＥＴが含まれる。ここで、プレーナ型ＭＯＳＦＥＴとは、半導体基板ＳＵＢ３の主面に沿う方向にチャネルが形成されるＭＯＳＦＥＴである。たとえば、半導体素子ＳＥは、ソース領域、ドレイン領域、ゲート絶縁膜ＧＩ、ゲート電極ＧＥ３およびサイドウォールＳＷＬを有する。半導体素子ＳＥの形成方法としては、プレーナ型ＭＯＳＦＥＴを形成するための公知の方法から適宜選択され得る。
素子分離領域ＳＴＩは、半導体基板ＳＵＢの第１面ＦＳに形成された凹部と、当該凹部内に埋め込まれた酸化シリコン膜とで構成されている。
多層配線層ＭＷＬは、２つ以上の配線層を有する層である。当該配線層は、絶縁層と、当該絶縁層と同一層内に形成された配線およびビア（「プラグ」ともいう）の一方または両方を有する層である。当該ビアは、配線およびソース領域（またはドレイン領域）、または互いに重なる層に形成された２つの配線を電気的に接続する導電体である。
実施の形態３に係る多層配線層ＭＷＬは、第１配線層ＷＬ１乃至第９配線層ＷＬ９と、第１キャップ絶縁層ＣＬ１乃至第８キャップ絶縁層ＣＬ８と、を有する。図１９に示されるように、第１配線層ＷＬ１乃至９配線層ＷＬ９は、この順番で半導体基板ＳＵＢ上に積層されている。また、多層配線層ＭＷＬの積層方向において、互いに隣り合う２つの配線層の間には、キャップ絶縁層が形成されている。たとえば、第１配線層ＷＬ１および第２配線層ＷＬ２の間には、第１キャップ絶縁層ＣＬ１が形成されている。
第１配線層ＷＬ１は、多層配線層ＭＷＬにおいて、半導体基板ＳＵＢに最も近い配線層である。第１配線層ＷＬ１内には、ソース領域（またはドレイン領域）および第２配線層ＷＬ２内に形成された配線ＷＲ２を接続するビアＶｉａ１と、ゲート電極ＧＥと、が形成されている。
第２配線層ＷＬ２乃至第８配線層ＷＬ８のそれぞれには、配線およびビアの一方または両方が形成されている。第２配線層ＷＬ２には、配線ＷＲ２が形成されている。図１９に示されるように、第３配線層ＷＬ３乃至第８配線層ＷＬ８には、ビアＶｉａ３～Ｖｉａ８およびは配線ＷＲ３～ＷＲ８が形成されている。
第９配線層ＷＬ９は、多層配線層ＭＷＬにおいて、半導体基板ＳＵＢから最も遠い配線層である。第９配線層ＷＬ９には、配線ＷＲ９が形成されている。配線ＷＲ９のうち、保護膜ＰＦ１、ＰＦ２から露出した部分は、電極パッドＥＰ３を構成している。
なお、多層配線層ＭＷＬを構成する各配線層の厚さは、互いに同じであってもよいし、互いに異なっていてもよい。各配線層を構成する配線およびビアの材料の例には、銅およびアルミニウムが含まれる。各配線層を構成する絶縁層の例には、酸化シリコン（ＳｉＯ２）、フッ素含有酸化シリコン（ＳｉＯＦ）、炭素含有酸化シリコン（ＳｉＯＣまたはＳｉＯＣＨ）が含まれる。第１キャップ絶縁層ＣＬ１乃至第８キャップ絶縁層ＣＩＬ８のそれぞれを構成する材料の例には、窒化シリコン（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）および炭素含有窒化シリコン（ＳｉＣＮ）が含まれる。
次いで、配線ＷＲ９の一部を露出する開口部を有する保護膜ＰＦ１、ＰＦ２を第９配線層ＷＬ９上に形成する。まず、保護膜ＰＦ２を形成した後に、配線ＷＲ９の一部を露出する開口部を保護膜ＰＦ２に形成する。次いで、保護膜ＰＦ２上に保護膜ＰＦ１を形成した後に、保護膜ＰＦ２から露出している配線ＷＲ９を露出する開口部を保護膜ＰＦ１に形成する。保護膜ＰＦ１、ＰＦ２を形成する方法の例には、スパッタリング法が含まれる。保護膜ＰＦ１、ＰＦ２に開口部は、フォトリソグラフィ技術およびエッチング技術によって、保護膜ＰＦ１、ＰＦ２の一部を除去することによって形成され得る。
保護膜ＰＦ２を構成する材料の例には、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）および酸窒化シリコン（ＳｉＯＮ）が含まれる。
保護膜ＰＦ１に形成された開口部のサイズは、保護膜ＰＦ２に形成された開口部のサイズと同じであってもよいし、異なっていてもよい。実施の形態３では、保護膜ＰＦ１に形成された開口部のサイズは、保護膜ＰＦ２に形成された開口部のサイズより大きい。
次いで、実施の形態２と同様にして、図２０、図２１および図２２に示されるように、第３ニッケルめっき層ＮｉＰＬ３、第１ニッケルめっき層ＮｉＰＬ１および第２ニッケルめっき層ＮｉＰＬ２をこの順番で電極パッドＥＰ３上に形成する。
（パラジウムめっき層の形成工程）
次いで、図２３に示されるように、第２ニッケルめっき層ＮｉＰＬ２上にパラジウムめっき層ＰｄＰＬを形成することが好ましい（Ｓ３３５）。具体的には、まず、パラジウムめっき用のめっき液を調製する。めっき液の含有成分は、パラジウムめっき用のめっき液として公知の材料から適宜選択され得る。当該めっき液は、例えば、塩化パラジウムや硫酸パラジウム、酢酸パラジウムなどのパラジウム化合物を含有する水溶液である。上記めっき液は、無電解めっき用のめっき装置におけるめっき槽内に収容される。
次いで、めっき液が異なる点を除いて、第１ニッケルめっき層ＮｉＰＬ１の形成方法と同様にして、パラジウムめっき層ＰｄＰＬを第２ニッケルめっき層ＮｉＰＬ２上に形成すればよい。パラジウムめっき層ＰｄＰＬの形成工程において、半導体ウェハＳＷ１を移動させてもよいし、移動させなくてもよい。なお、必要に応じて、パラジウムめっき層ＰｄＰＬの形成後、半導体ウェハＳＷ３を純水で洗浄してもよい。
次いで、図２４に示されるように、実施の形態１と同様の手順によって、金めっき層ＡｕＰＬをパラジウムめっき層ＰｄＰＬ上に形成することによって、実施の形態３に係る半導体装置ＳＤ３を形成することができる。最後に、半導体ウェハＳＷ３をダイシングすることによって、個片化された複数の半導体装置ＳＤ３が得られる。
（半導体装置の構成）
次いで、実施の形態３に係る半導体装置ＳＤ３の構成について説明する。図２５は、半導体装置ＳＤ３の構成の一例を示す要部断面図であり、図２６は、図２５において破線で示される領域の部分拡大断面図である。
図２５および図２６に示されるように、半導体装置ＳＤ３は、半導体基板ＳＵＢ、多層配線層ＭＷＬ、保護膜ＰＦ２、保護膜ＰＦ１、第３ニッケルめっき層ＮｉＰＬ３、第２中間層ＩＮＴ２、第１ニッケルめっき層ＮｉＰＬ１、第１中間層ＩＮＴ１、第２ニッケルめっき層ＮＰＬ２、パラジウムめっき層ＰｄＰＬおよび金めっき層ＡｕＰＬを有する。
保護膜ＰＦ２は、半導体装置ＳＤ３を保護するための膜である。保護膜ＰＦ２には、多層配線層ＭＷＬの最上層配線（第９配線ＷＲ９）を外部に露出する開口部が形成されている。保護膜ＰＦ２の材料の例には、酸窒化シリコン（ＳｉＯＮ）、酸化シリコン（ＳｉＯ２）および窒化シリコン（ＳｉＮ）が含まれる。保護膜ＰＦ２に形成された開口部のサイズは、特に限定されず、ボンディングに十分な大きさであればよい。保護膜ＰＦ２の厚さは、例えば、０．７μｍ以上かつ１．０μｍ以下である。
保護膜ＰＦ１も、半導体装置ＳＤ３を保護するための膜である。保護膜ＰＦ１には、電極パッドＰＥを外部に露出する開口部が形成されている。保護膜ＰＦ１に形成された開口部のサイズは、保護膜ＰＦ２に形成された開口部のサイズと同じでもよいし、異なっていてもよい。実施の形態３では、保護膜ＰＦ１に形成された開口部のサイズは、保護膜ＰＦ２に形成された開口部のサイズより大きい。
パラジウムめっき層ＰｄＰＬは、第２ニッケルめっき層ＮｉＰＬ２上に形成されていることが好ましい。パラジウムめっき層ＰｄＰＬは、第２ニッケルめっき層ＮｉＰＬ２に含まれるニッケル原子が、金めっき層ＡｕＰＬに拡散するのを抑制する。これにより、金めっき層ＡｕＰＬに存在するニッケル原子に起因するボンディングワイヤＢＷの接合不良を抑制することができる。パラジウムめっき層ＰｄＰＬの厚さは、上記機能を発揮できれば特に限定されない。パラジウムめっき層ＰｄＰＬの厚さは、例えば、０．０２μｍ以上かつ０．５μｍ以下である。なお、実施の形態３では、金めっき層ＡｕＰＬは、パラジウムめっき層ＰｄＰＬ上に形成されている。
（効果）
実施の形態３に係る半導体装置ＳＤ３も、実施の形態２に係る半導体装置ＳＤ２と同様の効果を奏する。さらに、実施の形態３に係る半導体装置ＳＤ３は、パラジウムめっき層ＰｄＰＬを有するため、金めっき層ＡｕＰＬとボンディングワイヤＢＷとの密着性を高めることができ、半導体装置の信頼性をさらに高めることができる。
なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。たとえば、上記実施の形態では、めっき液ＰＬＳの還元剤として、リン原子を含むリン化合物を用いる態様について説明したが、めっき液ＰＬＳは、ホウ素原子を含むホウ素化合物を還元剤として含んでいてもよい。ホウ素原子を含む還元剤の例には、水素化ホウ素ナトリウム、ジメチルアミンボランおよびジエチルアミンボランが含まれる。
また、実施の形態１～３では、第２ニッケルめっき層ＮｉＰＬ２の形成工程において、半導体ウェハＳＷ１、ＳＷ３を第２速度で移動させる態様について説明し、実施の形態２、３では、第３ニッケルめっき層ＮｉＰＬ３の形成工程において、半導体ウェハＳＷ１、ＳＷ３を第３速度で移動させる態様について説明した。しかしながら、本発明では、第２ニッケルめっき層ＮｉＰＬ２の形成工程と、第３ニッケルめっき層ＮｉＰＬ３の形成工程とにおいて、半導体ウェハＳＷ１、ＳＷ３を移動させなくてもよい。この場合、半導体ウェハＳＷ１の移動速度（周波数）は、０Ｈｚである。
なお、実施の形態１～３では、半導体ウェハＳＷ１、ＳＷ３を往復移動させる態様について説明したが、本発明において半導体ウェハの移動方式はこれに限定されない。たとえば、半導体ウェハを往復移動させるとともに、回転移動させてもよい。ただし、半導体ウェハを回転移動させる場合、半導体ウェハの中心部における移動速度と、半導体ウェハの外縁部における移動速度とが互いに異なるため、半導体ウェハ内において、ニッケルめっき層を均一に形成する観点からは、半導体ウェハを回転移動させず、往復移動させることが好ましい。
また、実施の形態１～３では、電極パッドＥＰ１、ＥＰ３のめっき処理を行った後に、裏面電極ＢＥを形成する態様について説明したが、本発明に係る半導体装置の製造方法はこれに限定されない。たとえば、半導体ウェハＳＷを準備し、裏面電極ＢＥを形成した後に、電極パッドのめっき処理を行ってもよい。この場合、裏面電極ＢＥを保護する観点から、裏面電極ＢＥが保護シートで覆われた状態でめっき処理が行われる。
また、特定の数値例について記載した場合であっても、理論的に明らかにその数値に限定される場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値であってもよい。また、成分については、「Ａを主要な成分として含むＢ」などの意味であり、他の成分を含む態様を排除するものではない。
さらに、実施の形態１～３に係る半導体装置は、例えば、マイコンと、ＳоＣ（System on Chip）のようなＬＳＩとに適用され得る。
ＡｕＰＬ 金めっき層
ＢＣ ボンディングクリップ
ＢＥ 裏面電極
ＢＭ バリア膜
ＢＷ ボンディングワイヤ
ＣＦ 導電膜
ＣＧＤ キャリアガイド
ＣＬ１～ＣＬ８ キャップ絶縁層
ＣＹ シリンダ
ＥＰ１、ＥＰ３ 電極パッド
ＦＳ 第１面
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＩＬ 絶縁層
ＩＮＴ１ 第１中間層
ＩＮＴ２ 第２中間層
ＭＷＬ 多層配線層
ＮｉＰＬ１ 第１ニッケルめっき層
ＮｉＰＬ２ 第２ニッケルめっき層
ＮｉＰＬ３ 第３ニッケルめっき層
ＰｄＰＬ パラジウムめっき層
ＰＦ１、ＰＦ２ 保護膜
ＰＬ プランジャ
ＰＬＡ めっき装置
ＰＬＳ めっき液
ＰＬＴ めっき槽
ＳＥ 半導体素子
ＳＬＤ 半田
ＳＳ 第２面
ＳＴＩ 素子分離領域
ＳＵＢ 半導体基板
ＳＷ１、ＳＷ３ 半導体ウェハ
ＳＷＬ サイドウォール
ＳＹ シリンジ
ＷＣＲ ウェハキャリア
ＷＬ 配線層
ＷＬ１～ＷＬ９ 第１～第９配線層
ＷＲ２～ＷＲ９ 配線
Ｖｉａ１、Ｖｉａ３～Ｖｉａ８ ビア

Claims (22)

  1. 無電解めっき法によって、電極パッド上に第１めっき層を形成する工程を含む半導体装置の製造方法であって、
    半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成された電極パッドと、を有する半導体ウェハを準備する工程と、
    ニッケル塩および還元剤を含むめっき液中において、前記半導体ウェハを往復移動させて、前記電極パッド上に前記第１めっき層を形成する工程と、
    を含み、
    前記第１めっき層は、第１めっき膜、第１中間膜および第２めっき膜を有し、
    前記第１めっき膜は、前記第１めっき層を形成する工程において、第１速度で前記半導体ウェハを往復移動させることによって、前記第１中間膜および前記第２めっき膜よりも前記電極パッドに近い位置に形成され、
    前記第２めっき膜は、前記第１めっき層を形成する工程において、前記第１速度よりも小さい第２速度で前記半導体ウェハを往復移動させることによって、前記第１めっき膜および前記第１中間膜よりも前記電極パッドから遠い位置に形成され、
    前記第１中間膜は、前記第１めっき層を形成する工程において、前記第１速度から前記第２速度に切り替わるまでの間に、前記第１めっき膜と前記第２めっき膜との間に形成され、
    前記第２めっき膜は、前記第１めっき膜を形成した後、前記半導体ウェハを前記めっき液から取り出すことなく連続して形成される、半導体装置の製造方法。
  2. 前記第１めっき膜および前記第２めっき膜は、前記半導体ウェハの主面に沿って前記半導体ウェハを往復移動させることによって形成される、請求項１に記載の半導体装置の製造方法。
  3. 前記半導体ウェハを往復移動させるときの前記半導体ウェハの移動幅は、２ｃｍ以上かつ４ｃｍ以下である、請求項２に記載の半導体装置の製造方法。
  4. 前記第１速度は、１Ｈｚ以上かつ２Ｈｚ以下であり、かつ
    前記第２速度は、０Ｈｚ以上かつ１Ｈｚ未満である、請求項３に記載の半導体装置の製造方法。
  5. 前記第２速度は、０．３Ｈｚ以上かつ１Ｈｚ未満である、請求項４に記載の半導体装置の製造方法。
  6. 前記第１中間膜に含まれるリン原子またはホウ素原子の濃度は、前記第１めっき膜から前記第２めっき膜に向かうにつれて連続して大きくなる、請求項１に記載の半導体装置の製造方法。
  7. 前記第１めっき膜に含まれるリン原子またはホウ素原子の第１濃度は、前記第２めっき膜に含まれるリン原子またはホウ素原子の第２濃度より小さい、請求項１に記載の半導体装置の製造方法。
  8. 前記第１濃度は、７ｗｔ％以上かつ９ｗｔ％以下であり、かつ
    前記第２濃度は、９ｗｔ％超かつ１１ｗｔ％以下である、請求項７に記載の半導体装置の製造方法。
  9. 前記第１濃度および前記第２濃度の差は、２ｗｔ％以上である、請求項７に記載の半導体装置の製造方法。
  10. 前記第１めっき層は、第３めっき膜をさらに有し、
    前記第３めっき膜は、前記第１めっき膜を形成する前に、前記めっき液中において前記第１速度より小さい第３速度で前記半導体ウェハを往復移動させて、前記電極パッド上に形成され、
    前記第１めっき膜は、前記第３めっき膜を形成した後、前記半導体ウェハを前記めっき液から取り出すことなく連続して形成される、請求項１に記載の半導体装置の製造方法。
  11. 前記還元剤は、次亜リン酸または次亜リン酸塩である、請求項１に記載の半導体装置の製造方法。
  12. 前記還元剤は、水素化ホウ素ナトリウム、ジメチルアミンボランまたはジエチルアミンボランである、請求項１に記載の半導体装置の製造方法。
  13. 前記第１めっき層上に、金めっき層である第２めっき層を形成する工程、をさらに有する、請求項１に記載の半導体装置の製造方法。
  14. 前記第１めっき層、前記第２めっき層および前記第２めっき層上に形成された半田を介して、前記電極パッドにボンディングクリップを接続する工程、をさらに有し、
    前記第１めっき膜に含まれるリン原子またはホウ素原子の第１濃度は、前記第２めっき膜に含まれるリン原子またはホウ素原子の第２濃度より小さい、請求項１３に記載の半導体装置の製造方法。
  15. 半導体基板と、
    前記半導体基板上に形成された絶縁層と、
    前記絶縁層上に形成された電極パッドと、
    前記電極パッド上に形成された第１めっき層と、
    を有し、
    前記第１めっき層は、
    前記電極パッドに近い位置に形成されており、かつリン原子またはホウ素原子を第１濃度で含む第１めっき膜と、
    前記第１めっき膜よりも前記電極パッドから遠い位置に形成されており、かつリン原子またはホウ素原子を、前記第１濃度より大きい第２濃度で含む第２めっき膜と、
    前記第１めっき膜と前記第２めっき膜との間に形成された第１中間膜と、
    を有し、
    前記第１中間膜に含まれるリン原子またはホウ素原子の濃度は、前記第１めっき膜から前記第２めっき膜に向かうにつれて連続して大きくなる、半導体装置。
  16. 前記第１めっき膜および前記第２めっき膜の間には、酸化物層を含まない、請求項１５に記載の半導体装置。
  17. 前記第１めっき膜の厚さは、１μｍ以上かつ５μｍ以下であり、
    前記第１中間膜の厚さは、０．１μｍ以上かつ１．０μｍ以下であり、かつ
    前記第２めっき膜の厚さは、０．１μｍ以上かつ０．５μｍ以下である、請求項１６に記載の半導体装置。
  18. 前記第１濃度は、７ｗｔ％以上かつ９ｗｔ％以下であり、かつ
    前記第２濃度は、９ｗｔ％超かつ１１ｗｔ％以下である、請求項１６に記載の半導体装置。
  19. 前記第１濃度および前記第２濃度の差は、２ｗｔ％以上である、請求項１６に記載の半導体装置。
  20. 前記第１めっき層は、
    前記電極パッドおよび前記第１めっき膜の間に形成されており、かつリン原子またはホウ素原子を、前記第１濃度より大きい第３濃度で含む第３めっき膜と、
    前記第３めっき膜および前記第１めっき膜の間に形成された第２中間膜と、
    をさらに有し、
    前記第２中間膜に含まれるリン原子またはホウ素原子の濃度は、前記第３めっき膜から前記第１めっき膜に向かうにつれて連続して大きくなる、請求項１６に記載の半導体装置。
  21. 前記半導体基板の厚さは、４０μｍ以上かつ２００μｍ以下である、請求項１６に記載の半導体装置。
  22. 前記第１めっき層上に形成された、金めっき層である第２めっき層と、
    前記第１めっき層、前記第２めっき層および前記第２めっき層上に形成された半田を介して前記電極パッドに接続されたボンディングクリップと、
    をさらに有し、
    前記第１濃度は、前記第２濃度より小さい、請求項１５に記載の半導体装置。
JP2018239507A 2018-12-21 2018-12-21 半導体装置およびその製造方法 Active JP7101608B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018239507A JP7101608B2 (ja) 2018-12-21 2018-12-21 半導体装置およびその製造方法
US16/687,228 US11081454B2 (en) 2018-12-21 2019-11-18 Semiconductor device and method of manufacturing the same
CN201911255593.5A CN111354626B (zh) 2018-12-21 2019-12-10 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018239507A JP7101608B2 (ja) 2018-12-21 2018-12-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020100869A JP2020100869A (ja) 2020-07-02
JP7101608B2 true JP7101608B2 (ja) 2022-07-15

Family

ID=71097800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018239507A Active JP7101608B2 (ja) 2018-12-21 2018-12-21 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US11081454B2 (ja)
JP (1) JP7101608B2 (ja)
CN (1) CN111354626B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7472435B2 (ja) * 2019-05-13 2024-04-23 富士電機株式会社 半導体モジュールの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002226974A (ja) 2000-11-28 2002-08-14 Ebara Corp 無電解Ｎｉ−Ｂめっき液、電子デバイス装置及びその製造方法
JP2015056532A (ja) 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP2017128791A (ja) 2016-01-19 2017-07-27 Ｊｘ金属株式会社 無電解Ｎｉめっき皮膜を有する構造物、その製造方法および半導体ウェハ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194182A (ja) * 1988-11-24 1990-07-31 Aisin Seiki Co Ltd 高リン含有ニツケルメツキ方法
JPH03238865A (ja) * 1990-02-15 1991-10-24 Fuji Electric Co Ltd 半導体素子
JPH10298771A (ja) * 1997-04-22 1998-11-10 Matsushita Electric Works Ltd 無電解ニッケルメッキ方法
TW444288B (en) * 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
JP2001060760A (ja) * 1999-06-18 2001-03-06 Mitsubishi Electric Corp 回路電極およびその形成方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP3704323B2 (ja) * 2002-01-18 2005-10-12 新日本製鐵株式会社 電池缶用Ｎｉメッキ鋼板の製造方法
KR100529675B1 (ko) * 2003-12-31 2005-11-17 동부아남반도체 주식회사 반도체 소자의 제조 방법
JP2007227783A (ja) * 2006-02-24 2007-09-06 Renesas Technology Corp 半導体装置の製造方法
US9035459B2 (en) * 2009-04-10 2015-05-19 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same
CN104120461A (zh) * 2013-04-28 2014-10-29 上海宝钢工业技术服务有限公司 薄带连铸结晶辊表面梯度合金镀层的制备方法及电镀液
JP5983889B2 (ja) * 2013-09-27 2016-09-06 富士電機株式会社 半導体装置の製造方法
CN104073847B (zh) * 2014-07-08 2017-02-01 中国电子科技集团公司第四十一研究所 一种用于微波规则金属波导电镀金时改善浓差极化的导流方法
EP3147389B1 (en) * 2015-09-25 2019-04-17 MacDermid Enthone GmbH Multicorrosion protection system for decorative parts with chrome finish
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP7005939B2 (ja) * 2017-05-25 2022-01-24 日本電産リード株式会社 コンタクトプローブ
WO2019079199A1 (en) * 2017-10-19 2019-04-25 Lam Research Corporation MULTIBANIC PLACING OF A SINGLE METAL

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002226974A (ja) 2000-11-28 2002-08-14 Ebara Corp 無電解Ｎｉ−Ｂめっき液、電子デバイス装置及びその製造方法
JP2015056532A (ja) 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP2017128791A (ja) 2016-01-19 2017-07-27 Ｊｘ金属株式会社 無電解Ｎｉめっき皮膜を有する構造物、その製造方法および半導体ウェハ

Also Published As

Publication number Publication date
CN111354626B (zh) 2023-09-01
US11081454B2 (en) 2021-08-03
CN111354626A (zh) 2020-06-30
US20200203496A1 (en) 2020-06-25
JP2020100869A (ja) 2020-07-02

Similar Documents

Publication Publication Date Title
US10325876B2 (en) Surface finish for wirebonding
US7320935B2 (en) Semiconductor device using an interconnect
TWI290736B (en) Semiconductor device and method for production thereof
ES2320523T3 (es) Estructura de interconexion robusta.
US7294565B2 (en) Method of fabricating a wire bond pad with Ni/Au metallization
US8394713B2 (en) Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
US20130001785A1 (en) Semiconductor device and method for manufacturing same
CN1276506C (zh) 半导体器件及其制造方法
US8426311B2 (en) Method and apparatus for manufacturing semiconductor device
JP6698499B2 (ja) 半導体装置およびその製造方法
JP7027066B2 (ja) 半導体装置およびその製造方法
TW200917367A (en) Semiconductor device
KR20040018248A (ko) 집적 회로 구조체와 그 마련 공정
US8227916B2 (en) Package structure and method for reducing dielectric layer delamination
US20190096831A1 (en) Method of forming a semiconductor device comprising top conductive pads
US10600736B2 (en) Semiconductor backmetal (BM) and over pad metallization (OPM) structures and related methods
JP7101608B2 (ja) 半導体装置およびその製造方法
US20150033980A1 (en) Methods and materials for anchoring gapfill metals
US20060001170A1 (en) Conductive compound cap layer
KR20080101440A (ko) 금속 패드 형성 방법
JP2017128791A (ja) 無電解Ｎｉめっき皮膜を有する構造物、その製造方法および半導体ウェハ
CN110197799A (zh) 半导体制造装置及半导体装置的制造方法
US6479898B1 (en) Dielectric treatment in integrated circuit interconnects
US6445070B1 (en) Coherent carbide diffusion barrier for integrated circuit interconnects
US6462417B1 (en) Coherent alloy diffusion barrier for integrated circuit interconnects

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220705

R150 Certificate of patent or registration of utility model

Ref document number: 7101608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150