JP2010129585A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010129585A
JP2010129585A JP2008299619A JP2008299619A JP2010129585A JP 2010129585 A JP2010129585 A JP 2010129585A JP 2008299619 A JP2008299619 A JP 2008299619A JP 2008299619 A JP2008299619 A JP 2008299619A JP 2010129585 A JP2010129585 A JP 2010129585A
Authority
JP
Japan
Prior art keywords
layer
metal layer
electrode
nickel
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008299619A
Other languages
English (en)
Inventor
Masahiro Kinokuni
雅宏 紀国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008299619A priority Critical patent/JP2010129585A/ja
Publication of JP2010129585A publication Critical patent/JP2010129585A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 はんだ接合可能な上側電極と下側電極を有する半導体装置を好適に製造することができる半導体装置の製造方法を提供する。
【解決手段】 上側電極46と下側電極48を有する半導体装置10を製造する方法であって、半導体基板100の上面にオーミック接触する上側オーミック金属層46eを形成する上側オーミック金属層形成工程S4と、半導体基板100の下面にオーミック接触する下側オーミック金属層48fを形成する下側オーミック金属層形成工程S10と、メッキ法によって、上側オーミック金属層46eの表面と下側オーミック金属層48fの表面に、ニッケルと銅の少なくとも一方を含む表面金属層46c、48dを形成する表面金属層形成工程S12を有する。
【選択図】図4

Description

本発明は、上側電極と下側電極を有する半導体装置を製造する方法に関する。
モータのインバータ制御等に用いられる大電流制御用の半導体装置が知られている。この種の半導体装置は、大電流を扱うことから発熱量が多い。そこで、半導体装置の電極を電極板等にはんだ接合する技術が知られている。電極板をはんだ接合することによって、半導体装置から電極板へ多くの熱量が伝えられ、半導体装置の放熱性能を向上させることができる。近年では、半導体装置の放熱性能をより向上させるために、半導体装置の上側電極と下側電極の双方を電極板等にはんだ接合する場合がある。上側電極と下側電極の双方をはんだ接合するためには、上側電極と下側電極の表面に、はんだ濡れ性が高いニッケルや銅を含む金属層(以下では、表面金属層という)を形成する必要がある。
上側電極は、通常はパターニングして形成される。しかし、ニッケル等の金属は精密なエッチングが困難であり、パターニングして形成することが難しい。したがって、上側電極は、半導体基板とオーミック接触する金属層をパターニングして形成し、その金属層の表面にメッキ法によってニッケル等の表面金属層を成長させることによって形成される。
例えば、特許文献1には、上側電極と下側電極の双方に表面金属層が形成されている半導体装置の製造方法が開示されている。特許文献1の技術では、まず、半導体基板の上面に、半導体基板とオーミック接触するAl−Si層を形成する。Al−Si層はスパッタリング等によって形成する。次に、半導体基板の下面に、Al層、Ti層、Ni層、及び、Au層を積層した下側電極を形成する。Al層は半導体基板にオーミック接触する層である。Ti層ははんだ接合時におけるはんだ材料の半導体基板中への拡散を防止する層である。Ni層ははんだ濡れ性が高い表面金属層である。Au層はNi層の表面保護膜である。Al層、Ti層、Ni層、及び、Au層はスパッタリングにより形成する。次に、形成した下側電極の表面に支持基板を貼り付ける。次に、支持基板ごと半導体基板を無電解ニッケルメッキ液に浸漬し、Al−Si層上にNi層(表面金属層)を形成する。これによって、Al−Si層とNi層からなる上側電極を形成する。なお、メッキ時には下側電極は支持基板によってマスキングされているので、下側電極の表面にはメッキ層(Ni層)が形成されない。
特開2005−244165号
特許文献1の技術では、下側電極の表面に支持基板を貼り付けた状態で、半導体基板をメッキ液に浸漬する。このため、メッキ時に、支持基板を貼り付けている接着剤がメッキ液中に溶出する場合がある。メッキ液に対する耐性を向上させる処理を施したとしても、接着剤の溶出を完全に防止することはできない。メッキ液中に接着剤が溶出すると、溶出した接着剤が金属層の表面に付着することがある。このため、その付着箇所にメッキ層が形成されず、上側電極を好適に形成することができない場合があった。
本発明は、上述した実情に鑑みてなされたものであり、はんだ接合可能な上側電極と下側電極を有する半導体装置を好適に製造することができる半導体装置の製造方法を提供することを目的とする。
本発明の製造方法では、上側電極と下側電極を有する半導体装置を製造する。この製造方法は、半導体基板の上面にオーミック接触する上側オーミック金属層を形成する上側オーミック金属層形成工程と、半導体基板の下面にオーミック接触する下側オーミック金属層を形成する下側オーミック金属層形成工程と、メッキ法によって上側オーミック金属層の表面と下側オーミック金属層の表面にニッケルと銅の少なくとも一方を含む表面金属層を形成する表面金属層形成工程を有する。
なお、上記の上側オーミック金属層形成工程と下側オーミック金属層形成工程は、何れの工程を先に行ってもよい。また、上側オーミック金属層と下側オーミック金属層の形成には、スパッタリングや蒸着等の種々の方法を用いることができる。また、上側オーミック金属層と下側オーミック金属層は、複数の金属層を積層した積層構造であってもよい。また、表面金属層形成工程で用いるメッキ法には、電解メッキや無電解メッキ等の種々のメッキ法を用いることができる。
この製造方法では、上側オーミック金属層と下側オーミック金属層をそれぞれ形成し、その後にメッキ法を実施する。このようにメッキ法を行うことによって、上側オーミック金属層の表面と下側オーミック金属層の表面のそれぞれに表面金属層が形成される。したがって、この製造方法によって製造した半導体装置は、上側電極と下側電極のそれぞれがはんだ接合可能である。また、この製造方法では、メッキ時に下側オーミック金属層を支持基板等によりマスキングする必要がなく、メッキ液中に接着剤等が溶出することがない。このため、表面金属層を好適に形成することができる。さらに、この製造方法では、上側電極の表面金属層と下側電極の表面金属層を同時に形成することができる。このため、従来の製造方法(下側電極の表面金属層をスパッタリングにより形成し、上面電極の表面金属層をメッキにより形成する製造方法)よりも、高い製造効率で半導体装置を製造することができる。
半導体装置内の電流経路を低抵抗化するために、通常は、半導体装置の製造時に半導体基板を薄型化する。上述した従来の製造方法(下側電極の表面に支持基板を貼り付けてメッキする製造方法)では、下側電極の表面に支持基板を貼り付ける必要があるため、半導体基板を部分的に薄型化してその下面に凹凸を設けることができない。したがって、半導体基板全体を薄型化する必要がある。しかしながら、このように半導体基板全体を薄型化すると、半導体基板の強度が極めて弱くなり、半導体基板の取り扱いが困難となる。
したがって、上述した本発明の製造方法では、遅くても下側オーミック金属層形成工程より前に、半導体基板の下面の中央部を研削またはエッチングして、半導体基板の中央部を薄くする薄型化工程を実施することが好ましい。
このように半導体基板の中央部(すなわち、半導体装置が形成される領域)のみを薄型化することで、製造される半導体装置の特性を向上させることができる。また、半導体基板の外周部は元の厚さを維持しているので、その外周部によって半導体基板の中央部が支持され、半導体基板の強度はそれほど低下しない。また、このように中央部のみを薄型化すると半導体基板の下面に凹部が形成されるが、この製造方法では半導体基板の下面に支持基板等を貼り付けることがないので凹部が邪魔になることもない。
上述した製造方法では、上側オーミック金属層形成工程においては少なくとも表面部がアルミニウム層である上側オーミック金属層を形成し、下側オーミック金属層形成工程においてはアルミニウム層、チタン層、アルミニウム層をこの順番で積層した積層構造を有しており、表面部がアルミニウム層である下側オーミック金属層を形成することが好ましい。
アルミニウムは、半導体装置の電極として一般的に用いられる材料である。一方、チタンは、はんだ接合時にはんだ材料の拡散を抑制する特性を有している。この製造方法では、下側オーミック電極の一部としてチタン層を形成する。これによって、はんだ接合時にはんだ材料が半導体中に拡散することを防止できる。ここで、上側オーミック金属層の表面部がアルミニウム層であり、下側オーミック金属層の表面部がチタン層である場合には、その後の表面金属層形成工程において問題が生ずる。すなわち、上側ではアルミニウム層上に表面金属層が成長し、下側ではチタン層上に表面金属層が成長することとなり、上側と下側とで表面金属層の成長速度や特性に差が生じてしまう。
上述した製造方法では、下側電極層の表面部(チタン層より表面側)に、アルミニウム層を形成する。これによって、上側オーミック金属層の表面部の材料と下側オーミック金属層の表面部の材料を同一の材料としている。このように、上側オーミック金属層の表面部と下側オーミック金属層の表面部の双方をアルミニウム層とすることで、その後の表面電極形成工程において、上側オーミック金属層上と下側オーミック金属層上に均一に表面金属層を成長させることができる。すなわち、上側電極の表面金属層と下側電極の表面金属層の間で生じる特性(層の厚さ、メッキムラ等)の差を低減することができる。
本発明の製造方法によれば、上側電極と下側電極のそれぞれに表面電極層が形成されている半導体装置を製造することができる。また、従来に比べて、表面電極層の品質を向上させることができる。また、従来よりも高い製造効率で半導体装置を製造することができる。
下記に詳細に説明する実施例の主要な特徴を最初に列記する。
(特徴1)オーミック金属層は、アルミニウムと、アルミニウム−シリコン合金と、チタンのいずれかにより形成されている。
(特徴2)上側オーミック金属層は、パターニングして形成する。
(特徴3)表面金属層は、金属の表面にのみメッキ層が成長するメッキ法により形成する。
本発明をIGBTの製造方法に適用した実施例の製造方法について説明する。図1は、実施例の製造方法により製造するIGBT10の概略断面図を示している。図1に示すように、IGBT10は、主にシリコンからなる半導体基板12と、半導体基板12の上面12a及び下面12bに形成された電極、絶縁層等により構成されている。
図1に示すように、半導体基板12の上面12aには複数のトレンチ30が規則的に間隔を隔てて形成されている。トレンチ30の壁面はゲート絶縁膜40で覆われている。トレンチ30の内部には、ゲート電極42が充填されている。
半導体基板12の下面12bに臨む領域には、p型のコレクタ層14が形成されている。コレクタ層14の上側に、n型のドリフト層16が形成されている。ドリフト層16の上側の所定領域内に、p型のボディ層20が形成されている。上述したトレンチ30は、ボディ層20を貫通してドリフト層16に達する深さまで伸びている。半導体基板12の上面12aに臨む領域には、n型のエミッタ領域22とp型のボディコンタクト領域24が形成されている。エミッタ領域22は、ゲート絶縁膜40と接する領域に形成されている。ボディコンタクト領域24は、2つのエミッタ領域22の間に形成されている。ボディコンタクト領域24中のp型不純物濃度は、ボディ層20中のp型不純物濃度よりも高い。半導体基板12の上面12aに臨む領域のうち、半導体基板12の縁部12c近傍の領域には、p型のリサーフ層26が形成されている。リサーフ層26中のp型不純物濃度は、ボディ層20中のp型不純物濃度よりも低い。
半導体基板12の上面12aには、層間絶縁膜44が形成されている。ゲート電極42の上面とリサーフ層26の上面は、層間絶縁膜44によって覆われている。図示していないが、半導体基板12の上面12aには、ゲート配線(金属配線)が形成されている。ゲート配線は、図示しない位置で各ゲート電極42と電気的に接続されている。また、図示していないが、ゲート配線には、外部と電気的に接続するためのパッドが設けられている。半導体基板12の上面12aのうちボディ層20が分布している範囲には、エミッタ電極46が形成されている。エミッタ電極46は、エミッタ領域22とボディコンタクト領域24にオーミック接触している。また、エミッタ電極46は、層間絶縁膜44によってゲート電極42から絶縁されている。
図2は、エミッタ電極46の拡大断面図を示している。図示するように、エミッタ電極46は、チタン層46aと、アルミニウム層46bと、ニッケル層46cと、金(Au)層46dの4つの金属層が積層された積層構造を備えている。チタン層46aは、半導体基板12(すなわち、エミッタ領域22とボディコンタクト領域24)とオーミック接触している。また、チタン層46aは、層間絶縁膜44と接している。チタン層46aは、エミッタ電極46がはんだ付けされるときに、はんだの構成金属が半導体基板12へ拡散するのを防止する。アルミニウム層46bは、チタン層46aの表面に形成されている。ニッケル層46cは、アルミニウム層46bの表面に形成されている。ニッケル層46cは、はんだ濡れ性が高く、はんだと強固に接続される。金層46dは、ニッケル層46cの表面に形成されている。金層46dは、ニッケル層46cの表面の酸化を防止する。なお、図2では、図の見易さを考慮して各金属層46a〜46dを同じ厚さで示しているが、実際には、ニッケル層46cは他の金属層に比べて厚い層であり、金層46dは他の金属層に比べて非常に薄い層である。
また、図示していないが、上述したゲート配線のパッドも、エミッタ電極46と同様の積層構造を備えている。本実施例では、エミッタ電極46とゲート配線のパッドが、外部とはんだ接合される上側電極である。
図1に示すように、半導体基板12の下面12bには、コレクタ電極(下側電極)48が形成されている。コレクタ電極48は、半導体基板12の下面12b全域に形成されている。
図3は、コレクタ電極48の拡大断面図を示している。図示するように、コレクタ電極48は、アルミニウム層48aと、チタン層48bと、アルミニウム層48cと、ニッケル層48dと、金(Au)層48eの5つの金属層が積層された積層構造を備えている。アルミニウム層48aは、半導体基板12の下面12b(すなわち、コレクタ層14)とオーミック接触している。チタン層48bはアルミニウム層48aの表面に形成されている。アルミニウム層48cは、チタン層48bの表面に形成されている。ニッケル層48dは、アルミニウム層48cの表面に形成されている。金層48eは、ニッケル層48dの表面に形成されている。なお、図3では、図の見易さを考慮して各金属層48a〜48eを同じ厚さで示しているが、実際には、ニッケル層48dは他の金属層に比べて厚い層であり、金層48eは他の金属層に比べて非常に薄い層である。
上述したIGBT10は、はんだ接合により外部と接続される。
すなわち、上側電極(エミッタ電極46とゲート配線のパッド)は、はんだ接合により外部の電極板に接続される。ニッケル層46cのはんだ濡れ性がよく、金層46dによってニッケル層46cの表面の酸化が防止されているので、上側電極を好適にはんだ接合することができる。また、はんだ接合時には、チタン層46aによってはんだの構成金属(錫等)が半導体基板12中へ拡散することが防止される。上側電極を外部の電極板にはんだ接合することで、ワイヤーボンディング等を用いる場合に比べてIGBT10の放熱性能を向上させることができる。
また、コレクタ電極48も、はんだ接合により外部の電極板に接続される。ニッケル層48dのはんだ濡れ性がよく、金層48eによってニッケル層48dの表面の酸化が防止されているので、下側電極を好適にはんだ接合することができる。また、はんだ接合時には、チタン層48bによってはんだの構成金属が半導体基板12中へ拡散することが防止される。コレクタ電極48を外部の電極板にはんだ接合することで、導電性ペースト等を用いる場合に比べてIGBT10の放熱性能を向上させることができる。
次に、IGBT10の製造方法について説明する。図4は、IGBT10の製造工程を示すフローチャートである。IGBT10は、n型の半導体ウエハ100から製造される。1枚の半導体ウエハ100から複数のIGBT10が製造される。
ステップS2では、半導体ウエハ100の上面に、上側IGBT構造(すなわち、ボディ層20、エミッタ領域22、ボディコンタクト領域24、リサーフ層26、トレンチ30、ゲート絶縁膜40、ゲート電極42、ゲート配線及び層間絶縁膜44)を形成する。上側IGBT構造の形成方法は従来公知の方法であるので、詳細な説明は省略する。
ステップS4では、上側電極(すなわち、エミッタ電極46とゲート配線のパッド)のチタン層46aとアルミニウム層46bを形成する。
すなわち、まず、スパッタリングにより半導体ウエハ100の上面全域にチタン層46aを形成する。次に、チタン層46aを選択的にエッチングして、チタン層46aを上側電極に対応した形状にパターニングする。
次に、スパッタリングにより半導体ウエハ100の上面全域にアルミニウム層46bを形成する(チタン層46aが存在する箇所では、チタン層46a上にアルミニウム層46bが形成される)。次に、アルミニウム層46bを選択的にエッチングして、チタン層46aと同様にアルミニウム層46bをパターンニングする。これによって、半導体ウエハ100の上面に、チタン層46aとアルミニウム層46bを積層したオーミック金属層46e(図2参照)が形成される。
ステップS6では、半導体ウエハ100の下面を研磨して、半導体ウエハ100を薄型化する。このとき、半導体ウエハ100のうちの中央部(IGBT10を形成する範囲)を研磨し、半導体ウエハ100の外周部(IGBT10を形成しない範囲、すなわち、ダイシング後に破棄する範囲)は研磨しない。すなわち、半導体ウエハ100の中央部だけを薄型化し、外周部は薄型化しない。このように、半導体ウエハ100の外周部を厚くしておくことで、半導体ウエハ100の強度を保持したまま、IGBT10の形成範囲を薄型化することができる。
ステップS8では、半導体ウエハ100の下面にp型不純物(ボロン等)を注入し、その後、半導体ウエハ100を熱処理する。これによって、半導体ウエハ100の下面に注入したp型不純物が活性化し、コレクタ層14が形成される。
ステップS10では、コレクタ電極48のアルミニウム層48aとチタン層48bとアルミニウム層48cを形成する。最初に、スパッタリングにより、半導体ウエハ100の下面全域にアルミニウム層48aを形成する。次に、スパッタリングにより、アルミニウム層48aの表面全域にチタン層48bを形成する。次に、スパッタリングにより、チタン層48bの表面全域にアルミニウム層48cを形成する。これによって、半導体ウエハ100の下面全域に、アルミニウム層48aとチタン層48bとアルミニウム層48cを積層したオーミック金属層48f(図3参照)が形成される。
ステップS12では、メッキにより、ニッケル層46c、金層46d、ニッケル層48d、及び、金層48eを形成する。図5は、ステップS12のメッキ処理の詳細を示すフローチャートである。
最初に、ステップS30〜S36のメッキ前処理を実施する。
ステップS30では、半導体ウエハ100をクリーニング液に浸漬して半導体ウエハ100を洗浄(脱脂)する。
ステップS32では、半導体ウエハ100をエッチング液に浸漬してアルミニウム層46bとアルミニウム層48cの表面をエッチングする。これによって、アルミニウム層46b、48cの表面の酸化膜等の被膜を除去し、その表面状態を整える。
ステップS34では、半導体ウエハ100を硝酸(HNO)に浸漬して、前工程(ステップS32)の残渣を除去する。
ステップS36では、アルミニウム層46b、48cの表面に亜鉛メッキ(置換型無電解メッキ)を施す。置換型無電解メッキによれば、金属の表面(すなわち、アルミニウム層46b、48cの表面)にのみ亜鉛層が形成される。なお、ステップS36で形成する亜鉛メッキは、非常に薄い層である。この亜鉛メッキは、アルミニウム層46b、48cの表面にニッケル層46c、48dを好適に形成するためのものである。ステップS36では、最初に、半導体ウエハ100を亜鉛メッキ液に浸漬して、アルミニウム層46b、48cの表面に亜鉛層を形成する。次に、半導体ウエハ100を硝酸(HNO)に浸漬して、形成した亜鉛層を除去する。次に、再度、半導体ウエハ100を亜鉛メッキ液に浸漬して、アルミニウム層46b、48cの表面に亜鉛層を形成する。このように、亜鉛層を除去した後に再度、亜鉛層を形成することで、好適な亜鉛層を得ることができる。
次に、ステップS38で、メッキ(自己触媒型還元型無電解メッキ)により、亜鉛メッキ処理後のアルミニウム層46b、48cの表面にニッケル層46c、48dを形成する。すなわち、ニッケルメッキ液を約80℃に保持した状態で、ニッケルメッキ液に半導体ウエハ100を浸漬する。この方法によれば、金属の表面にだけニッケル層を成長させることができる。したがって、半導体ウエハ100の表面(半導体が露出している領域)や酸化シリコンの表面にニッケル層が成長せず、アルミニウム層46b、48cの表面にのみニッケル層が成長する。これによって、アルミニウム層46bの表面にニッケル層46cが形成され、アルミニウム層48cの表面にニッケル層48dが形成される。ニッケル層46c、48dは、他の金属層に比べて厚く形成する。このとき、オーミック金属層46eの表面部(すなわち、アルミニウム層46b)とオーミック金属層48fの表面部(すなわち、アルミニウム層48c)とが共にアルミニウム層であるので、ニッケル層は上面側と下面側とで略等しく成長する。このため、上面側のニッケル層46cと下面側のニッケル層48dの特性(厚さ、メッキムラ等)が略等しくなる。
ステップS40では、メッキ(置換型無電解メッキ)により、ニッケル層46c、48dの表面に金層46d、48eを形成する。すなわち、金メッキ液を約75℃に保持した状態で、金メッキ液に半導体ウエハ100を浸漬する。これによって、ニッケル層46cの表面に金層46dを薄く形成され、ニッケル層48dの表面に金層48eが薄く形成される。
以上に説明したステップS12(すなわち、図5のステップS30〜S40)を実施することにより、チタン層46aとアルミニウム層46bとニッケル層46cと金層46dからなる上側電極(すなわち、エミッタ電極46とゲート配線のパッド)が完成する。また、アルミニウム層48aとチタン層48bとアルミニウム層48cとニッケル層48dと金層48eからなる下側電極(すなわち、コレクタ電極48)が完成する。
ステップS14では、半導体ウエハ100をダイシングして、半導体ウエハ100を複数のIGBT10に分離する。これによって、図1に示すIGBT10が完成する。
以上に説明したように、本実施例の半導体装置の製造方法では、メッキ法によって上面側のニッケル層46cと下面側のニッケル層48dを同時に形成する。このため、半導体ウエハ100に支持基板等によってマスキングを施す必要がない。したがって、メッキ液中に接着剤が溶出することがない。ニッケル層46c、48dを好適に形成することができる。
また、本実施例の半導体装置の製造方法では、半導体ウエハ100に支持基板やマスキングテープを貼り付ける工程が不要となる。また、支持基板やマスキングテープを使用しないので、これらの部材の管理も不要となる。さらに、メッキ法により、ニッケル層46cとニッケル層48dを同時に形成することが可能であり、金層46dと金層48eを同時に形成することが可能である。このため、本実施例の製造方法によれば、従来の製造方法よりも高い製造効率で半導体装置を製造することができる。
また、本実施例の半導体装置の製造方法では、下面側のオーミック金属層48fを、アルミニウム層48aとチタン層48bとアルミニウム層48cの積層構造により形成する。そして、アルミニウム層48cの表面にメッキ法によってニッケル層48dを形成する。
単にニッケル層48dをメッキ法により形成するのであれば、アルミニウム層48cを形成せず、チタン層48bの表面にニッケル層48dを形成することもできる。しかしながら、仮にこのようにニッケル層48dを形成すると、上面側ではアルミニウム層46bの表面にニッケル層46cが成長し、下面側ではチタン層48bの表面にニッケル層48dが成長することになる。この場合、上面側と下面側とで基礎となる素材が異なるため、ニッケル層46cとニッケル層48dとの間で特性(厚さ、メッキムラ等)の差が生じる。
本実施例の製造方法は、上記の問題が生じることを防止するために、チタン層48bの表面にアルミニウム層48cを形成し、そのアルミニウム層48cの表面にニッケル層48dを成長させている。すなわち、ニッケル層46cの基礎となる素材(アルミニウム層46b)とニッケル層48dの基礎となる素材(アルミニウム層48c)を同一の素材としている。これによって、ニッケル層46cとニッケル層48dの間に特性の差が生じることを抑制している。このように、ニッケル層46c、48dの間の特性の差を抑制することで、メッキ工程の品質管理が容易となり、製造する半導体装置の品質ばらつきが低減される。
また、本実施例の半導体装置の製造方法では、メッキ時に半導体ウエハ100の下面に支持基板やマスキングテープを貼り付けないので、半導体ウエハ100の中央部だけを薄型化することができる(半導体ウエハの下面に支持基板等を接着する従来の技術では、半導体ウエハの下面に凹部があると支持基板等を好適に接着できず、中央部だけを薄型化することができない)。したがって、薄型化後の半導体ウエハ100の強度が高く、薄型化後に半導体ウエハ100を補強する補強部材等を使用する必要がない。したがって、半導体装置を高い製造効率で製造することができる。
また、本実施例の半導体装置の製造方法では、金層46d及び金層48eを形成する前に、半導体ウエハ100中に不純物拡散層、ゲート絶縁膜40、及び、ゲート電極42を形成する。したがって、金層46d及び金層48eが高温に晒されることがない。したがって、金層46d及び金層48eが高温により拡散してしまうことが防止されている。
なお、本実施例の半導体装置の製造方法では、ニッケル層46c、48dの形成に還元型無電解メッキを用いた。しかしながら、置換型無電解メッキや電解メッキによってニッケル層46c、48dを形成してもよい。これらのメッキによっても、アルミニウム層46b、48cの表面にだけニッケル層46c、48dを形成することができる。
また、本実施例の半導体装置の製造方法では、オーミック金属層46e、48fにチタン(チタン層46a)とアルミニウム(アルミニウム層48a)を用いたが、アルミニウム−シリコン合金等を用いてもよい。
また、本実施例の半導体装置の製造方法では、表面金属層にニッケルを用いたが、銅を用いてもよい。また、ニッケルと銅の少なくとも一方を含む合金を用いてもよい。
また、本実施例の半導体装置の製造方法では、ニッケルの酸化を防止する金属層に金(Au)を用いたが、白金や銀を用いてもよい。また、金(Au)と白金と銀の少なくとも一つを含む合金を用いてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
IGBT10の断面図。 エミッタ電極46の拡大断面図。 コレクタ電極48の拡大断面図。 IGBT10の製造工程を示すフローチャート。 図4のステップS12のメッキ処理の詳細を示すフローチャート。
符号の説明
10:IGBT
12:半導体基板
12a:上面
12b:下面
12c:縁部
14:コレクタ層
16:ドリフト層
20:ボディ層
22:エミッタ領域
24:ボディコンタクト領域
26:リサーフ層
30:トレンチ
40:ゲート絶縁膜
42:ゲート電極
44:層間絶縁膜
46:エミッタ電極
46a:チタン層
46b:アルミニウム層
46c:ニッケル層
46d:金層
46e:オーミック金属層
48:コレクタ電極
48a:アルミニウム層
48b:チタン層
48c:アルミニウム層
48d:ニッケル層
48e:金層
48f:オーミック金属層
100:半導体ウエハ

Claims (3)

  1. 上側電極と下側電極を有する半導体装置を製造する方法であって、
    半導体基板の上面にオーミック接触する上側オーミック金属層を形成する上側オーミック金属層形成工程と、
    半導体基板の下面にオーミック接触する下側オーミック金属層を形成する下側オーミック金属層形成工程と、
    メッキ法によって、上側オーミック金属層の表面と下側オーミック金属層の表面に、ニッケルと銅の少なくとも一方を含む表面金属層を形成する表面金属層形成工程、
    を有することを特徴とする半導体装置の製造方法。
  2. 下側オーミック金属層形成工程より前に、半導体基板の下面の中央部を研削またはエッチングして、半導体基板の中央部を薄くする薄型化工程をさらに有することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 上側オーミック金属層形成工程では、少なくとも表面部がアルミニウム層である上側オーミック金属層を形成し、
    下側オーミック金属層形成工程では、アルミニウム層とチタン層とアルミニウム層をこの順番で積層した積層構造を有しており、表面部がアルミニウム層である下側オーミック金属層を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。
JP2008299619A 2008-11-25 2008-11-25 半導体装置の製造方法 Pending JP2010129585A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008299619A JP2010129585A (ja) 2008-11-25 2008-11-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008299619A JP2010129585A (ja) 2008-11-25 2008-11-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010129585A true JP2010129585A (ja) 2010-06-10

Family

ID=42329811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008299619A Pending JP2010129585A (ja) 2008-11-25 2008-11-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010129585A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249491A (ja) * 2010-05-26 2011-12-08 Mitsubishi Electric Corp 電力用半導体装置
CN103094330A (zh) * 2011-10-28 2013-05-08 富士电机株式会社 半导体器件及其制造方法
DE102015202123A1 (de) 2014-04-10 2015-10-15 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP2016115735A (ja) * 2014-12-12 2016-06-23 三菱電機株式会社 半導体装置及びその製造方法
JP2016143804A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
JP2017063230A (ja) * 2016-12-26 2017-03-30 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021158296A (ja) * 2020-03-30 2021-10-07 三菱電機株式会社 半導体装置
JP7275407B1 (ja) * 2021-12-27 2023-05-17 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249491A (ja) * 2010-05-26 2011-12-08 Mitsubishi Electric Corp 電力用半導体装置
CN103094330A (zh) * 2011-10-28 2013-05-08 富士电机株式会社 半导体器件及其制造方法
JP2013098203A (ja) * 2011-10-28 2013-05-20 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
US9362373B2 (en) 2011-10-28 2016-06-07 Fuji Electric Co., Ltd. Semiconductor device and the method of manufacturing the same
US9755037B2 (en) 2014-04-10 2017-09-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
DE102015202123A1 (de) 2014-04-10 2015-10-15 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP2016115735A (ja) * 2014-12-12 2016-06-23 三菱電機株式会社 半導体装置及びその製造方法
JP2016143804A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
JP2017063230A (ja) * 2016-12-26 2017-03-30 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021158296A (ja) * 2020-03-30 2021-10-07 三菱電機株式会社 半導体装置
JP7412246B2 (ja) 2020-03-30 2024-01-12 三菱電機株式会社 半導体装置
JP7275407B1 (ja) * 2021-12-27 2023-05-17 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
WO2023127023A1 (ja) * 2021-12-27 2023-07-06 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2010129585A (ja) 半導体装置の製造方法
CN106531620B (zh) 半导体装置的制造方法
EP1349202B1 (en) Semiconductor device and method of manufacturing the same
TWI278090B (en) Solderable top metal for SiC device
JP4802380B2 (ja) 半導体基板の製造方法
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
TWI525812B (zh) Power semiconductor device and manufacturing method thereof
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
JP4973046B2 (ja) 半導体装置の製造方法
JP2017157851A (ja) 半導体装置および半導体装置の製造方法
JP2004022878A (ja) 半導体装置およびその製造方法
JP2015056532A (ja) 半導体装置及びその製造方法
JP5369581B2 (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
WO2013172394A1 (ja) 半導体装置
JP2017118060A (ja) 半導体装置および半導体装置の製造方法
JP2017135283A (ja) 半導体装置および半導体装置の製造方法
JP4091931B2 (ja) SiC半導体装置およびSiC半導体装置の製造方法
JP2011198780A (ja) 半導体装置およびその製造方法
JP2016115868A (ja) 半導体装置の製造方法
JP5194767B2 (ja) 半導体装置の製造方法
WO2009142077A1 (ja) 半導体装置の製造方法
JP4038498B2 (ja) 半導体素子および半導体素子の製造方法
JP2004022796A (ja) 炭化珪素半導体素子およびその形成方法
JP4604633B2 (ja) 半導体装置とその製造方法
JP5047596B2 (ja) ショットキバリア半導体装置