JP4973046B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4973046B2
JP4973046B2 JP2006197967A JP2006197967A JP4973046B2 JP 4973046 B2 JP4973046 B2 JP 4973046B2 JP 2006197967 A JP2006197967 A JP 2006197967A JP 2006197967 A JP2006197967 A JP 2006197967A JP 4973046 B2 JP4973046 B2 JP 4973046B2
Authority
JP
Japan
Prior art keywords
layer
forming
metal layer
metal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006197967A
Other languages
English (en)
Other versions
JP2008028079A (ja
Inventor
新美　　彰浩
恵次 真山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Denso Corp filed Critical Fuji Electric Co Ltd
Priority to JP2006197967A priority Critical patent/JP4973046B2/ja
Publication of JP2008028079A publication Critical patent/JP2008028079A/ja
Application granted granted Critical
Publication of JP4973046B2 publication Critical patent/JP4973046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体チップのＡｌ電極が形成された面に、半田を介して導体部材が接合された構成の半導体装置およびその製造方法に関する。
従来、半導体チップのＡｌ電極が形成された面に、半田を介して導体部材が接合された構成の半導体装置として以下のものがある。図５に、このような構成の半導体装置の断面図を示す。
図５に示す半導体装置１は、例えば、パワー半導体素子が形成されている半導体チップ２と、下側ヒートシンク３と、上側ヒートシンク４と、導体部材としてのヒートシンクブロック５とを備えている。半導体チップ２の下面と下側ヒートシンク３の上面との間は、半田６ａによって接合されており、半導体チップ２の上面とヒートシンクブロック５の下面との間も、半田６ｂによって接合されている。さらに、ヒートシンクブロック５の上面と上側ヒートシンク４の下面との間も、半田６ｃによって接合されている（特許文献１参照）。
この半導体装置では、半導体チップ２の上面（表面）と下面（裏面）の両方が、導体部材としてのヒートシンク３、４と接合されているので、半導体チップ２から発生した熱を、半導体チップ２の両面から放熱できるようになっている。
ここで、図６に、従来の半導体装置１における半導体チップ２とその表面に接合されている半田６ｂの拡大図を示す。
図６に示すように、半導体チップ２には、パワー半導体素子として、例えば、トレンチゲート型のＩＧＢＴが形成されている。具体的には、この半導体チップ２は、Ｐ＋型層１１と、ドリフト層としてのＮ−型層１２と、ベース層としてのＰ型層１３と、エミッタ層としてのＮ＋型層１４とを備える半導体基板１５を有している。
そして、半導体基板１５の表面（上面）１５ａ側には、半導体基板１５の表面１５ａからＰ型層１３を貫通し、Ｎ−型層１２に到達する深さのトレンチの内壁にゲート絶縁膜（図示せず）を介して、ゲート電極１６が形成されている。
ゲート電極１６上を含む半導体基板１５の表面１５ａ上には、層間絶縁膜１７を介してエミッタ電極としてのＡｌ電極１９が形成されており、層間絶縁膜１７に形成されたコンタクトホール１８を介してＮ＋型層１４とＡｌ電極１９とが電気的に接続されている。このＡｌ電極１９は、Ａｌ単体金属もしくはＡｌ合金で構成されたＡｌ金属層であり、Ａｌ電極１９の厚さは、通常、１〜２μｍである。
また、Ａｌ電極１９の表面上には、無電解めっき法により形成されたＮｉ層２０が存在し、このＮｉ層２０が半田６ｂと接合されており、このＮｉ層２０および半田６ｂを介して、Ａｌ電極１９がヒートシンクブロック５と接続されている（図５参照）。ここで、Ｎｉ金属はＡｌ金属と半田の両方と接合可能な金属材料であることから、半導体チップ２の表面電極１９と半田６ｂとの接合を可能とするために、Ａｌ電極１９の表面上にＮｉ層２０が形成されている。
また、半導体基板１５の裏面側にはコレクタ電極２１が形成されている。
ところで、無電解めっき法により、Ａｌ金属の表面上にＮｉ層を形成することに関して、Ｎｉ層が形成されるＡｌ金属表面での結晶面の違いが、Ｎｉ層の成長に影響することが、非特許文献１に記載されている。具体的には、結晶方位が（１００）面、（１１０）面、（１１１）面であるＡｌ単結晶表面に対して、ジンケート処理を施した後に、無電解Ｎｉ−Ｐめっき処理を施した場合では、Ａｌ単結晶表面の結晶方位が（１１１）面のとき、最も均質なＮｉ層が得られ、（１１０）面および（１００）面のときは、（１１１）面のときよりもＮｉ層の成長度合いが低いと報告されている。
特開２００３−１１００６４号公報 中田 毅 著「Ａｌ単結晶表面上へのジンケート処理と無電解Ｎｉ−Ｐめっき」，表面技術，ＶＯＬ．４８，Ｎｏ．８，１９９７年，ｐ７０−７５
最近では、例えば、インバータに用いられるＩＧＢＴやＦＷＤ（フリーホイールダイオード）等のパワー半導体素子に対して、従来よりも大きな電流を流すことが要求されてきたため、Ａｌ電極１９の厚さを従来よりも厚くする必要がある。具体的には、Ａｌ電極１９の厚さを、２μｍよりも大きくする必要がある。
ところが、このような従来よりも厚いＡｌ電極を形成したときでは、以下に説明するように、そのＡｌ電極の表面上に形成したＮｉ層の膜厚が均一にならず、Ａｌ電極と半田とを十分に接合させるのに必要な膜厚のＮｉ層が得られないという問題が発生することがわかった。
ここで、図７に、従来よりも厚いＡｌ電極１９の表面上に、無電解めっき法により、従来と同程度の厚さのＮｉ層２０を形成したときの半導体チップの断面図を示す。なお、図７では、図６と同様の構成部に、図６と同一の符号を付している。
本発明者がＮｉ層の膜厚が均一にならなかった原因を調査した結果、第１に、図７に示すように、Ａｌ電極１９を構成する複数のＡｌからなる結晶粒（Ａｌ結晶粒）３１、３２が従来よりも粗大化していることと、第２に、特定のＡｌ結晶粒３１の上だけ、成長したＮｉ層２０が薄かったり、図７に示すように、Ｎｉ層２０が形成されておらず、半導体基板表面に対して真上の方向からＮｉ層を見たとき、ピンホール状にＡｌ電極１９が露出してしまう現象が生じたりしていること、すなわち、結晶粒単位で、Ｎｉ層２０の未成長が生じていることがわかった。
ここで、図８に、このときのＡｌ電極１９の表面を、図７中の矢印のように、真上方向から電子顕微鏡で観察したときの図を示す。図８に示すように、各結晶粒３１、３２は、それぞれ、結晶粒内で結晶面方位が同じであり、表面上にＮｉ層２０が形成されていない、もしくは、表面上に形成されたＮｉ層２０が薄い部分のＡｌ結晶粒３１の結晶面方位を調べたところ、非特許文献１で指摘されている（１００）面のほか、（１１１）面と（１００）面の中間である（３２１）面や（３１１）面であることがわかった。一方、Ｎｉ層２０が均一に成長していた結晶粒３２の結晶面方位は、主に（１１１）面であった。
なお、従来においても、Ａｌ電極１９は複数の結晶粒により構成されており、これらの結晶粒の中には、Ａｌ電極１９の表面における結晶面方位が、（１１１）面だけでなく、（１００）面等のＮｉ層２０が成長し難い結晶粒３１も存在していた。
しかしながら、従来では、Ａｌ電極１９が１〜２μｍ薄く、図７、８に示す場合と比較して、各結晶粒３１、３２が小さかったことから、Ｎｉ層２０が成長し難い結晶粒３１の表面上に直接Ｎｉ層が成長しなくても、その結晶粒３１の周囲で形成されたＮｉ層が、Ａｌ電極表面に平行な方向（横方向）に成長することで、Ｎｉ層２０が成長し難い結晶粒３１の表面がＮｉ層で覆われることで、均一なＮｉ層２０が得られていたと推測される。
これに対して、従来よりも厚いＡｌ電極を形成したときでは、Ａｌ金属層を厚く形成するにつれ、Ａｌ金属層を構成する結晶粒の粒径は大きくなる傾向があるため、Ａｌ結晶粒が従来よりも粗大になり、Ａｌ電極１９の表面を真上から見たときのＮｉ層が成長し難い結晶粒３１の領域（面積）が従来よりも大きくなった。このため、Ｎｉ層が成長し難い結晶粒３１の隣の結晶粒３２の表面上で形成されたＮｉ層が横方向に成長しても、Ｎｉ層が成長し難い結晶粒３１を覆いきれず、Ｎｉ層２０を均一に形成できないという問題が生じたものと考えられる。
このように、Ａｌ金属層を構成する結晶粒が大きくなったことが上記問題の発生原因であることから、特に、表面が平坦化されたＡｌ電極を有するＩＧＢＴを製造する場合や、大面積のＦＷＤを製造する場合に、上記問題が発生する。
これは、ＩＧＢＴの製造においては、層間絶縁膜の上にＡｌ電極１９を形成する際、コンタクトホール上でのカバレッジを確保するため、Ａｌ電極１９の表面が平坦になるように、Ａｌが流動しやすい温度でスパッタリングを行う高温スパッタや、スパッタリングを行った後、Ａｌが流動する温度で加熱するリフロスパッタ等によって、Ａｌ電極１９が形成されるが、この温度での加熱によって、結晶粒も大きく成長することから、この場合に、結晶粒の粗大化が顕著となるためである。同様に、ＦＷＤにおいては、Ｓｉ半導体基板上に形成されたＡｌ金属層は平坦であるが、大面積（例えば、７ｍｍ×７ｍｍ）であることからも、結晶粒が粗大化しやすいからである。
本発明は上記点に鑑みて、Ａｌ電極の表面上に、無電界めっき法により、均一な膜厚のＮｉ層を形成することを目的とする。
上記目的を達成するため、本発明に係る半導体装置の製造方法では、Ａｌ金属層（１９）の表面でのＡｌ結晶粒の結晶面方位が主に（１１１）面となっている半導体装置の製造方法であって、Ａｌ金属層（１９）を形成する工程は、半導体基板（１５）の表面（１５ａ）上に、ＡｌもしくはＡｌ合金からなる第１の層（１９ａ）を形成する工程と、第１の層（１９ａ）の表面に、Ａｌ金属層（１９）の導電性を確保しつつ、第１の層中のＡｌ結晶の連続性を断ち切るように、第１の層とは材質が異なる異種材質層（１９ｂ）を形成する工程と、異種材質層（１９ｂ）の表面に、第１の層（１９ａ）と同一材料からなる第２の層（１９ｃ）を形成する工程とを有することを特徴としている。
本発明では、このように、ＡｌもしくはＡｌ合金からなるＡｌ金属層を成長させる途中で、異種材質層を形成することで、Ａｌ結晶の連続性を断ち切った後、新たに、ＡｌもしくはＡｌ合金からなる層を成長させるようにしている。
これにより、本発明とは異なり、単に、連続してＡｌもしくはＡｌ合金からなる層を成長させてＡｌ金属層を形成した場合と比較して、Ａｌ金属層の最表面に位置するＡｌ結晶粒を小さくでき、Ａｌ金属層の最表面で露出しているＡｌ結晶粒のうち、Ａｌ金属層の表面での結晶面方位が、（１００）面等のＮｉ層が形成され難い結晶面方位であるＡｌ結晶粒のＡｌ金属層表面での範囲（１つの結晶粒の大きさ）を小さくできる。
この結果、Ａｌ金属層を形成した後、Ｎｉ層を形成するときにおいて、本発明とは異なり、単に、連続してＡｌもしくはＡｌ合金からなる層を成長させてＡｌ金属層を形成した場合と比較して、Ｎｉ層が形成され難い結晶面方位であるＡｌ結晶粒上に、Ｎｉ層が直接形成されなくても、そのＡｌ結晶粒の周囲からのＮｉ層の成長により、この領域をＮｉ層で覆うことが可能となり、均一の膜厚のＮｉ層を形成しやすくなる。
なお、ＡｌもしくはＡｌ合金からなるＡｌ金属層には、Ａｌ単体金属もしくはＡｌ合金のみからなるだけでなく、Ａｌ単体金属もしくはＡｌ合金が主成分であって、その他の材料が含まれる場合も含まれる。
具体的には、異種材質層（１９ｂ）を形成する工程では、主としてＡｌとは異なる金属で構成される金属層を形成することができ、例えば、Ｔｉ、Ｗ等の金属層を採用できる。
また、別の例として、異種材質層（１９ｂ）を形成する工程では、第１の層（１９ａ）と第２の層（１９ｃ）との間での導電性を確保できる厚さであって、Ａｌを主成分とする酸化物からなるＡｌ酸化物層を形成することができる。この場合、例えば、第１の層の表面を酸化したり、第１の層の表面上に酸化物を堆積させたりする方法を採用できる。さらに、第１の層の表面を酸化する方法としては、第１の層（１９ａ）の表面に対して、酸素プラズマ処理を施したり、自然酸化させたりする方法を採用できる。
また、第２の層（１９ｃ）を形成する工程では、例えば、第１の層（１９ａ）を形成するときの温度よりも低温下で、第２の層（１９ｃ）を形成したり、第２の層（１９ｃ）を、第１の層（１９ａ）よりも薄く形成したりすることが好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
（第１実施形態）
図１に本発明の一実施形態における半導体装置の部分断面図を示す。図１は、図５中の領域Ａの拡大図であり、半導体基板１５の表面上に形成されているＡｌ電極１９、Ｎｉ層２０を拡大した図である。また、図１では、図６と同様の構成部に、図６と同一の符号を付している。
本実施形態の半導体装置は、上記背景技術の欄および発明が解決しようとする課題の欄で説明した図５、６に示される半導体装置１に対して、Ａｌ電極１９の構成および製造方法が異なっているものであり、その他については上記した半導体装置１と同様である。
具体的には、本実施形態の半導体装置は、図５に示すように、半導体チップ２と、下側ヒートシンク３と、上側ヒートシンク４と、ヒートシンクブロック５と、半導体チップ２と電気的に接続されるリードフレーム９と、半導体チップ２とリードフレーム９とを接続するボンディングワイヤ１０と、これらを封止する封止樹脂７とを備えている。なお、封止用樹脂７は、半導体チップ２、下側ヒートシンク３の半導体チップ２と接合している面３ａ、上側ヒートシンク４の半導体チップ２と接合している面４ａ、ヒートシンクブロック５、ボンディングワイヤ１０およびリードフレーム９の一部を一括して封止している。
半導体チップ２には、パワー半導体素子として、例えば、トレンチゲート型のＩＧＢＴが形成されている。
半導体チップ２は、図１に示すように、半導体基板１５の表面１５ａ上に、層間絶縁膜１７を介して、Ａｌ金属層としてのＡｌ電極１９が形成されている。Ａｌ電極１９は、層間絶縁膜１７に形成されたコンタクトホール１８を介してＰ型層１３およびＮ＋型層１４と電気的に接続されている。Ａｌ電極１９の上にはＮｉ層２０が形成されている。また、図１中には示されていないが、このＮｉ層２０に半田６ｂ（図５参照）が接合されている。
ここで、Ａｌ電極１９は、半導体基板表面１５ａに垂直な方向（図中上下方向）で、半導体基板表面１５ａに近い側（図中下側）の第１のＡｌ金属層１９ａと、半導体基板表面１５ａに遠い側（図中上側）の第２のＡｌ金属層１９ｃとに分かれており、これらの間に、第１、第２のＡｌ金属層１９ａ、１９ｃよりも薄い異種材質層１９ｂが配置されている。なお、第１、第２のＡｌ金属層１９ａ、１９ｃが、それぞれ、特許請求の範囲に記載の第１、第２の層に相当する。
第１、第２のＡｌ金属層１９ａ、１９ｃは、Ａｌ単体金属もしくはＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等のＡｌ合金で構成されており、同じ材料で構成されている。なお、Ａｌ単体金属もしくはＡｌ合金が主成分であれば、これらの金属材料に他の材料が含まれていても良い。
また、図中上側の第２のＡｌ金属層１９ｃは、図中下側の第１のＡｌ金属層１９ａよりも薄く、第２のＡｌ金属層１９ｃ中に存在するＡｌ結晶粒４１、４２の粒径は、第１のＡｌ金属層１９ａ中に存在する結晶粒５１、５２の粒径よりも小さくなっている。また、第１のＡｌ金属層１９ａと第２のＡｌ金属層１９ｃとの間における結晶界面は、コンタクトホール１８を含む層間絶縁膜１７の表面と比較して、平坦であり、半導体基板表面１５ａに略平行となっている。
異種材質層１９ｂは、Ａｌ電極１９を構成するＡｌ単体金属もしくはＡｌ合金とは異なる材質、例えば、ＴｉやＷ等の金属で構成されたものである。本実施形態では、金属材料で構成されているので、第１、第２のＡｌ金属層１９ａ、１９ｃ間での導電性が確保されている。
また、本実施形態では、Ａｌ電極１９の厚さは、２μｍよりも厚く、例えば、Ａｌ電極１９の層間絶縁膜１７上での総厚さが５μｍ程度に対して、第１、第２のＡｌ金属層１９ａ、１９ｃは、それぞれ、３μｍ、２μｍであり、異種材質層１９ｂは、１０〜１００ｎｍである。また、Ｎｉ層２０の厚さは、平均５μｍ程度（３〜７μｍの範囲）であり、半田６ｂの厚さは、１００μｍ程度である。
次に、上記した構造の半導体装置１の製造方法を説明する。図２（ａ）〜（ｄ）、図３（ａ）、（ｂ）、（ｃ）に本実施形態の半導体装置の製造工程を示す。
まず、半導体チップ２を形成する工程を行う。この工程では、図６を参照して説明すると、Ｐ＋型層１１と、Ｎ−型層１２と、Ｐ型層１３と、Ｎ＋型層１４とを備える半導体基板１５を用意する。そして、半導体基板１５の表面１５ａからＰ型層１３を貫通し、Ｎ−型層１２に到達する深さのトレンチを形成し、トレンチ内にゲート絶縁膜を介して、ゲート電極１６を形成する。その後、半導体基板１５の表面上に層間絶縁膜１７を形成する。層間絶縁膜１７を形成した後、図２（ａ）に示すように、層間絶縁膜１７にコンタクトホール１８を形成する。
続いて、図２（ｂ）に示すように、リフロスパッタもしくは高温スパッタにより、半導体基板１５（層間絶縁膜１７）の表面上に、主としてＡｌ単体金属もしくはＡｌ合金からなる第１のＡｌ金属層１９ａを、層間絶縁膜１７上での膜厚が３μｍとなるように、形成する工程を行う。
リフロスパッタの場合では、スパッタリングにより、第１のＡｌ金属層１９ａを形成した後、第１のＡｌ金属層１９ａを加熱することで、第１のＡｌ金属層１９ａを平坦化する。このとき、スパッタリング条件を、例えば、Ａｒ雰囲気下で、Ａｒ圧を０．９Ｐａ、温度を１５０℃とする。また、その後の加熱では、例えば、４１５℃、１８０秒とする。
一方、高温スパッタの場合では、第１のＡｌ金属層１９ａを平坦化させながら堆積させる。このとき、スパッタリング条件を、例えば、Ａｒ雰囲気下で、Ａｒ圧を０．９Ｐａ、温度を３００〜３５０℃とする。
続いて、図２（ｃ）に示すように、第１のＡｌ金属層１９ａの表面に、直接、スパッタリングにより、ＴｉもしくはＷ等の金属を薄く堆積させることで、膜厚が１０〜１００ｎｍである異種材質層１９ｂを形成する工程を行う。このとき、スパッタリング条件を、例えば、Ａｒ雰囲気下で、Ａｒ圧を０．９Ｐａ、温度を２７０℃とする。このように、ＴｉもしくはＷのスパッタ時では、第１のＡｌ金属層１９ａの形成時の圧力を保ったまま、連続的にスパッタする。
続いて、図２（ｄ）に示すように、異種材質層１９ｂの表面に、直接、スパッタリングにより、第１のＡｌ金属層１９ａと同じ材料からなる第２のＡｌ金属層１９ｃを形成する工程を行う。このとき、スパッタリング条件を、例えば、Ａｒ雰囲気下で、Ａｒ圧を０．９Ｐａ、温度を１５０℃とする。
このように、第２のＡｌ金属層１９ｃを形成するときでは、形成時の温度を、第１のＡｌ金属層１９ａを形成するときよりも、低くする。これは、第１のＡｌ金属層１９ａを平坦化しているので、この上に形成する第２のＡｌ金属層１９ｃに対して、特に、平坦化処理を施す必要がないことと、形成時の温度が低いほど、結晶粒の成長が起こりにくく、結晶粒の粗大化を抑制できるからである。なお、第２のＡｌ金属層１９ｃを形成するときの温度を、第１のＡｌ金属層１９ａを形成するときと同じ高温としても良い。
また、この工程では、異種材質層１９ｂによって、第１のＡｌ金属層１９ａ中に存在するＡｌ結晶粒と遮断されるため、異種材質層１９ｂの表面上でＡｌ結晶粒が新たに形成されることとなるので、第２のＡｌ金属層１９ｃ中に存在するＡｌ結晶粒４１、４２は、第１のＡｌ金属層１９ａ中に存在するＡｌ結晶粒５１、５２よりも粒径が小さい。
このようにして、第１のＡｌ金属層１９ａと、異種材質層１９ｂと、第２のＡｌ金属層１９ｃとが積層された構造のＡｌ電極１９が形成される。
続いて、図１に示すように、Ａｌ電極１９上に、無電界めっき法により、Ｎｉ層２０を形成する。その後、ダイシング工程等を経ることで、半導体チップ２が完成する。
続いて、半導体チップ２をヒートシンク３、４およびヒートシンクブロック５と接合し、封止用樹脂７により封止する工程を行う。
すなわち、図３（ａ）に示すように、下側ヒートシンク３の上面に、半導体チップ２とヒートシンクブロック５とを半田付けする工程を行う。この場合、下側ヒートシンク３の上面に半田箔８を介してチップ２を積層すると共に、このチップ２の上に半田箔８を介してヒートシンクブロック５を積層する。この後、加熱装置（リフロー装置）によって半田箔８を溶融させてから、硬化させる。なお、半田としては、例えばＳｎ系Ｐｂフリー半田を用いることができる。
続いて、図３（ｂ）に示すように、チップ２の制御電極とリードフレーム９とをワイヤーボンディングする工程を行う。これにより、例えばＡｌやＡｕ等製のワイヤー１０によってチップ２の制御電極とリードフレーム９とが接続される。
次いで、図３（ｃ）に示すように、ヒートシンクブロック５の上に上側ヒートシンク４を半田付けする工程を行う。ヒートシンクブロック５の上に半田箔８を介して上側ヒートシンク４を載せる。そして、加熱装置によって半田箔８を溶融させてから、硬化させる。
そして、図示しない成形型を使用して、ヒートシンク３、４の隙間および外周部に封止用樹脂７を充填する工程（モールド工程）を行う。これにより、図５に示すように、ヒートシンク３、４の隙間および外周部等が樹脂７で充填封止され、半導体装置１が完成する。
次に、本実施形態の主な特徴について説明する。
本実施形態では、Ａｌ電極１９を形成する際、図２（ｂ）に示す工程で、第１のＡｌ金属層１９ａを形成した後、図２（ｃ）に示す工程で、異種材質層１９ｂを形成し、図２（ｄ）に示す工程で、第２のＡｌ金属層１９ｃを形成することで、Ａｌ電極１９を形成するようにしている。
ここで、主としてＡｌ単体金属もしくはＡｌ合金からなるＡｌ金属層を徐々に成長させて所望の厚さのＡｌ電極１９を形成する場合では、Ａｌ金属層を厚くするにつれ、Ａｌ金属層を構成するＡｌ結晶粒が成長する。このため、単に、連続してＡｌ金属層を成長させることで、従来よりも厚いＡｌ電極１９を形成した場合では、Ａｌ結晶粒が粗大化してしまう。
これに対して、本実施形態では、Ａｌ金属層を形成する途中で、異種材質層１９ｂを形成することで、第１のＡｌ金属層１９ａ中のＡｌ結晶の連続性を断ち切っている。すなわち、結晶粒５１、５２の成長を止めている。その後、改めて、第２のＡｌ金属層１９ｃを形成しているので、異種材質層１９ｂの表面上でＡｌ結晶粒を新たに形成させることができる。なお、単に、Ａｌ金属層の形成を止めて、再び、形成を開始するだけでは、結晶粒の成長を止めることはできない。
このとき、第２のＡｌ金属層１９ｃは、Ａｌ電極１９全体の厚さよりも薄く、例えば、２μｍである。したがって、本実施形態によれば、単に、連続してＡｌ金属層を成長させて、本実施形態と同じ厚さのＡｌ電極を形成した場合と比較して、Ａｌ電極１９の最表面に位置するＡｌ結晶粒４１、４２を小さくできる。図４に、図２（ｄ）に示す工程を行った後の第２のＡｌ金属層１９ｃの表面を示す。なお、図４が示す領域の広さは、図８に示す領域の広さと同程度である。
このため、本実施形態では、図４に示すように、第２のＡｌ金属層１９ｃの表面を真上から見たときにおいて、第２のＡｌ金属層１９ｃの表面での結晶面方位が、（１００）面、（３２１）面、または、（３１１）面等のＮｉ層が形成され難い結晶面方位であるＡｌ結晶粒４１（図中の斜線領域）の１つの大きさが、図８に示される、単に、連続してＡｌ金属層を成長させたときのＡｌ結晶粒３１と比較して小さくなっている。
この結果、Ａｌ電極１９を形成した後のＮｉ層２０を形成するときでは、Ｎｉ層が形成され難い結晶面方位であるＡｌ結晶粒４１上に、Ｎｉ層が直接形成されなくても、そのＡｌ結晶粒４２の周囲からのＮｉ層の成長により、この領域４１をＮｉ層２０で覆うことが可能となるため、均一の膜厚のＮｉ層２０を形成できる。
要するに、本実施形態では、第２のＡｌ金属層１９ｃの厚さを、従来におけるＡｌ電極の厚さと同じ大きさにしているので、第２のＡｌ金属層１９ｃ中に存在するＡｌ結晶粒を、従来の結晶粒と同程度の大きさにすることができる。すなわち、Ａｌ電極１９の最表面に存在する結晶粒の大きさを、結晶面方位によるＮｉ層の形成し難さの影響を無視できる大きさにできる。この結果、無電解めっき法により、Ａｌ電極１９の表面に、均一な膜厚のＮｉ層２０を形成することができる。
（他の実施形態）
（１）第１実施形態では、異種材質層１９ｂとして、ＴｉやＷ等の金属で構成された金属層を形成する場合を例として説明したが、この代わりに、Ａｌを主成分とするＡｌ酸化膜を形成することもできる。ただし、この場合、Ａｌ酸化膜の膜厚を、第１、第２Ａｌ金属層１９ａ、１９ｃ間の導電性を確保できるように、きわめて薄くする。例えば、膜厚を２０〜３０ｎｍとする。
また、Ａｌ酸化膜の形成方法としては、例えば、第１のＡｌ金属層１９ａの表面に対して、酸素プラズマ処理を施すことで、第１のＡｌ金属層１９ａの表面を酸化させる方法や、第１のＡｌ金属層１９ａの表面を自然酸化させる方法を採用できる。
酸素プラズマ処理を施す場合では、第１のＡｌ金属層１９ａをスパッタリングで形成した後、同じスパッタ装置内で、例えば、酸素と窒素の混合雰囲気下で、酸素と窒素の混合圧を０．９Ｐａとして、第１のＡｌ金属層１９ａの形成時の圧力を保ったまま、酸素プラズマ処理を施せば良い。
また、自然酸化させる場合では、第１のＡｌ金属層１９ａをスパッタリングで形成した後、スパッタ装置内に、大気を導入することで、第１のＡｌ金属層１９ａの表面を大気暴露させればよい。
なお、スパッタ装置内を、例えば１５０℃の高温にした状態で酸素を導入すること、並びに、低圧に保ったまま、酸素を導入することで、第１のＡｌ金属層１９ａの表面を自然酸化させても良い。また、第１のＡｌ金属層１９ａの表面を酸化させる方法の代わりに、第１のＡｌ金属層１９ａの表面に、Ａｌ酸化膜を堆積させても良い。
（２）第１実施形態では、第２のＡｌ金属層１９ｃを第１のＡｌ金属層１９ａよりも薄く形成していたが、均一な膜厚のＮｉ層２０が形成できれば、両者を同じ厚さにしたり、反対に、第１のＡｌ金属層１９ａを第２のＡｌ金属層１９ｃよりも薄く形成したりすることもできる。どちらの場合においても、単に、Ａｌ金属層を連続的に成長させてＡｌ電極１９を形成するときと比較して、Ａｌ電極の最表面に存在する結晶粒の粒径を小さくできるからである。
ただし、Ａｌ電極１９の最表面に位置するＡｌ結晶粒４１、４２をより小さくするという観点では、第２のＡｌ金属層１９ｃを第１のＡｌ金属層１９ａよりも薄く形成することが好ましい。
（３）上記した各実施形態では、スパッタ法により、Ａｌ電極１９を形成する場合を例として説明したが、スパッタ法の代わりに蒸着法によりＡｌ電極１９を形成することもできる。
（４）上記した各実施形態では、Ａｌ電極１９を２層に分けた場合を例として説明したが、２層に限らず、３層以上に分けても良い。
（５）上記した各実施形態では、パワー半導体素子としてのＩＧＢＴが半導体チップ２に形成されている半導体装置において、本発明を適用する場合を例として説明したが、ＩＧＢＴの代わりに、パワー半導体素子としてのダイオードが半導体チップ２に形成されている半導体装置においてにも本発明を適用できる。
また、上記した各実施形態では、ヒートシンク３、４間に半導体チップ２を１個挟むように構成したが、これに限られるものではなく、２個以上のチップ（または２種類以上のチップ）を挟んだ構成とすることもできる。また、上記した各実施形態では、モールド樹脂７を備える半導体装置を例として説明したが、モールド樹脂７は省略されていても良い。
すなわち、本発明は、半導体素子が形成された半導体基板の表面上に、半導体素子と電気的に接続されたＡｌ金属層およびＮｉ層が順に形成されている半導体チップと、半導体チップのＮｉ層上に配置され、半田を介して、Ｎｉ層と接合された導体部材とを備え、Ａｌ金属層を厚くした場合に、Ａｌ金属層中のＡｌ結晶粒が粗大化することで、Ｎｉ層の形成のしやすさに結晶異方性が生じる半導体装置全般において、適用可能である。
本発明の第１実施形態における半導体装置の部分断面図である。 図１に示す半導体装置の製造工程を示す図である。 図２に続く半導体装置の製造工程を示す図である。 図１中の半導体装置におけるＡｌ電極１９の表面を真上から見たときの図である。 従来および本発明の各実施形態における半導体装置の断面図である。 従来における半導体装置の部分拡大断面図である。 課題を説明するための半導体装置の部分断面図である。 課題を説明するための半導体装置中のＡｌ電極の平面図である。
符号の説明
１…半導体装置、２…半導体チップ、３…下側ヒートシンク、
４…上側ヒートシンク、５…ヒートシンクブロック、６…半田、
７…封止用樹脂、９…リードフレーム、１０…ボンディングワイヤ、
１１…Ｐ＋型基板、１２…Ｎ−型層、１３…Ｐ型層、１４…Ｎ＋型層、
１５…半導体基板、１６…ゲート電極、１７…層間絶縁膜、
１８…コンタクトホール、１９…Ａｌ電極、
１９ａ…第１のＡｌ金属層、１９ｂ…異種材質層、１９ｃ…第２のＡｌ金属層、
２０…Ｎｉメッキ層。

Claims (7)

  1. 半導体素子が形成された半導体基板（１５）の表面（１５ａ）上に、前記半導体素子と電気的に接続され、ＡｌもしくはＡｌ合金からなるＡｌ金属層（１９）およびＮｉ層（２０）が順に形成されている半導体チップ（２）と、
    前記半導体チップ（２）の前記Ｎｉ層（２０）上に配置され、半田（６ｂ）を介して、前記Ｎｉ層（２０）と接合された導体部材（５）とを備え、
    前記Ａｌ金属層（１９）の表面でのＡｌ結晶粒の結晶面方位が主に（１１１）面となっている半導体装置の製造方法であって、
    前記半導体素子が形成された半導体基板（１５）を用意し、前記半導体基板（１５）の表面（１５ａ）上に、前記半導体素子と電気的に接続された前記Ａｌ金属層（１９）を形成する工程と、
    前記Ａｌ金属層（１９）上に前記Ｎｉ層（２０）を無電解めっき法により形成する工程と、
    前記半導体基板（１５）をチップ化することで、半導体チップ（２）を形成する工程と、
    前記半導体チップ（２）、前記半田（６ｂ）および前記導体部材（５）を用意して、前記半田（６ｂ）により、前記導体部材（５）と前記Ｎｉ層（２０）とを接合する工程とを有する半導体装置の製造方法において、
    前記Ａｌ金属層（１９）を形成する工程は、前記半導体基板（１５）の表面（１５ａ）上に、ＡｌもしくはＡｌ合金からなる第１の層（１９ａ）を形成する工程と、
    前記第１の層（１９ａ）の表面に、前記Ａｌ金属層（１９）の導電性を確保しつつ、前記第１の層中のＡｌ結晶の連続性を断ち切るように、前記第１の層とは材質が異なる異種材質層（１９ｂ）を形成する工程と、
    前記異種材質層（１９ｂ）の表面に、前記第１の層（１９ａ）と同一材料からなる第２の層（１９ｃ）を形成する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記異種材質層（１９ｂ）を形成する工程では、主としてＡｌとは異なる金属で構成される金属層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記異種材質層（１９ｂ）を形成する工程では、前記第１の層（１９ａ）と前記第２の層（１９ｃ）との間での導電性を確保できる厚さであって、Ａｌを主成分とする酸化物からなるＡｌ酸化物層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第１の層（１９ａ）を形成する工程では、スパッタリング法により、第１の層（１９ａ）を形成し、
    前記異種材質層（１９ｂ）を形成する工程では、第１の層（１９ａ）の表面に対して、酸素プラズマ処理を施すことにより、前記Ａｌ酸化物層を形成し、
    前記第２の層（１９ｃ）を形成する工程では、スパッタリング法により、前記第２の層（１９ｃ）を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第１の層（１９ａ）を形成する工程では、スパッタリング法により、第１の層（１９ａ）を形成し、
    前記異種材質層（１９ｂ）を形成する工程では、前記第１の層（１９ａ）の表面を酸素に触れさせて、前記表面を自然酸化させることにより、前記Ａｌ酸化物層を形成し、
    前記第２の層（１９ｃ）を形成する工程では、スパッタリング法により、前記第２の層（１９ｃ）を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 前記第２の層（１９ｃ）を形成する工程では、前記第１の層（１９ａ）を形成するときの温度よりも低温下で、前記第２の層（１９ｃ）を形成することを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記第２の層（１９ｃ）を形成する工程では、前記第２の層（１９ｃ）を、前記第１の層（１９ａ）よりも薄く形成することを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置の製造方法。
JP2006197967A 2006-07-20 2006-07-20 半導体装置の製造方法 Active JP4973046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006197967A JP4973046B2 (ja) 2006-07-20 2006-07-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197967A JP4973046B2 (ja) 2006-07-20 2006-07-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008028079A JP2008028079A (ja) 2008-02-07
JP4973046B2 true JP4973046B2 (ja) 2012-07-11

Family

ID=39118420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197967A Active JP4973046B2 (ja) 2006-07-20 2006-07-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4973046B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3062341A2 (en) 2015-02-26 2016-08-31 Hitachi Power Semiconductor Device, Ltd. Semiconductor device with an electrode structure comprising an aluminium or aluminium alloy layer with {110} texture, method of manufacturing said semiconductor device and power conversion device comprising said semiconductor device
US20210225789A1 (en) * 2017-08-24 2021-07-22 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692929B2 (en) 2009-01-22 2014-04-08 Panasonic Corporation Lens drive device, image-capturing device, and electronic apparatus with shape memory alloy actuator
WO2010092691A1 (ja) 2009-02-16 2010-08-19 トヨタ自動車株式会社 半導体装置
JP2016004877A (ja) * 2014-06-16 2016-01-12 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP2016119393A (ja) 2014-12-22 2016-06-30 三菱電機株式会社 半導体装置およびその製造方法
JP2016162975A (ja) * 2015-03-04 2016-09-05 株式会社東芝 半導体装置
JP2018121050A (ja) * 2017-01-24 2018-08-02 トヨタ自動車株式会社 半導体装置とその製造方法
DE102018101392A1 (de) * 2017-01-24 2018-07-26 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung und verfahren zum herstellen derselben
JP7102723B2 (ja) * 2017-12-19 2022-07-20 株式会社デンソー 半導体装置
US10847647B2 (en) * 2019-03-14 2020-11-24 Cree, Inc. Power semiconductor devices having top-side metallization structures that include buried grain stop layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315427A (ja) * 1991-04-15 1992-11-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH05243229A (ja) * 1992-02-28 1993-09-21 Nec Corp 半導体集積回路装置
JP4083921B2 (ja) * 1998-05-29 2008-04-30 株式会社東芝 半導体装置の製造方法
JP4171355B2 (ja) * 2003-06-23 2008-10-22 株式会社デンソー モールド型パワーデバイス
JP3767585B2 (ja) * 2003-07-11 2006-04-19 株式会社デンソー 半導体装置
JP2005353838A (ja) * 2004-06-10 2005-12-22 Matsushita Electric Ind Co Ltd 半導体記憶装置の製造方法
JP2006179881A (ja) * 2004-11-24 2006-07-06 Tosoh Corp 配線・電極及びスパッタリングターゲット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3062341A2 (en) 2015-02-26 2016-08-31 Hitachi Power Semiconductor Device, Ltd. Semiconductor device with an electrode structure comprising an aluminium or aluminium alloy layer with {110} texture, method of manufacturing said semiconductor device and power conversion device comprising said semiconductor device
US20210225789A1 (en) * 2017-08-24 2021-07-22 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US11652072B2 (en) * 2017-08-24 2023-05-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2008028079A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
JP4973046B2 (ja) 半導体装置の製造方法
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP5093235B2 (ja) 電子部品装置およびその製造方法
JP2009206482A (ja) 半導体装置およびその製造方法
TWI525812B (zh) Power semiconductor device and manufacturing method thereof
US10079155B2 (en) Semiconductor device manufacturing method
JP6102598B2 (ja) パワーモジュール
JP4501533B2 (ja) 半導体装置の製造方法
JPH09298265A (ja) リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置
JP3339552B2 (ja) 半導体装置及びその製造方法
US10490638B2 (en) Semiconductor device and method of manufacturing the same
JP3767585B2 (ja) 半導体装置
US7368380B2 (en) Method of manufacturing semiconductor device
CN103295918A (zh) 一种大功率场效应晶体管铝-金键合过渡片的制备方法
JP2015109292A (ja) 半導体モジュール
JP2005019829A (ja) 半導体装置
JP6429168B2 (ja) パワー半導体装置及びパワー半導体装置の製造方法
JP2010161160A (ja) 半導体発光素子
WO2021229734A1 (ja) 半導体装置および半導体装置の製造方法
JP6427838B2 (ja) 半導体装置
WO2016171122A1 (ja) 半導体装置及びその製造方法
JP3858857B2 (ja) 半導体装置
JP2019125758A (ja) 半導体装置の製造方法
US20230122575A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2022038833A1 (ja) 半導体パワーモジュールおよび半導体パワーモジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090120

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100604

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100708

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Ref document number: 4973046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250