JP2015109292A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2015109292A
JP2015109292A JP2012061501A JP2012061501A JP2015109292A JP 2015109292 A JP2015109292 A JP 2015109292A JP 2012061501 A JP2012061501 A JP 2012061501A JP 2012061501 A JP2012061501 A JP 2012061501A JP 2015109292 A JP2015109292 A JP 2015109292A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor module
electrode
carbide device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012061501A
Other languages
English (en)
Inventor
義幸 中木
Yoshiyuki Nakaki
義幸 中木
井高　志織
Shiori Idaka
志織 井高
中田　修平
Shuhei Nakada
修平 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012061501A priority Critical patent/JP2015109292A/ja
Priority to PCT/JP2012/077940 priority patent/WO2013140654A1/ja
Publication of JP2015109292A publication Critical patent/JP2015109292A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】モールド樹脂で封止される炭化珪素デバイスにおいて、モールド樹脂と炭化珪素デバイスの接合強度を向上させることを目的にする。
【解決手段】金属製のベース板と、裏面に第１電極が形成され、表面に第２電極が形成され、ベース板は第１電極と接合されている炭化珪素デバイスと、炭化珪素デバイスの表面に直接形成され第２電極の周囲を囲む絶縁膜と、炭化珪素デバイスの表面に直接形成され絶縁膜の周囲を囲む下地層と、炭化珪素デバイスと絶縁膜と下地層を封止するモールド樹脂と、を備えている半導体モジュール。モールド樹脂は炭化珪素デバイスの側面を直接被覆している。
【選択図】図１

Description

この発明は、半導体モジュールに関し、特に炭化珪素デバイスを備えた半導体モジュールの素子構造に関するものである。
パワー半導体デバイスでは沿面放電に起因して素子に破壊が生じる。素子の破壊を抑制するために、特許文献１の炭化珪素半導体装置では、炭化珪素チップの側面に導体層を設けている。特許文献２の電力用半導体装置は、能動領域とその外周部にガードリングおよびチャネルストッパと、このチャネルストッパと接するアルミ電極を有する電解緩和領域を備えている。特許文献３は、ダイシング端部に近いエリアでメタライズすることで、半導体装置の耐圧向上を図っている。
特開２００９−２２４６４１号公報 特開２００９− ２１２８５号公報 特開２００７−２６６１２３号公報
炭化珪素は、珪素と異なり、自然酸化膜が形成されにくいため、モールド樹脂とチップ端面部との密着強度が低い。本願は、モールド樹脂で封止される炭化珪素デバイスにおいて、モールド樹脂と炭化珪素デバイスの接合強度を向上させることを目的にする。
本願に関わる半導体モジュールは、金属製のベース板と、裏面に第１電極が形成され、表面に第２電極が形成され、ベース板は第１電極と接合されている炭化珪素デバイスと、炭化珪素デバイスの表面に直接形成され第２電極の周囲を囲む絶縁膜と、炭化珪素デバイスの表面に直接形成され絶縁膜の周囲を囲む下地層と、炭化珪素デバイスと絶縁膜と下地層を封止するモールド樹脂と、を備え、モールド樹脂は炭化珪素デバイスの側面を直接被覆している。
炭化珪素基板の表面とモールド樹脂を直接接触させないことで、炭化珪素デバイスとモールド樹脂間の接合強度の向上が図れ、炭化珪素パワーモジュールの機械的信頼性が向上する。
本発明に係わる半導体モジュールの全体図である。 本発明の実施の形態１による炭化珪素デバイスを示す平面図と断面図である。 本発明の実施の形態１による炭化珪素デバイスを示す平面図と断面図である。 本発明の実施の形態２による炭化珪素デバイスを示す平面図と断面図である。 本発明の実施の形態３による炭化珪素デバイスを示す平面図と断面図である。 本発明の実施の形態４による炭化珪素デバイスを示す断面図である。
以下に本発明にかかる半導体モジュールの実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の既述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
実施の形態１．
本願に関わる半導体モジュールの断面構造を図１に示す。半導体モジュール１００は、保護層５、下地層６、モールド樹脂１０、リード電極１１、ベース板１２、炭化珪素デバイス２０などから構成されている。炭化珪素デバイス２０の表面と裏面には、それぞれ、アノード電極２と裏面電極４が形成されている。炭化珪素デバイス２０と金属製のベース板１２は、はんだ１３によって接合されている。炭化珪素デバイス２０にはリードボンドやはんだ等の手段でリード電極１１が接続されている。ベース板１２よりも上の構成部材はエポキシ系のモールド樹脂１０で封止されている。モールド樹脂１０には、例えば、多官能型エポキシ樹脂あるいはガラス転移点１５０℃以上のエポキシ樹脂が用いられる。
保護層５と下地層６が形成された炭化珪素デバイス２０の構造をさらに詳細に説明する。図２は実施の形態１に係る炭化珪素デバイス２０を示す平面図と断面図である。下部に示した断面図は上部に示した平面図のＡ−Ｂ断面である。ここに示された炭化珪素デバイス２０は、電流を基板の垂直方向に通電する縦型のダイオードを表しているが、他の能動デバイス、横型デバイスでも同様に本発明は適用できる。炭化珪素デバイス２０は、ｎ型不純物を比較的高濃度に含んだ炭化珪素バルク基板（ウエハ）を用いて作製される。炭化珪素バルク基板にはｎ型不純物を比較的低濃度に含んだ炭化珪素ドリフト層を形成する。
炭化珪素基板１の表面に形成されるアノード電極２は、アノード層２ａと電極層３から構成される。アノード層２ａは、チタン、モリブデン、ニッケル等からなる薄膜で構成される。アノード層２ａの上にはボンディングパッドとして、アルミ、銅等からなる電極層３が形成されている。裏面電極４は金属シリサイド膜とメタライズ膜とで構成される。ニッケルシリサイド等の金属シリサイド膜は炭化珪素基板１の裏面を覆い、オーミック電極となる。金属シリサイド膜は、はんだ接合に適したメタライズ膜で覆われている。
電極層３にはリード電極１１が接続されている。電極層３の周囲には耐圧構造の保護と共に、電気的な特性安定化のために例えばポリイミド樹脂からなる保護層５を形成している。絶縁性材料からなる保護層５の下部には必要に応じて酸化珪素や窒化珪素等からなる誘電体層を形成してもよい。電極層３の下部に配置しているアノード層２ａの周辺には耐圧構造としてｐ型不純物層１４が形成されている。
下地層６は、炭化珪素基板１の表面で、保護層５の周辺から炭化珪素基板１の端部におよぶ領域に設けられている。下地層６は、チタン、モリブデン、ニッケル、アルミ、銅等の金属材料、あるいは、その酸化物、窒化物を好適に使用することができる。貴金属は、モールド樹脂との密着性を得ることが難しいため、下地層には適していない。下地層６の厚さは例えば２０ｎｍ〜２０μｍ程度である。下地層６を設けることで炭化珪素基板１の表面とモールド樹脂１０が直接接合することを避けることができる。実施の形態１では、炭化珪素基板１の表面は、アノード層２ａ、保護層５および下地層６によって完全に被覆されていて、露出している部分が無い。
我々は、この構成とすることでモールド樹脂１０と炭化珪素デバイス２０との接合強度が向上し、機械的な信頼性が向上することを見出した。この効果はシリコンデバイスでは顕著には発現しなかった。炭化珪素の単体より、金属、あるいは、その酸化物または窒化
物を介在させる方が、モールド樹脂に対する接合強度は数割向上する。特に、機械加工され鏡面を有する炭化珪素基板１は表面処理が重要である。下地層６を形成することで電気的不具合が生じないことは検証済みである。
次に、炭化珪素デバイス２０の製造方法を説明する。低抵抗の炭化珪素ウエハを準備し、主面上にｎ型半導体や、耐圧構造となるｐ型不純物層を形成する。ウエハの裏面には例えばニッケルシリサイド膜からなるオーミック電極９を形成する（図３参照）。次に、スパッタリング法により、表面に厚さ２０〜８００ｎｍのチタン膜を形成し、所望の形状にパターニングする。アノード層２ａと下地層６を同一の膜から形成することも可能であるため、ここでは、１回のリソグラフィでアノード層２ａと下地層６をチタン膜で形成した。
図３はアノード層２ａと下地層６を所望の形状に作製したウエハ２１の断面図を示す。この段階では、下地層６は隣接するチップの下地層と一体化している。その後、ショットキー障壁の高さを安定化するために、不活性ガス雰囲気中あるいは真空中で、４００〜７００℃、より望ましくは４５０〜５００℃のアニールを実施する。ウエハ２１の表面２１ａには、厚さ２〜２０μｍのアルミニウムまたは銅等で構成される電極層３を形成する。必要に応じて窒化珪素からなる誘電体層を形成する。電極層３の周囲には電気的安定化等のために、厚さ３〜２０μｍのポリイミド樹脂層をスピンコートなどの方法を活用して形成する。このため、保護層５は先端が鉤状に曲がっている。
この後、例えばブレードダイシングやレーザダイシングによりウエハ２１はチップ化される。下地層６は隣接チップに亘って形成されているため、完成したチップ端にまで下地層６が形成されていることになる。薄膜からなる下地層６はブレードダイシングの品質に影響を与えない。例えばチップ端でのチッピング量の増加を伴わないため、通常の炭化珪素の加工条件での作製が可能である。
能動型デバイスでも制作方法の基本は同じである。まず必要な不純物層を形成する。駆動電極、層間誘電体、オーミック電極等を形成したあと、表面の電極を形成する。下地層６は単独で形成することも可能であるし、電極層３の下部に配置されるチタン層、タンタル層やその窒化物層などを用いることも可能である。
半導体モジュール１００は、シリコンモジュールと同様に、ベース板１２とリード電極１１を炭化珪素デバイス２０に接合した後に、例えばエポキシ樹脂のモールド材に封入し、最終加工をすることで完成する。モールド材料は多岐にわたってあるものの、炭化珪素に対して各種金属膜、およびその酸化物や窒化物はモールド材料との接合強度を向上できるため、半導体モジュールの構成はモールド工程に依存することはない。
以上説明した半導体モジュールによれば、モールド樹脂と炭化珪素デバイスとの接合強度の向上が図れ、機械的な信頼性の向上を図ることができる。また、下地層６を形成することは、特段のプロセス増加と、プロセス条件の向上を要求しないため、コスト増加を招かない。
実施の形態２．
図４は実施の形態２に係る炭化珪素デバイス２０を示す平面図と断面図である。上部に示した平面図のＡ−Ｂ断面を下部の断面図に示す。テーパ部５０は炭化珪素デバイスの表側の外周端に形成されている。炭化珪素基板１の表面には下地層６がチップ端部まで配置されている。炭化珪素デバイスウエハとしては実施の形態１と同様であり、チップに分離する際にテーパ部５０を形成する。先端がテーパ形状に相当する形状を有する砥石をもってテーパ加工した後、ダイシング加工を実施することで炭化珪素デバイスは完成する。
実施の形態２によれば、炭化珪素基板の機械加工されていないチップ端まで下地層６が配置されているため、実施の形態１と同様に接着強度を高められ、さらに応力が高くなるチップ端部で応力分散できるため、更なる機械的な信頼性向上が図れる。
実施の形態３．
図５は実施の形態３に係る炭化珪素デバイス２０を示す平面図と断面図である。上部に示した平面図のＡ−Ｂ断面を下部の断面図に示す。実施の形態１および実施の形態２では、炭化珪素基板１の表面露出を完全に避けた。この発明では、炭化珪素デバイスがチップ端に下地層６を有することが重要である。炭化珪素基板の外周部で、アノード層２ａの未被覆部分の半分を覆うことでも下地層６を配置していない半導体モジュールに比べて機械特性が向上する。さらには、チップ端全体に亘って下地層６を連続して形成しているが、分断されていても顕著な効果の低減はない。また下地層６は単一材料に限らず例えば、電極層３と下地層６との複数層から形成されていてもよい。
実施の形態４．
図６は実施の形態４に係る炭化珪素デバイス２０の構成を示す断面図である。下地層６に窪み７が形成されている。窪み７はチップ端を周回する形状でも良いし、離散したドットでもよい。窪み７は下地層６を形成する前に炭化珪素基板１に形成する。窪み７は、トレンチ構造がデバイス構造に必要になる場合があるので、トレンチ作製時に形成するのが簡便である。また、保護層５に凹凸８を形成することも考えられる。凹凸８は、ポリイミドからなる保護層５の形成を２回実施する方法で簡便に形成することができる。実施の形態４によれば、接合面積の増加伴う接合強度の向上により、更なる機械的な信頼性向上が図れる。
半導体モジュール１００は炭化珪素デバイスを用いているため、その特徴を生かすべくシリコンの時と比較してより高温で動作させることになる。炭化珪素デバイスを搭載する半導体モジュールにおいては、半導体モジュールとしてより高い信頼性が求められるため、高信頼の半導体モジュールを実現するという本発明のメリットはより効果的なものとなる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 炭化珪素基板、２ アノード電極、２ａ アノード層、３ 電極層、４ 裏面電極、５ 保護層、６ 下地層、７ 窪み、８ 凹凸、９ オーミック電極、１０ モールド樹脂、１１ リード電極、１２ ベース板、１３ はんだ、２０ 炭化珪素デバイス、５０ テーパ部、１００ 半導体モジュール

Claims (10)

  1. 金属製のベース板と、
    裏面に第１電極が形成され、表面に第２電極が形成され、前記ベース板は前記第１電極と接合されている炭化珪素デバイスと、
    前記炭化珪素デバイスの表面に直接形成され前記第２電極の周囲を囲む絶縁膜と、
    前記炭化珪素デバイスの表面に直接形成され前記絶縁膜の周囲を囲む下地層と、
    前記炭化珪素デバイスと前記絶縁膜と前記下地層を封止するモールド樹脂と、を備え、
    前記モールド樹脂は前記炭化珪素デバイスの側面を直接被覆していることを特徴とする半導体モジュール。
  2. 前記第２電極の外周部と前記絶縁膜の内周部は直接接触していることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記絶縁膜の外周部と前記下地層の内周部が直接接触していることを特徴とする請求項２に記載の半導体モジュール。
  4. 前記炭化珪素デバイスの表面側の外周端はテーパ形状を有していることを特徴とする請求項２に記載の半導体モジュール。
  5. 前記絶縁性膜の外周部と前記下地層の内周部の間に間隔が設けられていることを特徴とする請求項２に記載の半導体モジュール。
  6. 前記絶縁膜は凹凸が設けられていることを特徴とする請求項２に記載の半導体モジュール。
  7. 前記下地層は窪みが設けられていることを特徴とする請求項２に記載の半導体モジュール。
  8. 前記下地層は、チタン、モリブデン、ニッケル、アルミまたは銅からなることを特徴とする請求項２に記載の半導体モジュール。
  9. 前記下地層は、チタン、モリブデン、ニッケル、アルミ、または銅の酸化物からなることを特徴とする請求項２に記載の半導体モジュール。
  10. 前記下地層は、チタン、モリブデン、ニッケル、アルミ、または銅の窒化物からなることを特徴とする請求項２に記載の半導体モジュール。
JP2012061501A 2012-03-19 2012-03-19 半導体モジュール Pending JP2015109292A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012061501A JP2015109292A (ja) 2012-03-19 2012-03-19 半導体モジュール
PCT/JP2012/077940 WO2013140654A1 (ja) 2012-03-19 2012-10-30 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012061501A JP2015109292A (ja) 2012-03-19 2012-03-19 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2015109292A true JP2015109292A (ja) 2015-06-11

Family

ID=49222143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012061501A Pending JP2015109292A (ja) 2012-03-19 2012-03-19 半導体モジュール

Country Status (2)

Country Link
JP (1) JP2015109292A (ja)
WO (1) WO2013140654A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010985A (ja) * 2015-06-17 2017-01-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078167B (zh) 2015-08-27 2020-07-17 新电元工业株式会社 宽带隙半导体装置以及宽带隙半导体装置的制造方法
CN113257888A (zh) * 2021-03-31 2021-08-13 华为技术有限公司 一种功率半导体器件、封装结构及电子设备
CN113421875B (zh) * 2021-06-23 2024-02-20 华北电力大学 一种压接型高压大功率芯片结构及功率器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193263A (ja) * 1986-02-20 1987-08-25 Fujitsu Ltd 樹脂封止型半導体装置
JP2002141443A (ja) * 2000-11-07 2002-05-17 Toshiba Corp 半導体装置
JP2004207618A (ja) * 2002-12-26 2004-07-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2006210569A (ja) * 2005-01-27 2006-08-10 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006206721A (ja) * 2005-01-27 2006-08-10 Kansai Electric Power Co Inc:The 高耐熱合成高分子化合物及びこれで被覆した高耐電圧半導体装置
JP4535151B2 (ja) * 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010985A (ja) * 2015-06-17 2017-01-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2013140654A1 (ja) 2013-09-26

Similar Documents

Publication Publication Date Title
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
JP5621334B2 (ja) 半導体装置および半導体装置の製造方法
JP2017079324A (ja) 半導体装置および半導体装置の製造方法
US10115798B2 (en) Semiconductor device and method of manufacturing the same
JP6416934B2 (ja) 半導体装置およびその製造方法、並びに半導体モジュール
JP2007019412A (ja) 半導体装置およびその製造方法
JP2014103425A (ja) 電力用半導体装置
JP5943819B2 (ja) 半導体素子、半導体装置
JP6347309B2 (ja) 半導体装置および半導体装置の製造方法
JP2006173437A (ja) 半導体装置
US9991212B2 (en) Semiconductor device
JP2015109292A (ja) 半導体モジュール
JP7258124B2 (ja) 半導体装置および半導体モジュール
CN108074897A (zh) 在半导体部分的相反侧上具有金属化结构的半导体装置
JP6027511B2 (ja) 半導体装置
JP2012256662A (ja) 半導体素子および半導体装置
US20180158762A1 (en) Semiconductor device
US20190214271A1 (en) Semiconductor device
JPH1154747A (ja) 半導体装置と半導体モジュール
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
JP7149907B2 (ja) 半導体装置および半導体素子
JP5656889B2 (ja) 半導体装置及びこれを備えた半導体モジュール
JP2007305906A (ja) ダイオード
JP2013042071A (ja) 半導体装置