CN113421875B - 一种压接型高压大功率芯片结构及功率器件 - Google Patents
一种压接型高压大功率芯片结构及功率器件 Download PDFInfo
- Publication number
- CN113421875B CN113421875B CN202110696913.1A CN202110696913A CN113421875B CN 113421875 B CN113421875 B CN 113421875B CN 202110696913 A CN202110696913 A CN 202110696913A CN 113421875 B CN113421875 B CN 113421875B
- Authority
- CN
- China
- Prior art keywords
- chip
- power
- straight line
- power chip
- voltage high
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002788 crimping Methods 0.000 title claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 11
- 230000005684 electric field Effects 0.000 abstract description 32
- 238000009413 insulation Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 38
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005290 field theory Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种压接型高压大功率芯片结构，所述功率芯片结构包括：芯片半导体和四个金属保护层结构；四个所述金属保护层结构分别设置在所述芯片半导体的终端区结构的四个倒角区域。本发明的压接型高压大功率芯片结构在电场强度集中区域，即芯片半导体的终端区结构的四个倒角区域设置金属保护层结构，以改善压接型高压大功率芯片结构的电场分布，提升外部封装整体的绝缘能力。
Description
技术领域
本发明涉及半导体器件结构技术领域，特别是涉及一种压接型高压大功率芯片结构及功率器件。
背景技术
压接型高压大功率器件是高压直流装备的核心器件，而压接型高压大功率器件的绝缘问题是制约器件能否正常工作的核心问题。
相比于焊接型高压大功率器件，芯片通过长金属柱状电极引到芯片外侧，根据电磁场理论，在高压情况下将会在长金属柱状电极和芯片终端高掺杂区域引入杂散电容。
针对压接型高压大功率器件，由于受到器件封装中长金属柱状电极所引入的杂散电容的影响，芯片终端区域原有的电场分布被改变，导致芯片终端区域边缘的电场大大增加，甚至随着施加电压的增加，原有最大电场由芯片内部转移到芯片表面，从而导致芯片表面易发生沿面闪络或击穿，成为绝缘的薄弱环节，这将大大降低器件整体的耐压能力。也就是说随着压接型高压功率器件电压等级的提升，外部封装结构对于芯片内部电场的影响越来越大，导致芯片内部最大电场位置发生转移，这将会导致原有的芯片终端区耐压设计失效，无法起到有效的保护作用，同时由于芯片表面绝缘能力相比于芯片体内较弱，非常容易发生放电现象，从而导致绝缘的老化以及器件失效。加之放电随机性较大，会导致芯片的绝缘参数的不一致性，导致器件整体耐压能力的不稳定性。
如何改善压接型高压大功率器件内的电场分布，提高器件整体耐压能力，成为一个亟需解决的技术问题。
发明内容
本发明的目的是提供一种压接型高压大功率芯片结构及功率器件，以改善压接型高压大功率器件内的电场分布，提高器件整体耐压能力。
为实现上述目的，本发明提供了如下方案：
本发明提供一种压接型高压大功率芯片结构，所述功率芯片结构包括：芯片半导体和四个金属保护层结构；
四个所述金属保护层结构分别设置在所述芯片半导体的终端区结构的四个倒角区域。
可选的，所述金属保护层结构为U型金属保护层结构。
可选的，所述U型金属保护层结构的横截面为由第一直线、第二直线、第三直线和圆弧曲线围成的封闭区域；
所述第一直线的一端与所述第二直线的一端直角连接，所述第二直线的另一端与所述第三直线的一端直角连接，所述第一直线的另一端与所述圆弧曲线的一端连接，所述圆弧曲线的另一端与所述第三直线的另一端连接。
可选的，所述圆弧曲线的弧度与所述终端区结构的四个倒角的弧度相同。
可选的，所述金属保护层结构的厚度在100微米到200微米之间。
可选的，所述芯片半导体包括有源区元胞结构和终端区结构，所述终端区结构设置在所述有源区元胞结构的外部。
可选的，所述终端区结构包括半导体衬底、设置在所述半导体衬底上的半导体终端结和截止环，及覆盖在所述半导体衬底、所述半导体终端结和所述截止环上的钝化层；
所述金属保护层结构设置在所述钝化层上与所述截止环的四个角的位置所对应的位置。
可选的，所述有源区元胞结构的上部设置有有源区金属层。
一种压接型高压大功率器件，所述功率器件包括集电极基板、多个电极和多个功率芯片结构；
多个所述功率芯片结构成阵列的排列在所述集电极基板上；
多个所述电极分别一一对应的设置在多个所述功率芯片结构的芯片半导体的有源区源胞结构上。
可选的，所述电极和所述功率芯片结构的数量均为12个。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明公开了一种压接型高压大功率芯片结构，所述功率芯片结构包括：芯片半导体和四个金属保护层结构；四个所述金属保护层结构分别设置在所述芯片半导体的终端区结构的四个倒角区域。本发明的压接型高压大功率芯片结构在电场强度集中区域，即芯片半导体的终端区结构的四个倒角区域设置金属保护层结构，以改善压接型高压大功率芯片结构的电场分布，提升外部封装整体的绝缘能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1提供的一种压接型高压大功率芯片结构的结构示意图；
图2为本发明实施例1提供的一种压接型高压大功率芯片结构的截面示意图；
图3为本发明实施例2提供的一种压接型高压大功率芯片结构在多芯片并联器件内应用的的结构示意图；
图4为本发明实施例3提供的局部放电测量平台的电路原理图；
图5为本发明实施例3提供的现有的压接型高压大功率芯片结构的电场分布示意图；
图6为本发明实施例3提供的本发明的压接型高压大功率芯片结构的电场分布示意图；
图7为本发明实施例3提供的本发明和现有的压接型高压大功率芯片结构的电场强度对比图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种压接型高压大功率芯片结构及功率器件，以改善压接型高压大功率器件内的电场分布，提高器件整体耐压能力。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例1
实施例1提供了一种压接型高压大功率芯片结构，在终端区结构由于四个倒角位置曲率较大，电场强度较为集中，放电现象一般出现在这四个倒角区域，由于芯片终端区四个倒角位置的曲率较大，放电现象以及绝缘问题常在此处发生，同时由于芯片四角冗余面积较大，更便于气相沉积金属，因此U型金属保护层结构并非连续，而是仅在芯片四角区域处添加。因此本发明提出的方案中在功率芯片的终端区结构四个倒角部分添加了U型金属保护层结构。该结构沉积到功率芯片表面，该结构的弧度与功率芯片的终端区结构的四个倒角的弧度相同，高度应为100微米到200微米之间，金属保护层结构表面需光滑平整不存在尖刺和凹陷。
具体的如图1所示，所述功率芯片结构包括：芯片半导体1和四个金属保护层结构2；四个所述金属保护层结构2分别设置在所述芯片半导体1的终端区结构的四个倒角区域。所述金属保护层结构为U型金属保护层结构。
所述U型金属保护层结构的横截面为由第一直线、第二直线、第三直线和圆弧曲线围成的封闭区域；所述第一直线的一端与所述第二直线的一端直角连接，所述第二直线的另一端与所述第三直线的一端直角连接，所述第一直线的另一端与所述圆弧曲线的一端连接，所述圆弧曲线的另一端与所述第三直线的另一端连接。所述圆弧曲线的弧度与所述终端区结构的四个倒角的弧度相同。
所述金属保护层结构的厚度在100微米到200微米之间。
如图2所示，芯片半导体1由内到外分别为有源区元胞结构3以及终端区结构4。芯片终端区结构4由半导体终端结4-2、末端的截止环4-3以及半导体衬底4-1组成。芯片终端区外部为钝化层结构，本发明的U型金属保护层结构添加在钝化层外侧与截止环位置所对应的位置，U型金属保护层结构的横向尺寸应与截止环横向尺寸相同，误差在±10微米即可。
具体的，如图2所示，所述芯片半导体1包括有源区元胞结构3和终端区结构4，所述终端区结构4设置在所述有源区元胞结构3的外部。
所述终端区结构4包括半导体衬底4-1、设置在所述半导体衬底上的半导体终端结4-2和截止环4-3，及覆盖在所述半导体衬底、所述半导体终端结和所述截止环上的钝化层4-4；所述金属保护层结构2设置在所述钝化层4-4上与所述截止环4-3的四个角的位置所对应的位置。
所述有源区元胞结构3的上部设置有有源区金属层5。
本发明的功率芯片的有意效果为：
在不添加U型金属保护层结构时，当施加电压逐渐升高时，芯片终端结与截止环之间的界面电场急剧增高甚至超过芯片半导体内部的电场强度，成为芯片绝缘的薄弱环节。在加入U型金属保护层结构后，由于金属的等电位性质在芯片的截止环区域上方的钝化层以及封装绝缘材料区域中提供一个低场强区域，将会降低在芯片截止环区域上方的钝化层以及封装绝缘材料中的法向电场强度，抵消长金属电极所引入的杂散电容的影响，从而降低外部封装对于芯片的影响。同时由于U型金属保护层的横向位置与截止环相同，根据金属的等电位性质，使得芯片终端区电位分布更加均匀，从而降低切向电场强度。
通过加入U型金属保护层结构，降低了外部封装对于功率芯片的影响，改善芯片终端区域的电场分布，进而实现了芯片乃至器件整体耐压能力的提升。
实施例2
本发明实施例1为本发明的功率芯片的一种实际应用时的结构示意图。
如图3所示，本发明还提供一种压接型高压大功率器件，所述功率器件包括集电极基板A、多个电极B和多个功率芯片结构C；多个所述功率芯片结构C成阵列的排列在所述集电极基板A上；多个所述电极B分别一一对应的设置在多个所述功率芯片结构C的芯片半导体的有源区元胞结构上。
作为一种可选的实施方式但是不限于该实施方式，所述电极和所述功率芯片结构的数量均为12个。
实施例3
为了说明本发明的技术效果，本发明通过如图4所示的局部放电测量平台对本发明的功率芯片和功率器件的性能进行测试。
通过添加U型金属保护层结构使得终端结区域与截止环之间的电位分布更加均匀，切向电场强度降低，同时也降低了对应于截止环上侧的钝化层区域的法向电场强度。由于降低了芯片最大电场位置处的电场强度，芯片的耐电强度大大提升。利用如下图4局部放电测量平台对标称电压为3.3kV功率芯片进行测量，得到如表1所示测量结果。
表1本发明与现有的功率芯片的耐压性对比表
| 现有的功率芯片 | 本发明的功率芯片 |
| 3.77kV | 4.19kV |
通过实验证明加入U型金属保护层结构与原有方案相比，芯片的绝缘能力能提升标称电压的12％。
此外还利用Tcad仿真软件进行了计算，如图5和6所示，对比图5和图6，本发明的功率芯片及功率器件，根据金属的等电位性质，在芯片表面的等位线均垂直于芯片表面，降低了芯片表面的等位线弯曲程度，从而大大降低了芯片表面的电场强度。
如图7所示，通过对比本发明的现有的功率芯片的电场强度大小，可以看到本发明的功率芯片，最大电场得到有效抑制。
现有的功率芯片，芯片表面的电场强度较大甚至超过芯片内部的电场强度，在施加高压时，芯片容易发生雪崩击穿、沿面闪络等多种放电现象，而各种放电现象的起始电压不同，将会导致芯片绝缘参数乃至器件绝缘参数的不一致。本发明的功率芯片的芯片表面的电场强度降低，芯片表面不易发生沿面闪络等放电现象，芯片最大电场强度的位置转移到芯片内部，放电类型均为芯片内部的雪崩击穿，从而提升芯片绝缘参数的一致性。
本发明通过添加U型金属保护层可以减小设计时为击穿电压指标所预留的裕度，从而减少芯片终端区面积，降低芯片成本。相比通过增加终端区硅片面积来提供绝缘耐压的裕度，在芯片四角位置添加U型金属保护层工艺成熟，价格便宜，总体方案较为经济。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
Claims (8)
1.一种压接型高压大功率芯片结构，其特征在于，所述功率芯片结构包括：芯片半导体和四个金属保护层结构；
四个所述金属保护层结构分别设置在所述芯片半导体的终端区结构的四个倒角区域；
所述芯片半导体包括有源区元胞结构和终端区结构，所述终端区结构设置在所述有源区元胞结构的外部；
所述终端区结构包括半导体衬底、设置在所述半导体衬底上的半导体终端结和截止环，及覆盖在所述半导体衬底、所述半导体终端结和所述截止环上的钝化层；
所述金属保护层结构设置在所述钝化层上与所述截止环的四个角的位置所对应的位置。
2.根据权利要求1所述的压接型高压大功率芯片结构，其特征在于，所述金属保护层结构为U型金属保护层结构。
3.根据权利要求2所述的压接型高压大功率芯片结构，其特征在于，所述U型金属保护层结构的横截面为由第一直线、第二直线、第三直线和圆弧曲线围成的封闭区域；
所述第一直线的一端与所述第二直线的一端直角连接，所述第二直线的另一端与所述第三直线的一端直角连接，所述第一直线的另一端与所述圆弧曲线的一端连接，所述圆弧曲线的另一端与所述第三直线的另一端连接。
4.根据权利要求3所述的压接型高压大功率芯片结构，其特征在于，所述圆弧曲线的弧度与所述终端区结构的四个倒角的弧度相同。
5.根据权利要求1所述的压接型高压大功率芯片结构，其特征在于，所述金属保护层结构的厚度在100微米到200微米之间。
6.根据权利要求1所述的压接型高压大功率芯片结构，其特征在于，所述有源区元胞结构的上部设置有有源区金属层。
7.一种压接型高压大功率器件，其特征在于，所述功率器件包括集电极基板、多个电极和多个权利要求1-6任一项所述的功率芯片结构；
多个所述功率芯片结构成阵列的排列在所述集电极基板上；
多个所述电极分别一一对应的设置在多个所述功率芯片结构的芯片半导体的有源区元胞结构上。
8.根据权利要求7所述的压接型高压大功率器件，其特征在于，所述电极和所述功率芯片结构的数量均为12个。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110696913.1A CN113421875B (zh) | 2021-06-23 | 2021-06-23 | 一种压接型高压大功率芯片结构及功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110696913.1A CN113421875B (zh) | 2021-06-23 | 2021-06-23 | 一种压接型高压大功率芯片结构及功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113421875A CN113421875A (zh) | 2021-09-21 |
| CN113421875B true CN113421875B (zh) | 2024-02-20 |
Family
ID=77716206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110696913.1A Active CN113421875B (zh) | 2021-06-23 | 2021-06-23 | 一种压接型高压大功率芯片结构及功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113421875B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168085A (ja) * | 1997-08-15 | 1999-03-09 | Toshiba Corp | 半導体装置におけるコーナー部の構造 |
| US6344680B1 (en) * | 1999-04-02 | 2002-02-05 | Fuji Electric Co., Ltd. | Planar semiconductor device |
| JP2008193043A (ja) * | 2007-01-11 | 2008-08-21 | Fuji Electric Device Technology Co Ltd | 電力用半導体素子 |
| CN101640190A (zh) * | 2008-07-29 | 2010-02-03 | 台湾积体电路制造股份有限公司 | 减少集成电路角部剥落的结构 |
| CN103022114A (zh) * | 2012-11-02 | 2013-04-03 | 国网智能电网研究院 | 一种基于截止环的高压大功率igbt芯片及其设计方法 |
| WO2013140654A1 (ja) * | 2012-03-19 | 2013-09-26 | 三菱電機株式会社 | 半導体モジュール |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5783893B2 (ja) * | 2011-12-16 | 2015-09-24 | 三菱電機株式会社 | 半導体装置 |
| US8946817B2 (en) * | 2013-04-15 | 2015-02-03 | Infineon Technologies Austria Ag | Semiconductor device with compensation regions |
| US9806186B2 (en) * | 2015-10-02 | 2017-10-31 | D3 Semiconductor LLC | Termination region architecture for vertical power transistors |
-
2021
- 2021-06-23 CN CN202110696913.1A patent/CN113421875B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168085A (ja) * | 1997-08-15 | 1999-03-09 | Toshiba Corp | 半導体装置におけるコーナー部の構造 |
| US6344680B1 (en) * | 1999-04-02 | 2002-02-05 | Fuji Electric Co., Ltd. | Planar semiconductor device |
| JP2008193043A (ja) * | 2007-01-11 | 2008-08-21 | Fuji Electric Device Technology Co Ltd | 電力用半導体素子 |
| CN101640190A (zh) * | 2008-07-29 | 2010-02-03 | 台湾积体电路制造股份有限公司 | 减少集成电路角部剥落的结构 |
| WO2013140654A1 (ja) * | 2012-03-19 | 2013-09-26 | 三菱電機株式会社 | 半導体モジュール |
| CN103022114A (zh) * | 2012-11-02 | 2013-04-03 | 国网智能电网研究院 | 一种基于截止环的高压大功率igbt芯片及其设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113421875A (zh) | 2021-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100535062B1 (ko) | 고내압 반도체장치 | |
| JP2812093B2 (ja) | プレーナ接合を有する半導体装置 | |
| JP6743026B2 (ja) | 半導体素子 | |
| JPH0888346A (ja) | 半導体装置及びそれを使った電力変換装置 | |
| JP2013120809A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JP2013179342A (ja) | 半導体装置 | |
| JP2018129513A (ja) | 半導体装置および電気機器 | |
| CN113421875B (zh) | 一种压接型高压大功率芯片结构及功率器件 | |
| WO2018014792A1 (zh) | 钝化层制造方法及高压半导体功率器件、正面电极 | |
| CN113488464B (zh) | 具有网格状阴阳极沟槽结构的瞬态电压抑制保护器件 | |
| CN108321187B (zh) | 一种带沟槽的终端结构 | |
| CN110729344A (zh) | 一种双向半导体放电管及其制备方法 | |
| JP3424635B2 (ja) | 半導体装置及びそれを使った電力変換装置 | |
| CN116153979B (zh) | Ldmos终端结构以及ldmos终端结构的制作方法 | |
| CN110211885B (zh) | 功率芯片预封装、封装方法及其结构、晶圆预封装结构 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| CN216054724U (zh) | 低压放电管芯片 | |
| CN209658165U (zh) | 贴片式tvs半导体器件 | |
| EP0714132A2 (en) | System and method for manufacturing gate oxide capacitors including wafer backside dielectric and implantation electron flood gun current control, and gate oxide capacitor made by same | |
| CN1292153A (zh) | 隔离栅双极型晶体管 | |
| KR100458185B1 (ko) | 고압 실리콘 다이오드 | |
| CN113053991A (zh) | 逆导型igbt的元胞结构及逆导型igbt | |
| JP3789580B2 (ja) | 高耐圧半導体装置 | |
| CN212625566U (zh) | 密封环及芯片的封装结构 | |
| CN116632059B (zh) | 一种发射极伸入衬底凹槽的igbt芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |