CN110729344A - 一种双向半导体放电管及其制备方法 - Google Patents
一种双向半导体放电管及其制备方法 Download PDFInfo
- Publication number
- CN110729344A CN110729344A CN201910838119.9A CN201910838119A CN110729344A CN 110729344 A CN110729344 A CN 110729344A CN 201910838119 A CN201910838119 A CN 201910838119A CN 110729344 A CN110729344 A CN 110729344A
- Authority
- CN
- China
- Prior art keywords
- layer
- heavily doped
- discharge tube
- diffusion layer
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 32
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000002955 isolation Methods 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 13
- 230000000873 masking effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 229960000583 acetic acid Drugs 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 239000012362 glacial acetic acid Substances 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 22
- 238000004891 communication Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 9
- -1 arsenic ions Chemical class 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于半导体器件技术领域，提供了一种双向半导体放电管及其制备方法，所述双向半导体放电管包括衬底层以及分别设于衬底层两侧的第一器件层和第二器件层，第一器件层和第二器件层的结构呈对称设置，其中，第一器件层包括：具有第二导电类型的扩散层；用于将扩散层分割为有效阳极区和无效阳极区的隔离层；金属层；具有第一导电类型的多个阴极区；设置于有效阳极区与隔离层之间，且具有第一导电类型的重掺杂区，通过在有效阳极区域隔离层之间设置掺杂浓度大于衬底层的掺杂浓度的重掺杂区，使得双向半导体放电管在满足击穿电压时依然具有低电容的能力，解决了TSS器件在通讯线路中由于其高电容容易导致信号失真的问题。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种双向半导体放电管及其制备方法。
背景技术
TSS(Thyristor Surge Suppressor，电压开关型瞬态抑制二极管)也称为半导体放电管，或者固体放电管等，由于TSS可以吸收电压冲击、电压浪涌，在信号电路的防雷保护中发挥着重要的作用，其工作原理与气体放电管类似，当TSS两端的过电压超过TSS的击穿电压时，TSS将过电压钳位至比击穿电压更低的接近0V的电位上，之后TSS持续这种短路状态，直到流过TSS的过电流降到临界值以下后，TSS恢复开路状态。作为一种重要元器件，TSS不仅可以吸收闪电、电源通断所产生的感应电压，还可以吸收由于高压线路与信号线路之间的意外接触或者错误操作所造成的过电压。
然而，现有TSS器件在通讯线路中由于其高电容容易导致信号失真的问题。
发明内容
本发明的目的在于提供一种双向半导体放电管及其制备方法，旨在解决现有TSS器件在通讯线路中由于其高电容容易导致信号失真的问题。
本发明提供的一种双向半导体放电管，包括具有第一导电类型的衬底层，以及分别设于所述衬底层第一侧和与第一侧相对的第二侧的第一器件层和第二器件层，所述第一器件层和所述第二器件层的结构呈对称设置；
其中，所述第一器件层包括：
设置于所述衬底层表面，且具有第二导电类型的扩散层；
设置于所述衬底层表面，与所述衬底层接触，用于将所述扩散层分割为有效阳极区和无效阳极区的隔离层；
设置于所述有效阳极区表面的金属层；
设置于所述有效阳极区与所述金属层之间，且具有第一导电类型的多个阴极区；以及
设置于所述有效阳极区与所述隔离层之间，且具有第一导电类型的重掺杂区，所述重掺杂区的掺杂浓度大于所述衬底层的掺杂浓度。
可选的，所述第一导电类型为N型，所述第二导电类型为P型。
可选的，所述隔离层为绝缘材料。
可选的，所述绝缘材料为二氧化硅。
可选的，所述重掺杂区的厚度与所述扩散层的厚度相等，所述扩散层的厚度为20-100um。
本发明还提供了一种双向半导体放电管的制备方法，所述双向半导体放电管包括具有第一导电类型的衬底层以及分别设于所述衬底层第一侧和与第一侧相对的第二侧的第一器件层和第二器件层，所述第一器件层和所述第二器件层的结构呈对称设置，所述第一器件层和所述第二器件层的制备方法相同，所述制备方法包括：
步骤a：在具有第一导电类型的衬底层的一面形成具有第二导电类型的扩散层；
步骤b：采用第一掩模层在所述扩散层上定义出重掺杂区域，并在所述第一掩模层的掩蔽下向所述重掺杂区域注入第一导电类型杂质离子以形成重掺杂区，所述重掺杂区的深度大于所述扩散层的厚度；
步骤c：去除第一掩模层，采用第二掩模层在所述扩散层上定义出多个阴极区域，并在所述第二掩模层的掩蔽下向多个所述阴极区域注入第一导电类型杂质离子以形成多个阴极区；
步骤d：去除第二掩模层，采用第三掩模层在所述重掺杂区表面以及所述扩散层表面定义出隔离层区域，并在所述第三掩模层的掩蔽下刻蚀出隔离沟槽，所述隔离沟槽的深度大于所述扩散层的厚度；
步骤e：在所述隔离沟槽内填充绝缘材料；
步骤f：在所述隔离沟槽之间的扩散层表面形成金属层，多个所述阴极区位于所述金属层与所述扩散层之间。
可选的，所述扩散层的片电阻率为20-100欧姆/□。
可选的，所述步骤c包括：采用光微影技术在所述扩散层的预设区域形成多个阴极区。
可选的，所述步骤d包括：采用刻蚀液在第三掩模层的掩蔽下刻蚀形成隔离沟槽，所述刻蚀液为硝酸、氢氟酸以及冰醋酸的混合溶液。
可选的，所述步骤e包括：采用玻璃涂布的方式在所述隔离沟槽内填充绝缘材料。
本发明提供的双向半导体放电管及其制备方法中，所述双向半导体放电管包括衬底层以及分别设于衬底层两侧的第一器件层和第二器件层，第一器件层和第二器件层的结构呈对称设置，其中，第一器件层包括：设置于衬底层表面，且具有第二导电类型的扩散层；用于将扩散层分割为有效阳极区和无效阳极区的隔离层；设置于有效阳极区表面的金属层；设置于有效阳极区与金属层之间，且具有第一导电类型的多个阴极区；设置于有效阳极区与隔离层之间，且具有第一导电类型的重掺杂区，通过在有效阳极区域隔离层之间设置掺杂浓度大于衬底层的掺杂浓度的重掺杂区，使得双向半导体放电管在满足击穿电压时依然具有低电容的能力，解决了TSS器件在通讯线路中由于其高电容容易导致信号失真的问题。
附图说明
图1为本申请一实施例提供的双向半导体放电管第一截面的结构示意图；
图2为本申请一实施例提供的双向半导体放电管第二截面的正视角示意图；
图3为本申请一实施例提供的制备方法中在衬底层10表面形成扩散层21后的结构示意图；
图4为本申请一实施例提供的制备方法中在扩散层21中形成重掺杂区31后的结构示意图；
图5为本申请一实施例提供的制备方法中在扩散层21中形成阴极区41后的结构示意图；
图6为本申请一实施例提供的制备方法中在扩散层21中形成形成隔离沟槽31后的结构示意图；
图7为本申请一实施例提供的制备方法中在隔离沟槽31中形成隔离层51后的结构示意图；
图8为本申请一实施例提供的制备方法中在有效阳极区212上形成金属层61的结构示意图。
图9为本实施例制备的双向半导体放电管(TSS)与传统TSS之间的电容关系图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
通常防浪涌保护器件的衬底层的掺杂浓度决定了保护器件的击穿电压，例如，衬底层的掺杂浓度越高，保护器件的击穿电压越低。在通讯电路中，通常采用较低的击穿电压对线路进行保护，然而，在现今的互联网时代，网络传输速度越来越快，为了降低TSS(半导体放电管)的击穿电压，通常会采用较高掺杂浓度的硅基材作为衬底层，由此会使得放电管的电容值过大导致通讯信号的辨识率降低，造成通讯信号失真或误判，本申请实施例中利用高掺杂浓度的重掺杂区控制其击穿电压，进而可以在采用低掺杂浓度的硅基材的同时保持其击穿电压较小，使得整个放电管器件的电容值保持在较低的范围内。
图1为本申请一个实施例提供的双向半导体放电管的结构示意图，参见图1所示，本实施例中的双向半导体放电管包括：具有第一导电类型的衬底层10，以及分别设于所述衬底层10两侧的第一器件层11和第二器件层12，所述第一器件层11和所述第二器件层12的结构呈对称设置；其中，所述第一器件层11包括：设置于所述衬底层10表面，且具有第二导电类型的扩散层；设置于所述衬底层10表面，与所述衬底层10接触，用于将所述扩散层21分割为有效阳极区212和无效阳极区211的隔离层51；设置于所述有效阳极区212表面的金属层61；设置于所述有效阳极区与所述金属层61之间，且具有第一导电类型的多个阴极区41；设置于所述有效阳极区212与所述隔离层51之间，且具有第一导电类型的重掺杂区31，所述重掺杂区31的掺杂浓度大于所述衬底层10的掺杂浓度。
在本实施例中，通过隔离层51将扩散层划分为有效阳极区212和无效阳极区211，在隔离层51与有效阳极区212之间设置具有第一导电类型的重掺杂区31，该重掺杂区31与同时与扩散层21和衬底层10接触，由于扩散层21具有第二导电类型，衬底层10和重掺杂区31具有第一导电类型，且重掺杂区31内掺杂的第一导电类型杂质离子的浓度大于衬底层10中的第一导电类型杂质离子，从而使得放电管在两端的电压逐渐增大的过程中，扩散层21先与重掺杂区31之间击穿，并在该击穿产生的瞬态高电压下与衬底层10之间击穿，从而在衬底层10保持较低的掺杂浓度下具有较低的击穿电压。
在本实施例中，第二器件层12具有与第一器件层11相同的结构，且所述第一器件层11和所述第二器件层12的结构呈对称设置，参见图1所示，第二器件层12具有与第一器件层11中相同的扩散层，且通过隔离层52将扩散层划分为有效阳极区222和无效阳极区221，并在有效阳极区222与隔离层52之间设置重掺杂区32，有效阳极区222表面还设有金属层62，有效阳极区222与金属层62之间还设置多个阴极区42。
在一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型。在本实施例中，第一导电类型为N型，即通过对半导体材料掺杂N型导电的杂质离子，使该半导体材料为电子导电型半导体，第二导电类型为P型，即通过对半导体材料掺杂P型导电的杂质离子，使该半导体材料为空穴导电型半导体，其中，N型导电的杂质离子为N型杂质离子，例如砷离子、磷离子以及氮离子等，P型导电的杂质离子为P型杂质离子，例如硼离子。
在一个实施例中，图2为本实施例提供的双向半导体放电管的一个正视角示意图，所述隔离层51为绝缘材料。在本实施例中，参见图2所示，通过采用绝缘材料将扩散层划分为有效阳极区212和无效阳极区211，由于隔离层51的深度大于扩散层的厚度，因此，有效阳极区212和无效阳极区211之间不存在电性连接，通过将扩散层划分为有效阳极区212和无效阳极区211，有效阳极区212的区域内设置有多个阴极区41，器件制造工艺完成后通过对无效阳极区211进行划片从而完成单个双向半导体放电管的制备。
在一个实施例中，所述绝缘材料为二氧化硅。在本实施例中，隔离层51可以通过刻蚀沟槽然后填充二氧化硅的方式形成，具体的，可以通过在刻蚀出沟槽后采用玻璃涂布的方式在沟槽内形成二氧化硅作为隔离层51。
在一个实施例中，所述重掺杂区31的厚度与所述扩散层的厚度相等，所述扩散层的厚度为20-100um。在本实施例中，重掺杂区31的厚度与扩散层的厚度相等，从而可以使得重掺杂区31同时与扩散层和衬底层10接触，当扩散层与重掺杂区31之间导通时，由于重掺杂区31与衬底层10的导电类型相同，从而可以促使扩散层与衬底层10在较低的电压即可导通。
在一个实施例中，重掺杂区31的厚度大于扩散层的厚度，此时，重掺杂区31深入至衬底层10中，有利于重掺杂区31与衬底层10之间的电子传输。
在一个实施例中，所述重掺杂区31的掺杂浓度为1*1019-1*1020个/cm3。在本实施例中，重掺杂区31内掺杂的第一导电类型杂质离子的浓度为衬底层10内掺杂的第一导电类型杂质离子的浓度的102-105倍，通过调节重掺杂区31的掺杂浓度、宽度以及厚度对放电管的击穿电压进行调节。
在一个实施例中，所述重掺杂区31的宽度为20-100um。
在一个实施例中，所述衬底层10的厚度为150-250um。
在一个实施例中，扩散层21的片电阻率为20-100欧姆/□。在本实施例中，通过对衬底层10进行第二导电类型杂质离子掺杂，例如，注入硼离子，从而在衬底层10表面形成扩散层21，进一步的，通过调节注入离子浓度对其电导率进行调节，例如，将其表面电阻率(片电阻率)控制在20-100欧姆/□之间，此时，其击穿电压可以维持在10-15V之间。
在一个实施例中，所述金属层61包括层叠设置的铝层以及合金层，所述合金层由钛、镍、银形成。
在一个实施例中，本实施例还提供了一种双向半导体放电管的制备方法，双向半导体放电管的截面结构示意图参见图1所示，所述双向半导体放电管包括具有第一导电类型的衬底层10以及分别设于所述衬底层10两侧的第一器件层11和第二器件层12，所述第一器件层11和所述第二器件层12的结构呈对称设置，所述第一器件层11和所述第二器件层12的制备方法相同，所述制备方法包括：
步骤a：在具有第一导电类型的衬底层10的一面形成具有第二导电类型的扩散层21，参见图3所示。
在本实施例中，通过对衬底层10进行第二导电类型杂质离子掺杂，例如，注入硼离子，从而在衬底层10表面形成扩散层21。
进一步的，为了制备第二器件层12，可以通过在衬底层10的另一面进行第二导电类型杂质离子掺杂形成扩散层22，参加图3所示，本实施例中的第二器层12的制备方法与第一器件层11的制备方法相同，以下实施例中不再赘述。
在一个实施例中，扩散层21的片电阻率为20-100欧姆/□。在本实施例中，通过对衬底层10进行第二导电类型杂质离子掺杂，例如，注入硼离子，从而在衬底层10表面形成扩散层21，进一步的，通过调节注入离子浓度对其电导率进行调节。
步骤b：采用第一掩模层在所述扩散层21上定义出重掺杂区域，并在所述第一掩模层的掩蔽下向所述重掺杂区域注入第一导电类型杂质离子以形成重掺杂区31，所述重掺杂区31的深度大于所述扩散层21的厚度，参见图4所示。
在本实施例中，通过第一掩模层在所述扩散层21上定义出重掺杂区域作为重掺杂区域，然后通过向该重掺杂区域注入第一导电类型杂质离子以形成重掺杂区31，此时，重掺杂区31深入至衬底层10中，有利于重掺杂区31与衬底层10之间的电子传输。
在一个实施例中，该第一掩模层可以为光阻，利用光阻在扩散层21表面开出一个小区快作为重掺杂区域，然后采用二氧化硅刻蚀液在刻蚀扩散层21表面的氧化层，以便后续的磷源注入，最后注入磷源并在高温条件下促进磷源注入扩散层21内部直至衬底层10，在本实施例中，通过控制磷源的注入浓度以控制放电管的击穿电压，通常注入浓度越低所产生的击穿电压就越高，该注入浓度范围可以在1*1015-1*1021个/cm3之间。
进一步的，采用相同的步骤b在衬底层10的另一面形成重掺杂区32。
步骤c：去除第一掩模层，采用第二掩模层在所述扩散层21上定义出多个阴极区域，并在所述第二掩模层的掩蔽下向多个所述阴极区域注入第一导电类型杂质离子以形成多个阴极区41，参见图5所示。
在本实施例中，在形成重掺杂区31之后，去除第一掩模层，然后通过第二掩模层在扩散层21上定义出多个阴极区域，并向多个所述阴极区域注入第一导电类型杂质离子以形成多个阴极区41。
在一个实施例中，可以采用光微影技术在所述扩散层21的预设区域形成多个阴极区41。
步骤d：去除第二掩模层，采用第三掩模层在所述重掺杂区表面以及所述扩散层表面定义出隔离层区域，并在所述第三掩模层的掩蔽下刻蚀出隔离沟槽，所述隔离沟槽的深度大于所述扩散层的厚度，参见图6所示。
在一个实施例中，采用刻蚀液在第三掩模层的掩蔽下刻蚀形成隔离沟槽，所述刻蚀液为硝酸、氢氟酸以及冰醋酸的混合溶液。
步骤e：在所述隔离沟槽内填充绝缘材料，参见图7所示。
在一个实施例中，可以采用玻璃涂布的方式在所述隔离沟槽内填充绝缘材料。在本实施例中，隔离层51可以通过刻蚀沟槽然后填充二氧化硅的方式形成，例如，通过在刻蚀出沟槽后采用玻璃涂布的方式在沟槽内形成二氧化硅作为隔离层51，该二氧化硅作为隔离层51具有高可靠性，抗湿性等优点。
在本实施例中，通过隔离层51将扩散层划分为有效阳极区212和无效阳极区211，在隔离层51与有效阳极区212之间设置具有第一导电类型的重掺杂区31，该重掺杂区31与同时与扩散层21和衬底层10接触，由于扩散层21具有第二导电类型，衬底层10和重掺杂区31具有第一导电类型，且重掺杂区31内掺杂的第一导电类型杂质离子的浓度大于衬底层10中的第一导电类型杂质离子，从而使得放电管在两端的电压逐渐增大的过程中，扩散层21先与重掺杂区31之间击穿，并在该击穿产生的瞬态高电压下与衬底层10之间击穿，从而在衬底层10保持较低的掺杂浓度下具有较低的击穿电压。
步骤f：在所述隔离沟槽之间的扩散层21表面形成金属层61，多个所述阴极区41位于所述金属层61与所述扩散层21之间，参见图8所示。
在本实施例中，制作金属层61，该金属层61的覆盖区域与封装支架接触。
在一个实施例中，第二器件层12具有与第一器件层11相同的结构，且所述第一器件层11和所述第二器件层12的结构呈对称设置，第二器件层12可以采用上述第一器件层11的制备方法进行制备。参见图8所示，第二器件层12具有与第一器件层11中相同的扩散层，且通过隔离层52将扩散层划分为有效阳极区222和无效阳极区221，并在有效阳极区222与隔离层52之间设置重掺杂区32，有效阳极区222表面还设有金属层62，有效阳极区222与金属层62之间还设置多个阴极区42。在将第一器件层11和所述第二器件层12制备完成后，对制备的器件进行封装，此时得到本实施例中的低电容兼具低压的半导体放电管。
图9为本实施例制备的双向半导体放电管(TSS)与传统TSS之间的电容关系图，参见图9所示，在传统TSS的结构下，为了使TSS器件的击穿电压降低，通常采用的方式是增加衬底层的掺杂浓度，此时，虽然击穿电压降低了，然而其电容随着击穿电压的降低也逐步升高，例如，在击穿电压为50V时，其电容达到120PF，导致通讯信号的辨识率降低，造成通讯信号失真或误判，本申请实施例中利用高掺杂浓度的重掺杂区控制其击穿电压，进而可以在采用低掺杂浓度的硅基材的同时保持其击穿电压较小，参见图9所示，采用本实施例中的TSS结构制备击穿电压在10-500V之间的器件时，其电容保持在30-40PF的范围内，避免了电容值过大导致的负面效果。
本发明提供的双向半导体放电管及其制备方法中，所述双向半导体放电管包括衬底层以及分别设于衬底层两侧的第一器件层和第二器件层，第一器件层和第二器件层的结构呈对称设置，其中，第一器件层包括：设置于衬底层表面，且具有第二导电类型的扩散层；用于将扩散层分割为有效阳极区和无效阳极区的隔离层；设置于有效阳极区表面的金属层；设置于有效阳极区与金属层之间，且具有第一导电类型的多个阴极区；设置于有效阳极区与隔离层之间，且具有第一导电类型的重掺杂区，通过在有效阳极区域隔离层之间设置掺杂浓度大于衬底层的掺杂浓度的重掺杂区，使得双向半导体放电管在满足击穿电压时依然具有低电容的能力，解决了TSS器件在通讯线路中由于其高电容容易导致信号失真的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种双向半导体放电管，其特征在于，包括具有第一导电类型的衬底层，以及分别设于所述衬底层第一侧和与第一侧相对的第二侧的第一器件层和第二器件层，所述第一器件层和所述第二器件层的结构呈对称设置；其中，所述第一器件层包括：
设置于所述衬底层表面，且具有第二导电类型的扩散层；
设置于所述衬底层表面，与所述衬底层接触，用于将所述扩散层分割为有效阳极区和无效阳极区的隔离层；
设置于所述有效阳极区表面的金属层；
设置于所述有效阳极区与所述金属层之间，且具有第一导电类型的多个阴极区；以及
设置于所述有效阳极区与所述隔离层之间，且具有第一导电类型的重掺杂区，所述重掺杂区的掺杂浓度大于所述衬底层的掺杂浓度。
2.如权利要求1所述的双向半导体放电管，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
3.如权利要求1所述的双向半导体放电管，其特征在于，所述隔离层为绝缘材料。
4.如权利要求3所述的双向半导体放电管，其特征在于，所述绝缘材料为二氧化硅。
5.如权利要求1所述的双向半导体放电管，其特征在于，所述重掺杂区的厚度与所述扩散层的厚度相等，所述扩散层的厚度为20-100um。
6.一种双向半导体放电管的制备方法，所述双向半导体放电管包括具有第一导电类型的衬底层以及分别设于所述衬底层第一侧和与第一侧相对的第二侧的第一器件层和第二器件层，所述第一器件层和所述第二器件层的结构呈对称设置，所述第一器件层和所述第二器件层的制备方法相同，其特征在于，所述制备方法包括：
步骤a：在具有第一导电类型的衬底层的一面形成具有第二导电类型的扩散层；
步骤b：采用第一掩模层在所述扩散层上定义出重掺杂区域，并在所述第一掩模层的掩蔽下向所述重掺杂区域注入第一导电类型杂质离子以形成重掺杂区，所述重掺杂区的深度大于所述扩散层的厚度；
步骤c：去除第一掩模层，采用第二掩模层在所述扩散层上定义出多个阴极区域，并在所述第二掩模层的掩蔽下向多个所述阴极区域注入第一导电类型杂质离子以形成多个阴极区；
步骤d：去除第二掩模层，采用第三掩模层在所述重掺杂区表面以及所述扩散层表面定义出隔离层区域，并在所述第三掩模层的掩蔽下刻蚀出隔离沟槽，所述隔离沟槽的深度大于所述扩散层的厚度；
步骤e：在所述隔离沟槽内填充绝缘材料；
步骤f：在所述隔离沟槽之间的扩散层表面形成金属层，多个所述阴极区位于所述金属层与所述扩散层之间。
7.如权利要求6所述的制备方法，其特征在于，所述扩散层的片电阻率为20-100欧姆/□。
8.如权利要求6所述的制备方法，其特征在于，所述步骤c包括：采用光微影技术在所述扩散层的预设区域形成多个阴极区。
9.如权利要求6所述的制备方法，其特征在于，所述步骤d包括：采用刻蚀液在第三掩模层的掩蔽下刻蚀形成隔离沟槽，所述刻蚀液为硝酸、氢氟酸以及冰醋酸的混合溶液。
10.如权利要求6所述的制备方法，其特征在于，所述步骤e包括：采用玻璃涂布的方式在所述隔离沟槽内填充绝缘材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910838119.9A CN110729344B (zh) | 2019-09-05 | 2019-09-05 | 一种双向半导体放电管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910838119.9A CN110729344B (zh) | 2019-09-05 | 2019-09-05 | 一种双向半导体放电管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110729344A true CN110729344A (zh) | 2020-01-24 |
| CN110729344B CN110729344B (zh) | 2023-08-11 |
Family
ID=69217913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910838119.9A Active CN110729344B (zh) | 2019-09-05 | 2019-09-05 | 一种双向半导体放电管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110729344B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111638435A (zh) * | 2020-04-13 | 2020-09-08 | 浙江明德微电子股份有限公司 | 一种新型过压保护器件的测试设备 |
| CN113380883A (zh) * | 2021-06-08 | 2021-09-10 | 深圳市槟城电子股份有限公司 | 半导体放电管及供电电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030209724A1 (en) * | 1999-03-01 | 2003-11-13 | Casey Kelly C. | Semiconductor device for low voltage protection with low capacitance |
| CN102263126A (zh) * | 2010-05-27 | 2011-11-30 | 新电元工业株式会社 | 短路型闸流晶体管 |
| CN103426921A (zh) * | 2012-05-17 | 2013-12-04 | 敦南科技股份有限公司 | 晶闸管元件及其制造方法 |
| CN105609549A (zh) * | 2016-01-15 | 2016-05-25 | 上海瞬雷电子科技有限公司 | 双向放电管芯片及其制造方法 |
| CN106229349A (zh) * | 2016-09-30 | 2016-12-14 | 安徽富芯微电子有限公司 | 一种超低电容低压半导体放电管芯片及其制造方法 |
| CN210668386U (zh) * | 2019-09-05 | 2020-06-02 | 深圳市德芯半导体技术有限公司 | 一种双向半导体放电管 |
-
2019
- 2019-09-05 CN CN201910838119.9A patent/CN110729344B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030209724A1 (en) * | 1999-03-01 | 2003-11-13 | Casey Kelly C. | Semiconductor device for low voltage protection with low capacitance |
| CN102263126A (zh) * | 2010-05-27 | 2011-11-30 | 新电元工业株式会社 | 短路型闸流晶体管 |
| CN103426921A (zh) * | 2012-05-17 | 2013-12-04 | 敦南科技股份有限公司 | 晶闸管元件及其制造方法 |
| CN105609549A (zh) * | 2016-01-15 | 2016-05-25 | 上海瞬雷电子科技有限公司 | 双向放电管芯片及其制造方法 |
| CN106229349A (zh) * | 2016-09-30 | 2016-12-14 | 安徽富芯微电子有限公司 | 一种超低电容低压半导体放电管芯片及其制造方法 |
| CN210668386U (zh) * | 2019-09-05 | 2020-06-02 | 深圳市德芯半导体技术有限公司 | 一种双向半导体放电管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111638435A (zh) * | 2020-04-13 | 2020-09-08 | 浙江明德微电子股份有限公司 | 一种新型过压保护器件的测试设备 |
| CN113380883A (zh) * | 2021-06-08 | 2021-09-10 | 深圳市槟城电子股份有限公司 | 半导体放电管及供电电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110729344B (zh) | 2023-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8377757B2 (en) | Device and method for transient voltage suppressor | |
| CN100399583C (zh) | 具有静电放电保护的齐纳二极管的双扩散金属氧化物半导体场效应晶体管 | |
| US20100244088A1 (en) | Zener triggered esd protection | |
| CN113380787B (zh) | 一种双向瞬态电压抑制器件及其制备方法 | |
| CN110729344A (zh) | 一种双向半导体放电管及其制备方法 | |
| CN113035714A (zh) | 一种沟槽型功率器件及其制作方法 | |
| CN210668386U (zh) | 一种双向半导体放电管 | |
| CN108520896B (zh) | 一种耐压双极晶体管及其制作方法 | |
| CN107301995B (zh) | 瞬态电压抑制器及其制作方法 | |
| JP2015126149A (ja) | 低容量半導体装置およびその製造方法 | |
| CN105679836A (zh) | 一种超低电容tvs二极管结构及其制备方法 | |
| CN106816463B (zh) | 一种终端结构、半导体器件及其制备方法 | |
| US7968907B2 (en) | Low capacitance over-voltage protection thyristor device | |
| KR101006768B1 (ko) | 티브이에스 다이오드 어레이와 그 제조방법 | |
| CN109346465B (zh) | 一种低箝位保护器件结构及其制作方法 | |
| CN210403737U (zh) | 一种可控硅器件 | |
| CN114093952A (zh) | 一种高对称性双向tvs二极管及其制备方法 | |
| CN109192724B (zh) | 半导体器件及其制造方法 | |
| CN113257806A (zh) | 一种骤回瞬态电压抑制器 | |
| CN113937098A (zh) | 用于快速充电管理系统的静电防护芯片及其制备方法 | |
| CN113035940A (zh) | 一种用于esd防护电路的栅极接地场效应管及其制备方法 | |
| CN216054724U (zh) | 低压放电管芯片 | |
| CN218769530U (zh) | 一种静电保护器件和电子设备 | |
| CN214705934U (zh) | 瞬变电压抑制二极管 | |
| CN113823560A (zh) | 低压放电管芯片的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zheng Tingjian Inventor after: Zhang Pande Inventor after: Lai Shouxiong Inventor after: Lan Haotao Inventor before: Zhang Pande Inventor before: Lai Shouxiong Inventor before: Lan Haotao |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |