JP7149907B2 - 半導体装置および半導体素子 - Google Patents

半導体装置および半導体素子 Download PDF

Info

Publication number
JP7149907B2
JP7149907B2 JP2019160881A JP2019160881A JP7149907B2 JP 7149907 B2 JP7149907 B2 JP 7149907B2 JP 2019160881 A JP2019160881 A JP 2019160881A JP 2019160881 A JP2019160881 A JP 2019160881A JP 7149907 B2 JP7149907 B2 JP 7149907B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
film
anchor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019160881A
Other languages
English (en)
Other versions
JP2021040058A (ja
Inventor
洋輔 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019160881A priority Critical patent/JP7149907B2/ja
Priority to US16/905,733 priority patent/US11387158B2/en
Priority to DE102020122121.5A priority patent/DE102020122121A1/de
Priority to CN202010886116.5A priority patent/CN112447610A/zh
Publication of JP2021040058A publication Critical patent/JP2021040058A/ja
Application granted granted Critical
Publication of JP7149907B2 publication Critical patent/JP7149907B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02255—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は半導体装置に関し、特に、半導体素子が樹脂封止される半導体装置において、半導体素子を保護する保護膜の剥離を抑制した半導体装置に関する。
特許文献１には、半導体素子をエポキシ系樹脂などの硬化型樹脂で封止した半導体装置が開示されている。また、特許文献２では、半導体素子の表面側と裏面側に電極部材が接合され、電極部材の少なくとも一部と半導体素子とが封止樹脂で覆われた半導体装置が開示されている。また、近年、更なる損失低減と高温動作に対応できるようにするため、炭化珪素（ＳｉＣ）で構成されるＳｉＣ半導体素子が開発され、実用化されているが、上記のような半導体装置にも搭載されている。特許文献３には、ＳｉＣ層上に、第１、第２の絶縁層を積層した絶縁層を形成し、第１の絶縁層にはＳｉＣ層表面に到達する貫通孔を設け、当該貫通孔に第２の絶縁層が埋め込まれることで凸部となり、この凸部で絶縁層の密着性を向上させる半導体装置が開示されている。
特開２００４－１６５４０６号公報 特開２００１－２７４１７７号公報 国際公開第２０１３／１３７１７７号
従来の半導体装置においては、温度サイクルによるストレスにより、半導体素子が封止樹脂から応力を受け、半導体素子表面の保護膜が剥離して、信頼性が低下するなどの課題があった。特許文献２に開示される構成の半導体装置においては、半導体素子に加わる応力がさらに高まるため、保護膜が剥離する可能性がより高いと考えられる。保護膜の剥離が、例えば、終端領域よりも内側にあるゲート配線を覆う領域まで進むと、ゲート配線を破壊して、最終的に特性不良に至ることがある。特に、ＳｉＣ半導体素子を搭載する半導体装置においては、ＳｉＣのヤング率がＳｉに比べて高いので、保護膜に加わる応力が高くなり、より剥離が進展しやすくなる。また、特許文献３に開示されるような、絶縁層の密着性を向上させる構成を有していても、剥離を完全に抑制できない場合には、強電界になるＳｉＣ半導体素子の終端領域が露出して、剥離箇所から放電が発生し、耐圧が低下する可能性がある。
本発明は上記のような問題を解決するためになされたものであり、温度サイクルによるストレスにより半導体素子が封止樹脂から応力を受けた場合でも、半導体素子表面の保護膜が剥離することを抑制した半導体装置を提供することを目的とする。
本発明に係る半導体装置は、基板と、前記基板に接合された半導体素子と、前記基板の少なくとも一部と前記半導体素子とを封止する封止樹脂とを備え、前記半導体素子は、前記半導体素子のオン状態において主電流が流れる活性領域と、前記活性領域の周囲の終端領域と、前記終端領域の絶縁膜上に設けられたアンカー膜と、前記アンカー膜を含む前記終端領域を少なくとも覆う保護膜と、を有し、前記アンカー膜は、前記絶縁膜と異なる材料で構成され、離散的に設けられた複数の開口部を有している。
本発明に係る半導体装置によれば、半導体素子の終端領域の絶縁膜上にアンカー膜を設けることで、温度サイクルによるストレスにより半導体素子が封止樹脂から応力を受けた場合でも、アンカー膜の開口部に保護膜が引っかかることで、封止樹脂からの応力を保護膜が引張応力として分担して受けることとなり、結果として、剥離先端部の圧縮応力が小さくすることができ、保護膜が剥離することを抑制できる。
本発明に係る実施の形態１の半導体装置の構成を説明する断面図である。 本発明に係る実施の形態１の半導体装置に搭載された、半導体素子の構成を示す平面図である。 本発明に係る実施の形態１の半導体装置に搭載された、半導体素子の構成を示す部分断面図である。 本発明に係る実施の形態１の半導体装置に搭載された、半導体素子の構成を示す部分平面図である。 本発明に係る実施の形態１の半導体装置に搭載された、半導体素子の構成を示す部分平面図である。 本発明に係る実施の形態１の半導体装置に搭載された、半導体素子の構成を示す部分平面図である。 温度サイクルによるストレスを受けた場合の保護膜と半導体素子との界面に発生する応力のシミュレーション結果を示すコンタ図である。 温度サイクルによるストレスを受けた場合の保護膜と半導体素子との界面に発生する応力のシミュレーション結果を示すコンタ図である。 温度サイクルによるストレスを受けた場合の保護膜と半導体素子との界面に発生する応力のシミュレーション結果を示すコンタ図である。
＜はじめに＞
以下の説明において、「活性領域」とは半導体素子のオン状態において主電流が流れる領域である。また、以下において、「外側」とは半導体素子の外周に向かう方向であり、「内側」とは「外側」に対して反対の方向とする。また、以下の記載では、不純物の導電型に関して、ｎ型を「第１導電型」、ｎ型とは反対導電型のｐ型を「第２導電型」として一般的に定義するが、その逆の定義でも構わない。
なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。また、本明細書において、「～上」および「～を覆う」という場合、構成要素間に介在物が存在することが妨げられるものではない。例えば、「Ａ上に設けられたＢ」または「ＡがＢを覆う」と記載している場合、ＡとＢとの間に他の構成要素Ｃが設けられたものも設けられていないものも意味され得る。また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
また、「ＭＯＳ」という用語は、古くは金属-酸化物-半導体の接合構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜およびゲート電極の材料が改善されている。
例えばＭＯＳトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶珪素が採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
従って「ＭＯＳ」という用語は必ずしも金属-酸化物-半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。すなわち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体-絶縁体-半導体の積層構造をも含む意義を有する。
＜実施の形態１＞
＜装置構成＞
図１は、実施の形態１に係る半導体装置１の構成を示す断面図であり、図２は、半導体装置１に搭載された、半導体素子１１の構成を示す平面図である。
図１に示すように、半導体装置１は、導体基板２１の一方の主面（上面）上に半田材等の接合材３１を介して接合された複数の半導体素子１１を有している。半導体素子１１は、接合材３１で接合された下面とは反対側の上面に、半田等の接合材３２を介してリードフレーム２２が接合されている。リードフレーム２２は、半導体素子１１の上面のソース電極（図示せず）に電気的に接続され、リードフレーム２２の一方端は半導体装置１の外部に突出している。
導体基板２１の上面の端縁部には外部端子２３の一方端が接続されており、外部端子２３の他方端は半導体装置１の外部に突出している。外部端子２３は、半導体素子１１の下面のドレイン電極（図示せず）に電気的に接続される。
また、半導体素子１１の上面には、ワイヤＷＲの一方端がワイヤボンディングにより接続され、ワイヤＷＲの他方端は、制御端子２４の一方端にワイヤボンディングにより接続されている。制御端子２４の他方端は半導体装置１の外部に突出している。ワイヤＷＲは、半導体素子１１のゲートパッド１１ｄ（図２）に接続され、制御端子２４を介して半導体装置１の外部から制御信号が入力される。
リードフレーム２２、外部端子２３および制御端子２４の少なくとも一部と、ワイヤＷＲ、導体基板２１および半導体素子１１は、封止樹脂４１によって封止され、リードフレーム２２、外部端子２３および制御端子２４のそれぞれの他方端は、封止樹脂４１の側面から外部に突出している。導体基板２１の下面は封止樹脂４１で覆われておらず、外部に露出している。なお、図１に示した半導体装置１の構成は一例であり、この構成に限定されるものではない。
図２に示すように、半導体素子１１は、矩形の外形を有し、その中央部が活性領域ＡＲとなっている。活性領域ＡＲの平面視形状は、四隅が曲率を有した矩形をなし、その一辺の中央部が内側に矩形状に凹んでおり、活性領域ＡＲの内側に凹んだ部分に入り込むように、ゲートパッド１１ｄが設けられている。また、活性領域ＡＲ上には、活性領域ＡＲとほぼ同等の大きさおよび形状を有するソース電極１１ｃが設けられている。
また、ゲートパッド１１ｄの一辺に接続されたゲート配線１１ｂが活性領域ＡＲの外周に沿って設けられ、活性領域ＡＲはゲート配線１１ｂで囲まれている。なお、活性領域ＡＲ、ソース電極１１ｃおよびゲートパッド１１ｄの配置および平面視形状は上記に限定されるものではない。
ゲート配線１１ｂのさらに外周側には、ゲート配線１１ｂに沿ってアンカー膜１３が設けられている。アンカー膜１３を含めてゲート配線１１ｂの外縁から半導体素子１１の外縁までの領域を終端領域１１ａと定義する。
図３には、図２におけるＡ－Ａ線で示される領域の矢示断面図を示し、図４は、図３に対応する領域の部分平面図である。
図３に示すように、終端領域１１ａにおいては、層間絶縁膜１２上にアンカー膜１３が設けられており、層間絶縁膜１２およびゲート配線１１ｂを覆うと共にソース電極１１ｃの少なくとも一部を覆う保護膜１４が形成されている。なお、保護膜１４は、層間絶縁膜１２とは異なる材料で構成されている。また、図示は省略するが終端領域においては、耐圧を保持するための不純物領域を設けても良い。
半導体素子１１は、炭化珪素（ＳｉＣ）で構成されるＳｉＣ半導体素子（炭化珪素半導体素子）であり、半導体基板であるＳｉＣウエハの上にエピタキシャル成長した半導体層を有し、種々のウエハプロセスを経てＳｉＣウエハ上に複数の半導体素子構造が形成された後、各半導体素子構造の終端領域１１ａにアンカー膜１３を形成し、終端領域１１ａを保護膜１４で覆う。その後、ＳｉＣウエハを１００μｍ程度の厚さに研磨し、例えば、ダイシング法などで複数の半導体素子構造をダイシングラインに沿って切断して個片化することで半導体素子１１となる。
なお、半導体素子１１の半導体素子構造の図示および説明は省略するが、本実施の形態ではＭＯＳトランジスタを想定している。しかし、半導体素子１１はＭＯＳトランジスタに限定されるものではなく、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）、ｐｎ接合ダイオード、ショットキーダイオードなどでも良い。
保護膜１４は、例えば、ポリイミドまたはポリアミドを主たる材料として構成されている。保護膜１４は、ウエハプロセスにおいて保護膜１４の前駆体溶液をＳｉＣウエハ上にスピンコート法により塗布した後、写真製版プロセスを経て、所望のパターンに形成される。このパターンとしては、例えば、ＭＯＳトランジスタのソース電極１１ｃおよびゲートパッド１１ｄの上方が開口され、これら以外の領域、すなわち終端領域１１ａおよびゲート配線１１ｂが形成された領域を含む領域が保護膜１４で覆われるパターンが挙げられる。
さらに詳細に述べると、円盤状のブレード砥石を用いて半導体ウエハをダイシングする場合、ダイシングライン上まで保護膜１４で覆われていると、ダイシング時にチッピング等が発生し、歩留まりが低下する可能性がある。そのため、保護膜１４の外側端面は、ダイシング時にブレード砥石に接触しないように、ダイシングラインよりも内側に後退した位置となるように設けることが望ましく、ダイシングラインの上方も開口部となったパターンとなる。このため、図３に示すように、保護膜１４の外側端面は、半導体素子１１の端面から後退した位置にある。なお、この後退距離は、ブレード砥石の刃幅などのダイシング条件によって異なるが、例えば、２０～１００μｍとなる。
層間絶縁膜１２は、例えば、酸化珪素を主たる材料として構成されており、熱酸化法またはＴＥＯＳ（テトラエトキシシラン）を用いてＴＥＯＳ酸化膜を堆積する方法で任意の厚みで形成することができる。
半導体素子１１の終端領域１１ａは、耐圧を保持するための耐圧保持領域でもあり、高電界になるため、終端領域１１ａを覆う層間絶縁膜１２は、少なくとも終端領域１１ａが露出しないように、厚さおよび形成領域を設定する。また、層間絶縁膜１２は、高電界によりリーク電流が発生して耐圧が低下しない厚さに設定する。
アンカー膜１３は、例えば、窒化珪素を主たる材料として構成されている。図２に示されるようにアンカー膜１３は、平面視で終端領域１１ａに沿って設けられてループ状をなしている。また、図４に示されるようにアンカー膜１３には全体に渡って、離散的に複数の開口部１３ａが設けられている。
アンカー膜１３が、ゲート配線１１ｂの外側にゲート配線１１ｂおよび活性領域ＡＲを囲むようにループ状に形成されることで、保護膜１４の剥離が進展して、ゲート配線１１ｂおよび活性領域ＡＲにまで剥離が及ぶことを抑制できる。
アンカー膜１３は、ウエハプロセスにおいて化学的気相堆積法（ＣＶＤ法）により窒化珪素膜をＳｉＣウエハ上全体に形成した後、窒化珪素膜上にレジスト膜を形成し、写真製版プロセスを経て、レジスト膜が終端領域１１ａに沿ってループ状に残ると共に、複数の開口部１３ａが離散的に形成されるようにレジスト膜をパターニングする。その後、パターニングされたレジスト膜をエッチングマスクとして用いて窒化珪素膜をエッチングすることで、所望のパターンを得る。
ここで、層間絶縁膜１２は酸化珪素で構成され、アンカー膜１３は窒化珪素で構成されるので、エッチングプロセスで選択性が得られるので、アンカー膜１３のパターニングプロセスで、層間絶縁膜１２が除去されることを抑制できる。
図４に示すアンカー膜１３の開口部１３ａの平面視形状は円形であり、開口部１３ａ間の最小間隔は５μｍ以上２０μｍ以下に設定されている。
なお、開口部１３ａの平面視形状を円形にすることで、剥離した保護膜１４が開口部１３ａにひっかかって発生するときに発生する引張応力を均等に受けることができる。
また、開口部１３ａの平面視形状は円形に限定されるものではなく、例えば図５に示されるように、半円に近い形状（半円状）としても良いし、図６に示されるように、三日月に近い形状（三日月状）としても良い。内側（活性領域ＡＲおよびゲート配線１１ｂが形成された側）の辺が円弧状となっている形状であって、開口部１３ａ間の最小間隔が５μｍ以上２０μｍ以下であれば良い。
半円状または三日月状とすることで単位面積当たりの開口部１３ａの配置個数を増やすことができ、開口部１３ａを設けることによる保護膜１４のアンカー効果を高めることができる。アンカー効果とは、表面の凹凸が開口部１３ａに引っかかることによって、保護膜１４の弾性により、水平方向の応力に対する抵抗力を得る効果である。
＜製造方法＞
このような構成を有する半導体素子１１を半導体装置１に搭載するには、図１に示されるように、半導体素子１１がＭＯＳトランジスタである場合は、下面となるドレイン電極をスズを主たる材料とする半田材、または銀および銅を主たる材料とするシンタ材などの接合材３１を用いて導体基板２１に接合する。
導体基板２１は、銅などの熱伝導性の良好な材料で構成されるヒートスプレッダ（図示せず）上に絶縁基板（図示せず）を搭載した基板であり、絶縁基板の上面に回路パターンが形成されており、半導体素子１１のドレイン電極は、接合材３１により回路パターンに熱的かつ電気的に接続される。
半導体素子１１の上面となるソース電極１１ｃは、スズを主たる材料とする半田材、または銀および銅を主たる材料とするシンタ材などの接合材３２を用いて銅を主たる材料とするリードフレーム２２に接合される。なお、ソース電極１１ｃは、アルミまたは銅を主たる材料とする直径数百μｍのワイヤをワイヤボンディングなどで機械的に接合し、ワイヤの他方端は外部端子に接続する構成としても良い。
半導体素子１１の導体基板２１への搭載が完了した後、例えば、モールド金型に導体基板２１およびリードフレーム２２に半導体素子１１が接合された状態の半完成品を搭載し、モールド金型内にモールド樹脂を加圧注入した後、加熱するトランスファモールド封止技術により封止樹脂４１を成型することで、半導体装置１が完成する。
封止樹脂４１にエポキシ系樹脂を用いることで、封止材にゲルを用いた場合に比べ、耐湿性および耐温度サイクル性などの信頼性を向上させることができる。
封止樹脂４１に熱硬化型の樹脂を用いる場合、半導体装置１が温度サイクルによるストレスを受けると、封止樹脂４１からの応力を受けて半導体素子１１上に応力が発生し、半導体素子１１の表面の保護膜１４が剥離する可能性がある。
そこで、半導体装置１が温度サイクルによるストレスを受けた場合の保護膜１４と半導体素子１１との界面に発生する応力について、応力シミュレーションした結果を図７～図９に示す応力コンタ図を用いて説明する。
図７は、ゲート配線１１ｂの外周側にアンカー膜１３を有さない半導体素子１１１についての応力シミュレーション結果を示す応力コンタ図である。
図７においては半導体素子１１１の端部を起点として保護膜１４の剥離が始まり、剥離が内側（ソース電極１１ｃ側）に進展していった場合の剥離先端部１４Ｅの位置の変化を上から順に示している。
図７の最上段の応力コンタ図において、半導体素子１１１および保護膜１４の端部において引張応力のピークが発生し、剥離先端部１４Ｅにおいて圧縮応力のピークが発生している。なお、図７～図９では、色が濃いほど応力が高いことを表している。
上から２段目の応力コンタ図に示されるように、さらに応力が高まると剥離先端部１４Ｅが内側に移動し、剥離領域１４Ｏが広がる。これは、上から３段目、４段目、５段目の応力コンタ図においても同様であり、剥離先端部１４Ｅが内側に移動し剥離領域１４Ｏが広がることが判る。
また、図７に示されるように、剥離の進展に伴って、半導体素子１１１および保護膜１４の端部の剥離の起点における引張応力のピークの範囲が大きくなっていることが判る。
半導体素子１１１では剥離が終端領域１１ａ上を内側に進展した場合、剥離先端部１４Ｅでの圧縮応力のピーク値は変化せず、高い値が維持される。すなわち、一旦、保護膜１４の剥離が発生した後は、保護膜１４の剥離の進展を抑制できないことを示している。保護膜１４の剥離がさらに内側に進展して、例えば、ゲート配線１１ｂなどに到達すると、ゲート電極とソース電極とのショートおよびゲート電極とドレイン電極との間での放電開始電圧の低下が起き、半導体装置の信頼性が低下する。
図８は、ゲート配線１１ｂの外周側にアンカー膜１３を設けた半導体素子１１についての応力シミュレーション結果を示す応力コンタ図であり、アンカー膜１３の開口部１３ａの配設間隔を１０μｍとした場合の応力シミュレーション結果である。
図８においても図７と同様に半導体素子１１の端部を起点として保護膜１４の剥離が始まり、剥離が内側（ソース電極１１ｃ側）に進展していった場合の剥離先端部１４Ｅの位置の変化を上から順に示している。
図８の最上段の応力コンタ図において、半導体素子１１および保護膜１４の端部において引張応力のピークが発生し、剥離先端部１４Ｅにおいて圧縮応力のピークが発生している。
上から２段目の応力コンタ図に示されるように、さらに応力が高まると剥離先端部１４Ｅが内側に移動し、剥離領域１４Ｏが広がる。これは、上から３段目、４段目、５段目の応力コンタ図においても同様であり、剥離先端部１４Ｅが内側に移動し剥離領域１４Ｏが広がる点では半導体素子１１１と同じであるが、剥離が終端領域１１ａ上を内側に進展した場合、剥離先端部１４Ｅより外側の剥離領域１４Ｏでは、アンカー膜１３に保護膜１４が引っかかり、剥離領域１４Ｏで引張応力が分散していることが判る。
すなわち、上から２段目以下の応力コンタ図では、剥離領域１４Ｏ内に引張応力のピーク点が複数存在しており、この部分はアンカー膜１３の開口部１３ａに保護膜１４が引っかかることで、封止樹脂４１からの応力を保護膜１４が引張応力として分担して受けることとなり、結果として、剥離先端部１４Ｅの圧縮応力のピークを半導体素子１１１と比べて小さくすることができる。これは、図７と比べて、剥離が進展しても、半導体素子１１および保護膜１４の端部の剥離の起点における引張応力のピークの範囲は大きくならないことからも判る。
剥離先端部１４Ｅの圧縮応力のピークが低下すれば、剥離の進展を抑制することができ、剥離の進展を抑制することができれば、剥離がさらに内側に進展する速度を低下させ、半導体装置１を長寿命化することができる。
また、保護膜１４の剥離が半導体素子１１の最外周から発生して終端領域１１ａの途中まで進展しても、アンカー膜１３の開口部１３ａは、層間絶縁膜１２を貫通せずアンカー膜１３のみに存在するので、終端領域１１ａの炭化珪素層は層間絶縁膜１２で被覆された状態が維持される。このため、終端領域１１ａにおいて放電が起きるなどの劣化現象が発生せず、半導体素子１１の耐圧低下を防止することができる。
図９は、ゲート配線１１ｂの外周側にアンカー膜１３を設けた半導体素子１１についての応力シミュレーション結果を示す応力コンタ図であり、アンカー膜１３の開口部１３ａの配設間隔を５０μｍとした場合の応力シミュレーション結果である。
図９においても図８と同様に半導体素子１１の端部を起点として保護膜１４の剥離が始まり、剥離が内側（ソース電極１１ｃ側）に進展していった場合の剥離先端部１４Ｅの位置の変化を上から順に示している。
図９の最上段の応力コンタ図において、半導体素子１１および保護膜１４の端部において引張応力のピークが発生し、剥離先端部１４Ｅにおいて圧縮応力のピークが発生する点では図８と同じであるが。上から２段目以下の応力コンタ図から判るように、剥離先端部１４Ｅより外側の剥離領域１４Ｏでの開口部１３ａへの保護膜１４の引っかかり箇所が少ないので、剥離先端部１４Ｅの圧縮応力をアンカー膜１３が分担して受けることができない。これは、保護膜１４自体が伸びることで、剥離先端部１４Ｅに発生する圧縮応力をアンカー膜１３の開口部１３ａへのひっかかりで十分に保持できなくなるためと考えられる。
このように保護膜１４のヤング率および降伏強度に応じて、アンカー膜１３の開口部１３ａの間隔を設計する必要がある。保護膜１４をポリイミドで形成する場合、ポリイミド焼成後の収縮など、パターン寸法の変化を考慮すると、開口部１３ａの間隔を５μｍ以上２０μｍ以下とすることが望ましく、応力低減効果とパターン精度の確保を両立することができる。
例えば、層間絶縁膜１２を酸化珪素で形成し、アンカー膜１３を窒化珪素で形成し、保護膜１４をポリイミドで形成することで、保護膜１４に比べて層間絶縁膜１２とアンカー膜１３を硬い材料にすることができ、保護膜１４の剥離が発生した際に、保護膜１４が変形することで応力を分担することができ、アンカー膜１３が剥がれたり、層間絶縁膜１２が割れたりすることを防止できる。また、それぞれが上記の材料であれば、従来のウエハプロセスで容易に形成することができ、製造コストの上昇を抑制できる。
また、アンカー膜１３の開口部１３ａの内側（活性領域ＡＲおよびゲート配線１１ｂが形成された側）の辺を円弧状にすることで、剥離した保護膜１４がひっかかって発生するときに発生する引張応力を分散することができ、アンカー膜１３が剥離することを防止できる。
さらに、開口部１３ａを離散的に配置することで、保護膜１４の剥離が発生した際に、圧縮応力を終端領域１１ａの平面内で平面的に分散させることができ、局所的に剥離が進行することを防止できる。
以上説明した実施の形態１の半導体装置１においては、半導体素子１１は、ＳｉＣ半導体素子としたが、珪素で構成されるＳｉ半導体素子であっても良い。
ＳｉＣは絶縁破壊強度がＳｉの約１０倍と高く、半導体層の厚みをＳｉの約１／１０に低減できるため、ＳｉＣ半導体素子は、低オン電圧を実現でき、また高温でも動作が可能であるため、ＳｉＣ半導体素子は、のＳｉ半導体素子に比較して小型化および高効率化が可能となる。
また、半導体素子１１は、図１に示した構成の半導体装置１への搭載に限定されるものではなく、半導体素子が樹脂によって封止される半導体装置であれば、半導体素子１１を搭載することで上述した効果と同様の効果を奏する。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
１ 半導体装置、１１ 半導体素子、１１ａ 終端領域、１２ 層間絶縁膜、１３ アンカー膜、１４ 保護膜。

Claims (11)

  1. 基板と、
    前記基板に接合された半導体素子と、
    前記基板の少なくとも一部と前記半導体素子とを封止する封止樹脂とを備え、
    前記半導体素子は、
    前記半導体素子のオン状態において主電流が流れる活性領域と、
    前記活性領域の周囲の終端領域と、
    前記終端領域の絶縁膜上に設けられたアンカー膜と、
    前記アンカー膜を含む前記終端領域を少なくとも覆う保護膜と、を有し、
    前記アンカー膜は、
    前記絶縁膜と異なる材料で構成され、離散的に設けられた複数の開口部を有する、半導体装置。
  2. 前記アンカー膜は、
    平面視で前記終端領域に沿って設けられてループ状をなす、請求項１記載の半導体装置。
  3. 前記複数の開口部は、
    少なくとも前記活性領域側の辺が円弧状をなす平面視形状を有する、請求項１記載の半導体装置。
  4. 前記複数の開口部の前記平面視形状は、円形をなす、請求項３記載の半導体装置。
  5. 前記複数の開口部の前記平面視形状は、半円状をなす、請求項３記載の半導体装置。
  6. 前記複数の開口部の前記平面視形状は、三日月状をなす、請求項３記載の半導体装置。
  7. 前記複数の開口部は、
    最小間隔が５μｍ以上２０μｍ以下で設けられる、請求項１記載の半導体装置。
  8. 前記半導体素子は、炭化珪素半導体素子である、請求項１記載の半導体装置。
  9. 前記保護膜は、
    ポリイミドまたはポリアミドを主たる材料として構成された膜である、請求項１記載の半導体装置。
  10. 前記アンカー膜は、
    窒化珪素を主たる材料として構成された膜である、請求項１記載の半導体装置。
  11. オン状態において主電流が流れる活性領域と、
    前記活性領域の周囲の終端領域と、
    前記終端領域の絶縁膜上に設けられたアンカー膜と、
    前記アンカー膜を含む前記終端領域を少なくとも覆う保護膜と、を有し、
    前記アンカー膜は、
    前記絶縁膜と異なる材料で構成され、全体に渡って、離散的に設けられた複数の開口部を有する、半導体素子。
JP2019160881A 2019-09-04 2019-09-04 半導体装置および半導体素子 Active JP7149907B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019160881A JP7149907B2 (ja) 2019-09-04 2019-09-04 半導体装置および半導体素子
US16/905,733 US11387158B2 (en) 2019-09-04 2020-06-18 Semiconductor device and semiconductor element
DE102020122121.5A DE102020122121A1 (de) 2019-09-04 2020-08-25 Halbleitervorrichtung und Halbleiterelement
CN202010886116.5A CN112447610A (zh) 2019-09-04 2020-08-28 半导体装置及半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019160881A JP7149907B2 (ja) 2019-09-04 2019-09-04 半導体装置および半導体素子

Publications (2)

Publication Number Publication Date
JP2021040058A JP2021040058A (ja) 2021-03-11
JP7149907B2 true JP7149907B2 (ja) 2022-10-07

Family

ID=74565020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019160881A Active JP7149907B2 (ja) 2019-09-04 2019-09-04 半導体装置および半導体素子

Country Status (4)

Country Link
US (1) US11387158B2 (ja)
JP (1) JP7149907B2 (ja)
CN (1) CN112447610A (ja)
DE (1) DE102020122121A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022043997A (ja) * 2020-09-04 2022-03-16 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200532A (ja) 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置およびその製造方法
JP2013191632A (ja) 2012-03-12 2013-09-26 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2017092153A (ja) 2015-11-05 2017-05-25 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461258A (ja) * 1990-06-29 1992-02-27 Hitachi Ltd 半導体集積回路装置
JPH0870067A (ja) * 1994-08-26 1996-03-12 Nippon Steel Corp 半導体装置
JP3614079B2 (ja) 2000-03-24 2005-01-26 株式会社デンソー 半導体装置及びその製造方法
JP3740117B2 (ja) 2002-11-13 2006-02-01 三菱電機株式会社 電力用半導体装置
US7714448B2 (en) * 2004-11-16 2010-05-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9105588B2 (en) * 2010-10-21 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor component having a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US8973250B2 (en) * 2011-06-20 2015-03-10 International Business Machines Corporation Methods of manufacturing a micro-electro-mechanical system (MEMS) structure
US9490190B2 (en) * 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
JP6262573B2 (ja) * 2014-03-07 2018-01-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107316817B (zh) * 2016-04-26 2020-08-25 中芯国际集成电路制造(上海)有限公司 封装件及其制造方法
US11145712B2 (en) * 2016-05-17 2021-10-12 Mitsubishi Electric Corporation Semiconductor apparatus and method for manufacturing the same
US9985125B1 (en) * 2016-11-25 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device
WO2019232230A1 (en) * 2018-05-30 2019-12-05 The Regents Of The University Of California Method of removing semiconducting layers from a semiconducting substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200532A (ja) 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置およびその製造方法
JP2013191632A (ja) 2012-03-12 2013-09-26 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2017092153A (ja) 2015-11-05 2017-05-25 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Also Published As

Publication number Publication date
JP2021040058A (ja) 2021-03-11
CN112447610A (zh) 2021-03-05
US11387158B2 (en) 2022-07-12
DE102020122121A1 (de) 2021-03-04
US20210066150A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
JP4815905B2 (ja) 半導体装置およびその製造方法
US6803294B2 (en) Semiconductor wafer and manufacturing method of semiconductor device
JP5621334B2 (ja) 半導体装置および半導体装置の製造方法
JP5943819B2 (ja) 半導体素子、半導体装置
US10068825B2 (en) Semiconductor device
US9852995B1 (en) Semiconductor device
JP2006319204A (ja) 半導体装置の製造方法、及び半導体装置
JP2011049393A (ja) 半導体装置及びその製造方法
JP2006173437A (ja) 半導体装置
CN103426837B (zh) 半导体封装及形成半导体封装的方法
US9224698B1 (en) Semiconductor device
JP5720647B2 (ja) 半導体装置及びその製造方法
CN105336718A (zh) 源极向下半导体器件及其制造方法
US20110053374A1 (en) Method for manufacturing semiconductor device
JP7258124B2 (ja) 半導体装置および半導体モジュール
JP7149907B2 (ja) 半導体装置および半導体素子
JP2012182238A (ja) 半導体装置
CN110943056B (zh) 具有散热结构的高电阻晶片及其制作方法
JP2012182239A (ja) 半導体装置の製造方法
JP2015109292A (ja) 半導体モジュール
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
JP2004273647A (ja) 半導体素子及びその製造方法
JP2001044414A (ja) 半導体装置
WO2022157823A1 (ja) 半導体装置および半導体モジュール
US20230215840A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220927

R150 Certificate of patent or registration of utility model

Ref document number: 7149907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150