JP2006319204A - 半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
JP2006319204A
JP2006319204A JP2005141577A JP2005141577A JP2006319204A JP 2006319204 A JP2006319204 A JP 2006319204A JP 2005141577 A JP2005141577 A JP 2005141577A JP 2005141577 A JP2005141577 A JP 2005141577A JP 2006319204 A JP2006319204 A JP 2006319204A
Authority
JP
Japan
Prior art keywords
conductor
layer
semiconductor device
wiring
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005141577A
Other languages
English (en)
Other versions
JP5154000B2 (ja
Inventor
Koichi Kijiro
耕一 木城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005141577A priority Critical patent/JP5154000B2/ja
Priority to CNB2006100086455A priority patent/CN100521161C/zh
Priority to KR1020060016340A priority patent/KR101264926B1/ko
Priority to US11/405,570 priority patent/US7498636B2/en
Publication of JP2006319204A publication Critical patent/JP2006319204A/ja
Application granted granted Critical
Publication of JP5154000B2 publication Critical patent/JP5154000B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F13/00—Bandages or dressings; Absorbent pads
    • A61F13/06—Bandages or dressings; Absorbent pads specially adapted for feet or legs; Corn-pads; Corn-rings
    • A61F13/064—Bandages or dressings; Absorbent pads specially adapted for feet or legs; Corn-pads; Corn-rings for feet
    • A61F13/068—Bandages or dressings; Absorbent pads specially adapted for feet or legs; Corn-pads; Corn-rings for feet for the toes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biomedical Technology (AREA)
  • Vascular Medicine (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 WP工程でのトランジスタの特性変動やゲート酸化膜の劣化を低減する。
【解決手段】 本発明の半導体装置の製造方法は、支持基板上に第１の絶縁膜を介して形成された半導体層を有するSOI基板を準備する工程と、SOI基板に複数のSOIトランジスタを形成する工程と、SOIトランジスタを複数層にわたって適宜配線する工程と、複数層の配線のうち最上層配線で支持基板とSOIトランジスタとの電気的接続を取る工程とを有する。
【選択図】 図１

Description

本発明は、半導体装置に関し、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有する半導体装置に適用して有効な技術に関するものである。
現在、半導体装置としては、更なる低消費電力と高速動作性を実現するためにＳＯＩと呼ばれる技術が用いられるようになってきている。SOI技術を用いてICを製造する場合はSOIウェハと呼ばれるものからICを製造する。
SOIウェハとは、素子形成領域となる半導体層と基板とが、第１の絶縁膜である厚いシリコン酸化膜（以下埋め込み酸化膜と称す）で分離された構造となっているウェハのことである。SOIウェハの半導体層にトランジスタを形成した場合、チャネル領域や拡散領域となるシリコンは、シリコン酸化膜によって基板と完全に絶縁された状態となる。
また、SOIウェハの半導体層に形成されたトランジスタ（以下SOIトランジスタと称す）は、SOIトランジスタがオンの時に発生するホットキャリアがSOIトランジスタのチャネル領域に蓄積することによりSOIトランジスタの特性が変動してしまう。変動を抑制するためにチャネル領域の電位を固定して、SOIトランジスタの動作を安定させる必要がある。通常ICは、樹脂やセラミックによって封止されるため、基板との電気的接続を取ることが困難である。そこでICの裏面に金属板を貼り付けて、ICの表面のボンディングとは別に金属板へボンディングすることにより、金属板の電位を外部から固定する技術が用いられることがある。
ICの裏面から電位の固定を行わない場合は、SOIウェハの表面から基板へ対して電気的な接続をウェハ工程で形成する必要がある。一般的なSOIトランジスタのプロセスでは、ウェハ表面から基板への電気的な接続をとる場合、埋め込み酸化膜を貫通するコンタクトホールを形成し、導電性物質を埋め込む。
なおICの表面から基板への電気的な接続を取っている技術に関しては例えば下記特許文献１に記載されている。
特開２００４−３１９８５３号公報
しかしながら、上記背景技術や特許文献１に記載されている技術では、基板と接続するコンタクトが電位をGNDに固定するため、回路内のGNDに接続する端子と基板とが第１メタルである配線を介して接続されることになる。基板は、CVDやエッチング処理で印加されるステージのバイアスや、ウェハをステージに吸着させるために印加される静電チャックのバイアスなどによりチャージが発生してしまう。発生したチャージは、基板に接続されたコンタクトを介してトランジスタに入力され、トランジスタの特性の変動やゲート酸化膜の劣化などを引き起こすおそれがある。
よって、本発明の目的は上記問題を解決し、トランジスタの特性変動やゲート酸化膜の劣化を最小限に抑える半導体装置及び半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は、支持基板上に第１の絶縁膜を介して形成された半導体層を有するSOI基板を準備する工程と、SOI基板に複数のSOIトランジスタを形成する工程と、SOIトランジスタを複数層にわたって適宜配線する工程と、複数層の配線のうち最上層配線で支持基板とSOIトランジスタとの電気的接続を取る工程とを有する。
また、本発明の半導体装置は、チャネル領域とチャネル領域を挟む拡散領域とを有する半導体層と素子分離層とが第１の絶縁層を介して支持基板上に形成された半導体装置であって、半導体層上のチャネル領域に第２の絶縁層を介して形成されるゲート電極と、素子分離層、半導体層、及びゲート電極上に形成される第３の絶縁層と、
第３の絶縁層上に形成される第１の配線層と、第３の絶縁層、素子分離層及び第１の絶縁層を貫通し、支持基板と電気的導通を取る第１の導体と、第３の絶縁層を貫通し、ゲート電極と電気的導通を取る第２の導体と、第３の絶縁層を貫通し、半導体層の拡散領域と電気的導通を取る第３の導体と、第１の配線層上に第４の絶縁層を介して形成されると共に、第１の導体と、第２の導体又は第３の導体と電気的導通を取る最上層配線とを備えている。
本発明の半導体装置の構造を取ることによりトランジスタの特性変動やゲート酸化膜の劣化を最小限に抑えることが可能となる。
以下、図を参照して、本発明の実施の形態について、説明する。
図１は本発明の実施例１における半導体装置を表す断面図である。図１を参照して、本発明の半導体装置の構造について説明する。本発明の半導体装置１００は、シリコン等からなる支持基板１０１上に第１の絶縁層（以下埋め込み酸化膜と称す）１０２を介して半導体層１０３と素子分離層１０４が形成されている。半導体層１０３は、チャネル領域１０５とチャネル領域１０５を挟む拡散領域１０６とからなる。半導体層１０３上のチャネル領域１０５には、第２の絶縁層（以下ゲート絶縁膜と称す）１０７を介してゲート電極１０８が形成されている。素子分離層１０４、半導体層１０３、及びゲート電極１０８上には第３の絶縁層（以下第１の層間絶縁膜と称す）１０９が形成されている。第１の層間絶縁膜１０９、素子分離層１０４、及び埋め込み酸化膜１０２を貫通し支持基板１０１と電気的導通を取る第１の導体１１０が形成されている。また、第１の層間絶縁膜１０９を貫通してゲート電極１０８と電気的導通を取る第２の導体１１１と、第１の層間絶縁膜１０９を貫通して半導体層１０３の拡散領域１０６と電気的導通を取る第３の導体１１２とが形成されている。第１の層間絶縁膜１０９上には第１の配線層１１３が形成されている。第１の配線層１１３は所望の第２の導体１１１と第３の導体１１２とを接続して所望の回路を形成する。第１の配線層１１３上及び第１の層間絶縁膜上に形成された第４の絶縁層（以下第２の層間絶縁膜と称す）１１４を介して最上層配線１１５が形成される。支持基板１０１と電気的導通を取る第１の導体１１０は、最上層配線１１５を介して第２の導体１１１または第３の導体１１２と電気的に接続される。最上層配線１１５上には第５の絶縁層（以下第３の層間絶縁膜と称す）１１６が形成されている。第３の層間絶縁膜１１６上に形成された外部端子１１７と最上層配線１１５とが電気的に接続されている。一般的に支持基板１０１は外部端子１１７を介してグランド電位に接続される。本実施例において、外部端子１１７は、電極パッドであってワイヤボンディング等で外部の電位が入力される。
以上、説明してきたSOI構造を有する半導体装置は、例えば以下のような工程により製造される。図３（ａ）〜（ｆ）を参照して、本実施例の半導体装置の製造方法を説明する。（ａ）に示すように、まず半導体層１０３が埋め込み酸化膜１０２を介して形成された支持基板１０１を準備する。（半導体層１０３、埋め込み酸化膜１０２、及び支持基板１０１を総称してSOI基板と称す）半導体層１０３のうちＬＯＣＯＳやＳＴＩ（Shallow Trench Isolation）技術を用いて素子分離層１０４を形成することにより各半導体層１０３を分離する。半導体層１０３上に例えば、熱酸化法によって半導体層１０３上にゲート絶縁膜１０７を形成する。次いで、素子分離層１０４、半導体層１０３、及びゲート絶縁膜１０７上に例えばポリシリコンを堆積させる。その後フォトリソグラフィー技術によってポリシリコンをパターニングすることでゲート絶縁膜１０７上にゲート電極１０９を形成し、半導体層１０３の拡散領域１０６に不純物のインプラを行うことでＳＯＩトランジスタの形成が完了する。
その後、（ｂ）に示すように、例えばCVD法によって第１の層間絶縁膜１０９を素子分離層１０４、半導体層１０３、及びゲート電極１０８上に堆積させる。第１の層間絶縁膜１０９を堆積させた後、第１の層間絶縁膜１０９上にレジスト１２０を塗布し、例えば公知のドライエッチング法等により、素子分離層１０４上に支持基板１０１に至るコンタクトホール１２１を形成する。コンタクト部分の抵抗を低減するために、コンタクトインプラを行う。コンタクトインプラにより、コンタクトホール底部の支持基板１０１に高濃度インプラ領域１１８を形成する。この際、支持基板１０１に行うインプラの不純物濃度は、例えば１×１０20〜21 ions/cm3程度である。また、（ｃ）に示すように拡散領域１０６及びゲート電極１０８に至る各コンタクトホール１２２を形成し、レジストを除去する。一般に、コンタクトホール１２１は0.6〜1.0um程度の深さがあるため、コンタクト１２１の底部にイオン種が届くよう、コンタクトホール径を高さの半分程度にするとよい。
続いて、（ｄ）に示すように、コンタクトホール１２１、１２２内に、タングステン（W）等を成長させ、先に形成した支持基板１０１の高濃度インプラ領域１１８と電気的導通が取られた第１の導体１１０、ゲート電極１０８と電気的導通が取られた第２の導体１１１、及び半導体層１０３の拡散領域１０６と電気的導通が取られた第３の導体１１２が形成される。なお、余分なタングステン（W）等はエッチバックなどで除去する。
（ｅ）に示すように、第１の層間絶縁膜、第１の導体１１０、第２の導体１１１、及び第３の導体１１２上に、例えばスパッタリング法によってＡｌ又はＡｌ合金からなる金属膜を堆積した後、金属膜をフォトリソグラフィー技術によってパターニングを行い、第１の配線層１１３を形成する。第１の層間絶縁膜及び第１の配線層１１３上に第２の層間絶縁膜１１４を例えばCVD法によって堆積させる。第２の層間絶縁膜１１４を堆積させた後、第２の層間絶縁膜１１４上にレジスト等を塗布し、例えば公知のドライエッチング法等により、第１の導体１１０に至るコンタクトホール１３１を形成する。また、第１の配線層に至るコンタクトホール１３２も形成する。続いて、コンタクトホール１３１、１３２内にタングステン（Ｗ）等を成長させ第４の導体１４１及び第５の導体１４２を形成する。る。なお、余分なタングステン（W）等はエッチバックなどで除去する。第２の層間絶縁膜１１４、第４の導体１４１、及び第５の導体１４２上に、例えはスパッタリング法によってＡｌ又はＡｌ合金からなる金属膜を堆積した後、金属膜をフォトリソグラフィー技術によってパターニングを行い、最上層配線１１５を形成し、第４の導体 １４１と第５の導体１４２との電気的導通を取る。
第２の層間絶縁膜１１４及び最上層配線１１５上に第３の層間絶縁膜１１６を例えばＣＶＤ法によって堆積させる。第３の層間絶縁膜１１６を堆積させた後、第３の層間絶縁膜１１６上にレジスト等を塗布し、例えば公知のドライエッチング法等により、最上層配線１１５に至るコンタクトホール１５１を形成する。続いて、コンタクトホール１５１内にタングステン（Ｗ）等を成長させ第６の導体１６１を形成する。る。なお、余分なタングステン（W）等はエッチバックなどで除去する。第３の層間絶縁膜１１６及び第６の導体１６１上に、例えはスパッタリング法によってＡｌ又はＡｌ合金からなる金属膜を堆積した後、金属膜をフォトリソグラフィー技術によってパターニングを行い、外部端子１１７を形成する。本実施例において外部端子１１７は電極パッドである。
本実施例にかかる半導体装置の構成及び製造方法によれば、支持基板１０１と第２の導体１１１との電気的導通が最上層配線１１５で行われているので、最上層配線１１５の形成工程以前の工程で支持基板１０１に発生したチャージがＳＯＩトランジスタに到達することは無くなる。また、たとえ、最上層配線１１５の形成工程以降の工程でチャージが発生したとしても従来技術と比べてＳＯＩトランジスタの特性変動は低減することが可能となる。
図２は本発明の実施例２における半導体装置を表す断面図である。図２を参照して、本発明の半導体装置の構造について説明する。実施例１と同一の構成に関しては同一の符号を付す。
第２の層間絶縁膜１１４以下の構成は実施例１と同様の構成となっているので説明を省略する。第２の層間絶縁膜１１４、第４の導体１４１、及び第５の導体１４２上には第３の層間絶縁膜１１６が形成されている。第３の層間絶縁膜１１６を貫通して第５の導体１４２と電気的導通を取る第６の導体２６２が形成されている。第３の層間絶縁膜１１６を貫通して第４の導体１４１と電気的導通を取る第７の導体２６１が形成されている。第６の導体２６２上には第１の外部端子２１７が形成されている。第７の導体２６１上には第２の外部端子２２７が形成されている。本実施例においては、第１の外部端子２１７及び第２の外部端子２２７は、ともに電極パッドである。第１の外部端子２１７と第２の外部端子２２７とは、ワイヤボンディング２１５で電気的に接続されている。
以上、説明してきた実施例２におけるSOI構造を有する半導体装置は、例えば以下のような工程により製造される。図４（ｄ）〜（ｆ）を参照して、本実施例の半導体装置の製造方法を説明する。（ｄ）以前の工程に関しては、実施例１の製造方法と同様のため説明を省略する。
（ｄ）に示すように、コンタクトホール１２１、１２２内に、タングステン（W）等を成長させ、先に形成した支持基板１０１の高濃度インプラ領域１１８と電気的導通が取られた第１の導体１１０、ゲート電極１０８と電気的導通が取られた第２の導体１１１、及び半導体層１０３の拡散領域１０６と電気的導通が取られた第３の導体１１２が形成される。なお、余分なタングステン（W）等はエッチバックなどで除去する。
（ｅ）に示すように、第１の層間絶縁膜、第１の導体１１０、第２の導体１１１、及び第３の導体１１２上に、例えばスパッタリング法によってＡｌ又はＡｌ合金からなる金属膜を堆積した後、金属膜をフォトリソグラフィー技術によってパターニングを行い、第１の配線層１１３を形成する。第１の層間絶縁膜及び第１の配線層１１３上に第２の層間絶縁膜１１４を例えばCVD法によって堆積させる。第２の層間絶縁膜１１４を堆積させた後、第２の層間絶縁膜１１４上にレジスト等を塗布し、例えば公知のドライエッチング法等により、第１の導体１１０に至るコンタクトホール１３１を形成する。また、第１の配線層に至るコンタクトホール１３２も形成する。続いて、コンタクトホール１３１、１３２内にタングステン（Ｗ）等を成長させ第４の導体１４１及び第５の導体１４２を形成する。る。なお、余分なタングステン（W）等はエッチバックなどで除去する。
第２の層間絶縁膜１１４、第４の導体１４１、及び第５の導体１４２上に第３の層間絶縁膜１１６を例えばＣＶＤ法によって堆積させる。第３の層間絶縁膜１１６を堆積させた後、第３の層間絶縁膜１１６上にレジスト等を塗布し、例えば公知のドライエッチング法等により、第４の導体１４１及び第５の導体１４２に至るコンタクトホールを形成する。続いて、コンタクトホール内にタングステン（Ｗ）等を成長させ第６の導体２６２及び第７の導体２６１を形成する。なお、余分なタングステン（W）等はエッチバックなどで除去する。
（ｆ）に示すように、第３の層間絶縁膜１１６、第６の導体２６２、及び第７の導体２６１上に、例えはスパッタリング法によってＡｌ又はＡｌ合金からなる金属膜を堆積した後、金属膜をフォトリソグラフィー技術によってパターニングを行い、第１の外部端子２１７及び第２の外部端子２２７を形成する。本実施例において第１の外部端子２１７及び第２の外部端子２２７は電極パッドである。
本実施例にかかる半導体装置の構成及び製造方法によれば、支持基板１０１と第２の導体１１１との電気的導通がワイヤボンディング２１５で行われているので、ワイヤボンディング２１５の形成工程以前の工程で支持基板１０１に発生したチャージがＳＯＩトランジスタに到達することは無くなる。また、たとえ、ワイヤボンディング２１５の形成工程以降の工程でチャージが発生したとしても従来技術と比べてＳＯＩトランジスタの特性変動は低減することが可能となる。
図５は本発明の実施例３における半導体装置を表す断面図である。実施例２と比較して本実施例の特徴を説明する。実施例２では、第１の外部端子２１７と第２の外部端子２２７との接続をワイヤボンディング２１５で行っていたのに対し、本実施例では、第１の外部端子２１７と第２の外部端子２２７が一体形成されている。よって、第６の導体２６２と第７の導体２６１の電気的接続は、共通外部端子３１５によって行われている。
本実施例にかかる半導体装置の構成によれば、実施例２で必要だったワイヤボンディングの工程を無くし、実施例２と同様の効果を得ることが可能となる。よって、製造工程の簡略化が可能となり製造コスト削減を実現できる。
図６は、本発明の実施例４における半導体装置の上面図である。図７は、図６におけるＡ部の拡大図である。図８は、図７におけるＢ−Ｂ´の断面図である。各図を参照して実施例４の詳細を説明する。
図８に示すように、本発明の半導体装置８００は、シリコン等からなる支持基板１０１上に第１の絶縁層（以下埋め込み酸化膜と称す）１０２を介して半導体層１０３と素子分離層１０４が形成されている。半導体層１０３は、チャネル領域１０５とチャネル領域１０５を挟む拡散領域１０６とからなる。半導体層１０３上のチャネル領域１０５には、第２の絶縁層（以下ゲート絶縁膜と称す）１０７を介してゲート電極１０８が形成されている。素子分離層１０４、半導体層１０３、及びゲート電極１０８上には第３の絶縁層（以下第１の層間絶縁膜と称す）１０９が形成されている。第１の層間絶縁膜１０９、素子分離層１０４、及び埋め込み酸化膜１０２を貫通し支持基板１０１と電気的導通を取る第１の導体１１０が形成されている。第１の導体１１０の直下の支持基板１０１に高濃度インプラ領域１１８が形成されている。この際、支持基板１０１に行うインプラの不純物濃度は、例えば１×１０20〜21 ions/cm3程度である。
また、第１の層間絶縁膜１０９を貫通してゲート電極１０８と電気的導通を取る第２の導体１１１と、第１の層間絶縁膜１０９を貫通して半導体層１０３の拡散領域１０６と電気的導通を取る第３の導体１１２とが形成されている。第１の層間絶縁膜１０９上には第１の配線層１１３が形成されている。第１の配線層１１３は所望の第２の導体１１１と第３の導体１１２とを接続して所望の回路を形成する。第１の配線層１１３上及び第１の層間絶縁膜上に第４の絶縁層（以下第２の層間絶縁膜と称す）１１４が形成されている。第２の層間絶縁膜１１４を貫通して第１の導体１１０と電気的導通を取る第４の導体１４１が形成されている。また、第２の絶縁膜１１４を貫通して第２の導体１１１または第３の導体１１２と電気的導通を取る第５の導体１４２が形成されている。
第２の層間絶縁膜１１４、第４の導体１４１、及び第５の導体１４２上には第３の層間絶縁膜１１６が形成されている。第３の層間絶縁膜１１６を貫通して第５の導体１４２と電気的導通を取る第６の導体２６２が形成されている。第３の層間絶縁膜１１６を貫通して第４の導体１４１と電気的導通を取る第７の導体２６１が形成されている。第６の導体上には第１の電極パッドである第１の外部端子２１７が形成されている。第７の導体２６１上には第２の電極パッドである第２の外部端子２２７が形成されている。第３の層間絶縁膜１１６以下の構成を総称して半導体チップ８１０と称す。
第３の層間絶縁膜１１６上には、第１の外部端子２１７及び第２の外部端子２２７の上面を露出するように保護膜８２４が形成されている。保護膜８２４上には第１の最上層配線８１５と第２の最上層配線８２５が形成されている。第１の最上層配線８１５は、第１の外部端子２１７と電気的接続を取っている。第２の最上層配線８２５は、第２の外部端子２２７と電気的接続を取っている。第１の最上層配線８１５、第２の最上層配線８２５、及び保護膜８２４上には封止樹脂８２６が形成されている。封止樹脂８２６を貫通して第１の最上層配線８１５と電気的接続を取る第８の導体８８１が形成されている。第８の導体上には、外部端子（以下バンプと称す）８１７が形成されている。また半導体チップ８１０の裏面（以後第２の面と称す）には導電層８２８が形成されている。導電層８２８は、例えは、金属蒸着膜、金属メッキ、導電ペースト、導電シートなどが考えられる。
次に、図６及び図７に示すように、半導体チップ８１０上には、半導体チップ８１０の第１の面の端部に沿った第１の領域と第１の領域に囲まれた第２の領域がある。第１の電極パッドである第１の外部端子２１７は、第１の領域に形成されていて、第２の電極パッドである第２の外部端子２２７は、第２の領域に形成されている。第１の外部端子２１７は、内部回路へ接続されていて、第２の外部端子２２７は、半導体チップ８１０の支持基板１０１へ電気的に接続されている。
半導体チップ８１０上に形成されたバンプ８１７は、半導体チップ８１０上に形成された第１の最上層配線８１５を介して第１の外部端子２１７に接続されている。また、半導体チップ８１０の第１の面の端部と第１の外部端子２１７との間には第２の最上層配線８２５が形成されていて、第２の最上層配線８２５は、第１の外部端子２１７を囲っている。さらに、第２の最上層配線８２５は、第２の外部端子２２７と電気的に接続されている。第２の外部端子２２７が複数有る場合はすべての第２の外部端子２２７が第２の最上層配線８２５によって電気的に接続されていて同電位に固定される。本実施例で使用される半導体装置８００では、第２の最上層配線８２５はGND電位に固定する。よって、第１の外部端子２１７のうちGND電位と接続するものと第２の外部端子２２７とは、第２の最上層配線８２５によって電気的に接続されている。
本実施例の構成によれば、実施例２と同様に第１の外部端子２１７と第２の外部端子２２７を第２の最上層配線８２５にて電気的に接続しているので、第１の外部端子２１７と第２の外部端子２２７とを電気的に接続するまでの工程で支持基板１０１に発生したチャージがＳＯＩトランジスタに到達することは無くなる。よって、SOIトランジスタのゲート絶縁膜の破壊や劣化を防ぐことが可能となる。
また、第２の最上層配線８２５を半導体チップ８１０の第１の面の端部と第１の外部端子２１７との間に設けることで、配線用の新たなるスペースを必要とせずにチップ全体に同電位の配線を張り巡らすことが可能となる。
半導体チップ８１０の第２の面に導電層８２８を設けることにより、支持基板の電位を均一化することが可能となる。言い換えれば、支持基板１０１と第１の導体１１０との接続地点からの距離による電位のバラツキを低減することが出来る。よって、SOIトランジスタの特性変動を低減することが可能となる。
図９は、本発明の実施例４における半導体装置の変形例を表す上面図である。上述した半導体チップ８１０に関しては同様の構成である。上述の内容を更に詳細に説明すると、半導体チップ８１０の対角線が交わる点９１０に第２の外部端子２２７が形成されている。また、半導体チップ８１０の角部９２０にも第２の外部端子２２７が形成されている。
また、半導体装置９００は、リードフレーム９３０を有する半導体装置である。第１の外部端子２１７とリードフレーム９３０は、ワイヤボンディンされている。なお、角部９２０に形成された第２の外部端子２２７もリードフレーム９３０とワイヤボンディングされている。
本実施例の変形例の構成によれば、少なくとも、半導体装置９００の対角線が交わる点９１０に第２の外部端子２２７が形成されていれば、半導体チップ８１０の支持基板１０１の電位の固定の分布が対角線の交わる点９１０からの距離に応じて均一になる。また、半導体チップ８１０の角部に第２の外部端子２２７を形成することで、特別な空間を設けることなく、実施することが可能である。半導体チップ８１０の４つの角部９２０全てに第２の外部端子を設けることで、対角線が交わる点９１０からの距離に応じて均一にすることが可能となる。さらに、半導体チップ８１０の四つの角部９２０と対角線の交わる点９１０とに第２の外部端子を設けることでさらに電位の固定を均一にすることが可能となる。
また、本実施例の変形例の半導体装置９００は、第１の外部端子２１７及び第２の外部端子２２７とリードフレーム９３０の接続をワイヤボンディングで行っているため、ワイヤボンディング工程で、ＳＯＩトランジスタの特性変動を最小限に抑えることが可能となる。また、ＳＯＩトランジスタの破壊も防止することが可能となる。
図１０は、本発明の実施例５における半導体装置の断面図である。実施例４と同一の構成に関しては同一の符号を付し、説明を省略する。
実施例４では、第２の外部端子２２７と支持基板１０１の電気的接続は、第１の層間絶縁膜１０９及び素子分離層１０４を貫通した第１の導体１１０、第２の層間絶縁膜１１４を貫通した第４の導体１４１、及び第３の層間絶縁層を貫通した第７の導体２６１を介して行っていた。
本実施例においては、支持基板１０１、埋め込み酸化膜１０２及び素子分離層１０４を貫通して形成された貫通電極１０１０が形成されている。貫通電極１０１０と電気的に接続された第１の導体１１０、第４の導体１４１、及び第６の導体２６１によって、第２の外部端子２２７と支持基板１０１との電気的接続が取られている。また、半導体チップ８１０の第２の面に形成された導電層８２８も第２の外部端子２２７との接続の役割を果たしている。
続いて、図１１（ａ）〜（ｆ）を参照して、本実施例の製造方法を説明する。図１１（ａ）に示すように、まず、支持基板１０１上に埋め込み酸化膜１０２が形成され、埋め込み酸化膜１０２上に半導体層１０３が形成されたＳＯＩウェハ１１１０を準備する。
図１１（ｂ）に示すように、スパッタリング等を使用してＳＯＩウェハ１１１０を貫通する貫通孔を形成する。貫通孔内に、銅や錫の合金などの貫通電極１１１１をメッキ法、導電ペーストの埋め込み、あるいは、溶融金属の埋め込み法などを使用して形成する。
次に、図１１（ｃ）に示すように、既存の技術を使用して、ゲート絶縁膜１０７、ゲート電極１０８、チャネル領域１０５及び拡散領域１０６を有するＳＯＩトランジスタを形成する。続いて、ＳＯＩトランジスタ上に第１の層間絶縁膜１０９を形成する。
図１１（ｄ）に示すように、ＳＯＩトランジスタとの電気的接続を取る第２の導体１１１及び第３の導体１１２を形成すると共に、貫通電極と電気的接続をとる第１の導体１１０等を形成する。その後、複数の配線層及び層間絶縁層を介して、第２の導体１１１と電気的に接続された第１の外部端子２１７と、第１の導体１１０と電気的に接続された第２の外部端子２２７とを形成する。
その後、図１１（ｅ）に示すように、所定箇所の第１の外部端子２１７と第２の外部端子２２７とを第２の最上層配線８２５を形成することで接続する。なお、第２の外部端子２２７が複数有る場合は、各々を第２の最上層配線８２５で接続する。同時に、必要に応じて、第１の外部端子２１７と接続を取る第１の最上層配線８１５を形成する。ただし、先の実施例４の変形例で説明したように、リードフレームタイプの半導体装置を製造する場合は、図示しないが、第１の外部端子２１７及び第２の外部端子２２７をリードフレーム９３０とワイヤボンディングすることで半導体装置を構成する。よって、図１１（ｅ）の工程から既存のモールド樹脂工程へと移行する。
図１１（ｆ）に示すように、第１の最上層配線８１５上に図示しない保護膜等を形成した後第８の導体８８１を形成する。ＳＯＩウェハ１１１０上の第１の最上層配線８１５、第２の最上層配線８２５、及び第８の導体８８１全てを覆うように封止樹脂８２６を形成する。封止樹脂８２６の表面を研削することにより第８の導体８８１を露出させた後に、第８の導体８８１上にバンプ８１７を形成する。また、ＳＯＩウェハ１１１０の裏面である支持基板１０１側に導電層８２８を形成する。導電層８２８は、例えは、金属蒸着膜、金属メッキ、導電ペースト、導電シートなどが考えられる。その後、図示しないが、ダイシング等によってＳＯＩウェハから半導体チップを切り出すことで半導体装置が完成する。
本実施例の構成によれば、実施例４と同様に第１の最上層配線８１５及び第２の最上層配線８２５で始めてSOIトランジスタと支持基板１０１が接続されるので、第１の最上層配線８１５及び第２の最上層配線８２５が形成される前の工程でのチャージがSOIトランジスタに入力されることが無くなる。よって、ゲート絶縁膜の破壊や劣化を防ぐことが可能となる。
また、第２の最上層配線８２５を半導体チップ８１０の第１の面の端部と第１の外部端子２１７との間に設けることで、配線用の新たなるスペースを必要とせずにチップ全体に同電位の配線を張り巡らすことが可能となる。
また、貫通電極９１０により導電層８２８が第２の外部端子２２７と同電位に固定される。本実施例では第２の外部端子２２７及び導電層８２８の電位はGNDへ固定するので、半導体チップ８１０の第２の面全体がGND電位へ固定される。よって、支持基板１０１はバラツキ無くGND電位に固定することが可能となりSOIトランジスタの特性変動を低減することが可能となる。
本実施例の製造方法によれば、ＳＯＩトランジスタに電気的に接続された第１の外部端子２１７と支持基板１０１に電気的に接続された第２の外部端子２２７とが、プラズマＣＶＤ等を使用するＷＰ工程で電気的接続がとられることが無い。また、ＡＰ工程で第１の外部端子２１７と第２の外部端子２２７とを電気的に接続したとしてもＳＯＩトランジスタの特性の変動につながる工程を使用せずに実現することが可能である。
また、図１１（ｂ）ＳＯＩウェハ１１１０に貫通電極１１１１を形成し、図１１（ｆ）の工程で導電層８２８を形成することにより支持基板１０１の電位の固定をバラツキが少なく実現することが可能となる。
本発明の実施例１における半導体装置を表す断面図である。 本発明の実施例２における半導体装置を表す断面図である。 本発明の実施例１における半導体装置の製造方法を表す工程図である。 本発明の実施例２における半導体装置の製造方法を表す工程図である。 本発明の実施例３における半導体装置を表す断面図である。 本発明の実施例４における半導体装置を表す上面図である。 図６のA部の拡大図である。 図７のB−B´における断面図である。 本発明の実施例４における半導体装置の変形例を表す上面図である。 本発明の実施例５における半導体装置を表す断面図である。 本発明の実施例５における半導体装置の製造方法を示す工程図である。
符号の説明
１０１ 支持基板
１０２ 埋め込み酸化膜
１０３ 半導体層
１０４ 素子分離層
１０５ チャネル領域
１０６ 拡散領域
１０７ ゲート酸化膜
１０８ ゲート電極
１０９ 第１の層間絶縁膜
１１０ 第１の導体
１１１ 第２の導体
１１２ 第３の導体
１１３ 第１の配線層
１１４ 第２の層間絶縁膜
１１５ 最上層配線
１１６ 第３の層間絶縁膜
１１７ 外部端子
１１８ 高濃度インプラ領域
１４１ 第４の導体
１４２ 第５の導体
１６１ 第６の導体

Claims (15)

  1. 支持基板上に第１の絶縁膜を介して形成された半導体層を有するSOI基板を準備する工程と、
    前記SOI基板に複数のSOIトランジスタを形成する工程と、
    前記SOIトランジスタを複数層にわたって適宜配線する工程と、
    前記複数層の配線のうち最上層配線で前記支持基板と前記SOIトランジスタとの電気的接続を取る工程と、
    を有する半導体装置の製造方法。
  2. 前記支持基板と前記SOIトランジスタとの電気的接続を取る工程は、前記複数層の配線間に形成された絶縁層にコンタクトホールを形成し、導電体を埋め込むことにより電気的接続を取ることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記コンタクトホールの底部に位置する前記支持基板に高濃度のインプラを行う工程を有することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 支持基板上に第１の絶縁膜を介して形成された半導体層を有するSOI基板を準備する工程と、
    前記SOI基板に複数のSOIトランジスタを形成する工程と、
    前記SOIトランジスタを複数層にわたって適宜配線する工程と、
    前記SOIトランジスタと電気的に接続された第１の電極パッドを形成する工程と、
    前記支持基板と電気的に接続された第２の電極パッドを形成する工程と、
    前記第１の電極パッドと前記第２の電極パッドとを電気的に接続する工程と、
    を有する半導体装置の製造方法。
  5. 前記第１の電極パッドと前記第２の電極パッドとを電気的に接続する工程は、ワイヤボンディングによる接続であることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. さらに、前記第１の電極パッド上に第１の最上層配線を形成する工程と、
    前記第１の最上層配線上に導電体を形成する工程と、
    前記第１の最上層配線及び前記導電体を樹脂封止し、前記導電体上に外部端子を形成する工程と、
    を有することを特徴とする請求項４に記載の半導体装置の製造方法。
  7. チャネル領域と前記チャネル領域を挟む拡散領域とを有する半導体層と素子分離層とが第１の絶縁層を介して支持基板上に形成された半導体装置であって、
    前記半導体層上の前記チャネル領域に第２の絶縁層を介して形成されるゲート電極と、
    前記素子分離層、前記半導体層、及び前記ゲート電極上に形成される第３の絶縁層と、
    前記第３の絶縁層上に形成される第１の配線層と、
    前記第３の絶縁層、前記素子分離層及び前記第１の絶縁層を貫通し、前記支持基板と電気的導通を取る第１の導体と
    前記第３の絶縁層を貫通し、前記ゲート電極と電気的導通を取る第２の導体と、
    前記第３の絶縁層を貫通し、前記半導体層の前記拡散領域と電気的導通を取る第３の導体と、
    前記第１の配線層上に第４の絶縁層を介して形成されると共に、前記第１の導体と、前記第２の導体又は前記第３の導体と電気的導通を取る最上層配線と、
    を有する半導体装置。
  8. 前記最上層配線上には前記最上層配線と電気的に導通を取った電極パッドが形成されることを特徴とした請求項７に記載の半導体装置。
  9. 前記第１の導体と、前記第２の導体又は前記第３の導体の電気的な導通は前記最上層配線で始めて行われることを特徴とする請求項７に記載の半導体装置。
  10. 前記第１の導体と、前記第２の導体又は前記第３の導体の電気的な導通は前記電極パッドの直下の配線層で行われることを特徴とする請求項７に記載の半導体装置。
  11. 前記半導体層上でかつ前記最上層配線下の層では、前記第１の導体と、前記第２の導体又は前記第３の導体の電気的な導通は行われていないことを特徴とする請求項７に記載の半導体装置。
  12. チャネル領域と前記チャネル領域を挟む拡散領域とを有する半導体層と素子分離層とが第１の絶縁層を介して支持基板上に形成された半導体装置であって、
    前記半導体層上の前記チャネル領域に第２の絶縁層を介して形成されるゲート電極と、
    前記素子分離層、前記半導体層、及び前記ゲート電極上に形成される第３の絶縁層と、
    前記第３の絶縁層、前記素子分離層及び前記第１の絶縁層を貫通し、前記支持基板と電気的導通を取る第１の導体と
    前記第３の絶縁層を貫通し、前記ゲート電極と電気的導通を取る第２の導体と、
    前記第３の絶縁層を貫通し、前記半導体層の前記拡散領域と電気的導通を取る第３の導体と、
    複数の配線層及び複数の絶縁層を介して前記第１の導体上に前記第１の導体と電気的に導通を取って形成される第１の電極パッドと、
    前記複数の配線層及び前記複数の絶縁層を介して前記第２の導体又は前記第３の導体上に前記第２の導体又は前記第３の導体いずれか又双方と電気的に導通を取って形成される第２の電極パッドと、
    を有する半導体装置。
  13. 前記第１及び第２の電極パッドは、互いに電気的に接続されていることを特徴とする請求項１２に記載の半導体装置。
  14. 前記第１の電極パッドと第２の電極パッドとの接続は、ワイヤボンディングによる電気的な接続であることを特徴とする請求項１３に記載の半導体装置。
  15. 請求項１２に記載の半導体装置は、前記第１の電極パッドと前記第２の電極パッドが一体形成されることにより電気的に接続されていることを特徴とする。
JP2005141577A 2005-05-13 2005-05-13 半導体装置 Active JP5154000B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005141577A JP5154000B2 (ja) 2005-05-13 2005-05-13 半導体装置
CNB2006100086455A CN100521161C (zh) 2005-05-13 2006-02-20 半导体器件的制造方法以及半导体器件
KR1020060016340A KR101264926B1 (ko) 2005-05-13 2006-02-20 반도체 장치의 제조 방법 및 반도체 장치
US11/405,570 US7498636B2 (en) 2005-05-13 2006-04-18 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005141577A JP5154000B2 (ja) 2005-05-13 2005-05-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2006319204A true JP2006319204A (ja) 2006-11-24
JP5154000B2 JP5154000B2 (ja) 2013-02-27

Family

ID=37390170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005141577A Active JP5154000B2 (ja) 2005-05-13 2005-05-13 半導体装置

Country Status (4)

Country Link
US (1) US7498636B2 (ja)
JP (1) JP5154000B2 (ja)
KR (1) KR101264926B1 (ja)
CN (1) CN100521161C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029491A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 半導体装置およびその製造方法
US7947514B2 (en) 2007-03-29 2011-05-24 Oki Semiconductor Co., Ltd. Semiconductor device production process
JP2019046931A (ja) * 2017-08-31 2019-03-22 京セラ株式会社 半導体装置、発光装置および半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478810B1 (ko) 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5361156B2 (ja) * 2007-08-06 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
WO2009136342A1 (en) * 2008-05-08 2009-11-12 Koninklijke Philips Electronics N.V. A microelectronic device with wafer trenches
US8264065B2 (en) 2009-10-23 2012-09-11 Synopsys, Inc. ESD/antenna diodes for through-silicon vias
US8426917B2 (en) * 2010-01-07 2013-04-23 International Business Machines Corporation Body-tied asymmetric P-type field effect transistor
US8643107B2 (en) * 2010-01-07 2014-02-04 International Business Machines Corporation Body-tied asymmetric N-type field effect transistor
JP5550444B2 (ja) 2010-05-17 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102123039B1 (ko) * 2013-07-19 2020-06-15 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
CN104576541B (zh) * 2013-10-23 2017-09-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
JP6669752B2 (ja) 2015-07-23 2020-03-18 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223802A (ja) * 1996-02-15 1997-08-26 Toshiba Corp 半導体装置及びその製造方法
JPH11121750A (ja) * 1997-10-09 1999-04-30 Mitsubishi Electric Corp 半導体装置
JPH11307726A (ja) * 1998-04-22 1999-11-05 Hitachi Ltd 半導体集積回路及び光インターコネクション装置
JP2002110951A (ja) * 2000-10-04 2002-04-12 Oki Electric Ind Co Ltd 半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置
JP2002270611A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003218356A (ja) * 2002-01-21 2003-07-31 Sony Corp Ｓｏｉ型半導体装置の製造方法、設計方法およびｓｏｉ型半導体装置
JP2003282878A (ja) * 2002-03-20 2003-10-03 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP2005085829A (ja) * 2003-09-05 2005-03-31 Renesas Technology Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100564A (en) * 1998-09-30 2000-08-08 International Business Machines Corporation SOI pass-gate disturb solution
JP2002190521A (ja) 2000-10-12 2002-07-05 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6414365B1 (en) * 2001-10-01 2002-07-02 Koninklijke Philips Electronics N.V. Thin-layer silicon-on-insulator (SOI) high-voltage device structure
JP2004319853A (ja) 2003-04-17 2004-11-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3954532B2 (ja) * 2003-06-13 2007-08-08 沖電気工業株式会社 Ｓｏｉ半導体装置の製造方法及びｓｏｉ半導体装置
JP4837939B2 (ja) * 2005-05-13 2011-12-14 ラピスセミコンダクタ株式会社 半導体装置、及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223802A (ja) * 1996-02-15 1997-08-26 Toshiba Corp 半導体装置及びその製造方法
JPH11121750A (ja) * 1997-10-09 1999-04-30 Mitsubishi Electric Corp 半導体装置
JPH11307726A (ja) * 1998-04-22 1999-11-05 Hitachi Ltd 半導体集積回路及び光インターコネクション装置
JP2002110951A (ja) * 2000-10-04 2002-04-12 Oki Electric Ind Co Ltd 半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置
JP2002270611A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003218356A (ja) * 2002-01-21 2003-07-31 Sony Corp Ｓｏｉ型半導体装置の製造方法、設計方法およびｓｏｉ型半導体装置
JP2003282878A (ja) * 2002-03-20 2003-10-03 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP2005085829A (ja) * 2003-09-05 2005-03-31 Renesas Technology Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7947514B2 (en) 2007-03-29 2011-05-24 Oki Semiconductor Co., Ltd. Semiconductor device production process
JP2011029491A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 半導体装置およびその製造方法
US8415750B2 (en) 2009-07-28 2013-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2019046931A (ja) * 2017-08-31 2019-03-22 京セラ株式会社 半導体装置、発光装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20060255465A1 (en) 2006-11-16
US7498636B2 (en) 2009-03-03
KR101264926B1 (ko) 2013-05-15
JP5154000B2 (ja) 2013-02-27
CN1862790A (zh) 2006-11-15
KR20060117175A (ko) 2006-11-16
CN100521161C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
JP5154000B2 (ja) 半導体装置
JP5048230B2 (ja) 半導体装置およびその製造方法
KR100737204B1 (ko) 반도체 장치의 제조 방법
US8466054B2 (en) Thermal conduction paths for semiconductor structures
US10424508B2 (en) Interconnection structure having a via structure and fabrication thereof
JP2001085361A (ja) 半導体装置およびその製造方法
JPH09500240A (ja) 表面取り付け及びフリップチップ技術
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
JP4945545B2 (ja) 半導体装置の製造方法
JP4432470B2 (ja) 半導体装置
JP2004111634A (ja) 半導体装置および半導体装置の製造方法
US7936064B2 (en) Semiconductor device
JP2004207509A (ja) 半導体装置及びその製造方法
JP4696152B2 (ja) 半導体装置の製造方法および半導体装置
JP2007123407A (ja) 半導体装置の製造方法
US8247884B2 (en) Semiconductor structure for fabricating a handle wafer contact in a trench insulated SOI disc
JP2009054828A (ja) 半導体装置およびその製造方法
JP2005116623A (ja) 半導体装置およびその製造方法
EP4216268A1 (en) Chip-substrate composite semiconductor device
US10679944B2 (en) Semiconductor structure with high resistivity wafer and fabricating method of bonding the same
JP2001007316A (ja) 半導体装置及びその製造方法
JPH05183166A (ja) Ｓｏｉ型半導装置および製造方法
JP2009170731A (ja) 半導体装置
JP2005039014A (ja) 半導体装置およびその製造方法
JPH10209438A (ja) Ｍｉｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5154000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350